JP2009284413A - ディジタル電力増幅器 - Google Patents

Abstract

【課題】 スイッチング素子のスイッチングによって生じるノイズや電力ロスを低減又は除去できるディジタル電力増幅器を提供する。
【解決手段】 本発明のディジタル電力増幅器は、電源ライン間に介挿された、第１対をなす第１及び第２のスイッチング素子と、第２対をなす第４及び第３のスイッチング素子と、第１対及び第２対の間に設けられ、電流積分により電力増幅された信号を取り出す積分回路とを有する。そして、増幅対象信号が、当該増幅対象信号のダイナミックレンジの上半分側の第１の範囲にあるときには、第２対の状態を固定させ、第１対だけをオンオフ動作させて増幅させ、増幅対象信号が、当該増幅対象信号のダイナミックレンジの下半分側の第２の範囲にあるときには、第１対の状態を固定させ、第２対だけをオンオフ動作させて増幅させる。オンオフ動作するスイッチング素子数を少なくすることで所望する効果を発揮させる。
【選択図】 図１

Description

本発明はディジタル電力増幅器に関するものである。

ディジタル電力増幅器（いわゆるスイッチングアンプ）として、２つのスイッチング素子を直列接続した直列回路を２つ並列に接続してスイッチブリッジを構成し、各直列回路のスイッチング素子間の接続点間にローパスフィルタを接続し、一方の対角関係にある２つのスイッチング素子と、他方の対角関係の２つのスイッチング素子とを、入力信号波形に応じて、相補的にオンオフし、ローパスフィルタが上述したオンオフによって供給された電流を積分し、入力信号を増幅した電力を得て負荷に供給するものがある（例えば、特許文献１や後述する図６参照）。
特開２００３−８３６６号公報

しかしながら、スイッチブリッジ構成を採用している従来のディジタル電力増幅器においては、スイッチブリッジを構成する４つのスイッチング素子が常時オンオフ動作しているため、負荷への出力にスイッチングノイズが混入する恐れを回避することができない。

また、一般的には、スイッチング素子へのオンオフ駆動信号（例えば、ＰＷＭ信号）を、ダイナミックレンジの中心が合致している三角波信号と入力信号とを大小比較して形成しているため、入力信号が無信号の場合（中心レベルに張り付いて変化しない場合）にもデューティ比が５０％のオンオフ制御信号が形成され、スイッチング素子をオンオフ駆動する。すなわち、無信号時にも増幅のためにエネルギーを消費しており、消費電力の無駄が大きいということができる。

さらに、スイッチング素子のスイッチング動作によって不要な電波が放射され、周囲の回路や装置が、ＥＭＩ対策を考慮しなければならないこともある。

そのため、スイッチング素子のスイッチングによって生じる不都合を低減又は除去することができるディジタル電力増幅器が望まれている。

本発明は、スイッチング部と信号変換部とを有するディジタル電力増幅器において、（１）上記スイッチング部は、（１−１）高低の電源ライン間に直列に介挿された、第１対をなす第１及び第２のスイッチング素子と、（１−２）上記高低の電源ライン間に直列に介挿された、第２対をなす第４及び第３のスイッチング素子と、（１−３）上記第１及び第２のスイッチング素子間の接続点と上記第４及び第３のスイッチング素子間の接続点との間に設けられ、電流積分により電力増幅された信号を取り出す積分回路とを有し、（２）上記信号変換部は、増幅対象信号を、上記第１〜第４のスイッチング素子のオンオフ制御のタイミングを規定するパルス信号に変換するものであり、（２−１）上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの上半分側の第１の範囲にあるときに、上記第１及び第２のスイッチング素子に対するパルス信号を形成すると共に、上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの下半分側の第２の範囲にあるときに、上記第１及び第２のスイッチング素子のオンオフ状態を固定させる第１対用パルス変換回路と、（２−２）上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの下半分側の第３の範囲にあるときに、上記第４及び第３のスイッチング素子に対するパルス信号を形成すると共に、上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの上半分側の第４の範囲にあるときに、上記第４及び第３のスイッチング素子のオンオフ状態を固定させる第２対用パルス変換回路とを有することを特徴とする。

本発明によれば、スイッチング素子のスイッチングによって生じる不都合を低減又は除去できるディジタル電力増幅器を実現できる。

（Ａ）第１の実施形態
以下、本発明によるディジタル電力増幅器の第１の実施形態を、図面を参照しながら詳述する。

（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態に係るディジタル電力増幅器１００の全体構成を示すブロック図である。

図１において、第１の実施形態に係るディジタル電力増幅器１００は、信号処理部１０１、スイッチング部１０２、電源部１０３及び負荷１０４を有する。第１の実施形態に係るディジタル電力増幅器１００が、例えば、オーディオアンプとして適用されている場合であれば、入力アナログ信号が音声信号であって負荷１０４がスピーカである。

スイッチング部１０２は、スイッチングアンプの本体に該当するものであり、ＭＯＳ−ＦＥＴ等のスイッチング素子を適用した４つのスイッチ１１１〜１１４のブリッジ接続部分を有している。すなわち、電源部１０３の高電位（Ｅ［Ｖ］）電源ライン及び低電位（０［Ｖ］）電源ライン間には、スイッチ１１１及び１１２の直列回路と、スイッチ１１４及び１１３の直列回路とが接続されている。各スイッチ１１１〜１１４はそれぞれ、対応するドライバ１２１〜１２４によってオンオフ制御されるものである。

ここで、スイッチ１１４及び１１３の接続点が接地されている。スイッチ１１４及び１１３は概ね相補的にオンオフ動作するので、スイッチ１１４のオン時には、スイッチ１１４及び１１３の接続点は高電位電源ラインの電位（Ｅ［Ｖ］）となり、スイッチ１１３のオン時には、スイッチ１１４及び１１３の接続点は低電位電源ラインの電位（０［Ｖ］）となる。

スイッチ１１１及び１１２の接続点と、スイッチ１１４及び１１３の接続点との間には、ローパスフィルタを構成するコイル１１５及びコンデンサ１１６の直列回路が接続されている。コンデンサ１１６には、負荷１０４が並列に接続されている。

従来であれば、スイッチ１１１及び１１３が概ね同様にオンオフ制御されると共に、スイッチ１１２及び１１４が概ね同様にオンオフ制御されるものであり、前者のオンオフ制御と後者のオンオフ制御とは相補的なものである。

この第１の実施形態のディジタル電力増幅器１００は、スイッチ１１１〜１１４の、従来とは異なるオンオフ制御に特徴を有している。

スイッチ１１１〜１１４のオンオフ制御により、コイル１１５及びコンデンサ１１６の直列回路（ローパスフィルタ）に順方向又は逆方向に流れる電流を、コンデンサ１１６が積分することにより、コンデンサ１１６の両端に増幅された電圧を得て負荷１０４に印加するようになされている。

電源部１０３は、スイッチング部１０２への動作電源を供給するものであり、例えば、商用交流電源を所望の直流電源に変換する構成であれば既存のどのような構成のものであっても良い。なお、電源部１０３として電池を適用するようにしても良い。

信号処理部１０１は、入力アナログ信号のアナログ増幅機能と、上述したスイッチ１１１〜１１４をオンオフ制御するためのパルス信号の形成機能とを担っている。

信号処理部１は、正相のアナログアンプの中心的構成であるオペアンプ１４１を有している。接地ベースの入力端子に入力された入力アナログ信号は、抵抗１４２を介して接地されているオペアンプ１４１の非反転入力端子に入力される。オペアンプ１４１の反転入力端子は、抵抗１４３を介して接地されている。これにより、オペアンプ１４１の出力端子に、入力アナログ信号をアナログ増幅した正相の増幅信号が得られ、第１のコンパレータ１４４の基準入力端子（−）と、第２のコンパレータ１４５の比較対象入力端子（＋）とに入力される。なお、ローパスフィルタの構成要素であるコイル１１５の両端電圧はそれぞれ、フィードバック回路（例えば、抵抗）１５１、１５２を介して、オペアンプ１４１の反転入力端子にフィードバックされ、ローパスフィルタ出力を安定化させるようになされている。

第１の三角波発生回路１４６は、基本周波数が入力アナログ信号の帯域より十分に高い第１の三角波信号を発生するものであり、発生された第１の三角波信号は、第１のコンパレータ１４４の比較対象入力端子（＋）に入力される。第２の三角波発生回路１４６は、基本周波数が入力アナログ信号の帯域より十分に高い第２の三角波信号を発生するものであり、発生された第２の三角波信号は、第２のコンパレータ１４５の基準入力端子（−）に入力される。

第１の三角波発生回路１４６が発生する第１の三角波信号は、当該第１の三角波信号の最低レベル（下限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルと一致するもの（若しくは、高いもの）であり、一方、第２の三角波発生回路１４７が発生する第２の三角波信号は、当該第２の三角波信号の最高レベル（上限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルと一致するもの（若しくは、低いもの）である。

第１及び第２のコンパレータ１４４及び１４５はそれぞれ、比較対象入力端子への入力信号が基準入力端子への入力信号より大きいときに論理「Ｈ」をとり、比較対象入力端子への入力信号が基準入力端子への入力信号以下のときに論理「Ｌ」をとるパルス信号を非反転出力端子から出力すると共に、その反転信号を反転出力端子から出力するものである。

第１のコンパレータ１４４の反転出力端子から出力されたパルス信号はスイッチ１１１用のドライバ１２１に与えられ、第１のコンパレータ１４４の非反転出力端子から出力されたパルス信号はスイッチ１１２用のドライバ１２２に与えられる。また、第２のコンパレータ１４５の非反転出力端子から出力されたパルス信号はスイッチ１１３用のドライバ１２３に与えられ、第２のコンパレータ１４５の反転出力端子から出力されたパルス信号はスイッチ１１４用のドライバ１２４に与えられる。

各ドライバ１２１〜１２４はそれぞれ、自己への入力が「Ｈ」のときに駆動対象のスイッチング素子１１１〜１１４をオン（閉成）させ、自己への入力が「Ｌ」のときに駆動対象のスイッチング素子１１１〜１１４をオフ（開放）させるように駆動するものである。

図２（Ａ）は、第１及び第２の三角波発生回路１４６及び１４７を融合した具体的回路の一例を示す回路図であり、基本となる１個の三角波発生回路から、第１及び第２の三角波信号を発生する回路を示している。なお、図２（Ｂ）には、図２（Ａ）の回路の概念構成を示している。

図２（Ａ）において、電源３００によって形成される正電源電圧ラインと、電源３０１によって形成される負電源電圧ラインとの間には、可変抵抗Ｒ１、ＮＰＮトランジスタＱ１のコレクタ、エミッタの直列回路と、ＰＮＰトランジスタＱ２のエミッタ、コレクタ、ＮＰＮトランジスタＱ３のコレクタ、エミッタの直列回路と、ＰＮＰトランジスタＱ４のエミッタ、コレクタ、抵抗Ｒ２、抵抗Ｒ３、ＮＰＮトランジスタＱ５のコレクタ、エミッタの直列回路とが接続されている。

トランジスタＱ１、Ｑ３及びＱ５のベースは相互に接続され、また、トランジスタＱ１のベースは当該トランジスタＱ１のコレクタに接続されている。トランジスタＱ２及びＱ４のベースは相互に接続され、また、トランジスタＱ２のベースは当該トランジスタＱ２のコレクタに接続されている。抵抗Ｒ２及びＲ３は抵抗値が同じのものであり、これら抵抗Ｒ２及びＲ３の接続点に、基本となる１個の三角波発生回路３０２の出力端子が接続されている。トランジスタＱ４のコレクタと抵抗Ｒ２との接続点に、第１の三角波信号の出力端子が接続され、抵抗Ｒ３とＮＰＮトランジスタＱ５のコレクタとの接続点に、第２の三角波信号の出力端子が接続されている。

可変抵抗Ｒ１及びトランジスタＱ１が定電流源を構成しており、可変抵抗Ｒ１によって定電流を調整可能となされている。トランジスタＱ１及びＱ３、トランジスタＱ２及びＱ４、トランジスタＱ１及びＱ５はそれぞれ、カレントミラー回路を構成している。上述の定電流源による定電流は、トランジスタＱ１及びＱ３でなるカレントミラー回路と、トランジスタＱ２及びＱ４でなるカレントミラー回路を介して抵抗Ｒ２に流出するようになされており、トランジスタＱ４のコレクタと抵抗Ｒ２との接続点（第１の三角波信号の出力端子）の電位は、抵抗Ｒ２の電圧降下分だけ、抵抗Ｒ２及びＲ３の接続点（三角波発生回路３０２の出力端子）の電位より上がる。また、上述の定電流源による定電流が、トランジスタＱ１及びＱ５でなるカレントミラー回路を介して抵抗Ｒ３から流入するようになされており、抵抗Ｒ３とトランジスタＱ５のコレクタとの接続点（第２の三角波信号の出力端子）の電位は、抵抗Ｒ３の電圧降下分だけ、抵抗Ｒ２及びＲ３の接続点（三角波発生回路３０２の出力端子）の電位より下がる。

抵抗Ｒ２及びＲ３の抵抗値、並びに、可変抵抗Ｒ１により定まる定電流を選定することにより、トランジスタＱ４のコレクタと抵抗Ｒ２との接続点（第１の三角波信号の出力端子）、及び、抵抗Ｒ３とトランジスタＱ５のコレクタとの接続点（第２の三角波信号の出力端子）にはそれぞれ、第１の三角波信号、第２の三角波信号が得られる。

（Ａ−２）第１の実施形態の動作
次に、第１の実施形態に係るディジタル電力増幅器１００の増幅動作を、図１に加えて図３を参照しながら説明する。図３は、各部信号波形図である。

入力アナログ信号Ｓが、グランドを基準として正負に振れる図３（Ａ）に示すようなものであったとする。以下では、入力アナログ信号Ｓが正の期間と、負の期間とに分けて動作を説明する。

入力アナログ信号Ｓの正の期間では、図３（Ｃ）に示す第２の三角波信号Ｃ２より、入力アナログ信号Ｓが常に大きい。その結果、第２のコンパレータ１４５の反転出力端子は「Ｌ」に張り付き、第２のコンパレータ１４５の非反転出力端子は「Ｈ」に張り付き、スイッチング素子１１４がオフ状態を連続させ、スイッチング素子１１３がオン状態を連続させる。すなわち、入力アナログ信号Ｓの正の期間では、スイッチング素子１１３及び１１４の接続点の電位Ｖ２は図３（Ｅ）に示すように常時０［Ｖ］である。

一方、入力アナログ信号Ｓの正の期間において、入力アナログ信号Ｓと図３（Ｂ）に示す第１の三角波信号Ｃ１との大小関係は、入力アナログ信号Ｓの変化に応じて変化する。入力アナログ信号Ｓが第１の三角波信号Ｃ１より大きい期間では、第１のコンパレータ１４４の反転出力端子が「Ｈ」、非反転出力端子が「Ｌ」となるので、スイッチング素子１１１がオン、スイッチング素子１１２がオフとなって、図３（Ｄ）に示すスイッチング素子１１１及び１１２の接続点の電位Ｖ１はＥ［Ｖ］となる。また、入力アナログ信号Ｓが第１の三角波信号Ｃ１以下の期間では、第１のコンパレータ１４４の反転出力端子が「Ｌ」、非反転出力端子が「Ｈ」となるので、スイッチング素子１１１がオフ、スイッチング素子１１２がオンとなって、図３（Ｄ）に示すスイッチング素子１１１及び１１２の接続点の電位Ｖ１は０［Ｖ］となる。

その結果、スイッチング素子１１１及び１１２の接続点の電位Ｖ１と、スイッチング素子１１３及び１１４の接続点の電位Ｖ２との電位差Ｖ１−Ｖ２は、図３（Ｆ）に示すように正極性のＰＷＭ信号となり、正のパルス期間において、スイッチング素子１１１及び１１２の接続点からスイッチング素子１１３及び１１４の接続点へ向けて、ローパスフィルタ（コイル１１５及びコンデンサ１１６）に電流が流れ、積分が実行される。

以上のように、入力アナログ信号Ｓの正の期間では、スイッチング素子１１３及び１１４がオンオフすることなく、スイッチング素子１１１及び１１２のオンオフ動作によって、ローパスフィルタ（コイル１１５及びコンデンサ１１６）に正極性のＰＷＭ信号が印加され、増幅された出力信号が得られる。

これに対して、入力アナログ信号Ｓの負の期間では、図３（Ｂ）に示す第１の三角波信号Ｃ１が、入力アナログ信号Ｓより常に大きい。その結果、第１のコンパレータ１４４の反転出力端子は「Ｌ」に張り付き、第１のコンパレータ１４４の非反転出力端子は「Ｈ」に張り付き、スイッチング素子１１１がオフ状態を連続させ、スイッチング素子１１２がオン状態を連続させる。すなわち、入力アナログ信号Ｓの負の期間では、スイッチング素子１１１及び１１２の接続点の電位Ｖ１は図３（Ｄ）に示すように常時０［Ｖ］である。

一方、入力アナログ信号Ｓの負の期間において、入力アナログ信号Ｓと図３（Ｃ）に示す第２の三角波信号Ｃ２との大小関係は、入力アナログ信号Ｓの変化に応じて変化する。入力アナログ信号Ｓが第２の三角波信号Ｃ２より大きい期間では、第２のコンパレータ１４５の反転出力端子が「Ｌ」、非反転出力端子が「Ｈ」となるので、スイッチング素子１１３がオン、スイッチング素子１１４がオフとなって、図３（Ｅ）に示すスイッチング素子１１３及び１１４の接続点の電位Ｖ２は０［Ｖ］となる。また、入力アナログ信号Ｓが第２の三角波信号Ｃ２以下の期間では、第２のコンパレータ１４５の反転出力端子が「Ｈ」、非反転出力端子が「Ｌ」となるので、スイッチング素子１１３がオフ、スイッチング素子１１４がオンとなって、図３（Ｅ）に示すスイッチング素子１１３及び１１４の接続点の電位Ｖ２はＥ［Ｖ］となる。

その結果、スイッチング素子１１１及び１１２の接続点の電位Ｖ１と、スイッチング素子１１３及び１１４の接続点の電位Ｖ２との電位差Ｖ１−Ｖ２は、図３（Ｆ）に示すように負極性のＰＷＭ信号となり、負のパルス期間において、スイッチング素子１１３及び１１４の接続点からスイッチング素子１１１及び１１２の接続点へ向けて、ローパスフィルタ（コイル１１５及びコンデンサ１１６）に電流が流れ、積分が実行される。

以上のように、入力アナログ信号Ｓの負の期間では、スイッチング素子１１１及び１１２がオンオフすることなく、スイッチング素子１１３及び１１４のオンオフ動作によって、ローパスフィルタ（コイル１１５及びコンデンサ１１６）に負極性のＰＷＭ信号が印加され、増幅された出力信号が得られる。

次に、第１の実施形態に係るディジタル電力増幅器１００へ入力アナログ信号が入力されない無信号時の動作を、図１に加えて図４の各部信号波形図を参照しながら説明する。

無信号時には、入力アナログ信号は、図４（Ａ）に示すように、ダイナミックレンジの中央レベルであるグランド電位を継続する。

入力アナログ信号がない期間（無信号時）では、図４（Ｂ）に示す第１の三角波信号Ｃ１が、入力アナログ信号Ｓより常に大きい。その結果、第１のコンパレータ１４４の反転出力端子は「Ｌ」に張り付き、第１のコンパレータ１４４の非反転出力端子は「Ｈ」に張り付き、スイッチング素子１１１がオフ状態を連続させ、スイッチング素子１１２がオン状態を連続させる。すなわち、入力アナログ信号の無信号時には、スイッチング素子１１１及び１１２の接続点の電位Ｖ１は図４（Ｄ）に示すように常時０［Ｖ］である。

また、入力アナログ信号がない期間（無信号時）では、図４（Ｃ）に示す第２の三角波信号Ｃ２より、入力アナログ信号Ｓが常に大きい。その結果、第２のコンパレータ１４５の反転出力端子は「Ｌ」に張り付き、第２のコンパレータ１４５の非反転出力端子は「Ｈ」に張り付き、スイッチング素子１１４がオフ状態を連続させ、スイッチング素子１１３がオン状態を連続させる。すなわち、入力アナログ信号の無信号時には、スイッチング素子１１３及び１１４の接続点の電位Ｖ２は図４（Ｅ）に示すように常時０［Ｖ］である。

その結果、スイッチング素子１１１及び１１２の接続点の電位Ｖ１と、スイッチング素子１１３及び１１４の接続点の電位Ｖ２との電位差Ｖ１−Ｖ２は、図４（Ｆ）に示すようになく（グランド電位）、ローパスフィルタ（コイル１１５及びコンデンサ１１６）に電流は流れない。

（Ａ−３）第１の実施形態の効果
第１の実施形態のディジタル電力増幅器によれば、従来のディジタル電力増幅器に比較して、図５に示すような効果を奏することができる（図５には後述する第２の実施形態に係る効果をも記載している）。なお、説明は省略するが、図６に比較対象の従来のディジタル電力増幅器を示している。

図５において、ノーマルモードノイズは、負荷に供給される電力と同相のノイズを言い、コモンモードノイズは、負荷のそれぞれの端子に加えられる電圧の和に比例するエネルギーを持つノイズである。

第１の実施形態の場合、無信号時にはスイッチング素子はオンオフすることはなく、負荷に電力が供給されることはない。電力供給がなされないので、ノーマルモードノイズもコモンモードノイズもなく、スイッチング動作を実行しないのでスイッチング損失も生じない。

因みに、従来のディジタル電力増幅器では、各スイッチング素子がデューティ比５０％でオンオフ動作し、ローパスフィルタによる積分値を０にするようにしているので、コモンモードノイズやスイッチング損失は大きい。原理上、ノーマルモードノイズは０であるが、デューティ比が５０％からずれていたりすると、ノーマルモードノイズが生じる可能性がある。

第１の実施形態の場合、入力アナログ信号を増幅する通常動作時に、スイッチング動作（オンオフ動作）を行うスイッチ素子数は、入力アナログ信号の正の期間及び負の期間共に２個である。一方、従来のディジタル電力増幅器では、通常動作時に、スイッチング動作（オンオフ動作）を行うスイッチ素子数は４個である。

すなわち、第１の実施形態によれば、通常動作時では、コモンモードノイズやスイッチング損失を、従来のディジタル電力増幅器の半分とすることができる。また、スイッチング数の減少により、スイッチングの際のリンギングやオーバーシュートの影響をも、従来の半分とすることができる。

なお、第１の実施形態は、単一電源を用いると共に、スイッチング素子１１３及び１１４間を接地しているので、特許文献１の記載技術と同様に、グランドの安定化により、性能を向上させることができる。

（Ｂ）第２の実施形態
次に、本発明によるディジタル電力増幅器の第２の実施形態を、図面を参照しながら詳述する。

図７は、第２の実施形態に係るディジタル電力増幅器１００Ａの全体構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。

第２の実施形態に係るディジタル電力増幅器１００Ａは、スイッチング部の構成が対称的なものであると共に、電源部が２電源構成のものである。

図７において、直列接続された電源４００及び４０１の接続点が接地されており、電源４００が正の電源電圧を供給し、電源４０１が負の電源電圧を供給する。

第２の実施形態の場合、スイッチング部には、第１のローパスフィルタを構成するコイル１１５−１及びコンデンサ１１６−１と、第２のローパスフィルタを構成するコイル１１５−２及びコンデンサ１１６−２とが設けられている。

コイル１１５−１の一端は、スイッチング素子１１１及び１１２の接続点に接続され、コンデンサ１１６−１の一端は接地され、コイル１１５−１及びコンデンサ１１６−１の接続点が負荷１０４の一端に接続されている。また、コイル１１５−２の一端は、スイッチング素子１１３及び１１４の接続点に接続され、コンデンサ１１６−２の一端は接地され、コイル１１５−２及びコンデンサ１１６−２の接続点が負荷１０４の他端に接続されている。

コイル１１５−１の一端（スイッチング素子１１１及び１１２の接続点）は、フィードバック回路（例えば、抵抗）１５１Ａを介して、オペアンプ１４１の反転入力端子にフィードバックされ、コイル１１５−２の一端（スイッチング素子１１３及び１１４の接続点）は、フィードバック回路（例えば、抵抗）１５２Ａを介して、オペアンプ１４１の非反転入力端子にフィードバックされ、それぞれのローパスフィルタ出力を安定化させるようになされている。

第２の実施形態における上述した以外の構成は、第１の実施形態と同様である。すなわち、入力アナログ信号に応じて、スイッチング素子１１１〜１１４のオンオフ動作を制御するための構成は、第１の実施形態と同様である。

従って、入力アナログ信号を増幅する通常動作時には、入力アナログ信号の正の期間ではスイッチング素子１１１及び１１２が第１の実施形態と同様にオンオフ動作し、入力アナログ信号の負の期間ではスイッチング素子１１３及び１１４が第１の実施形態と同様にオンオフ動作する。また、入力アナログ信号がない期間（無信号時）では、スイッチング素子１１１〜１１４の全てがオンオフ動作しない。

第２の実施形態に係るディジタル電力増幅器１００Ａによっても、図５に示すように、第１の実施形態と同様な効果を奏することができる。

（Ｃ）第３の実施形態
次に、本発明によるディジタル電力増幅器の第３の実施形態を、図面を参照しながら詳述する。

第３の実施形態に係るディジタル電力増幅器も、その全体構成は、第１の実施形態の説明で用いた図１で表すことができる。

しかし、第３の実施形態に係るディジタル電力増幅器は、第１の実施形態に比較し、第１の三角波発生回路１４６が発生する第１の三角波信号、及び、第２の三角波発生回路１４７が発生する第２の三角波信号が異なっている。

図８は、第３の実施形態に係るディジタル電力増幅器における無信号時の各部信号波形図であり、第１の実施形態に係る図４と対応する図面である。

図８（Ｂ）は、第３の実施形態における第１の三角波発生回路１４６が発生する第１の三角波信号を示している。上述した第１の実施形態の場合、第１の三角波発生回路１４６が発生する第１の三角波信号は、当該第１の三角波信号の最低レベル（下限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルと一致し、若しくは、高いものであったが、この第３の実施形態の場合、第１の三角波発生回路１４６が発生する第１の三角波信号は、当該第１の三角波信号の最低レベル（下限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルより僅かに低く、当該第１の三角波信号が中心レベルと僅かに交差しているものである。

また、図８（Ｃ）は、第３の実施形態における第２の三角波発生回路１４７が発生する第２の三角波信号を示している。上述した第１の実施形態の場合、第２の三角波発生回路１４７が発生する第２の三角波信号は、当該第２の三角波信号の最高レベル（上限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルと一致し、若しくは、低いものであったが、この第３の実施形態の場合、第２の三角波発生回路１４７が発生する第２の三角波信号は、当該第２の三角波信号の最高レベル（上限ピーク）がオペアンプ１４１からの出力信号のダイナミックレンジの中心レベルより僅かに高く、当該第２の三角波信号が中心レベルと僅かに交差しているものである。

その結果、図８（Ａ）に示すように、入力アナログ信号Ｓがないとき（無信号時）でも、スイッチング素子１１１及び１１２の接続点の電位Ｖ１や、スイッチング素子１１３及び１１４の接続点の電位Ｖ２に、図８（Ｄ）や（Ｅ）に示すようにパルス幅が狭いパルスが現れ、これらの電位差Ｖ１−Ｖ２も、図８（Ｆ）に示すように、パルス幅が狭い正極性及び負極性のパルスがそれぞれ、第１及び第２の三角波信号と同じ周期で現れる。

なお、正極性及び負極性のパルスが交互に現れるので、ローパスフィルタによる積分値は０となり、負荷１０４に増幅出力が供給されることはない。

第３の実施形態における第１及び第２の三角波信号も、例えば、上述した図２（Ａ）に示す回路で形成することができる。抵抗Ｒ２及びＲ３の抵抗値、並びに、可変抵抗Ｒ１により定まる定電流を選定することにより、基本の三角波信号に対するバイアス分を第１の実施形態とは異なるようにさせ、第３の実施形態における第１及び第２の三角波信号を形成する
第１の実施形態の場合、第１及び第２の三角波信号の形成誤差などにより、中央レベル（グランド）付近の入力アナログ信号に対して不感帯ができ、クロスオーバー歪みが発生する恐れがある。第３の実施形態のように、第１及び第２の三角波信号が中央レベル（グランド）を僅かにまたぐようにバイアス電圧を調整すると、ノイズの発生を抑えた、また、クロスオーバー歪みがないディジタル電力増幅器を実現することができる。

なお、スイッチング素子１１１〜１１４として適用しているトランジスタの種類などによっては、第１の実施形態のように、スイッチング素子１１１〜１１４をオンオフ動作させてない無信号時から信号増幅時に切り替えた際に、良好な増幅状態になるまでに遅延が発生することもある。第３の実施形態の場合、無信号時も、アイドリングのオンオフ動作を実行しているので、速やかに増幅動作状態に移行することができる。

また、第１の実施形態の場合、入力アナログ信号の正の期間ではスイッチング素子１１３及び１１４がオンオフ動作せず、入力アナログ信号の負の期間ではスイッチング素子１１１及び１１２がオンオフ動作せず、無信号時からの増幅動作時への変化と同様な遅延が問題となる恐れがあるが、第３の実施形態の場合にはこのような恐れは生じない。

（Ｄ）第４の実施形態
次に、本発明によるディジタル電力増幅器の第４の実施形態を、図面を参照しながら詳述する。

図９は、第４の実施形態に係るディジタル電力増幅器１００Ｃの全体構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。また、図１０は、第４の実施形態に係るディジタル電力増幅器１００Ｃの通常動作時の各部信号波形図である。

第４の実施形態に係るディジタル電力増幅器１００Ｃは、第１及び第２のコンパレータ１４４及び１４５へ入力する２信号の形成構成が第１の実施形態とは異なっている。

上述した第１の実施形態では、オペアンプ１４１の出力信号を第１及び第２のコンパレータ１４４及び１４５へ供給すると共に、バイアスが異なる第１及び第２の三角波信号をそれぞれ、対応する第１及び第２のコンパレータ１４４及び１４５へ供給するものであった。第４の実施形態は、逆に、共通の三角波信号を第１及び第２のコンパレータ１４４及び１４５へ供給すると共に、オペアンプ１４１の出力信号に異なるバイアスを付与した信号をそれぞれ、対応する第１及び第２のコンパレータ１４４及び１４５へ供給するものである。

上述したオンオフ制御信号を形成する以外の構成（スイッチング部１０２など）は、第１の実施形態と同様である。

図９において、三角波発生回路５００は、基本周波数が入力アナログ信号の帯域より十分に高い三角波信号を発生するものであり、発生された三角波信号は、第１のコンパレータ１４４の比較対象入力端子（＋）と、第２のコンパレータ１４５の基準入力端子（−）とに入力される。三角波発生回路５００が発生する三角波信号は、図１０（Ａ）に示すように、当該三角波信号の中心レベルがオペアンプ１４１からの出力信号のダイナミックレンジの中心レベル（ＧＮＤ）と一致するものである。

下方へのレベルシフト回路（バイアス下降回路）５０１は、オペアンプ１４１からの出力信号のレベルを、図１０（Ｂ）に示すように、例えば、当該出力信号のダイナミックレンジの半分だけ下方にシフトさせるものであり、下方へシフトされた信号は、第１のコンパレータ１４４の基準入力端子（−）に与えられる。

従って、第１のコンパレータ１４４の比較対象入力端子及び基準入力端子に入力される２信号の大小関係は、上述した第１の実施形態と同一であり、その結果、スイッチング素子１１１及び１１２の接続点の電位Ｖ１は、図１０（Ｄ）に示すように、上述した第１の実施形態と同一の変化を行う。

また、上方へのレベルシフト回路（バイアス上昇回路）５０２は、オペアンプ１４１からの出力信号のレベルを、図１０（Ｃ）に示すように、例えば、当該出力信号のダイナミックレンジの半分だけ上方にシフトさせるものであり、上方へシフトされた信号は、第２のコンパレータ１４５の比較対象入力端子（＋）に与えられる。

従って、第２のコンパレータ１４５の比較対象入力端子及び基準入力端子に入力される２信号の大小関係は、上述した第１の実施形態と同一であり、その結果、スイッチング素子１１３及び１１４の接続点の電位Ｖ２は、図１０（Ｅ）に示すように、上述した第１の実施形態と同一の変化を行う。

電位Ｖ１及びＶ２が共に、第１の実施形態と同様に変化するので、これらの電位差Ｖ１−Ｖ２も、第１の実施形態と同様に変化し、負荷１０４に、第１の実施形態と同様な増幅出力が供給される。

第４の実施形態によれば、第１及び第２のコンパレータへ与える２信号の形成方法は第１の実施形態と異なるが、第１及び第２のコンパレータへ与える２信号の大小関係は、第１の実施形態と同様であり、スイッチング部が第１の実施形態と同様に動作するので、第１の実施形態と同様な効果を奏することができる。

（Ｄ）他の実施形態
本発明のディジタル電力増幅器の用途は限定されるものではない。例えば、オーディオアンプに適用できる。また、スイッチング動作の回数を抑えたので、コンピュータ機器や放送設備などの、スイッチングノイズの影響を嫌う電気設備の電力増幅器に適用して好適である。また、無信号時の電力消費を極力抑えたので、停止時間の非常に長い移動装置のモータドライバや非常用放送設備などの、上記電源が投入されたまま待機時間が長い電力機器の電力増幅器に適用して好適である。

上記各実施形態の技術思想は組合せ可能ならば組み合わせて適用するようにしても良い。例えば、パルス変調信号をアナログ信号に変換する積分回路（ローパスフィルタ）回りに関する第２の実施形態の技術思想と、コンピュータへ入力する２信号のバイアス差を作り出す構成に関する第４の実施形態の技術思想を組み合わせるようにしても良い。また例えば、無信号時にもパルスを生じさせるバイアスに係る第３の実施形態の技術思想と、コンピュータへ入力する２信号のバイアス差を作り出す構成に関する第４の実施形態の技術思想を組み合わせるようにしても良い。

上記第１の実施形態では、三角波信号としてバイアスが異なる２つの信号を形成し、第４の実施形態では、増幅対象信号としてバイアスが異なる２つの信号を形成するものを示したが、第１及び第２のコンパレータへの２信号のバイアスの付与方法はこれらに限定されるものではない。例えば、三角波信号として第１の実施形態の半分のバイアスを有する２つの信号を形成すると共に、増幅対象信号として第４の実施形態の半分のバイアスを有する２つの信号を形成し、第１及び第２のコンパレータへの２信号のバイアス差を、第１や第４の実施形態と同様なものとするようにしても良い。

第１の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。 第１の実施形態における、第１及び第２の三角波発生回路を融合した回路例を示す回路図である。 第１の実施形態に係るディジタル電力増幅器の通常動作時の各部信号波形図である。 第１の実施形態に係るディジタル電力増幅器の無信号時の各部信号波形図である。 第１の実施形態に係るディジタル電力増幅器の効果の説明図である。 第１の実施形態と比較される従来のディジタル電力増幅器の全体構成を示すブロック図である。 第２の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。 第３の実施形態に係るディジタル電力増幅器の無信号時の各部信号波形図である。 第４の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。 第４の実施形態に係るディジタル電力増幅器の通常動作時の各部信号波形図である。

符号の説明

１００、１００Ａ、１００Ｃ…ディジタル電力増幅器、１０１…信号処理部、１０２…スイッチング部、１０３…電源部、１０４…負荷、１１１〜１１４…スイッチング素子、１２１〜１２４…ドライバ、１４１…オペアンプ、１４４、１４５…コンパレータ、１４６、１４７、５００…三角波発生回路、５０１、５０２…レベルシフト回路。

Claims (7)

1. スイッチング部と信号変換部とを有するディジタル電力増幅器において、
   上記スイッチング部は、
   高低の電源ライン間に直列に介挿された、第１対をなす第１及び第２のスイッチング素子と、
   上記高低の電源ライン間に直列に介挿された、第２対をなす第４及び第３のスイッチング素子と、
   上記第１及び第２のスイッチング素子間の接続点と上記第４及び第３のスイッチング素子間の接続点との間に設けられ、電流積分により電力増幅された信号を取り出す積分回路とを有し、
   上記信号変換部は、増幅対象信号を、上記第１〜第４のスイッチング素子のオンオフ制御のタイミングを規定するパルス信号に変換するものであり、
   上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの上半分側の第１の範囲にあるときに、上記第１及び第２のスイッチング素子に対するパルス信号を形成すると共に、上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの下半分側の第２の範囲にあるときに、上記第１及び第２のスイッチング素子のオンオフ状態を固定させる第１対用パルス変換回路と、
   上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの下半分側の第３の範囲にあるときに、上記第４及び第３のスイッチング素子に対するパルス信号を形成すると共に、上記増幅対象信号が、当該増幅対象信号のダイナミックレンジの上半分側の第４の範囲にあるときに、上記第４及び第３のスイッチング素子のオンオフ状態を固定させる第２対用パルス変換回路とを有する
   ことを特徴とするディジタル電力増幅器。
2. 上記高低の電源ラインが単一電源によるものであり、
   上記第４及び第３のスイッチング素子間の接続点が接地されている
   ことを特徴とする請求項１に記載のディジタル電力増幅器。
3. 上記第１対用パルス変換回路は、上記増幅対象信号と、当該増幅対象信号のダイナミックレンジの中心レベルより、中心レベルが高い第１の三角波信号とを比較する第１のコンパレータを備え、
   上記第２対用パルス変換回路は、上記増幅対象信号と、当該増幅対象信号のダイナミックレンジの中心レベルより、中心レベルが低い第２の三角波信号とを比較する第２のコンパレータを備えている
   ことを特徴とする請求項１又は２に記載のディジタル電力増幅器。
4. 上記第１の三角波信号の下限ピークは、上記増幅対象信号のダイナミックレンジの中心レベル以上であると共に、
   上記第２の三角波信号の上限ピークは、上記増幅対象信号のダイナミックレンジの中心レベル以下である
   ことを特徴とする請求項３に記載のディジタル電力増幅器。
5. 上記第１の三角波信号の下限ピーク近傍が、上記増幅対象信号のダイナミックレンジの中心レベルを跨ぐと共に、
   上記第２の三角波信号の上限ピーク近傍が、上記増幅対象信号のダイナミックレンジの中心レベルを跨ぐ
   ことを特徴とする請求項３に記載のディジタル電力増幅器。
6. 上記信号変換部は、
   基本三角波信号を発生する基本三角波発生回路と、
   上記基本三角波信号を上方にレベルシフトして上記第１の三角波信号を形成する三角波レベル上昇回路と、
   上記基本三角波信号を下方にレベルシフトして上記第２の三角波信号を形成する三角波レベル下降回路とを有する
   ことを特徴とする請求項３〜５のいずれかに記載のディジタル電力増幅器。
7. 上記第１対用パルス変換回路は、上記増幅対象信号を下方にレベルシフトする増幅対象信号レベル下降回路と、下方へのレベルシフト後の増幅対象信号と、上記増幅対象信号のダイナミックレンジの中心レベルに、中心レベルが一致する共通の三角波信号とを比較する第３のコンパレータを備え、
   上記第２対用パルス変換回路は、上記増幅対象信号を上方にレベルシフトする増幅対象信号レベル上昇回路と、上方へのレベルシフト後の増幅対象信号と、上記共通の三角波信号とを比較する第４のコンパレータを備えている
   ことを特徴とする請求項１又は２に記載のディジタル電力増幅器。

Images