JPS6040018Y2 - 電力増幅回路 - Google Patents

Description

【考案の詳細な説明】 本考案はプッシュプル電力増幅回路の改良に関し、さら
に言えばスイッチング歪の発生をなくした電力増幅回路
に関する。

従来、オーディオ用の電力増幅回路には第１図ａに示シ
たシングルエンプツトプッシュプル（以下５ＥＰＰと略
記する）電力増幅回路が多用され、特に電力効率が良好
なために所定の僅かのアイドリング電流を流す様にバイ
アスされた５ＥＰＰ電力増電力路が採用されている。

しかるに上記の如きＳＥ ＰＰ電力増幅回路においては
、正および負の半サイクルの入力信号の印加時において
、出力段用のトランジスタ３および４のエミッタと共通
出力端Ｃ点との間にそれぞれ各別に接続した抵抗７また
は８に発生する電圧降下によって、駆動段用のトランジ
スタ１と出力段用のトランジスタ３、駆動段用のトラン
ジスタ２と出力段用のトランジスタ４は交互にスイッチ
ングが行われ、出力トランジスタ３および４のエミッタ
電流ｒＱ３およびＩＱｉは第１図すの上側および下側に
示す如く交互に遮断される。

このためトランジスタのキャリア蓄積効果などに起因し
て負荷９にはスイッチング歪が発生し、電力増幅回路の
歪率を悪化させる欠点があった。

本考案は上記にかんがみなされたもので、上記の欠点を
解消し、入力信号の全周期にわたって出力トランジスタ
のスイッチングをさせず、スイッチング歪の発生しない
電力増幅回路を提供することを目的とするものであって
、以下本考案を実施例により説明する。

第２図ａは本考案の一実施例の回路図である。

本実施例の電力増幅回路は正電源子Ｂと負電源−Ｂとの
間に、ダーリントン接続した駆動段用のトランジスタ１
と出力段用のトランジスタ３と、駆動段用のトランジス
タ１のエミッタおよび出力段用のトランジスタ３のエミ
ッタと共通出力端Ｃ点との間にそれぞれ抵抗５および７
を各別に接続したエミッタホロワと、ダーリントン接続
した駆動段用のトランジスタ２と出力段用のトランジス
タ４と、駆動段用のトランジスタ２のエミッタおよび出
力段用のトランジスタ４のエミッタと共通出力端Ｃ点と
の間にそれぞれ抵抗６および８を各別に接続したエミッ
タホロワとを直列に接続し、駆動段用のトランジスタ１
および２のベース間に無人力信号時駆動段用トランジス
タ１および２、出力段用トランジスタ３および４がカッ
トオフ状態にならないように一定電圧を与えるバイアス
回路１０を接続して５ＥＰＰ電力増幅回路を構成し、駆
動段用のトランジスタ１のエミッタと出力段用のトラン
ジスタ４のエミッタとの間に抵抗１１と定電圧源１２と
の直列回路を接続し、駆動段用のトランジスタ２のエミ
ッタと出力段用のトランジスタ３のエミッタとの間に抵
抗１３と定電圧源１４との直列回路を接続する。

なお定電圧源１２はその正側が駆動段用のトランジスタ
１のエミッタ側に、定電圧源１４はその負側か駆動段用
のトランジスタ２のエミッタ側にそれぞれ接続腰定電圧
源１２から抵抗１１を通って抵抗５と出力段用のトラン
ジスタ３のベースに正電流が、定電圧源１４から抵抗１
３を通って抵抗６と出力段用のトランジスタ４のベース
に負電流がそれぞれ供給される様に接続しである。

また９は負荷であり、１５は入力信号源である。

以上の如く構成した電力増幅回路において無人力信号時
には、バイアス回路１０の電圧と定電圧源１２の電圧に
よって駆動段用のトランジスタ１のエミッタ電流の一部
と抵抗１１を通して供給される電流の一部とが出力段用
のトランジスタ３のベースに注入され、出力段用のトラ
ンジスタ３はバイアスされている。

また同様にバイアス回路１０の電圧と定電圧源１４の電
圧によって駆動段用のトランジスタ２のエミッタ電流の
一部と抵抗１３から供給される電流の一部（これらの電
流は負の電流）が出力段用のトランジスタ４のベースに
注入され、出力段用のトランジスタ４はバイアスされて
いる。

このため無人力信号時においては駆動段用のトランジス
タ１および２と出力段用のトランジスタ３および４はカ
ットオフになることは所定の電流が流れた状態となって
いる。

つぎに、入力信号源１５が負側に励振するとき、すなわ
ち上記の電力増幅回路に負の半サイクルの入力信号が印
加されているときは、駆動段用のトランジスタ１および
２のベース電位は無人力信号時の状態から負側に移行し
、駆動段用のトランジスタ２および出力段用のトランジ
スタ４は増幅作用に寄与して入力信号を増幅し、負荷９
に電力を発生させる。

この入力信号により増加した出力段用のトランジスタ４
のエミッタ電流は抵抗８および負荷９に流れ、抵抗８に
発生する電圧降下を増加させる。

この抵抗８の電圧降下の増加によって駆動段用のトラン
ジスタ１はカットオフ状態となる。

しかるに出力段用のトランジスタ３のベースには定電圧
源１２より抵抗１１を通して常に電流が流れるように設
定されているために、出力段用のトランジスタ３はカッ
トオフ状態になることはない。

またこのとき、さらに抵抗８の電圧降下の値に従って抵
抗１１を流れる電流は減少し、出力段用のトランジスタ
３のベース電流も減少してあたかも抵抗８の電圧降下の
値によって変調を受けた如く変化して、出力段用のトラ
ンジスタ３のエミッタ電流■％は第２図ａの上側の実線
に示した如くなる。

すなわち、出力段用のトランジスタ３が増幅作用に寄与
していた期間から、増幅作用に寄与しない期間への出力
段用のトランジスタ３のエミッタ電流の変化は円滑に行
われる。

また、入力信号源１５が正側に励振するとき、すなわち
上記の電力増幅回路に正の半サイクルの入力信号が印加
されているときは、駆動段用のトランジスタ１および２
のベース電位は無人力信号時の状態から正側に移行し、
駆動段用のトランジスタ１および出力段用のトランジス
タ３は増幅作用に寄与して入力信号を増幅し、負荷９に
電力を発生させる。

この入力信号により増加した出力段用のトランジスタ３
のエミッタ電流は抵抗７および負荷９に流れ、抵抗７に
発生する電圧降下を増加させる。

この抵抗７の電圧降下の増加によって駆動段用のトラン
ジスタ２はカットオフ状態となる。

しかるに出力段用のトランジスタ４のベースには定電圧
源１４と抵抗１３によって常に電流が流れるように設定
されているために、出力段用のトランジスタ４はカット
オフ状態になることはない。

またこのとき、さらに抵抗７の電圧降下の値に従って抵
抗１３に流れる電流は減少し、出力段用のトランジスタ
４のベース電流も減少してあたかも抵抗７の電圧降下の
値によって変調を受けた如く変化して、出力段用のトラ
ンジスタ４のエミツタ電流ＩＱ４は第２図すの下側の実
線で示した如くになる。

すなわち、出力段用のトランジスタ４が増幅作用に寄与
していた期間から、増幅作用に寄与しない期間への出力
段用のトランジスタ４のエミッタ電流の変化は円滑に行
われる。

上記の如く出力段用のトランジスタ３および４は増幅作
用に寄与していない期間においてもカットオフ状態とな
ることはなく、スイッチングしないためにスイッチング
歪が発生することはない。

また出力トランジスタ３および４のエミッタ電流は入力
信号の正、負の半サイクルの期間の切替り時においても
急激に変化せず、その電流波形は円滑に変化するため、
第２図すの上下波形のつながりも滑らかとなりクロスオ
ーバー歪も改善される。

なお以下この効果を丸め効果と記す。さらに、抵抗１１
と定電圧源１２の回路および抵抗１３と定電圧源１４の
回路は、温度上昇により出力段用のトランジスタ３およ
び４のエミッタ電流が増加したとき、抵抗７および８の
電圧降下によって抵抗１１および１２に流れる電流は減
少し、出力段用のエミッタ電流を減少させる方向に作用
し、温度補償の効果も有する。

ナオ、バイアス回路１０にはバリスタ等を使用した温度
補償回路を用いることは従来と同様である。

つぎに本考案の応用例について説明する。

第３図は本考案の第１の応用例の回路図であって、第２
図ａに示した本考案の一実施例の電力増幅回路にさらに
駆動段用のトランジスタ１のエミッタと出力段用のトラ
ンジスタ４のエミッタとの間に抵抗１６を、駆動段用の
トランジスタ２のエミッタと出力段用のトランジスタ３
のエミッタとの間に抵抗１７を接続する。

上記の如く構成した電力増幅回路は本考案の一実施例と
同様に作用するほかに、抵抗１６および１７を接続した
ことにより、抵抗７および８の電圧降下が抵抗１６およ
び１７を各別に通して出力段用のトランジスタ３および
４のベースに帰還され、丸めの効果がさらに良好となる
効果がある。

つぎに第４図は本考案の第２の応用例の回路図であって
、第２図に示した本考案の一実施例の電力増幅回路はさ
らに、駆動段用のトランジスタ１および２のエミッタ間
にコンデンサ１９と抵抗２０とからなる並列回路を接続
したものである。

上記の如く構成した電力増幅回路は本考案の一実施例と
同様に作用するほかに、コンデンサ１９と抵抗２０との
並列回路を接続したことにより、抵抗２０とコンデンサ
１９とにより定まる時定数によって、丸めの効果がさら
に良好となる。

つぎに定電圧源１２および１４をツェナーダイオードで
構成した場合の第３の応用例について説明する。

第５図は本考案の第３の応用例の回路図であって、第４
図に示した本実施例の第２の応用例の電力増幅回路にお
いて、定電圧源１２および１４に代ってツェナーダイオ
ード１２′および１４′をそれぞれ接続し、抵抗１１と
ツェナーダイオードの陰極との共通接続点と、正電源十
Ｂとの間に抵抗２１を接続し、抵抗１３とツェナーダイ
オード１４′の陽極との共通接続点と、負電源−Ｂとの
間に抵抗２２を接続する。

なお、第５図において、トランジスタ２４は定電流負荷
２３を有する電圧増幅段を構成するトランジスタであり
、２５は入力信号源である。

そこでツェナーダイオード１２′と抵抗２１とで定電圧
源１２として作用し、ツェナーダイオード１４′と抵抗
２２とで定電圧源１４として作用し、本応用例の電力増
幅回路は第４図に示した本考案の第２の応用例の電力増
幅回路と同一の作用を行う。

以上説明した如く本考案によれば、出力段用のトランジ
スタが増幅作用に寄与していない期間においても完全に
カットオフ状態となることはなく、出力段用のトランジ
スタはスイッチングすることなく、電力増幅回路のスイ
ッチング歪はなくなる。

またこのための回路構成もきわめて簡単である効果もあ
る。

さらに出力段用のトランジスタのエミッタ電流の、増幅
作用に寄与している期間と寄与していない期間との切替
り時の移行も円滑であり、また温度補償も充分に行うこ
とができ、非常に安定した増幅作用が行われる。

【図面の簡単な説明】

第１図ａおよびｂは従来の電力増幅回路の回路図および
出力段用のトランジスタのエミッタ電流波形図。 第２図ａおよびｂは本考案の一実施例の電力増幅回路の
回路図および出力段用のトランジスタのエミッタ電流の
波形図。 第３図、第４図および第５図は本考案の第１の、第２の
および第３の応用例の電力増幅回路の回路図。 １および２・・・・・・駆動段用のトランジスタ、３お
よび４・・・・・・出力段用のトランジスタ、９・・・
・・・負荷、１０・・・・・・バイアス回路、１２およ
び１４・・・・・・定電圧源、１２′および１４′・・
・・・・ツェナーダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 第１の駆動段用のトランジスタと第１の出力段用のトラ
   ンジスタとをダーリントン接続し、第２の駆動段用のト
   ランジスタと第２の出力段用のトランジスタとをダーリ
   ントン接続し、第１のおよび第２の駆動段用のエミッタ
   と共通出力端との間にそれぞれ各別に第１のおよび第２
   の抵抗を接続し、第１のおよび第２の出力段用のトラン
   ジスタのエミッタと共通出力端との間にそれぞれ各別に
   第３のおよび第４の抵抗を接続し、第１のおよび第２の
   駆動段用のトランジスタのベース間に一定電圧のバイア
   ス電圧を与えるバイアス回路を備えたシングルエンプツ
   トプッシュプル電力増幅回路において、第１の駆動段用
   のトランジスタのエミッタと第２の出力段用のトランジ
   スタのエミッタとの間におよび第２の駆動段用のトラン
   ジスタのエミッタと第１の出力段用のトランジスタのエ
   ミッタとの間に、第１のおよび第２の出力段用のトラン
   ジスタのベース電流を流すための抵抗と定電圧源との直
   列回路をそれぞれ各別に接続してなることを特徴とする
   電力増幅回路。