JPH0233385Y2 - - Google Patents
Info
- Publication number
- JPH0233385Y2 JPH0233385Y2 JP1980072192U JP7219280U JPH0233385Y2 JP H0233385 Y2 JPH0233385 Y2 JP H0233385Y2 JP 1980072192 U JP1980072192 U JP 1980072192U JP 7219280 U JP7219280 U JP 7219280U JP H0233385 Y2 JPH0233385 Y2 JP H0233385Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- output
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はプツシユプル増幅回路のバイアス回路
に関するものである。
に関するものである。
従来の固定バイアスプツシユプル増幅回路の出
力回路ではAB級及びＢ級プツシユプル増幅回路
が用いられバイアス電流が少ないのでＡ級増幅回
路よりも熱損失は小さいが入力信号により出力ト
ランジスタが交互に導通、非導通状態になるので
スイツチング歪みを生じる欠点があつた。
力回路ではAB級及びＢ級プツシユプル増幅回路
が用いられバイアス電流が少ないのでＡ級増幅回
路よりも熱損失は小さいが入力信号により出力ト
ランジスタが交互に導通、非導通状態になるので
スイツチング歪みを生じる欠点があつた。
本考案はプツシユプル接続された出力トランジ
スタを有し無信号時に略Ｂ級動作をするように直
流電源の両端から抵抗を介して上記出力トランジ
スタのそれぞれのベースにバイアスを印加して駆
動される出力トランジスタ回路と、定電圧素子を
有しその両端に抵抗を介し上記出力トランジスタ
の供給電源間に接続された定電圧回路と、上記定
電圧回路の両端からそれぞれ定電流回路を通じて
複数のダイオードが直列接続された回路と、上記
直列接続されたダイオードの中間点と上記出力ト
ランジスタ回路の出力端とを接続する手段と、上
記定電圧回路の両端と上記出力トランジスタのそ
れぞれのベース間とにそれぞれのトランジスタの
コレクタとエミツタとが接続されると共にそれぞ
れのトランジスタのベースが上記複数のダイオー
ドの直列回路の両端にそれぞれ接続されたトラン
ジスタ回路とを具備し、大出力レベル時振幅の正
負により生ずる非導通側出力トランジスタの非導
通状態を常時阻止するために、上記出力トランジ
スタのそれぞれのベースにわずかにベース電流が
流れるように上記トランジスタ回路を動作せしめ
るプツシユプル増幅回路である。
スタを有し無信号時に略Ｂ級動作をするように直
流電源の両端から抵抗を介して上記出力トランジ
スタのそれぞれのベースにバイアスを印加して駆
動される出力トランジスタ回路と、定電圧素子を
有しその両端に抵抗を介し上記出力トランジスタ
の供給電源間に接続された定電圧回路と、上記定
電圧回路の両端からそれぞれ定電流回路を通じて
複数のダイオードが直列接続された回路と、上記
直列接続されたダイオードの中間点と上記出力ト
ランジスタ回路の出力端とを接続する手段と、上
記定電圧回路の両端と上記出力トランジスタのそ
れぞれのベース間とにそれぞれのトランジスタの
コレクタとエミツタとが接続されると共にそれぞ
れのトランジスタのベースが上記複数のダイオー
ドの直列回路の両端にそれぞれ接続されたトラン
ジスタ回路とを具備し、大出力レベル時振幅の正
負により生ずる非導通側出力トランジスタの非導
通状態を常時阻止するために、上記出力トランジ
スタのそれぞれのベースにわずかにベース電流が
流れるように上記トランジスタ回路を動作せしめ
るプツシユプル増幅回路である。
本考案はプツシユプル増幅回路のバイアス回路
に関するものである。第１図は本考案の基本構成
を示すもので、図において、入力端子１は２分岐
して一方は抵抗４を介し、もう一方は直流電源３
及び抵抗５の直列回路を介して、それぞれトラン
ジスタ１３及び１６のベースに接続される。トラ
ンジスタ１３及び１６のコレクタはそれぞれ電源
＋Ｂ及び−Ｂに接続され、エミツタはそれぞれ抵
抗１４及び１５を介して出力端子１８に接続され
る。出力端子１８には負荷１７が接続されると共
に、ダイオード９及び１０のそれぞれカソード及
びアノードに接続される。ダイオード９のアノー
ド及びダイオード１０のカソードはそれぞれ、ダ
イオード８のアノード及びダイオード１１のカソ
ードに接続されると共に、それぞれ抵抗６及び７
を介して定電圧電源２の正側及び負側に接続され
る。ダイオード８のカソード及びダイオード１１
のアノードはそれぞれトランジスタ１３及び１６
のベースに接続される。
に関するものである。第１図は本考案の基本構成
を示すもので、図において、入力端子１は２分岐
して一方は抵抗４を介し、もう一方は直流電源３
及び抵抗５の直列回路を介して、それぞれトラン
ジスタ１３及び１６のベースに接続される。トラ
ンジスタ１３及び１６のコレクタはそれぞれ電源
＋Ｂ及び−Ｂに接続され、エミツタはそれぞれ抵
抗１４及び１５を介して出力端子１８に接続され
る。出力端子１８には負荷１７が接続されると共
に、ダイオード９及び１０のそれぞれカソード及
びアノードに接続される。ダイオード９のアノー
ド及びダイオード１０のカソードはそれぞれ、ダ
イオード８のアノード及びダイオード１１のカソ
ードに接続されると共に、それぞれ抵抗６及び７
を介して定電圧電源２の正側及び負側に接続され
る。ダイオード８のカソード及びダイオード１１
のアノードはそれぞれトランジスタ１３及び１６
のベースに接続される。
以上の構成において、無信号時には出力トラン
ジスタ１３及び１６には、Ｂ級程度のバイアスが
印加される様直流電源３及び抵抗４，５の抵抗値
を設定する。
ジスタ１３及び１６には、Ｂ級程度のバイアスが
印加される様直流電源３及び抵抗４，５の抵抗値
を設定する。
一方定電圧電源２及び抵抗６，７は、ダイオー
ド８及び１１にごくわずかの順方向電流が流れる
程度に設定する。今入力端子１に現れる信号の正
の半サイクルではダイオード８には逆方向バイア
スがかかるので、ダイオード８はカツトオフとな
りトランジスタ１３は通常のＢ級と同様のバイア
スがかかりＢ級動作となつて導通状態になる。次
に負の半サイクルでは、定電圧電源２よりトラン
ジスタ１３に対してダイオード８を介してバイア
ス電圧が印加されるので、トランジスタ１３は常
に導通状態である。トランジスタ１６の動作につ
いても同様であるから、トランジスタ１３及び１
６は大入力信号の正負にかかわらずカツトオフ状
態となることはない。従つて大入力信号時でも常
にバイアス電流が流れているので従来の固定バイ
アス時のようなスイツチング歪を生じることもな
い。又定電圧電源２及び抵抗６，７の抵抗値は、
トランジスタ１３及び１６が非導通状態とならな
い範囲でベースバイアス電圧を出来るだけ小さく
設定すればＢ級増幅器とほとんど変わらない効率
を得ることが出来る。第２図は本考案の一実施例
であり、第１図における電源２として、ここでは
電源＋Ｂ及び−Ｂの間に直列接続された抵抗１
９、ツエナーダイオード２０，２１及び抵抗２２
からなる分圧回路を用い、上記ツエナーダイオー
ド２０及び２１同志の接続点が出力端子１８に接
続され、抵抗１９及び２２と各ツエナーダイオー
ド２０及び２１の接続点２８及び２９の両端は定
電圧を維持する定電圧回路である。接続点２８及
び２９間の定電圧回路に、ダイオード３０、抵抗
３１、ボリユーム３２、抵抗３３及びダイオード
３４を接続し、ボリユーム３２と抵抗３１及び３
３との接続点をそれぞれトランジスタ３５及び３
６のベースに接続し、トランジスタ３５及び３６
のエミツタはそれぞれ抵抗４１及び４２を介して
前記接続点２８及び２９に接続し、これ等トラン
ジスタ３５及び３６を含む回路はそれぞれ定電流
回路を形成しコレクタはそれぞれダイオード３９
及び４０のダイオードの直列回路の両端に接続
し、ダイオードの直列回路の中間点であるダイオ
ード３９及び４０の接続点と出力端子１８とを接
続すると共に、ダイオードの直列回路の両端にそ
れぞれトランジスタ３７及び３８のベースを接続
する。トランジスタ３７及び３８のエミツタはト
ランジスタ１３及び１６のベースにそれぞれ接続
され、コレクタは定電圧回路の両端２８及び２９
にそれぞれ接続される。
ド８及び１１にごくわずかの順方向電流が流れる
程度に設定する。今入力端子１に現れる信号の正
の半サイクルではダイオード８には逆方向バイア
スがかかるので、ダイオード８はカツトオフとな
りトランジスタ１３は通常のＢ級と同様のバイア
スがかかりＢ級動作となつて導通状態になる。次
に負の半サイクルでは、定電圧電源２よりトラン
ジスタ１３に対してダイオード８を介してバイア
ス電圧が印加されるので、トランジスタ１３は常
に導通状態である。トランジスタ１６の動作につ
いても同様であるから、トランジスタ１３及び１
６は大入力信号の正負にかかわらずカツトオフ状
態となることはない。従つて大入力信号時でも常
にバイアス電流が流れているので従来の固定バイ
アス時のようなスイツチング歪を生じることもな
い。又定電圧電源２及び抵抗６，７の抵抗値は、
トランジスタ１３及び１６が非導通状態とならな
い範囲でベースバイアス電圧を出来るだけ小さく
設定すればＢ級増幅器とほとんど変わらない効率
を得ることが出来る。第２図は本考案の一実施例
であり、第１図における電源２として、ここでは
電源＋Ｂ及び−Ｂの間に直列接続された抵抗１
９、ツエナーダイオード２０，２１及び抵抗２２
からなる分圧回路を用い、上記ツエナーダイオー
ド２０及び２１同志の接続点が出力端子１８に接
続され、抵抗１９及び２２と各ツエナーダイオー
ド２０及び２１の接続点２８及び２９の両端は定
電圧を維持する定電圧回路である。接続点２８及
び２９間の定電圧回路に、ダイオード３０、抵抗
３１、ボリユーム３２、抵抗３３及びダイオード
３４を接続し、ボリユーム３２と抵抗３１及び３
３との接続点をそれぞれトランジスタ３５及び３
６のベースに接続し、トランジスタ３５及び３６
のエミツタはそれぞれ抵抗４１及び４２を介して
前記接続点２８及び２９に接続し、これ等トラン
ジスタ３５及び３６を含む回路はそれぞれ定電流
回路を形成しコレクタはそれぞれダイオード３９
及び４０のダイオードの直列回路の両端に接続
し、ダイオードの直列回路の中間点であるダイオ
ード３９及び４０の接続点と出力端子１８とを接
続すると共に、ダイオードの直列回路の両端にそ
れぞれトランジスタ３７及び３８のベースを接続
する。トランジスタ３７及び３８のエミツタはト
ランジスタ１３及び１６のベースにそれぞれ接続
され、コレクタは定電圧回路の両端２８及び２９
にそれぞれ接続される。
従つて直列接続されたダイオード３９及び４０
にはそれぞれトランジスタ３５及び３６による定
電流回路によつてボリユーム３２を調整すること
によつて定まる一定電流が流れ、こうして生じた
ダイオード３９及び４０の直列回路の両端電圧に
より、トランジスタ３７及び３８のベースバイア
スが定まる。この場合トランジスタ３７及び３８
は、トランジスタ１３及び１６が常時カツトオフ
しない程度のわずかなベース電流となるバイアス
が加わる様にボリユーム３２を調整する。
にはそれぞれトランジスタ３５及び３６による定
電流回路によつてボリユーム３２を調整すること
によつて定まる一定電流が流れ、こうして生じた
ダイオード３９及び４０の直列回路の両端電圧に
より、トランジスタ３７及び３８のベースバイア
スが定まる。この場合トランジスタ３７及び３８
は、トランジスタ１３及び１６が常時カツトオフ
しない程度のわずかなベース電流となるバイアス
が加わる様にボリユーム３２を調整する。
この様にして上述と同様にトランジスタ１３及
び１６が入力信号の正負にかかわらずカツトオフ
にならないので、Ｂ級動作における様なスイツチ
ング歪の発生を避けることが出来る。又この場合
トランジスタ３７，３８の各コレクタ及びエミツ
タの電圧は共に入力端子１に加えられた入力信号
に追随して変動し一定のエミツタ電流がトランジ
スタ１３及び１６のベース電流として常時流れて
いるので、トランジスタ１３及び１６のベースに
対するトランジスタ３７及び３８によるコレクタ
エミツタ間容量は大振幅に対しても常時一定電流
が流れているので変動せずその影響は非常に小さ
い。従つて大出力レベルでの高周波帯域の出力周
波数特性が安定する。
び１６が入力信号の正負にかかわらずカツトオフ
にならないので、Ｂ級動作における様なスイツチ
ング歪の発生を避けることが出来る。又この場合
トランジスタ３７，３８の各コレクタ及びエミツ
タの電圧は共に入力端子１に加えられた入力信号
に追随して変動し一定のエミツタ電流がトランジ
スタ１３及び１６のベース電流として常時流れて
いるので、トランジスタ１３及び１６のベースに
対するトランジスタ３７及び３８によるコレクタ
エミツタ間容量は大振幅に対しても常時一定電流
が流れているので変動せずその影響は非常に小さ
い。従つて大出力レベルでの高周波帯域の出力周
波数特性が安定する。
以上の様に本考案によれば、定電圧回路より定
電流回路を通じて出力トランジスタのベースに常
時一定電流を印加するので大出力信号レベルでの
出力トランジスタのカツトオフ状態を阻止しスイ
ツチング歪を軽減することが出来る。
電流回路を通じて出力トランジスタのベースに常
時一定電流を印加するので大出力信号レベルでの
出力トランジスタのカツトオフ状態を阻止しスイ
ツチング歪を軽減することが出来る。
第１図は本考案の基本構成を示す回路図、第２
図は本考案の一実施例を示す回路図である。 １……入力端子、２……定電圧電源、３……直
流電源、１３，１６……トランジスタ、３５，３
６，３７，３８……トランジスタ、４，５，６，
７，１４，１５，１９，２２，３１，３３，４
１，４２……抵抗、８，９，１０，１１，３０，
３４，３９，４０……ダイオード、２０，２１…
…ツエナーダイオード、３２……ボリユーム、１
７……負荷である。
図は本考案の一実施例を示す回路図である。 １……入力端子、２……定電圧電源、３……直
流電源、１３，１６……トランジスタ、３５，３
６，３７，３８……トランジスタ、４，５，６，
７，１４，１５，１９，２２，３１，３３，４
１，４２……抵抗、８，９，１０，１１，３０，
３４，３９，４０……ダイオード、２０，２１…
…ツエナーダイオード、３２……ボリユーム、１
７……負荷である。
Claims (1)
- プツシユプル接続された出力トランジスタを有
し無信号時に略Ｂ級動作をするように直流電源の
両端から抵抗を介して上記出力トランジスタのそ
れぞれのベースにバイアスを印加して駆動される
出力トランジスタ回路と、定電圧素子を有しその
両端に抵抗を介し上記出力トランジスタの供給電
源間に接続された定電圧回路と、上記定電圧回路
の両端からそれぞれ定電流回路を通じて複数のダ
イオードが直列接続された回路と、上記直列接続
されたダイオードの中間点と上記出力トランジス
タ回路の出力端とを接続する手段と、上記定電圧
回路の両端と上記出力トランジスタのそれぞれの
ベース間とにそれぞれのトランジスタのコレクタ
とエミツタとが接続されると共にそれぞれのトラ
ンジスタのベースが上記複数のダイオードの直列
回路の両端にそれぞれ接続されたトランジスタ回
路とを具備し、大出力レベル時振幅の正負により
生ずる非導通側出力トランジスタの非導通状態を
常時阻止するために、上記出力トランジスタのそ
れぞれのベースにわずかにベース電流が流れるよ
うに上記トランジスタ回路を動作せしめることを
特徴とするプツシユプル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980072192U JPH0233385Y2 (ja) | 1980-05-26 | 1980-05-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980072192U JPH0233385Y2 (ja) | 1980-05-26 | 1980-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56174217U JPS56174217U (ja) | 1981-12-23 |
| JPH0233385Y2 true JPH0233385Y2 (ja) | 1990-09-07 |
Family
ID=29435554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980072192U Expired JPH0233385Y2 (ja) | 1980-05-26 | 1980-05-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0233385Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114069A (en) * | 1978-02-24 | 1979-09-05 | Pioneer Electronic Corp | Low frequency amplifier |
-
1980
- 1980-05-26 JP JP1980072192U patent/JPH0233385Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114069A (en) * | 1978-02-24 | 1979-09-05 | Pioneer Electronic Corp | Low frequency amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56174217U (ja) | 1981-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US4370623A (en) | Push-pull amplifier circuit | |
| US4401954A (en) | Power amplifier | |
| KR950000162B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| US4266149A (en) | Pulse signal amplifier | |
| US4706035A (en) | High efficiency amplifier having a bootstrap capacitor | |
| US4706039A (en) | Amplifier arrangement | |
| US4205273A (en) | Pulse signal amplifier | |
| JPH0233385Y2 (ja) | ||
| US3999143A (en) | Pulse width modulated signal amplifier | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6119545Y2 (ja) | ||
| JPH0233384Y2 (ja) | ||
| JPS6119548Y2 (ja) | ||
| JPS6119541Y2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6325775Y2 (ja) | ||
| US3548329A (en) | Two-state amplifier | |
| SU1684909A1 (ru) | Двухтактный усилитель мощности | |
| JPS6042645B2 (ja) | 増幅回路 | |
| JPS6119544Y2 (ja) | ||
| JPS6119540Y2 (ja) | ||
| SU936378A1 (ru) | Усилитель мощности |