JPH0233384Y2 - - Google Patents
Info
- Publication number
- JPH0233384Y2 JPH0233384Y2 JP1982006216U JP621682U JPH0233384Y2 JP H0233384 Y2 JPH0233384 Y2 JP H0233384Y2 JP 1982006216 U JP1982006216 U JP 1982006216U JP 621682 U JP621682 U JP 621682U JP H0233384 Y2 JPH0233384 Y2 JP H0233384Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- amplifier
- transistors
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器の電源供給回路に関し、特に電
力増幅器の電源供給回路に関する。
力増幅器の電源供給回路に関する。
電力増幅器の電力変換効率を改善する方法とし
て、回路出力信号レベルに応じて電源電圧レベル
を変化せしめる方法がある。第1図は現在提案中
の回路例を示すものであり、入力端子1に印加さ
れた信号は電圧増幅段2にて増幅され、トランジ
スタQ1,Q2よりなるコンプリメンタリプツシユ
プル電力増幅段へ印加されて電力増幅される。こ
の出力端子3と接地端子4との間に設けられたス
ピーカ等の負荷13をプツシユプル駆動するもの
である。
て、回路出力信号レベルに応じて電源電圧レベル
を変化せしめる方法がある。第1図は現在提案中
の回路例を示すものであり、入力端子1に印加さ
れた信号は電圧増幅段2にて増幅され、トランジ
スタQ1,Q2よりなるコンプリメンタリプツシユ
プル電力増幅段へ印加されて電力増幅される。こ
の出力端子3と接地端子4との間に設けられたス
ピーカ等の負荷13をプツシユプル駆動するもの
である。
この電力増幅段への電源供給のために、第1及
び第2の電源7,8及び9,10が設けられてお
り、第1の電源電圧±BLと第2の電源電圧±BH
との関係は|BL|<|BH|となるように設定さ
れている。また、差動アンプ5,6が設けられて
おり、その入力端子aには回路出力レベルを一定
電圧|E|だけレベルシフトした電圧が、基準電
圧源11,12により印加されており、入力端子
bには、電力トランジスタQ1,Q2のコレクタ端
子(電力増幅段の電源端子でもある)の電圧が印
加されている。差動アンプ5,6の出力は、第2
の電源9,10とトランジスタQ1,Q2のコレク
タ端子との間に設けられた能動素子であるトラン
ジスタQ3,Q4の各ベース制御入力となつている。
こうすることにより、アンプ5とトランジスタ
Q3及びアンプ6とトランジスタQ4とにより夫々
負帰還増幅回路が構成されることになり、よつ
て、トランジスタQ3,Q4が能動状態にある限り、
トランジスタQ1,Q2のコレクタである給電端子
には、夫々回路出力レベルを一定値|E|だけレ
ベルシフトした電圧が給電されると共に、第2の
電源9,10より電流供給が行われる。
び第2の電源7,8及び9,10が設けられてお
り、第1の電源電圧±BLと第2の電源電圧±BH
との関係は|BL|<|BH|となるように設定さ
れている。また、差動アンプ5,6が設けられて
おり、その入力端子aには回路出力レベルを一定
電圧|E|だけレベルシフトした電圧が、基準電
圧源11,12により印加されており、入力端子
bには、電力トランジスタQ1,Q2のコレクタ端
子(電力増幅段の電源端子でもある)の電圧が印
加されている。差動アンプ5,6の出力は、第2
の電源9,10とトランジスタQ1,Q2のコレク
タ端子との間に設けられた能動素子であるトラン
ジスタQ3,Q4の各ベース制御入力となつている。
こうすることにより、アンプ5とトランジスタ
Q3及びアンプ6とトランジスタQ4とにより夫々
負帰還増幅回路が構成されることになり、よつ
て、トランジスタQ3,Q4が能動状態にある限り、
トランジスタQ1,Q2のコレクタである給電端子
には、夫々回路出力レベルを一定値|E|だけレ
ベルシフトした電圧が給電されると共に、第2の
電源9,10より電流供給が行われる。
また、第1の電源7,8の出力電圧±BLが一
方向性素子であるダイオードD1,D2を夫々介し
てトランジスタQ1,Q2の各コレクタ端子へ供給
されている。こうすることにより、回路出力信号
υ0のレベルが小さくて|BL|>|υ0+E|であ
れば、トランジスタQ3,Q4はオフ状態であるか
ら、第1の電源7,8からトランジスタQ1,Q2
への給電が行われることになる。一方、回路出力
信号υ0のレベルが大となつて|BL|≦|υ0+E
|となれば、ダイオードD1,D2がオフとなつて、
第1の電源7,8の代りにトランジスタQ3,Q4
によるコレクタ出力が各トランジスタQ1,Q2に
給電される。この時、アンプ5,6とトランジス
タQ3,Q4とにより夫々負帰還増幅回路が構成さ
れているから、負帰還作用により、各トランジス
タQ1,Q2へのコレクタ給電電圧は|υ0+E|な
るレベルとなる。
方向性素子であるダイオードD1,D2を夫々介し
てトランジスタQ1,Q2の各コレクタ端子へ供給
されている。こうすることにより、回路出力信号
υ0のレベルが小さくて|BL|>|υ0+E|であ
れば、トランジスタQ3,Q4はオフ状態であるか
ら、第1の電源7,8からトランジスタQ1,Q2
への給電が行われることになる。一方、回路出力
信号υ0のレベルが大となつて|BL|≦|υ0+E
|となれば、ダイオードD1,D2がオフとなつて、
第1の電源7,8の代りにトランジスタQ3,Q4
によるコレクタ出力が各トランジスタQ1,Q2に
給電される。この時、アンプ5,6とトランジス
タQ3,Q4とにより夫々負帰還増幅回路が構成さ
れているから、負帰還作用により、各トランジス
タQ1,Q2へのコレクタ給電電圧は|υ0+E|な
るレベルとなる。
以上の動作を示す各部波形が第3図に示されて
おり、第4図には出力電力対損失電力との関係が
示されている。第4図において実線が第1図の回
路方式による特性を、また点線が電源レベルを常
に一定とした場合の回路方式による特性を夫々示
す。この様に、第1図の回路においては著しく電
力変換効率が改善されているのが判る。
おり、第4図には出力電力対損失電力との関係が
示されている。第4図において実線が第1図の回
路方式による特性を、また点線が電源レベルを常
に一定とした場合の回路方式による特性を夫々示
す。この様に、第1図の回路においては著しく電
力変換効率が改善されているのが判る。
尚、第2図は第1図の回路の具体例を示す図で
あつて、差動アンプ5は、トランジスタQ7,Q8、
抵抗R1〜R5及び電流源I1からなつており、差動
アンプ6は、トランジスタQ9,Q10、抵抗R6〜
R10及び電流源I2からなる。差動アンプ5,6の
各出力は、トランジスタQ3,Q4と夫々ダーリン
トン接続されたトランジスタQ5,Q6のベース駆
動入力となつており、トランジスタQ5,Q6の各
ベース・コレクタ間のコンデンサC1,C2は位相
補償用として用いられている。回路出力をレベル
シフトする基準電圧源11,12としてツエナー
ダイオードD3,D4が夫々用いられており、これ
らダイオードD3,D4の動作電流供給のために電
流源I3,I4が夫々設けられている。他の構成は第
1図にそれと同等である。
あつて、差動アンプ5は、トランジスタQ7,Q8、
抵抗R1〜R5及び電流源I1からなつており、差動
アンプ6は、トランジスタQ9,Q10、抵抗R6〜
R10及び電流源I2からなる。差動アンプ5,6の
各出力は、トランジスタQ3,Q4と夫々ダーリン
トン接続されたトランジスタQ5,Q6のベース駆
動入力となつており、トランジスタQ5,Q6の各
ベース・コレクタ間のコンデンサC1,C2は位相
補償用として用いられている。回路出力をレベル
シフトする基準電圧源11,12としてツエナー
ダイオードD3,D4が夫々用いられており、これ
らダイオードD3,D4の動作電流供給のために電
流源I3,I4が夫々設けられている。他の構成は第
1図にそれと同等である。
第1,2図の回路方式にあつては、信号レベル
が大となりトランジスタQ3,Q4がオフから能動
状態になる瞬間にダイオードD1,D2はオンから
オフへ移行する。この時ダイオードD1,D2は逆
バイアスされるが、ダイオードの逆回復時間の間
は電流が流れ続けるし、またトランジスタQ3,
Q4も能動状態へ移行するまでに必らず時間遅れ
を有しているから、負荷電流にこれら時間遅れの
影響が現われて、特に高周波信号では顕著とな
る。他方、トランジスタQ3,Q4が能動状態から
オフへ移行し、またダイオードD1,D2がオフか
らオンへ移行する場合にも同様の現象が生じて出
力へ悪影響を及ぼす。高周波信号の場合の上記現
象による歪波形例を第3図の最下部に示してい
る。
が大となりトランジスタQ3,Q4がオフから能動
状態になる瞬間にダイオードD1,D2はオンから
オフへ移行する。この時ダイオードD1,D2は逆
バイアスされるが、ダイオードの逆回復時間の間
は電流が流れ続けるし、またトランジスタQ3,
Q4も能動状態へ移行するまでに必らず時間遅れ
を有しているから、負荷電流にこれら時間遅れの
影響が現われて、特に高周波信号では顕著とな
る。他方、トランジスタQ3,Q4が能動状態から
オフへ移行し、またダイオードD1,D2がオフか
らオンへ移行する場合にも同様の現象が生じて出
力へ悪影響を及ぼす。高周波信号の場合の上記現
象による歪波形例を第3図の最下部に示してい
る。
従つて、本考案は電力変換効率の良さを維持し
つつ高周波における能動素子のオンオフによる悪
影響を防止して歪発生を極力抑圧するようにした
増幅器の電源供給回路を提供することを目的とし
ている。
つつ高周波における能動素子のオンオフによる悪
影響を防止して歪発生を極力抑圧するようにした
増幅器の電源供給回路を提供することを目的とし
ている。
本考案による増幅器の電源供給回路は、第1の
電源と、この第1の電源よりも高電圧の第2の電
源と、増幅器の電源端子と第1の電源との間に接
続された一方向性素子と、増幅器の電源端子と第
2の電源との間に接続されたトランジスタとを備
え、増幅出力信号レベルが大なるとき増幅器の電
源端子の電圧を増幅出力信号レベルに追従して変
化させるべく前記トランジスタを制御するように
なされたものであつて、増幅出力信号の高周波成
分が所定レベル以上のときに第2の電源電圧を増
幅器の電源端子に給電すべく前記トランジスタを
オン状態としかつこの状態を所定時間だけ保持す
る手段を含むことを特徴としている。
電源と、この第1の電源よりも高電圧の第2の電
源と、増幅器の電源端子と第1の電源との間に接
続された一方向性素子と、増幅器の電源端子と第
2の電源との間に接続されたトランジスタとを備
え、増幅出力信号レベルが大なるとき増幅器の電
源端子の電圧を増幅出力信号レベルに追従して変
化させるべく前記トランジスタを制御するように
なされたものであつて、増幅出力信号の高周波成
分が所定レベル以上のときに第2の電源電圧を増
幅器の電源端子に給電すべく前記トランジスタを
オン状態としかつこの状態を所定時間だけ保持す
る手段を含むことを特徴としている。
以下に、本考案を図面を用いて説明する。
第5図は本考案の原理を示す図であり、第1図
と同等部分は同一符号により示されており、その
説明は省略する。増幅出力信号は、新たに付加さ
れた高域成分レベル検出回路14に入力され、高
周波成分のレベルの絶対値が所定値以上になつた
ときに、夫々スイツチ15,16をオンに制御す
るよう構成されている。スイツチ15,16のオ
ン動作により、トランジスタQ3,Q4の各ベース
が抵抗R11,R12を介して接地レベルにクランプ
される。その結果、トランジスタQ3,Q4は飽和
動作をなし、そのVCE(コレクタ・エミツタ間電
圧)は略無視することが可能となるから、トラン
ジスタQ1,Q2への給電は高電圧である第2の電
源9,10の出力±BHよりなされる。
と同等部分は同一符号により示されており、その
説明は省略する。増幅出力信号は、新たに付加さ
れた高域成分レベル検出回路14に入力され、高
周波成分のレベルの絶対値が所定値以上になつた
ときに、夫々スイツチ15,16をオンに制御す
るよう構成されている。スイツチ15,16のオ
ン動作により、トランジスタQ3,Q4の各ベース
が抵抗R11,R12を介して接地レベルにクランプ
される。その結果、トランジスタQ3,Q4は飽和
動作をなし、そのVCE(コレクタ・エミツタ間電
圧)は略無視することが可能となるから、トラン
ジスタQ1,Q2への給電は高電圧である第2の電
源9,10の出力±BHよりなされる。
第6図は本考案の一実施例回路図であつて第5
図の具体例であり、第2図と同等部分は同一符号
により示されている。高域成分レベル検出回路1
4におけるコンデンサC3、抵抗R13,R14により、
増幅出力信号の中低域成分がカツトされ分圧され
る。高周波成分でかつ絶対値レベルの大なる信号
がダイオードD5,D6を通過し、コンデンサC4,
C5を夫々充電する。この充電電圧が抵抗R15,
R16を介してスイツチング素子15,16のベー
ス制御入力となつて、これら素子15,16を
夫々オンせしめる。その結果、トランジスタQ3,
Q5及びトランジスタQ4,Q6が夫々飽和動作をな
し、よつて出力トランジスタQ1,Q2の各コレク
タ給電端子は略第2の電源電圧±BHまで上昇す
ることになる。一度上昇すれば、コンデンサC4,
C5の充電電荷が減少するまでこの電位(±BH)
を維持する。第8図に上記各動作波形が示されて
おり、高周波信号の場合について小レベルと高レ
ベルの各波形が示されている。
図の具体例であり、第2図と同等部分は同一符号
により示されている。高域成分レベル検出回路1
4におけるコンデンサC3、抵抗R13,R14により、
増幅出力信号の中低域成分がカツトされ分圧され
る。高周波成分でかつ絶対値レベルの大なる信号
がダイオードD5,D6を通過し、コンデンサC4,
C5を夫々充電する。この充電電圧が抵抗R15,
R16を介してスイツチング素子15,16のベー
ス制御入力となつて、これら素子15,16を
夫々オンせしめる。その結果、トランジスタQ3,
Q5及びトランジスタQ4,Q6が夫々飽和動作をな
し、よつて出力トランジスタQ1,Q2の各コレク
タ給電端子は略第2の電源電圧±BHまで上昇す
ることになる。一度上昇すれば、コンデンサC4,
C5の充電電荷が減少するまでこの電位(±BH)
を維持する。第8図に上記各動作波形が示されて
おり、高周波信号の場合について小レベルと高レ
ベルの各波形が示されている。
第8図から明らかな如く、ダイオードD1,D2
やトランジスタQ3,Q4のオンオフの切換えは、
高域成分のレベルが大となり始めた1〜2波程度
の間しか行われないために、これら素子の切換時
に生ずる歪の発生回数が著しく減少する。そし
て、中低域成分では高域レベル検出回路14は何
等動作しないので、第1図の例と全く同等の電力
変換効率が確保可能である。従つて、音楽信号の
如く中低域にて振幅が大きく高域で振幅が小さい
信号を扱うオーデイオ用電力増幅器には最適とな
る。
やトランジスタQ3,Q4のオンオフの切換えは、
高域成分のレベルが大となり始めた1〜2波程度
の間しか行われないために、これら素子の切換時
に生ずる歪の発生回数が著しく減少する。そし
て、中低域成分では高域レベル検出回路14は何
等動作しないので、第1図の例と全く同等の電力
変換効率が確保可能である。従つて、音楽信号の
如く中低域にて振幅が大きく高域で振幅が小さい
信号を扱うオーデイオ用電力増幅器には最適とな
る。
第7図は本考案の他の実施例の回路図であり、
スイツチング素子15,16の出力により差動ア
ンプ5,6のトランジスタQ7,Q9の各ベース電
位を接地電位にクランプするようにしたものであ
り、他の構成は第6図と同等である。従つて、ス
イツチングトランジスタ15,16のオン動作に
より、差動アンプ5,6のトランジスタQ7,Q9
がオフとなるから、トランジスタQ8,Q10に全電
流I1,I2が流れてトランジスタQ3,Q5及びトラン
ジスタQ4,Q6が飽和駆動される。よつて、トラ
ンジスタQ1,Q2の各コレクタ給電端子には高電
圧±BHが夫々給電されることになる。
スイツチング素子15,16の出力により差動ア
ンプ5,6のトランジスタQ7,Q9の各ベース電
位を接地電位にクランプするようにしたものであ
り、他の構成は第6図と同等である。従つて、ス
イツチングトランジスタ15,16のオン動作に
より、差動アンプ5,6のトランジスタQ7,Q9
がオフとなるから、トランジスタQ8,Q10に全電
流I1,I2が流れてトランジスタQ3,Q5及びトラン
ジスタQ4,Q6が飽和駆動される。よつて、トラ
ンジスタQ1,Q2の各コレクタ給電端子には高電
圧±BHが夫々給電されることになる。
尚、上記においては、スイツチング用ダイオー
ドD1,D2の順方向電圧、飽和時のトランジスタ
のVCE及び各トランジスタのVBE(ベース・エミツ
タ間電圧)等は無視可能としている。
ドD1,D2の順方向電圧、飽和時のトランジスタ
のVCE及び各トランジスタのVBE(ベース・エミツ
タ間電圧)等は無視可能としている。
叙上の如く、本考案によれば、増幅出力信号レ
ベルが大なるとき当該レベルよりも一定電圧だけ
高い電圧を増幅器に給電すべく制御することによ
つて増幅器の電源電圧を増幅出力信号レベルに追
従せしめる構成の電源供給回路において、増幅出
力信号の高周波成分が所定レベル以上のとき、電
源の切換え制御をなすトランジスタをオン状態と
しかつこの状態を所定時間だけ保持して高い電源
電圧を増幅器に給電する構成とすることにより、
高効率を維持しつつ出力信号歪の発生を極力抑え
ることが可能となり、オーデイオ用電力増幅器に
好適となる。
ベルが大なるとき当該レベルよりも一定電圧だけ
高い電圧を増幅器に給電すべく制御することによ
つて増幅器の電源電圧を増幅出力信号レベルに追
従せしめる構成の電源供給回路において、増幅出
力信号の高周波成分が所定レベル以上のとき、電
源の切換え制御をなすトランジスタをオン状態と
しかつこの状態を所定時間だけ保持して高い電源
電圧を増幅器に給電する構成とすることにより、
高効率を維持しつつ出力信号歪の発生を極力抑え
ることが可能となり、オーデイオ用電力増幅器に
好適となる。
第1図は現在提案中の電力増幅器の電源供給回
路の例を示す図、第2図は第1図の回路の具体例
を示す図、第3図は第1,2図の回路の動作波形
図、第4図は第1,2図の回路の特性図、第5図
は本考案の原理を示す図、第6図及び第7図は本
考案の実施例の各回路図、第8図は第5図の回路
の動作波形図である。 主要部分の符号の説明、5,6……差動アン
プ、7,8……第1の電源、9,10……第2の
電源、11,12……レベルシフト用電源、13
……負荷、14……高域レベル検出回路、15,
16……スイツチング素子、Q1,Q2……電力増
幅用トランジスタ、D1,D2……一方向性ダイオ
ード。
路の例を示す図、第2図は第1図の回路の具体例
を示す図、第3図は第1,2図の回路の動作波形
図、第4図は第1,2図の回路の特性図、第5図
は本考案の原理を示す図、第6図及び第7図は本
考案の実施例の各回路図、第8図は第5図の回路
の動作波形図である。 主要部分の符号の説明、5,6……差動アン
プ、7,8……第1の電源、9,10……第2の
電源、11,12……レベルシフト用電源、13
……負荷、14……高域レベル検出回路、15,
16……スイツチング素子、Q1,Q2……電力増
幅用トランジスタ、D1,D2……一方向性ダイオ
ード。
Claims (1)
- 第1の電源と、この第1の電源より高電圧を発
生する第2の電源と、増幅器の電源端子と前記第
1の電源との間に接続された一方向性素子と、前
記増幅器の電源端子と前記第2の電源との間に接
続されたトランジスタを含み前記増幅器の出力信
号レベルに応じた電圧を発生しかつこの電圧が前
記第1の電源電圧よりも大なるとき前記トランジ
スタが能動状態となる負帰還回路とを備えた増幅
器の電源供給回路であつて、前記出力信号の高周
波成分が所定レベル以上のときに前記第2の電源
電圧を増幅器に給電すべく前記トランジスタをオ
ン状態にしかつこの状態を所定時間だけ保持する
手段を含むことを特徴とする増幅器の電源供給回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP621682U JPS58109317U (ja) | 1982-01-20 | 1982-01-20 | 増幅器の電源供給回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP621682U JPS58109317U (ja) | 1982-01-20 | 1982-01-20 | 増幅器の電源供給回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58109317U JPS58109317U (ja) | 1983-07-26 |
JPH0233384Y2 true JPH0233384Y2 (ja) | 1990-09-07 |
Family
ID=30018999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP621682U Granted JPS58109317U (ja) | 1982-01-20 | 1982-01-20 | 増幅器の電源供給回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58109317U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228570A (ja) * | 2006-01-27 | 2007-09-06 | Marvell World Trade Ltd | 可変パワー適応送信機 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58158517U (ja) * | 1982-04-16 | 1983-10-22 | ヤマハ株式会社 | 電力増幅器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5144857A (ja) * | 1974-10-16 | 1976-04-16 | Hitachi Ltd | Dengendenatsuseigyogatazofukuki |
JPS58103208A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
-
1982
- 1982-01-20 JP JP621682U patent/JPS58109317U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5144857A (ja) * | 1974-10-16 | 1976-04-16 | Hitachi Ltd | Dengendenatsuseigyogatazofukuki |
JPS58103208A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007228570A (ja) * | 2006-01-27 | 2007-09-06 | Marvell World Trade Ltd | 可変パワー適応送信機 |
Also Published As
Publication number | Publication date |
---|---|
JPS58109317U (ja) | 1983-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498057A (en) | Power amplifier with power supply switching | |
US6104244A (en) | Amplifier having a rail-to-rail output stage | |
JPH0132684B2 (ja) | ||
JPS5915403B2 (ja) | オンキヨウヨウシユツリヨクゾウフクキ | |
JPH0766643A (ja) | 電圧−電流変換器 | |
CN116009636B (zh) | 一种压控恒流源驱动电路 | |
CA1236891A (en) | Amplifier arrangement | |
JPH0233384Y2 (ja) | ||
US4706039A (en) | Amplifier arrangement | |
US4520322A (en) | Power amplifier having improved power supply circuit | |
JP3323998B2 (ja) | 電源装置 | |
JP3413281B2 (ja) | 電力増幅回路 | |
US3999143A (en) | Pulse width modulated signal amplifier | |
JPS6133701Y2 (ja) | ||
JPH10145221A (ja) | 出力回路装置 | |
JPH10164385A (ja) | 垂直出力回路 | |
JPH10327021A (ja) | 増幅器用電圧供給回路 | |
JPH0575408A (ja) | 電圧遷移回路 | |
US4476444A (en) | Power amplifier circuit | |
JPH0233385Y2 (ja) | ||
JPS6119548Y2 (ja) | ||
JPH11136048A (ja) | Btl増幅回路 | |
JPH0139014Y2 (ja) | ||
JP3044257B2 (ja) | スイッチング素子の駆動装置 | |
JPS6123687B2 (ja) |