JPS5931245B2

JPS5931245B2 - 電源電圧制御型増幅器

Info

Publication number: JPS5931245B2
Application number: JP49118261A
Authority: JP
Inventors: 春重中垣; 伸一大橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-10-16
Filing date: 1974-10-16
Publication date: 1984-08-01
Also published as: JPS5144857A

Description

【発明の詳細な説明】本発明は入力信号の大きさに応じて電源電圧を制御し、
効率向上を計った増幅器に関するものである。

従来増幅器の効率向上のため回路面から対策をした最も
基本的な回路として第１図の回路が提供されている。

第１図において１は入力信号源でその電圧をＶＩＮで現
わす。

２は負荷抵抗、３は第１の増幅素子であるトランジスタ
、４は第１の電源でその電圧はＶｌ、５は第２の電源で
その電圧ｖ２．６は第２の増幅素子であるトランジスタ
、７はトランジスタ３と６のコレクタとエミッタの接続
点と電源４と５の接続点とを結ぶ一方向素子であるダイ
オード、８は第２のトランジスタ６のバイアス電流供給
源、９は第２のトランジスタ６０入力端子と第１の増幅
素子３の接地端子間に入ったツェナーダイオードである
。

ツェナー電圧はトランジスタ３が飽和する直前にトラン
ジスタ６のベース・エミッタ間が順バイアスになるよう
に選んである。

第１図の回路の動作について説明する。

入力信号電圧ＶＩＮが０≦ＶＩＮ≦Ｖ１を満足する間はトランジスタ６０ベース・エミッタ間は
逆バイアスされているため遮断され、負荷２を流れる電
流は電源４よりダイオード７を通じて供給される。

この際の出力回路の効率ηは式（１）で表わされる。

次にＶＩＮがＶ□≦ＶＩＮ≦Ｖ１＋ｖ２を満足する間ではトランジスタ６０ベース・エミッタ間
は順バイアスされているため１、負荷２を流れる電流は
電源４，５よりトランジスタ６を通して供給される。

この際の効率ηは式（２）で表わされる。

式（１）、（２）より効率ηは第２図のグラフトに表わ
すことができる。

一方第３図に第１図の回路が提供される以前の増幅器を
示した。

第３図において第１図と同符号は同一物を示し、１０は
電源で電圧Ｖｃｃとし、第１図の回路と比較出来る
ように ■ｃｃ−■１＋Ｖ２に選んである。

第３図の回路の効率ηは式（３）で表わされ、第４図の
グラフに表わすことが出来る。

第２図と第４図から明らかなように第１図回路の方が第
３図回路より増幅器の効率は上がっていることが判る。

上記のように第１図回路は第３図回路と比べ（１）増幅
器の効率が向上し、発熱量が少ない。

（２）電源トランスが小さくて済む。

（３）省電力化が可能である。

等の利点があり、画期的な回路方式であるといえる。

しかし反面、（１）複数個の電圧源が必要となり、電源
回路が複雑となる。

（２）出力段階増幅素子の数が増える。

（３）電源電圧の切り換り時に歪が発生する。

等の欠点がある。本発明の目的は上記した（２）の欠点
をなくし、より効率の良い電源電圧制御型増幅器を提供
することにある。

第１図の従来回路は増幅器の効率向上のために出力段回
路部に着眼したものであるのに対し、本発明は出力段回
路は第３図の従来回路と同等とし、電源部に着眼したも
ので目的は同じく、また得られる成果も（１）増幅器の
効率が向上し発熱量が少ない。

（２）電源トランスが小さくて済む。（３）省電力化が
可能である。

等何ら変るところはないが、本発明によれば、より効率
の向上が計れる。

以下本発明を実施例に基づき説明する。

第５図に本発明一実施例のブロック図を示す。

第５図で１１は電源部、１２は直流交流変換部、１３は
インバータトランス、１４は２次整流平滑部、１５は倍
電圧整流平滑部、１６はインバータのスイッチング素子
駆動用パルス発生器であり、以上でインバータ電源を構
成する。

また１７は増幅器、１８は増幅器入力信号源、１９は遅
延回路、２０は入力信号の波高値検出器、２１．２２は
スイッチ素子であり、図１と同符号は同一物を示す。

１２の直流交流変換部は１１の直流電圧を交流電圧に変
換する動作をし、その周波数はパルス発生器１６によっ
て決定される。

１４の出力整流平滑部はインバータトランス１３０２次
巻線に誘起された交流電圧を整流平滑し、１５０倍電圧
整流平滑部はインバータトランスの２次巻線に誘起され
た交流電圧を倍電圧整流平滑する動作をする。

１９の遅延回路は信号源１８と増幅器１７０間に置かれ
入力信号をある一定時間遅延させる動作をし、２００波
高値検出器は入力信号の波高値を検出し、その出力でパ
ルス発生器１６を制御してパルス波のＤｕｔｙＦａｃ
ｔｏｒを入力信号の大きさに応じて広範囲に変化させる
と同時に、ある一定レベル以上の入力電圧に対しスイッ
チング素子２１゜２２を導通させ増幅器１７に供給され
ていた整流平滑部１４の出力を倍電圧整流平滑部１５の
出力に切換えるべく動作をする。

第５図のブロック図に基づ（本発明の具体的回路を第６
図に示す。

第６図で２３，２３’は交流電源接続端子、２４゜２５
．２６，２７は整流用ダイオード、２８はトランス補償
巻線、２９はインバータトランス１３の１次巻線、３０
はチョークコイル、３１はスイッチング素子としてのト
ランジスタ、３２はインバータトランス鉄心、３３，３
４はトランス２次巻線、３５は単安定マルチバイブレー
ク、３６は単安定マルチバイブレータのベース入力端子
、３７はインバータ周波数を決定している非安定マルチ
バイブレータであり、以上でインバータ電源を構成する
。

また１９は入力信号遅延用のＣＣＤ等の電荷転送型遅延
素子、３８は入力信号のピーク検波器２０の出力端子で
前記単安定マルチバイブレータ３５０ベース入力端子３
６に接続されるものであり、３９はスイッチ回路２Ｌ２
２の駆動用トランジスタ、４０はダイオード、４１はコ
ンデンサ、４２は抵抗、４３，４４はダイオードである
。

その龍笛１図、第５図と同符号は同一物を示す。

第６図の実施例におけるインバータ電源回路は先に本願
発明者が特願昭４８−５１号（特開昭４９−９２５１７
号公報）で提供したものであり、補償巻線２８を設ける
ことによって鉄心の磁気飽和を改善でき、電力効率の向
上、トランスの小型化、軽量化が可能であるという特徴
を備えている。

第６図の実施例について先ずインバータ電源部から説明
する。

非安定マルチバイブレータ３７はインバータ周波数を決
定するものであり、単安定マルチバイブレータ３５はス
イッチングトランジスタ３１の駆動回路でベース入力端
子３６の電圧に比例してＤｕｔｙＦａｃｔｏｒが変化
する。

本電源回路におけるトランス１３０２次巻線出力は１次
、２次の巻線数比およびスイッチングトランジスタ３１
のＤｕｔｙＦａｃｔｏｒによって定まる。

したがってこの電源を増幅器用電源として使用し、入力
信号の大きさに追随してスイッチングトランジスタ３１
のＤｕｔｙＦａｃｔｏｒを変化させれば増幅器１７の
電源電圧を出力に追随して動作させることができ、増幅
器の効率が向上することになる。

つまり入力信号が大きい場合は信号電圧のピーク値に比
例した制御電圧を検出し、この制御電圧で単安定マルチ
バイブレータ３５のベース入力端子３６を揺すりスイッ
チングトランジスタ３１のＤｕｔｙＦａｃｔｏｒを大
きくして２次出力電圧を上昇させれば良（。

また入力信号が小さい場合は上記と逆の動作をさせて２
次出力電圧を小さくすれば良い。

第６図の実施例では信号電圧の検出器としてピーク検波
器２０を使用した。

ピーク検波器を使用したのは単安定マルチバイブレータ
のベース入力端子３６を交流電圧で揺すったのではＤｕ
ｔｙＦａｃｔｏｒの制御が出来ないからである。

入力信号電圧はダイオード４０に加わるがダイオード４
０は信号の負の半サイクルだけ電流を通過させ、コンデ
ンサ４１に充電々流が流れて電圧は信号のピークと等し
い値に充電される。

この時の充電々圧の極性は第６図に示した通りであり、
電圧の立ち上りはダイオード４０の順方向抵抗が小さい
ため遅れは殆んどなく、５０ＫＨ２程度の高周波信号に
対しても十分追随する。

抵抗４２を挿入したのはダイオード４０が非導通となる
半サイクルにコンデンサ４１に蓄えられている電荷を放
電させるためであり、これによってコンデンサ４１の端
子電圧は信号のピーク値以上に太き（なることはない。

上記のような動作によってピーク検波器２０の出力端子
３８には入力信号の大きさに等しい検波出力が得られる
。

したがってピーク検波器２０の出力端子３８を単安定マ
ルチバイブレータ３５のベース入力端子３６に接続すれ
ば、ベース入力端子３６の電圧が入力信号の大きさに応
じてその整流出力の平均直流成分によって揺すられるこ
とになり、単安定マルチバイブレータ３５のＤｕｔｙＦ
ａｃｔｏｒが変化する。

以上の動作によりインバータ電源の２次整流出力電圧が
増幅器入力信号の大きさに応じて変化するが、立ち上り
時間が問題となる。

電源をインバータ方式にすることによって２次平滑コン
デンサはインバータ周波数に逆比例して小容量となるが
、２次整流ダイオードの順方向抵抗との時定数により整
流電圧の立ち上りには必らず時間遅れが生じる。

２次整流出力の立ち上りに時間遅れがあれば大きな入力
信号が入った場合、増幅器の出力波形がクリップされる
ため思わしくない。

本発明ではこの解決策として入力信号源１８と１増幅
器入力端子との間に遅延回路を設けることを考えた。

１９のＣＣＤ（含駆動回路）等の電荷転送型遅延素子が
それである。

ＣＣＤ素子１９によって入力信号を上記２次整流出力の
立ち上り時間だけ遅らせれば２次整流出力は入力信号に
同期して立ち上がるため増幅器出力波形のクリップは起
らない。

しかし、高周波の大入力信号に対しては２次整流出力を
追随させることは難しく、増幅器出力波形のクリップが
起るものと考えられる。

そこである値以上の大入力信号に対してはトランジスタ
３９を導通させ、２１，２２０スイツチング素子として
のトランジスタを導通させ、増幅器の電源電圧を倍電圧
整流によって高い電圧に保持されている電源に切り換え
る方法を採択した。

４３゜４４は高い電圧源から低い電圧源への電流の流入
を阻止するダイオードである。

以上第６図の実施例について説明したが具体的な制御と
しては次のように行なえば良い。

通常の音楽信号のレベルは小さく最大出力の１０％程度
である。

したがってＤａｔｙＦａｃｔｏｒの制御端子３６に不
感帯を設け、ＤｕｔｙＦａｃｔｏｒの定常値として、
２次整流出力が増幅器最大出力の１０％の出力を出し得
る値となる様に設定し、１０％以上の出力に相当する入
力信号に対しては順次ＤｕｔｙＦａｃｔｏｒが変化する
ように設計し、さらにあるレベル以上の大入力信号に対
してのみトランジスタ３９を導通させ電源電圧を高い電
圧源に切り換えるように設計すれば良い。

本発明によれば第６図の実施例からも判る様に従来技術
（第１図）の欠点であった（１）増幅器出力段能動素子
の数が増える。

という問題はなくなるが、（１）入力信号の波高値検出
器が必要である。

（２）電源の立ち上り時間補償用の遅延回路が必要であ
る。

（３）倍電圧整流回路が必要である。等の問題が生じ一
長一短がある。

しかし増幅器の効率については従来技術より改善できる
。

第７図に本発明による２次整流出力Ｅ２の変化を示した
。

整流出力Ｅ２は入力信号ＶＩＮの大きさに対応して破線
の様に抱絡線状に変化する。

ここで不感帯としたのは増幅器の最大出力の１０％以下
の出力に対応する領域である。

２次出力電圧Ｅ２が第７図のように変化する場合の増幅
器出力回路の効率を求めてみると次のようになる。

最大出力時の入力電圧ＶＩＮに等しい２次整流出力Ｅ２
をＶｃｃで表わすとするとＶＩＮが０≦ＶＩＮ≦Ｖｃｃ／、／Ｔｎを満足する不感帯領域では出力回路の効率は式（４）％
式％を満足する間では２次整流出力Ｅ２が入力電圧ＶＩＮに
追随して増加するため、この際の効率ηは式（５）で表
わされる。

ここでＶｃｃ’はトランジスタ３９が導通となる時の２
次整流出力電圧である。

次にＶＩＮがＶｃｃ’≦ＶＩＮ≦Ｖｃｃを満足する間ではトランジスタ３９が導通し、増幅器電
源は倍電圧整流されている高電圧の電源に接続されるた
め、この際の効率ηは式（６）で表わされる。

式（４）、（５）、（６）より効率ηは第８図に表わす
ことができる。

第２図と第８図から明らかなように本発明による増幅器
の効率は従来方式より向上していることがわかる。

以上述べたように増幅器への供給電源を入力または出力
信号と相似に変化させてなる本発明によれば、（１）電力損失の減少（電力効率の向上）が著しい。

（２）出力レベル全域に亘って（大出力でも）電力損失
の低減が可能であるから小型、軽量な放熱フィン、電源
トランスで従来の電源非制御型増幅器と同等の大きな連
続パワーの確保が可能。

（３）増幅器の保護が容易に行える。

負荷短絡時等の異常時には制御回路の動作停止によって
増幅器供給電圧の遮断が容易に行なえ、トランジスタの
破壊防止と共に安全性が保てる。

等の効果が得られる。

また上記実施例の如く入力信号のレベルが低い時には増
幅器への供給電圧を入力または出力信号と相似に変化さ
せ、入力信号のレベルが高い時にはそれより高い別の電
源電圧を増幅器に供給してなるものにあっては（１）小型、軽量な放熱フィン、電源トランスにて大き
な連続パワーが得られ、且つ瞬時（ピーク）パワーの大
きい増幅器が実現可能。

の効果を得ることができる。

【図面の簡単な説明】

第１図及び第３図は従来の増幅器、第２図及び第４図は
第１図及び第３図回路の効率を示す図、第５図は本発明
のブロック図、第６図は本発明の一実施例を示す図、第
７図は本発明による電源の２次整流出力Ｅ２の変化を示
す図、第８図は本発明による増幅器の効率を示す図であ
る。１１：交流電圧整流部、１２：直流交流変換部、１３：
インバータトランス、１４：２次整流平滑部、１５：倍
電圧整流平滑部、１６：パルス発生器、１７：増幅器、
１８：増幅器入力信号源、１９：遅延素子としてのＣＣ
Ｄ、２０：波高値検出回路、２Ｌ２２：スイッチ素子と
してのトランジスタ。

Claims

【特許請求の範囲】１入力端子に供給される入力信号を増幅し、出力端子
に導くプッシュプル接続された第１、第２増幅素子から
成る増幅回路と、上記入力信号または上記増幅回路の出
力信号の変化に関連して変化する正、負の電源電圧を発
生する可変電源電圧発生回路と、該可変電源電圧発生回
路の正、負の電源電圧を上記増幅回路の第１、第２増幅
素子の電源接続端子にそれぞれ電源電圧として供給する
回路手段を具え、上記増幅回路の電源電圧を上記入力ま
たは出力信号レベルに応じ、かつ相似に制御し、該電源
電圧を上記入力または出力信号に相似させることを特徴
とする電源電圧制御型増幅器。２上記可変電源電圧発生回路は、入力または出力信号
の変化に応じて変化する第１の正、負の電源電圧と、該
第１の正、負の電源電圧より高い第２の正、負の電源電
圧とを発生する回路を備え、入力信号に応じて第１の正
、負の電源電圧と第２の正、負の電源電圧とを切換え、
入力信号のレベルが低い場合は、上記第１の正、負の電
源電圧を入力または出力信号に相似制御し該制御電圧を
上記増幅回路に供給し、入力信号のレベルが高い場合に
は上記第２の正、負の電源電圧を上記増幅回路に供給す
ることを特徴とする特許請求の範囲第１項記載の電源電
圧制御型増幅器。