JP3463278B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源装置に関する。本
発明に係る電源装置は、スイッチング電源の前段に接続
される電源入力回路として用いられ、またはスイッチン
グ電源そのものとして用いられる。

【０００２】

【従来の技術】この種の電源装置としては、従来より、
昇圧形と、昇降圧形がよく知られている。昇圧形電源装
置としては、整流回路と平滑用コンデンサとを備え、整
流回路と平滑用コンデンサとの間にチョークコイルを接
続し、チョークコイルよりは後段の電源ライン間にスイ
ッチング素子を接続し、スイッチング素子より後段の電
源ラインに直列にダイオードを接続し、更にこのダイオ
ードの後段の電源ライン間に出力用コンデンサを接続
し、出力用コンデンサの両端を出力端に導いた基本回路
構成を有するものがよく知られている。この回路構成に
おいて、電源から供給されるエネルギーと、スイッチン
グ素子のオン期間にチョークコイルに蓄積されたエネル
ギーとにより、ダイオードを通して、出力用コンデンサ
を一方向に充電し、出力コンデンサの両端に昇圧された
電圧を生じさせる。

【０００３】昇降圧形電源装置の代表例は、変換トラン
スの入力巻線にスイッチング素子を直列に接続し、スイ
ッチング素子のオン期間に変換用トランスに蓄積された
エネルギーを、次のオフ期間に負荷側に伝送するフライ
バックコンバータ方式である。

【０００４】昇降圧形電源装置の別の例としては、更
に、特開平２ー３０７３６５号公報に開示されたものも
知られている。特開平２ー３０７３６５号公報に開示さ
れた電源装置は、全波整流回路を備えるとともに、この
整流回路の整流出力端間にコンデンサを接続し、整流回
路とインダクタとの間に別のスイッチング素子を設け、
両方のスイッチング素子をほぼ同時にオン、オフさせて
昇圧または降圧された出力電圧を得る。

【０００５】しかしながら、上述した従来の電源装置に
は、次のような問題点がある。まず、昇圧形電源装置
は、スイッチング素子が電源ライン間のみに接続され、
電源ラインに直列に接続されるスイッチング素子を有し
ない。このため、スイッチング素子がスイッチング動作
を停止して、オフの状態にあるときに、入力電圧がその
まま出力されてしまう。更に、出力端が短絡された場合
または過負荷となった場合に過電流保護ができないこと
や、平滑コンデンサに突入電流が流れ、電源電圧の瞬時
低下や整流回路の電気的破壊を招くこともあり、更に、
出力電圧が入力電圧よりも必ず高くなるため後段に許容
入力電圧の高いＤＣーＤＣコンバータを必要とすること
等の不具合を生じる。

【０００６】次に、昇降圧形電源装置は、変換トランス
によって入力端と出力端とが絶縁されるため、昇圧形電
源装置と異なって、電源ラインに直列に接続されるスイ
ッチング素子がないことに起因する問題点は生じない。
しかし、全てのエネルギーを、変換トランスを介して伝
送しなければならない。このため、エネルギー変換効率
の低下、回路自体の大型化を招来する。

【０００７】特開平２ー３０７３６５号公報の電源装置
は、２つのスイッチング素子を複雑にオン、オフ制御す
る必要があるため、制御が困難である。また、２つのス
イッチング素子及び２つのダイオードがチョークコイル
に直列に接続されているので、チョークコイルにエネル
ギーを蓄積するとき及びチョークコイルの蓄積エネルギ
ーを放出するときに電力損失が大きくなる。このため、
効率が低下する。

【０００８】

【発明が解決しようとする課題】本発明の課題は、力率
を改善し得る電源装置を提供することである。

【０００９】本発明のもう一つの課題は、効率の低下を
招くことなく、突入電流を抑制できる電源装置を提供す
ることである。

【００１０】本発明のもう一つの課題は、広範囲の入力
電圧に対して、安定化された一定の出力電圧を得ること
の可能な電源装置を提供することである。

【００１１】本発明のもう一つの課題は、出力短絡時の
過電流保護を図り得る電源装置を提供することである。

【００１２】本発明のもう一つの課題は、変換トランス
の負担を軽減し、変換効率の高い電源装置を提供するこ
とである。

【００１３】本発明のもう一つの課題は、直列に入る回
路要素を減らし、損失の低減により効率を向上し得る電
源装置を提供することである。

【００１４】本発明のもう一つの課題は、専用のチョー
クコイルが不要であり、部品点数の減少、小型化及びコ
ストダウンに適した電源装置を提供することである。

【００１５】

【課題を解決するための手段】上述した課題解決のた
め、本発明に係る電源装置は、第１のエネルギー伝送回
路と、第２のエネルギー伝送回路と、制御回路とを含
み、入力端から出力端に電力を伝送する。

【００１６】前記第１のエネルギー伝送回路は、トラン
スと、第１のスイッチング素子とを含み、前記第１のス
イッチング素子が前記トランスの入力巻線に直列に接続
され、前記第１のスイッチング素子のオン期間に前記ト
ランスに蓄積されたエネルギーを、次のオフ期間に前記
トランスの出力巻線を通して、出力端に伝送する回路を
構成する。これは、本発明に係る電源装置が前述したフ
ライバック方式昇降圧型電源装置としての回路動作を含
むことを意味する。

【００１７】前記第２のエネルギー伝送回路は、第２の
スイッチング素子と、前記トランスの出力巻線とを含
む。前記第２のスイッチング素子及び前記出力巻線は、
入力端の一方から出力端の一方、負荷及び出力端の他方
を介して入力端の他方に戻る回路ループ内に挿入接続さ
れ、前記第２のスイッチング素子のオン時に前記出力巻
線を通して入力端から出力端にエネルギーを伝送する回
路を構成する。したがって、電源から供給されるエネル
ギーを出力端に伝送すると共に、第２のスイッチング素
子のオン期間にトランスに蓄積されたエネルギーを、次
のオフ期間に出力端に伝送することもできる。この場
合、トランスの出力巻線がチョークコイルとして兼用さ
れる。したがって、専用のチョークコイルが不要であ
り、部品点数の減少、小型化及びコストダウンが達成さ
れる。

【００１８】前記制御回路は、前記第１のスイッチング
素子及び前記第２のスイッチング素子のオン時間及びオ
ンのタイミングを制御する。この制御動作により、出力
電圧を一定にしたり、力率を改善したりする等の目的に
応じて適切な制御をすることができる。例えば、出力電
圧を一定に制御する場合は、出力電圧を監視し、出力電
圧が一定となるように、第１のスイッチング素子及び第
２のスイッチング素子のオンデューティを制御する。こ
れにより、入力電圧が目標出力電圧より高い場合でも、
低い場合でも、或いは等しい場合でも、一定の安定化さ
れた出力電圧を得ることができる。このため、広範囲の
入力電圧に対して、出力電圧を一定の値に調整できる。

【００１９】また、第１のスイッチング素子及び第２の
スイッチング素子のオン時間及びオンのタイミングを制
御することにより、入力電圧がある限り、入力側から出
力側へのエネルギー伝送を連続的に行なわせることがで
きる。このため、全波整流出力等の連続的な入力電圧を
供給して、入力電流を連続的に流すことができる。これ
は力率改善の基礎を与える。

【００２０】しかも、入力端から出力端へエネルギーを
伝送する場合、その全てのエネルギーを、トランスの入
力巻線と、出力巻線との電磁結合を介して伝送する必要
がなくなるので、トランスの負担が軽減され、変換効率
が上昇する。

【００２１】また、出力端が短絡された場合または過負
荷となった場合には、第１のスイッチング素子及び第２
のスイッチング素子のオンデューティを下げるか、また
はオフにすることにより、伝送エネルギーを低下させま
たは遮断し、出力短絡時の過電流保護を図ることができ
る。

【００２２】また、第１のスイッチング素子及び第２の
スイッチング素子のオンデューティを下げることにより
出力電流を制限できるので、新たな回路を追加すること
なく平滑コンデンサへの突入電流を抑制することができ
る。

【００２３】更に、第１のスイッチング素子及び第２の
スイッチング素子は、入力端から見ると並列になるか
ら、第１のスイッチング素子及び第２のスイッチング素
子が同時にオンしても、エネルギー伝送時の電流が分流
し、スイッチング素子による電力損失を低減できる。

【００２４】力率改善に適した具体的な回路として、制
御回路は、出力端子間に現れる出力電圧の検出信号およ
び第１のスイッチング素子に流れる電流の検出信号を入
力信号とし、出力電圧検出信号の位相を約９０度移相さ
せ、移相後の信号を指令値として、移相後の信号と電流
検出信号とを比較し、その比較出力信号に基づいて第１
のスイッチング素子を制御する。

【００２５】

【実施例】図１は本発明に係る電源装置の回路図であ
る。本発明に係る電源装置は、入力端１１、１２と、出
力端２１、２２と、トランス３と、第１のスイッチング
素子４と、第２のスイッチング素子５と、第１のダイオ
ード６と、第２のダイオード７と、コンデンサ８と、制
御回路９とを含んでいる。入力端１１、１２には、整流
電圧または直流電圧が供給される。出力端２１、２２に
は、負荷が接続される。

【００２６】第１のエネルギー伝送回路は、トランス３
と、第１のスイッチング素子４と、第１のダイオード６
と、コンデンサ８とを含んで構成されている。トランス
３は、入力巻線３１と、出力巻線３２とを有している。
黒丸印は巻始めを示している。第１のスイッチング素子
４は、ＦＥＴ、バイポーラトランジスタ、サイリスタ、
トライアックまたはＩＧＢＴ等の３端子素子、或いはそ
の他の制御極付半導体素子で構成され、その主電極回路
が入力巻線３１に直列接続され、直列接続された回路が
入力端１１、１２に接続され、直列回路に流れる電流を
スイッチングする。第１のダイオード６は、出力巻線３
２に直列接続され、その直列回路が出力端２１、２２に
接続されている。第１のダイオード６の極性は、第１の
スイッチング素子４のオフ時に出力巻線３２に発生する
電圧（フライバック電圧）に対して順方向となるように
方向付けられている。出力巻線３２には、第１のスイッ
チング素子４のオフ時に、図示極性のフライバック電圧
Ｖ２が発生する。第１のダイオード６は、フライバック
電圧Ｖ２に対して順方向となる。

【００２７】第２のエネルギー伝送回路は、第２のダイ
オード７と、トランス３の出力巻線３２と、第２のスイ
ッチング素子５と、更に、コンデンサ８とを含んで構成
されている。第２のダイオード７は、一端が第１のダイ
オード６の一端と同極の関係で接続されている。第２の
スイッチング素子５は、ＦＥＴ等の３端子素子であり、
その主電極回路が入力端１１、１２の側からみて、出力
巻線３２、第２のダイオード７及びコンデンサ８と共
に、直列回路を構成している。実施例では、第２のダイ
オード７のアノードが入力端１１に接続され、カソード
が出力巻線３２及び第１のダイオード６のカソードに接
続されている。第１のダイオード６のアノードは、出力
端２２に接続されている。第２のスイッチング素子５
は、入力端１２と出力端２２との間に接続されている。
コンデンサ８は、出力端２１、２２に並列に接続されて
いる。

【００２８】第１のダイオード６、コンデンサ８及び出
力巻線３２は、エネルギー放出回路を構成し、第１のエ
ネルギー伝送回路及び第２のエネルギー伝送回路のエネ
ルギー伝送過程を通してトランス３に蓄積されたエネル
ギーを放出する。

【００２９】制御回路９は、第１のスイッチング素子４
及び第２のスイッチング素子５のオン時間及びオンのタ
イミングを制御する。これにより、出力電圧の安定化及
び力率改善を行なうことが可能になる。例えば、出力電
圧Ｖｏを一定にする場合は、出力端２１、２２の出力電
圧Ｖｏを入力条件Ｓｉとし、出力電圧Ｖｏと目標出力電
圧Ｖｒとの偏差に応じたオン時間幅を有する第１の制御
信号Ｓ１を第１のスイッチング素子４に供給する。制御
回路９は、第１の制御信号Ｓ１がオフのときに第２のス
イッチング素子５がオンすることがあるように、第２の
制御信号Ｓ２を第２のスイッチング素子５に供給する。
第２のスイッチング素子５は、第１のスイッチング素子
４がオンしている時にオンしてもよいし、第１のスイッ
チング素子４がオフした時にオンしてもよい。要する
に、第１のスイッチング素子４及び第２のスイッチング
素子５は、制御モードに適したオン、オフ動作をすれば
よい。

【００３０】第１のスイッチング素子４及び第２のスイ
ッチング素子５のオン時間及びオンのタイミングを制御
することにより、入力電圧がある限り、入力側から出力
側へのエネルギー伝送を連続的に行なわせることができ
る。このため、全波整流出力等の連続的な入力電圧を供
給して、入力電流を連続的に流すことができる。これは
力率改善の基礎を与える。

【００３１】次に、本発明に係る電源装置の具体的な動
作例を、図２のタイムチャートを参照して説明する。図
は入力電圧Ｖｉが出力電圧Ｖｏよりも低い場合、入力電
圧Ｖｉが目標出力電圧Ｖｏと等しい場合、入力電圧Ｖｉ
が目標出力電圧Ｖｏよりも高い場合のそれぞれについて
示してある。参照符号Ｉ１は第１のスイッチング素子４
を流れる電流、参照符号Ｖ１は第１のスイッチング素子
４の端子電圧、参照符号Ｉ２は第２のスイッチング素子
５に流れる電流、参照符号Ｉ４は第１のダイオード６に
流れる電流を示している。図２を参照して、図１に示し
た本発明に係る電源装置の作用を説明する。入力端１
１、１２に供給される入力電圧Ｖｉと、出力端２１、２
２に得るべき目標の出力電圧Ｖｏとの間の関係がＶｉ＜
Ｖｏ、Ｖｉ＞Ｖｏ及びＶｉ＝Ｖｏである各場合につい
て、個別に説明する。

【００３２】ａ． Ｖｉ＜Ｖｏの場合 第１のエネルギー伝送回路の動作は、次のように行なわ
れる。まず、時刻ｔ１において、第１のスイッチング素
子４がオンし、電流Ｉ１が流れる。トランス３には、電
流Ｉ１に応じたエネルギーが蓄積される。この時、出力
巻線３２には、黒丸印側が正極性となる電圧が発生す
る。第１のダイオード６は出力巻線３２に発生する電圧
に対して逆方向となるから、電流Ｉ４は流れない。第２
のダイオード７も出力巻線３２に発生する電圧に対して
逆方向となるから、出力端２１、２２から入力端１１、
１２への逆流を防止する。

【００３３】次に、時刻ｔ２において、第１のスイッチ
ング素子４がオフし、第２のスイッチング素子５がオン
する。第１のスイッチング素子４がオフになると、第１
のスイッチング素子４がオンした時に蓄積されたエネル
ギーに基づいて、出力巻線３２に黒丸印側が負極性とな
るフライバック電圧Ｖ２が発生する。

【００３４】第２のエネルギー伝送回路の動作を説明す
る。時刻ｔ２において、第１のスイッチング素子４がオ
フし、第２のスイッチング素子５がオンになると、入力
端１１→第２のダイオード７→出力巻線３２→出力端２
１→負荷→出力端２２→第２のスイッチング素子５→入
力端１２により回路ループが形成され、電流Ｉ２が流れ
る。これにより、コンデンサ８が入力電圧Ｖｉとフライ
バック電圧Ｖ２とを加算した電圧まで充電され、それに
対応した出力電圧Ｖｏが出力端２１、２２に現れる。出
力電圧Ｖｏは、トランス３の巻数比をｎ、第１のスイッ
チング素子４のオンデューティをＤとすると、 Ｖｏ＝Ｖｉ＋ｎ・Ｖｉ・Ｄ／（１ーＤ） となる。上記式から明らかなように、第１のスイッチン
グ素子４のオンデューティ比Ｄをコントロールすること
により、一定の出力電圧を得ることができる。入力電圧
とフライバック電圧との和が出力電圧となることから、
入力側から出力側へのエネルギー伝送の全てをトランス
３の入力巻線３１及び出力巻線３２の電磁結合を介して
行なう必要がなく、トランスの負担が軽減され、変換効
率が高くなる。また、トランスが小型化できる。

【００３５】また、この場合は、第１のスイッチング素
子４は、オン期間が長く、第２のスイッチング素子５が
オンしている時に、次の周期に入り、オンする。このた
め、電流Ｉ４は流れない。

【００３６】ｂ． Ｖｉ＞Ｖｏの場合 第１のエネルギー伝送回路の動作は、上述した場合と同
様であるので、第２のエネルギー伝送回路の回路動作を
中心に述べる。第１のスイッチング素子４がｔ２時にオ
フになり、第２のスイッチング素子５がオンになると、
入力端１１→第２のダイオード７→出力巻線３２→出力
端２１→負荷→出力端２２→第２のスイッチング素子５
→入力端１２により回路ループが形成され、電流Ｉ２が
流れる。トランス３には、第１のスイッチング素子４の
オン時に蓄積されたエネルギーと、第２のスイッチング
素子５のオン時に入力電圧Ｖｉと出力電圧Ｖｏとの差に
対応したエネルギーとが蓄積される。

【００３７】時刻ｔ３において、第２のスイッチング素
子５がオフになると、トランス３に蓄積されたエネルギ
ーが第１のダイオード６及び出力端２１、２２を介して
負荷側に放出され、電流Ｉ４が第１のダイオード６を流
れる。

【００３８】この場合に得られる出力電圧Ｖｏは、トラ
ンス３の巻数比をｎ、第１のスイッチング素子４のオン
デューティをＤ、第２のスイッチング素子５のオンデュ
ーティをｄとすると、 Ｖｏ＝Ｖｉ（ｎＤ＋ｄ）／（１ーＤ） となる。

【００３９】従って、第１のスイッチング素子４及び第
２のスイッチング素子５のオンデューティ比をコントロ
ールすることにより、一定の出力電圧を得ることができ
る。この場合も、入力端から出力端へエネルギーを伝送
する場合、その全てのエネルギーを、トランス３の入力
巻線３１と、出力巻線３２との電磁結合を介して伝送す
る必要がなくなるので、トランス３の負担が軽減され、
変換効率が高くなる。

【００４０】ｃ． Ｖｉ＝Ｖｏの場合 第１のエネルギー伝送回路の動作は前述した通りであ
る。第１のスイッチング素子４がｔ２時にオフになる
と、第１のスイッチング素子４のオン中に蓄積されたエ
ネルギーにより、フライバック電圧Ｖ２が発生する。こ
の状態で、第２のスイッチング素子５がｔ２時にオンに
なると、入力端１１→第２のダイオード７→出力巻線３
２→出力端２１→負荷→出力端２２→第２のスイッチン
グ素子５→入力端１２により回路ループが形成され、電
流Ｉ２が流れる。電流Ｉ２は負荷電流となる。コンデン
サ８が入力電圧Ｖｉｎで充電される。

【００４１】時刻ｔ３において、第２のスイッチング素
子５がオフになると、トランス３に蓄積されたエネルギ
ーが、第１のダイオード６を通して放出され、電流Ｉ４
が第１のダイオード６を流れる。

【００４２】この場合に得られる出力電圧Ｖｏは、トラ
ンス３の巻数比をｎ、第１のスイッチング素子４のオン
デューティをＤ、第２のスイッチング素子５のオンデュ
ーティをｄとすると、 Ｖｏ＝ｎ・Ｖｉ・Ｄ／（１ーＤーｄ） となる。

【００４３】上記説明から理解できるように、入力電圧
Ｖｉが出力電圧Ｖｏよりも低い場合であっても、入力電
圧Ｖｉが出力電圧Ｖｏよりも高い場合であっても、第１
のスイッチング素子４及び第２のスイッチング素子５の
オンデューティ比をコントロールすることにより、一定
の出力電圧を得ることができる。このため、広範囲の入
力電圧Ｖｉに対して、出力電圧Ｖｏを一定の電圧に調整
できる電源装置が得られる。

【００４４】また、入力電圧Ｖｉの全電圧範囲におい
て、入力電流となる電流（Ｉ１、Ｉ２）が流れる。この
ため、入力電圧Ｖｉが全波整流出力等の連続波 として
与えられた場合に、入力電流が連続的に流れることにな
り、力率改善の基礎を与えることができる。

【００４５】また、出力端２１、２２が過負荷となった
場合または短絡された場合には、第１のスイッチング素
子４及び第２のスイッチング素子５のオンデューティを
下げるまたはオフにすることにより、伝送エネルギーを
低下させまたは遮断し、出力短絡時の過電流保護を図る
ことができる。

【００４６】更に、第１のスイッチング素子４及び第２
のスイッチング素子５は、入力端１１、１２から見ると
並列になるから、第１のスイッチング素子４及び第２の
スイッチング素子５が同時にオンしても、エネルギー伝
送時の電流が分流し、スイッチング素子による電力損失
を低減できる。

【００４７】トランス３が蓄積エネルギーを放出する場
合は、第１のダイオード６または第２のダイオード７を
介して行なわれるが、同一の電流が２つのダイオードを
通して流れることはないので、ダイオードによる電力損
失を低減できる。

【００４８】また、制御回路９は、出力電圧Ｖｏと目標
出力電圧Ｖｒとの偏差に応じたオン時間幅を有する第１
の制御信号Ｓ１を第１のスイッチング素子４に供給する
から、入力電圧Ｖｉと出力電圧Ｖｏの双方を監視するこ
となく、出力電圧Ｖｏを一定にすることができる。

【００４９】更に、制御回路９は、第１のスイッチング
素子４がオフしたときに、第２のスイッチング素子５を
オンさせ、一定時間経過後にオフさせるから、簡単な制
御で出力電圧Ｖｏを一定にすることができる。

【００５０】図３乃至図６は本発明に係る電源装置の別
の実施例を示す回路図である。図において、図１と同一
参照符号は同一性ある構成部分を示している。

【００５１】図３の実施例では、第２のスイッチング素
子５が入力端１１と第２のダイオード７のアノードとの
間に接続されている。第２のスイッチング素子５は、第
２のダイオード７、トランス３の出力巻線３２及び出力
端２１、２２を介して入力端１１、１２に接続されてい
る。他は図１の実施例と同様である。

【００５２】図４の実施例では、第１のスイッチング素
子４が入力端１１と入力巻線３１との間に接続されてい
る。他は図１の実施例と同様である。

【００５３】図５の実施例では、トランス３の出力巻線
３２の極性が逆になった場合を示している。出力巻線３
２は、正極性の電圧を発生する端子（黒丸印側の端子）
が出力端２２に接続され、他端が第２のスイッチング素
子５に接続されている。第１のダイオード６は、アノー
ドが第２のスイッチング素子５に接続され、カソードが
出力端２１に接続されている。第２のダイオード７は、
アノードが入力端１１に接続され、カソードが出力端２
１に接続されている。出力巻線３２の正極性の端子は出
力端２２、負荷、出力端２１を介して第１のダイオード
６のカソードに接続されており、他端は第１のダイオー
ド６のアノードに接続されている。トランス３及び第１
のダイオード６の極性は図１の実施例と同様である。ま
た、入力端１１→第２のダイオード７→出力端２１→負
荷→出力端２２→出力巻線３２→第２のスイッチング素
子５→入力端１２により回路ループが構成される。

【００５４】図６の実施例は、図５の実施例に対して、
第２のスイッチング素子５と第２のダイオード７とが入
れ代わっている。第１のダイオード６及び第２のダイオ
ード７は、アノードが共通接続されている何れの実施例
においても、図１に示した実施例と同様の作用効果を奏
する。

【００５５】図７は本発明に係る電源装置の別の実施例
を示す回路図である。図において、図１と同一参照符号
は同一性ある構成部分を示している。図示するように、
この実施例では、全波整流回路１１１を有している。全
波整流回路１１１は交流入力Ｅｉを全波整流し、全波整
流出力を入力端１１、１２に供給する。したがって、入
力端１１、１２には連続する入力電圧が与えられ、第１
のエネルー伝送回路に含まれる第１のスイッチング素子
４及び第２のエネルギー伝送回路に含まれる第２のスイ
ッチング素子５を、前述したように、入力電圧の全範囲
で入力電流が流れるように制御し、力率改善のための基
礎を与えることができる。コンデンサ１１２は第１のス
イッチング素子４及び第２のスイッチング素子５のスイ
ッチング動作に伴って発生するスイッチングノイズを吸
収するノイズフィルタである。平滑用コンデンサではな
いことに注意すべきである。

【００５６】次に、力率改善に適した制御回路９の具体
例を、図８を参照して説明する。制御回路９には、出力
端子２１ー２２間に現れる出力電圧Ｖｏの検出信号Ｖｄ
および第１のスイッチング素子４に流れる電流Ｉ１の検
出信号Ｉｄが入力される。制御回路９において、出力電
圧Ｖｏの検出信号Ｖｄと、基準電圧の差を増幅し、更
に、位相を約９０度移相される。移相後の信号Ｖｏｄと
電流Ｉ１の検出信号Ｉｄとが比較され、その比較出力信
号に基づいて第１のスイッチング素子４が制御される。

【００５７】実施例において、出力電圧Ｖｏは抵抗Ｒ
１、Ｒ２によって分圧され、その分圧電圧が、検出信号
Ｖｄとして、抵抗Ｒ３を通して、誤差増幅器９１１の入
力端子（−）に供給される。誤差増幅器９１１の入力端
子（＋）には基準電源９１２から基準電圧が与えられて
いる。誤差増幅器９１１は入出力端子（−）と出力端子
との間にコンデンサＣｏを有している。この誤差増幅器
９１１は、コンデンサＣｏと抵抗Ｒ３とで定まる時定数
Ｃｏ・Ｒ３を積分時定数とする積分器として動作し、検
出信号Ｖｄの位相を約９０度移相させ、かつ、増幅した
出力Ｖｏｄが得られる。出力Ｖｏｄは次段に備えられた
比較器９１３の入力端子（−）に供給される。

【００５８】第１のスイッチング素子４に流れる電流Ｉ
１は、電流検出手段９１４によって検出される。電流検
出手段９１４は従来より周知の各種のセンサ類が使用で
きる。代表的にはカレントトランスである。電流検出手
段９１４によって得られた検出信号Ｉｄは、比較器９１
３の入力端子（＋）に供給される。従って、比較器９１
３は、信号Ｖｏｄと電流Ｉ１の検出信号Ｉｄとを比較
し、その比較出力に基づいて第１のスイッチング素子４
を制御する。比較器９１３と第１のスイッチング素子４
との間には、フリップフロップ９１５が挿入されてお
り、比較出力の有無に応じて、第１のスイッチング素子
４をオン、オフする制御信号Ｓ１が、第１のスイッチン
グ素子４に供給される。第１のスイッチング素子４がオ
フした後、第２のスイッチング素子５に制御信号Ｓ２が
供給され、それによって第２のスイッチング素子５が一
定の時間、オンとなる。

【００５９】次に、図８に示した制御回路９を有する電
源装置の動作を、図９に示した波形図を参照して説明す
る。図９（ａ）は全波整流ダイオード１１１から出力さ
れる全波整流電圧Ｖ１１の波形である。この全波整流電
圧Ｖ１１は第１のスイッチング素子４及び第２のスイッ
チング素子５による前記スイッチング作用を受け、出力
端子２１、２２に取り出される。図９（ｂ）は出力コン
デンサ８の端子で見た出力電圧Ｖｏの波形である。出力
電圧Ｖｏは、図９（ａ）に図示された全波整流電圧Ｖ１
１に対して、約９０度の位相差を有する。

【００６０】出力電圧Ｖｏは抵抗Ｒ１、Ｒ２によって分
圧され、その分圧電圧が、検出信号Ｖｄとして、誤差増
幅器９１１の入力端子（−）に供給される。誤差増幅器
９１１は、前述したように、コンデンサＣｏと抵抗Ｒ３
とで定まる時定数Ｃｏ・Ｒ３を積分時定数とする積分器
として動作する。これにより、図９（ｃ）に示すよう
に、誤差増幅器９１から、検出信号Ｖｄと、基準電圧と
の差を増幅し、更に位相を約９０度移相させた出力Ｖｏ
ｄが得られる。出力Ｖｏｄは次段に備えられた比較器９
１３の入力端子（−）に供給される。

【００６１】一方、第１のスイッチング素子４のスイッ
チング動作によって、第１のスイッチング素子４及びト
ランス３の巻線３１を含む回路ループに、図９（ｄ）に
示すような電流Ｉ１が流れる。第１のスイッチング素子
４に流れる電流Ｉ１は、電流検出手段９１４によって検
出される。電流検出手段９１４によって得られた検出信
号Ｉｄは、比較器９１３の入力端子（＋）に供給され
る。比較器９１３は、信号Ｖｏｄと電流Ｉ１の検出信号
Ｉｄとを比較し、その比較出力信号に基づいて第１のス
イッチング素子４を制御する。実施例の場合、比較器９
１３の出力Ｖｃｐは、電流検出信号Ｉｄが誤差増幅信号
Ｖｏｄよりも小さい範囲で論理値０となり、電流検出信
号Ｉｄが誤差増幅信号Ｖｏｄとほぼ等しくなると論理値
１になる。

【００６２】比較器９１３と第１のスイッチング素子４
との間に備えられたフリップフロップ９１５は、比較出
力Ｖｃｐが論理値１になると、リセットされて、論理値
０のリセット出力を生じる。フリップフロップ９１５
は、また、比較出力Ｖｃｐが論理値０になった後、発振
器９１６から入力されるセット信号が論理値１になる
と、論理値１のセット信号を生じる。フリップフロップ
９１５の論理値０のリセット信号及び論理値１のセット
信号は、制御信号Ｓ１として、第１のスイッチング素子
４に供給される。

【００６３】第１のスイッチング素子４は、制御信号Ｓ
１が論理値１になるとオンし、制御信号Ｓ１が論理値０
になるとオフとなる。

【００６４】フリップフロップ９１５が論理値０の制御
信号Ｓ２を出力し、その結果、第１のスイッチング素子
４がオフとなるタイミングは、電流検出手段９１４によ
って検出された検出信号Ｉｄが、誤差増幅器９１１から
出力される信号Ｖｏｄとほぼ等しくなり、比較器９１３
の出力Ｖｃｐが論理値１になったタイミングである。従
って、第１のスイッチング素子４は、誤差増幅器９１１
から出力される信号Ｖｏｄを指令値とし、第１のスイッ
チング素子４に流れる電流Ｉ１がこの指令値にほぼ等し
くなるタイミングで、第１のスイッチング素子４がオフ
となり、電流Ｉ１が遮断される。

【００６５】電流検出手段９１４によって検出された検
出信号Ｉｄが、誤差増幅器９１１から出力される信号Ｖ
ｏｄよりも低い状態で、発振器９１６から供給されるセ
ット信号が論理値１となったとき、フリップフロップ９
１５が再び論理値１の制御信号Ｓ１を出力し、第１のス
イッチング素子４がオンとなる。

【００６６】ここで、指令値となる信号Ｖｏｄは、図９
（ｃ）に示したように、図９（ａ）に示した全波整流電
圧Ｖ１１と同相になっている。第１のスイッチング素子
４は、この信号Ｖｏｄを指令値とし、この指令値に従っ
た電流Ｉ１を流すように制御される。この結果、電流Ｉ
１は図９（ｄ）及び（ｅ）に示すように、信号Ｖｏｄと
同相となるように流れる。

【００６７】全波整流回路１１１の出力側に流れる電流
Ｉは、第１のスイッチング素子４に流れる電流Ｉａｖ
（図９（ｅ））と、第２のスイッチング素子５に流れる
電流Ｉ２（図９（ｆ））の和である。第２のスイッチン
グ素子５に流れる電流Ｉ２は、第２のスイッチング素子
５がオン幅一定で動作するので、図９（ｆ）に示すよう
なものである。従って、全波整流回路１１１の出力側に
流れる電流Ｉは、図９（ｅ）の電流Ｉａｖと、図９
（ｆ）に示した電流Ｉ２とを加算して得られた図９
（ｇ）に示したような波形になる。

【００６８】従って、全波整流回路１１１の交流入力側
に流れる電流Ｉａｃは、図９（ｈ）に示すような連続す
る正弦波状になる。このため、力率が著しく改善され
る。

【００６９】図８は図３に示した電源装置を基本にした
実施例を示しているが、図８の教示は図１、図３、図
４、図５、図６及び図７に示した電源装置にも適用でき
る。

【００７０】図１０は本発明に係る電源装置の更に別の
実施例を示す電気回路図である。この実施例では、制御
回路９は、入力電圧Ｖｉの高低に応じて、第２のスイッ
チング素子５のオン時間幅を変化させるようになってい
る。その手段として、図１０の実施例では、制御回路９
は、第１のスイッチング素子４を制御する第１の制御回
路９１と、第２のスイッチング素子５を制御する第２の
制御回路９２とを含んでおり、第２の制御回路９２が、
入力電圧Ｖｉの高低に応じて、第２のスイッチング素子
５のオン時間幅を変化させるようになっている。第１の
制御回路９１は図８に示した回路構成を有することがで
きる。

【００７１】第２のスイッチング素子５のオン時間をＴ
ｏｎとし、スイッチング周期をＴとすると、 Ｖｉ・Ｔｏｎ／Ｔ＝Ｖｏ となる。

【００７２】入力電圧Ｖｉが出力電圧Ｖｏよりも低い領
域では、第２のスイッチング素子５のオン時間Ｔｏｎを
長くし、昇圧コンバータとして動作する期間を長くする
ことにより、効率を向上させることができる。しかし、
上記式から明らかなように、第２のスイッチング素子５
のオン時間Ｔｏｎが長くなると、出力電圧Ｖｏが高くな
りすぎ、出力安定化が困難になる。

【００７３】出力電圧Ｖｏは、上記式から明らかなよう
に、（Ｖｉ・Ｔｏｎ／Ｔ）によって定まるから、入力電
圧Ｖｉが低い場合は、第２のスイッチング素子５のオン
時間Ｔｏｎを長くし、昇圧コンバータとして動作する期
間を長くすることにより、効率を向上させる。図１１は
入力電圧Ｖｉが低い場合の波形図を示している。図１１
（ａ）は第１のスイッチング素子４のスイッチング波
形、（ｂ）は第２のスイッチング素子５のスイッチング
波形である。図１１（ｃ）は第１のスイッチング素子４
のオン及びオフ時に第１のスイッチング素子４の端子間
に現れる電圧波形、（ｄ）は第１のスイッチング素子４
に流れる電流Ｉ１の波形、（ｅ）は第２のスイッチング
素子５に流れる電流Ｉ２の波形である。

【００７４】入力電圧Ｖｏが高い場合は、第２のスイッ
チング素子５のオン時間Ｔｏｎを縮小させ、出力電圧Ｖ
ｏが過大とならないように制御する。図１２は入力電圧
Ｖｉが高い場合の波形図を示している。図１２（ａ）は
第１のスイッチング素子４のスイッチング波形、（ｂ）
は第２のスイッチング素子５のスイッチングの波形であ
る。図１２（ｃ）は第１のスイッチング素子４のオン及
びオフ時に第１のスイッチング素子４の端子間に現れる
電圧波形、（ｄ）は第１のスイッチング素子４に流れる
電流Ｉ１の波形、（ｅ）は第２のスイッチング素子５に
流れる電流Ｉ２の波形である。

【００７５】図１１（ｂ）と図１２（ｂ）との比較から
明らかなように、入力電圧Ｖｉが低くなった場合は、第
２のスイッチング素子５のオン時間Ｔｏｎを長くする。
入力電圧Ｖｉが高くなった場合は、第２のスイッチング
素子５のオン時間Ｔｏｎを短くする。第１の制御回路９
１は入力電圧Ｖｉを入力信号としており、入力電圧Ｖｉ
ｎに基づいて、オン時間Ｔｏｎを制御できる。

【００７６】入力電圧Ｖｉ及び出力電圧Ｖｏは、前述し
たように、Ｖｉ・Ｔｏｎ／Ｔ＝Ｖｏの関係を満たすか
ら、制御回路９は、出力電圧Ｖｏの高低に応じて、第２
のスイッチング素子５のオン時間幅Ｔｏｎを制御するも
のであってもよい。

【００７７】図１０は図１に示した電源装置を基本にし
た実施例を示しているが、図１０の教示は図３、図４、
図５、図６及び図７に示した電源装置にも適用できる。

【００７８】図１３は本発明に係る電源装置の更に別の
実施例を示す電気回路図である。この実施例では、制御
回路９は、出力電圧Ｖｏが一定値に達するまで、第２の
スイッチング素子５の動作を禁止する。電源装置が動作
を停止している間は、出力コンデンサ８の蓄積電荷はほ
ぼゼロである。このため、もし、電源装置の起動と同時
に第２のスイッチング素子５をオンさせると、トランス
３に高い電圧が印加される。このことは、大型のトラン
スが必要であることを意味する。図１３の実施例の場
合、制御回路９は、出力電圧Ｖｏが一定値に達するま
で、第２のスイッチング素子５の動作を禁止するから、
第２のスイッチング素子５がオンになる時には、既に、
出力コンデンサ８にかなりの電荷が蓄積されている。こ
のため、起動時にトランス３に加わる電圧を低くするこ
とができる。

【００７９】本実施例において、制御回路９は、第１の
スイッチング素子４を制御する第１の制御回路９１と、
第２のスイッチング素子５を制御する第２の制御回路９
２とを含んでおり、第２の制御回路９２が、出力電圧Ｖ
ｏが一定値に達するまで、第２のスイッチング素子５の
動作を禁止する。第２の制御回路９２は、比較器９２２
によって、出力電圧Ｖｏの電圧信号Ｓｉと、基準電圧源
９２３の基準電圧と比較し、電圧信号Ｓｉが基準電圧よ
りも高くなった場合に、ＡＮＤゲート９２４から制御信
号Ｓ２を出力する。制御信号Ｓ２が出力されるまでは、
第２のスイッチング素子５は動作が禁止される。第１の
制御回路９１は図８に示した回路構成を有することがで
きる。また、図１３は図１に示した電源装置を基本にし
た実施例を示しているが、図１３の教示は図３、図４、
図５、図６及び図７に示した電源装置にも適用できる。

【００８０】図１４は本発明に係る電源装置の更に別の
実施例を示す電気回路図である。制御回路９は、トラン
ス３に巻かれた第３の巻線３３に生じる誘起電圧を補助
電源として用いる。この構成によれば、電源装置を小型
化できる。補助電源回路は、好ましくは、全波整流回路
３４を備え、全波整流出力をコンデンサ３５によって平
滑する。この補助電源回路によれば、安定化された補助
電源電圧を得ることができる。図示はされていないが、
制御回路９は、図８、図１０及び図１３に示した回路を
有することができる。また、図１４は図１に示した電源
装置を基本にした実施例を示しているが、図１４の教示
は図３、図４、図５、図６及び図７に示した電源装置に
も適用できる。

【００８１】ところで、図１、図３〜図８、図１０、図
１３及び図１４に示した電源装置において、第１のスイ
ッチング素子４がオンなる直前は、第１のスイッチング
素子４に高い電圧Ｖ１が印加されている。このため、第
１のスイッチング素子４がオンになった時のスイッチン
グ損失が大きくなり、効率が低下する。また、第１のス
イッチング素子４の接合容量に大きな電荷が蓄積され、
この蓄積電荷のために第１のスイッチング素子４のター
ンオンスピードが遅くなる。この問題を解決するため、
制御回路９は、第１のスイッチング素子４がオンした後
と、オンする直前の２つの期間で、第２のスイッチング
素子をオンさせる。

【００８２】図１５は第１のスイッチング素子４と第２
のスイッチング素子との動作タイミングを示す図であ
る。図１５（ａ）は第１のスイッチング素子４のスイッ
チング波形、図１５（ｂ）は第２のスイッチング素子５
のスイッチング波形、図１５（ｃ）は第１のスイッチン
グ素子４に印加される電圧Ｖ１の波形、図１５（ｄ）は
第１のスイッチング素子４に流れる電流Ｉ１の波形をそ
れぞれ示している。

【００８３】第２のスイッチング素子５は、図１５
（ａ）及び（ｂ）の比較から明らかなように、第１のス
イッチング素子４がオンした後と、オンする直前の２つ
の期間Ｔｏｎ１及びＴｏｎ２で、オンとなる。第２のス
イッチング素子５が、第１のスイッチング素子４がオン
する直前の期間Ｔｏｎ２に、オンとなることにより、第
１のスイッチング素子４に印加される電圧Ｖ１が、図１
５（ｃ）に示すように、△Ｖ１だけ低下する。電圧Ｖ１
は、トランス３のリーケージインダクタンスのために、
実際には、図１５（ｃ）の点線Ｐ１に沿って低下する。
これにより、第１のスイッチング素子４のスイッチング
損失を低下させ、効率を向上させることができる。力率
を改善し得る電源装置を提供することである。

【００８４】

【発明の効果】以上述べたように、本発明によれば次の
ような効果を得ることができる。 （ａ）効率の低下を招くことなく、突入電流を抑制でき
る電源装置を提供することができる。 （ｂ）広範囲の入力電圧に対して、安定化された一定の
出力電圧を得ることの可能な電源装置を提供することが
できる。 （ｃ）出力短絡時の過電流保護を図り得る電源装置を提
供することができる。 （ｄ）変換トランスの負担を軽減し、変換効率の高い電
源装置を提供することができる。 （ｅ）直列に入る回路要素を減らし、損失の低減により
効率を向上し得る電源装置を提供することができる。 （ｆ）専用のチョークコイルが不要であり、部品点数の
減少、小型化及びコストダウンに適した電源装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明に係る電源装置の回路図である。

【図２】本発明に係る電源装置の動作を説明するタイム
チャートである。

【図３】本発明に係る電源装置の別の実施例を示す回路
図である。

【図４】本発明に係る電源装置の別の実施例を示す回路
図である。

【図５】本発明に係る電源装置の別の実施例を示す回路
図である。

【図６】本発明に係る電源装置の別の実施例を示す回路
図である。

【図７】本発明に係る電源装置の別の実施例を示す回路
図である。

【図８】本発明に係る電源装置の更に別の実施例を示す
回路図である。

【図９】図８に示された電源装置の各部の電圧および電
流波形図である。

【図１０】本発明に係る電源装置の更に別の実施例を示
す回路図である。

【図１１】図１０に示された電源装置における制御方法
の１つを説明する波形図である。

【図１２】図１０に示された電源装置における制御方法
のもう１つを説明する波形図である。

【図１３】本発明に係る電源装置の更に別の実施例を示
す回路図である。

【図１４】本発明に係る電源装置の更に別の実施例を示
す回路図である。

【図１５】本発明に係る電源装置における制御方法の更
にもう１つを説明する波形図である。

【参照符号の説明】

１１、１２ 入力端 ２１、２２ 出力端 ３ トランス ３１ 入力巻線 ３２ 出力巻線 ４ 第１のスイッチング素子 ５ 第２のスイッチング素子 ６ 第１のダイオード ７ 第２のダイオード ８ コンデンサ ９ 制御回路 Ｖｉ 入力電圧 Ｖｏ 出力電圧 Ｓ１ 第１の制御信号 Ｓ２ 第２の制御信号

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 入力端と、出力端と、第１のエネルギー
   伝送回路と、第２のエネルギー伝送回路と、制御回路と
   を含む電源装置であって、前記入力端は、直流電圧が供給される端であり、 前記第１のエネルギー伝送回路は、トランスと、第１の
   スイッチング素子と、第１のダイオードと、コンデンサ
   とを含んでおり、 前記第１のスイッチング素子は、前記トランスの入力巻
   線に直列に接続されており、前記第１のダイオードは、前記第１のスイッチング素子
   のオフ時に前記出力巻線に発生する電圧に対して順方向
   となる方向性を有して、前記出力巻線と直列に接続さ
   れ、その直列回路が前記出力端に導かれており、 前記コンデンサは、前記出力端間に接続されており、 前記第１のエネルギー伝送回路は、前記第１のスイッチ
   ング素子のオン期間に前記トランスに蓄積されたエネル
   ギーを、次のオフ期間に前記トランスの出力巻線を通し
   て、前記入力端から前記出力端に伝送する回路を構成し
   ており、 前記第２のエネルギー伝送回路は、第２のスイッチング
   素子と、前記トランスの出力巻線と、第２のダイオード
   とを含み、前記第２のスイッチング素子、前記出力巻線
   及び前記第２のダイオードは、前記入力端の一方から前
   記出力端の一方、負荷及び前記出力端の他方を通って前
   記入力端の他方に戻る回路ループを構成し、前記第２のダイオードは、その一端が前記第１のダイオ
   ードの一端と同極の関係で接続されており、 前記第２のエネルギー伝送回路は、前記第２のスイッチ
   ング素子のオン時に前記出力巻線を通して前記入力端か
   ら前記出力端にエネルギーを伝送する回路を構成してお
   り、 前記制御回路は、前記第１のスイッチング素子及び前記
   第２のスイッチング素子のオン時間及びオンのタイミン
   グを制御する電源装置。
2. 【請求項２】 請求項１に記載された電源装置であっ
   て、 前記第１のダイオード及び前記出力巻線は、エネルギー
   放出回路を構成し、前記第１のエネルギー伝送回路及び
   前記第２のエネルギー伝送回路のエネルギー伝送過程を
   通して前記トランスに蓄積されたエネルギーを放出する
   電源装置。
3. 【請求項３】 請求項１に記載された電源装置であっ
   て、 前記制御回路は、前記第１のスイッチング素子がオフの
   ときに、前記第２のスイッチング素子がオンの期間を有
   するように制御する電源装置。
4. 【請求項４】 請求項３に記載された電源装置であっ
   て、 前記制御回路は、前記第１のスイッチング素子がオフし
   たときに、前記第２のスイッチング素子をオンさせ、一
   定時間経過後にオフさせる電源装置。
5. 【請求項５】 請求項１に記載された電源装置であっ
   て、 全波整流回路を有し、前記全波整流回路が交流入力を整
   流し、その整流出力を前記入力端に供給する電源装置。
6. 【請求項６】 請求項１に記載された電源装置であっ
   て、 前記制御回路は、前記出力端子間に現れる出力電圧の検
   出信号および前記第１のスイッチング素子に流れる電流
   の検出信号を入力信号とし、前記出力電圧検出信号の位
   相を約９０度移相させ、前記移相後の信号と前記電流検
   出信号とを比較し、その比較出力信号に基づいて前記第
   １のスイッチング素子を制御する電源装置。
7. 【請求項７】 請求項１に記載された電源装置であっ
   て、 前記制御回路は、入力電圧の大小に応じて、前記第２の
   スイッチング素子のオン時間幅を変化させる電源装置。
8. 【請求項８】 請求項１に記載された電源装置であっ
   て、 前記制御回路は、出力電圧の大小に応じて、前記第２の
   スイッチング素子のオン時間幅を制御する電源装置。
9. 【請求項９】 請求項１に記載された電源装置であっ
   て、 前記制御回路は、出力電圧が一定値に達するまで、前記
   第２のスイッチング素子の動作を禁止する電源装置。
10. 【請求項１０】 請求項１に記載された電源装置であっ
    て、 前記制御回路は、前記トランスに巻かれた第３の巻線に
    生じる誘起電圧を補助電源として用いる電源装置。
11. 【請求項１１】 請求項１に記載された電源装置であっ
    て、 前記制御回路は、前記第１のスイッチング素子がオンし
    た後と、オンする直前の２つの期間で、前記第２のスイ
    ッチング素子をオンさせる電源装置。