JP2002136141A - 多出力型スイッチング電源装置 - Google Patents
多出力型スイッチング電源装置Info
- Publication number
- JP2002136141A JP2002136141A JP2000324480A JP2000324480A JP2002136141A JP 2002136141 A JP2002136141 A JP 2002136141A JP 2000324480 A JP2000324480 A JP 2000324480A JP 2000324480 A JP2000324480 A JP 2000324480A JP 2002136141 A JP2002136141 A JP 2002136141A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- additional
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 99
- 238000009499 grossing Methods 0.000 claims abstract description 91
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡素な回路構成で且つ２次側出力毎のオン／
オフ制御及び定電圧制御が可能な多出力型スイッチング
電源装置を提供する。 【解決手段】 本発明による多出力型スイッチング電源
装置は、トランス(2)の付加的２次巻線(2c)と付加的整
流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)
を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ
時間を補助制御回路(22)により制御して付加的整流平滑
回路(4b)の直流出力電圧ＶO2を一定のレベルに保持す
る。このため、簡素な回路構成で且つ２次側出力毎に独
立してオン／オフ制御及び定電圧制御することが可能と
なる。
オフ制御及び定電圧制御が可能な多出力型スイッチング
電源装置を提供する。 【解決手段】 本発明による多出力型スイッチング電源
装置は、トランス(2)の付加的２次巻線(2c)と付加的整
流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)
を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ
時間を補助制御回路(22)により制御して付加的整流平滑
回路(4b)の直流出力電圧ＶO2を一定のレベルに保持す
る。このため、簡素な回路構成で且つ２次側出力毎に独
立してオン／オフ制御及び定電圧制御することが可能と
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
をオン／オフ制御して複数の定電圧直流出力を得る多出
力型スイッチング電源装置に属する。
をオン／オフ制御して複数の定電圧直流出力を得る多出
力型スイッチング電源装置に属する。
【０００２】
【従来の技術】多出力型スイッチング電源装置の定電圧
制御方式には、チョッパ方式又はマグアンプ（磁気増幅
器）方式が従来から広く知られている。図７はチョッパ
方式の多出力型スイッチング電源装置の一例を示し、直
流電源(1)に接続されたトランス(2)の１次巻線(2a)及び
主スイッチング回路を構成する主スイッチング素子とし
てのＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)
と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接
続され且つ直流出力電圧ＶO1を発生する整流平滑回路
(4)と、整流平滑回路(4)の出力端子に接続され且つ付加
的直流出力電圧ＶO2を発生するチョッパ回路(10)と、Ｍ
ＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回
路(4)の直流出力電圧ＶO1を一定のレベルに保持する主
制御回路(9)とを備えている。整流平滑回路(4)は、トラ
ンス(2)の２次巻線(2b)に接続された整流ダイオード(5)
及び還流ダイオード(6)と、還流ダイオード(6)に対して
直列に接続された平滑リアクトル(7)及び平滑コンデン
サ(8)とを有する。チョッパ回路(10)は、コレクタ端子
が平滑コンデンサ(8)の一端に接続されたトランジスタ
(11)と、平滑コンデンサ(8)の他端とトランジスタ(11)
のエミッタ端子との間に接続された還流ダイオード(12)
と、還流ダイオード(12)に対して直列に接続された平滑
リアクトル(13)及び平滑コンデンサ(14)と、トランジス
タ(11)のオン／オフ時間を制御して平滑コンデンサ(14)
の電圧ＶO2を一定のレベルに保持するチョッパ制御回路
(15)とを有する。主制御回路(9)及びチョッパ制御回路
(15)は、平滑コンデンサ(8),(14)の電圧ＶO1,ＶO2の基
準値に対する高低によりデューティ比が変化するＰＷＭ
（パルス幅変調）信号を出力する公知のＰＷＭ変調回路
であるため、詳細な構成及び動作の説明は省略する。
制御方式には、チョッパ方式又はマグアンプ（磁気増幅
器）方式が従来から広く知られている。図７はチョッパ
方式の多出力型スイッチング電源装置の一例を示し、直
流電源(1)に接続されたトランス(2)の１次巻線(2a)及び
主スイッチング回路を構成する主スイッチング素子とし
てのＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)
と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接
続され且つ直流出力電圧ＶO1を発生する整流平滑回路
(4)と、整流平滑回路(4)の出力端子に接続され且つ付加
的直流出力電圧ＶO2を発生するチョッパ回路(10)と、Ｍ
ＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回
路(4)の直流出力電圧ＶO1を一定のレベルに保持する主
制御回路(9)とを備えている。整流平滑回路(4)は、トラ
ンス(2)の２次巻線(2b)に接続された整流ダイオード(5)
及び還流ダイオード(6)と、還流ダイオード(6)に対して
直列に接続された平滑リアクトル(7)及び平滑コンデン
サ(8)とを有する。チョッパ回路(10)は、コレクタ端子
が平滑コンデンサ(8)の一端に接続されたトランジスタ
(11)と、平滑コンデンサ(8)の他端とトランジスタ(11)
のエミッタ端子との間に接続された還流ダイオード(12)
と、還流ダイオード(12)に対して直列に接続された平滑
リアクトル(13)及び平滑コンデンサ(14)と、トランジス
タ(11)のオン／オフ時間を制御して平滑コンデンサ(14)
の電圧ＶO2を一定のレベルに保持するチョッパ制御回路
(15)とを有する。主制御回路(9)及びチョッパ制御回路
(15)は、平滑コンデンサ(8),(14)の電圧ＶO1,ＶO2の基
準値に対する高低によりデューティ比が変化するＰＷＭ
（パルス幅変調）信号を出力する公知のＰＷＭ変調回路
であるため、詳細な構成及び動作の説明は省略する。
【０００３】また、図８はチョッパ方式の多出力型スイ
ッチング電源装置の他の例を示し、直流電源(1)に対し
て直列に接続されたトランス(2)の１次巻線(2a)及びＭ
ＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁
的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、
２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生す
る整流平滑回路(4a)と、付加的２次巻線(2c)に接続され
た付加的整流平滑回路(4b)と、付加的整流平滑回路(4b)
の出力端子に接続され且つ付加的直流出力電圧Ｖ O2を発
生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／
オフ時間を制御して整流平滑回路(4a)の直流出力電圧Ｖ
O1を一定のレベルに保持する主制御回路(9)とを備えて
いる。整流平滑回路(4a)及び付加的整流平滑回路(4b)と
チョッパ回路(10)は、何れも図７に示す整流平滑回路
(4)及びチョッパ回路(10)と同一の構成を有するので、
詳細な説明は省略する。
ッチング電源装置の他の例を示し、直流電源(1)に対し
て直列に接続されたトランス(2)の１次巻線(2a)及びＭ
ＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁
的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、
２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生す
る整流平滑回路(4a)と、付加的２次巻線(2c)に接続され
た付加的整流平滑回路(4b)と、付加的整流平滑回路(4b)
の出力端子に接続され且つ付加的直流出力電圧Ｖ O2を発
生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／
オフ時間を制御して整流平滑回路(4a)の直流出力電圧Ｖ
O1を一定のレベルに保持する主制御回路(9)とを備えて
いる。整流平滑回路(4a)及び付加的整流平滑回路(4b)と
チョッパ回路(10)は、何れも図７に示す整流平滑回路
(4)及びチョッパ回路(10)と同一の構成を有するので、
詳細な説明は省略する。
【０００４】更に、図９はマグアンプ方式の多出力型ス
イッチング電源装置の一例を示し、直流電源(1)に対し
て直列に接続されたトランス(2)の１次巻線(2a)及びＭ
ＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁
的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、
２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生す
る整流平滑回路(4a)と、付加的２次巻線(2c)に接続され
且つ付加的直流出力電圧ＶO2を発生する付加的整流平滑
回路(4b)と、付加的２次巻線(2c)と付加的整流平滑回路
(4b)との間に接続された可飽和リアクトル(16)と、ＭＯ
Ｓ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路
(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制
御回路(9)と、可飽和リアクトル(16)の励磁電流を制御
して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定
のレベルに保持する励磁電流制御回路(17)とを備えてい
る。
イッチング電源装置の一例を示し、直流電源(1)に対し
て直列に接続されたトランス(2)の１次巻線(2a)及びＭ
ＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁
的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、
２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生す
る整流平滑回路(4a)と、付加的２次巻線(2c)に接続され
且つ付加的直流出力電圧ＶO2を発生する付加的整流平滑
回路(4b)と、付加的２次巻線(2c)と付加的整流平滑回路
(4b)との間に接続された可飽和リアクトル(16)と、ＭＯ
Ｓ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路
(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制
御回路(9)と、可飽和リアクトル(16)の励磁電流を制御
して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定
のレベルに保持する励磁電流制御回路(17)とを備えてい
る。
【０００５】
【発明が解決しようとする課題】図７に示すチョッパ方
式のスイッチング電源装置では、整流平滑回路(4)の直
流出力電圧ＶO1のみを外部からの要求によりオン又はオ
フさせる場合、整流平滑回路(4)の出力側に専用のスイ
ッチング素子を追加する必要がある。また、図８に示す
チョッパ方式のスイッチング電源装置では、チョッパ回
路(10)の総数に１つを加えた数だけ整流平滑回路(4a,4
b)が必要となるため、部品点数が増加すると共に回路構
成が複雑になる。図７又は図８に示す何れのチョッパ方
式のスイッチング電源装置においても、チョッパ回路(1
0)を構成するトランジスタ(11)等のスイッチング素子を
電気的ストレスから保護するため、チョッパ回路(10)の
数だけ過電流保護回路及びクローバー回路と呼称される
出力過電圧保護回路が必要となる。特に、トランス(2)
の１次側のスイッチング周波数とチョッパ回路(10)の発
振周波数がそれぞれ異なる場合は、相互干渉が生じて２
次側出力のリップルが増加する問題点があった。一方、
図９に示すマグアンプ方式のスイッチング電源装置で
は、図７に示す場合と同様に、整流平滑回路(4a)の直流
出力電圧ＶO1のみを外部からの要求によりオン又はオフ
させる場合、整流平滑回路(4a)の出力側に専用のスイッ
チング素子を追加する必要がある。また、可飽和リアク
トル(16)は巻線機器であるため、寸法及び重量共に大き
くなり、装置の小形化及び軽量化の障害となる問題点が
あった。
式のスイッチング電源装置では、整流平滑回路(4)の直
流出力電圧ＶO1のみを外部からの要求によりオン又はオ
フさせる場合、整流平滑回路(4)の出力側に専用のスイ
ッチング素子を追加する必要がある。また、図８に示す
チョッパ方式のスイッチング電源装置では、チョッパ回
路(10)の総数に１つを加えた数だけ整流平滑回路(4a,4
b)が必要となるため、部品点数が増加すると共に回路構
成が複雑になる。図７又は図８に示す何れのチョッパ方
式のスイッチング電源装置においても、チョッパ回路(1
0)を構成するトランジスタ(11)等のスイッチング素子を
電気的ストレスから保護するため、チョッパ回路(10)の
数だけ過電流保護回路及びクローバー回路と呼称される
出力過電圧保護回路が必要となる。特に、トランス(2)
の１次側のスイッチング周波数とチョッパ回路(10)の発
振周波数がそれぞれ異なる場合は、相互干渉が生じて２
次側出力のリップルが増加する問題点があった。一方、
図９に示すマグアンプ方式のスイッチング電源装置で
は、図７に示す場合と同様に、整流平滑回路(4a)の直流
出力電圧ＶO1のみを外部からの要求によりオン又はオフ
させる場合、整流平滑回路(4a)の出力側に専用のスイッ
チング素子を追加する必要がある。また、可飽和リアク
トル(16)は巻線機器であるため、寸法及び重量共に大き
くなり、装置の小形化及び軽量化の障害となる問題点が
あった。
【０００６】そこで、本発明は簡素な回路構成で且つ２
次側出力毎に独立してオン／オフ制御及び定電圧制御す
ることが可能な多出力型スイッチング電源装置を提供す
ることを目的とする。
次側出力毎に独立してオン／オフ制御及び定電圧制御す
ることが可能な多出力型スイッチング電源装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明による多出力型ス
イッチング電源装置は、直流電源(1)に接続されたトラ
ンス(2)の１次巻線(2a)及び少なくとも１つの主スイッ
チング素子(3)を有する主スイッチング回路と、１次巻
線(2a)と電磁的に結合する２次巻線(2b)及び少なくとも
１つの付加的２次巻線(2c)と、２次巻線(2b)に接続され
且つ直流出力(VO1)を発生する整流平滑回路(4a)と、付
加的２次巻線(2c)に接続され且つ付加的直流出力(VO2)
を発生する付加的整流平滑回路(4b)と、主スイッチング
素子(3)のオン／オフ時間を制御して整流平滑回路(4a)
の直流出力(VO1)を一定の電圧レベルに保持する主制御
回路(9)とを備え、付加的２次巻線(2c)と付加的整流平
滑回路(4b)との間に接続された出力制御用スイッチング
素子(21)と、出力制御用スイッチング素子(21)のオン／
オフ時間を制御して付加的整流平滑回路(4b)の付加的直
流出力(VO2)を一定の電圧レベルに保持する補助制御回
路(22)とを備えている。
イッチング電源装置は、直流電源(1)に接続されたトラ
ンス(2)の１次巻線(2a)及び少なくとも１つの主スイッ
チング素子(3)を有する主スイッチング回路と、１次巻
線(2a)と電磁的に結合する２次巻線(2b)及び少なくとも
１つの付加的２次巻線(2c)と、２次巻線(2b)に接続され
且つ直流出力(VO1)を発生する整流平滑回路(4a)と、付
加的２次巻線(2c)に接続され且つ付加的直流出力(VO2)
を発生する付加的整流平滑回路(4b)と、主スイッチング
素子(3)のオン／オフ時間を制御して整流平滑回路(4a)
の直流出力(VO1)を一定の電圧レベルに保持する主制御
回路(9)とを備え、付加的２次巻線(2c)と付加的整流平
滑回路(4b)との間に接続された出力制御用スイッチング
素子(21)と、出力制御用スイッチング素子(21)のオン／
オフ時間を制御して付加的整流平滑回路(4b)の付加的直
流出力(VO2)を一定の電圧レベルに保持する補助制御回
路(22)とを備えている。
【０００８】１次側の主スイッチング素子(3)をオン／
オフ動作させると、直流電源(1)の直流電圧が断続的に
トランス(2)の１次巻線(2a)に印加され、２次巻線(2b)
及び付加的２次巻線(2c)にそれぞれの巻線比に比例した
電圧が誘起される。主スイッチング素子(3)のオン／オ
フ時間を主制御回路(9)で制御することにより、トラン
ス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一
定の電圧レベルの直流出力(VO1)が発生する。これと同
時に、２次側の出力制御用スイッチング素子(21)のオン
／オフ時間を補助制御回路(22)で制御することにより、
トランス(2)の付加的２次巻線(2c)から付加的整流平滑
回路(4b)を介して一定の電圧レベルの付加的直流出力(V
O2)が発生する。このため、チョッパ回路又は大形で重
い可飽和リアクトル等が不要となり、部品点数の削減及
び小形・軽量化が可能となる。また、２次側の出力制御
用スイッチング素子(21)の電流波形が１次側の主スイッ
チング素子(3)の電流波形と相似形になるため、主制御
回路(9)に過電流保護回路を設けておけば、補助制御回
路(22)に過電流保護回路を設ける必要はない。したがっ
て、簡素な回路構成で且つ２次側出力毎に独立してオン
／オフ制御及び定電圧制御することが可能となる。
オフ動作させると、直流電源(1)の直流電圧が断続的に
トランス(2)の１次巻線(2a)に印加され、２次巻線(2b)
及び付加的２次巻線(2c)にそれぞれの巻線比に比例した
電圧が誘起される。主スイッチング素子(3)のオン／オ
フ時間を主制御回路(9)で制御することにより、トラン
ス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一
定の電圧レベルの直流出力(VO1)が発生する。これと同
時に、２次側の出力制御用スイッチング素子(21)のオン
／オフ時間を補助制御回路(22)で制御することにより、
トランス(2)の付加的２次巻線(2c)から付加的整流平滑
回路(4b)を介して一定の電圧レベルの付加的直流出力(V
O2)が発生する。このため、チョッパ回路又は大形で重
い可飽和リアクトル等が不要となり、部品点数の削減及
び小形・軽量化が可能となる。また、２次側の出力制御
用スイッチング素子(21)の電流波形が１次側の主スイッ
チング素子(3)の電流波形と相似形になるため、主制御
回路(9)に過電流保護回路を設けておけば、補助制御回
路(22)に過電流保護回路を設ける必要はない。したがっ
て、簡素な回路構成で且つ２次側出力毎に独立してオン
／オフ制御及び定電圧制御することが可能となる。
【０００９】本発明の一実施の形態における補助制御回
路(22)は、基準電圧(VR1)を発生する基準電源(23)と、
付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧
レベルと基準電源(23)の基準電圧(VR1)のレベルとの差
信号(VE1)を出力する誤差検出手段(24)と、一方の主端
子が電流制限素子(26)を介してトランス(2)の付加的２
次巻線(2c)の一端に接続されると共に他方の主端子が付
加的２次巻線(2c)の他端に接続され且つ制御端子に付与
される誤差検出手段(24)の出力信号(VE1)により一方の
主端子に流れる電流(IC1)を制御する電流制御素子(25)
と、電流制御素子(25)の両主端子間に接続され且つトラ
ンス(2)の付加的２次巻線(2c)から電流制限素子(26)を
介して流れる電流(IR1)と電流制御素子(25)の一方の主
端子に流れる電流(IC1)との差電流により充電されるオ
ン時間制御用コンデンサ(27)と、オン時間制御用コンデ
ンサ(27)と並列に接続された逆充電防止手段(28)と、オ
ン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比
例するパルス幅のオン／オフ制御信号(VG2)を出力して
出力制御用スイッチング素子(21)のオン時間(TON2)を制
御する制御信号発生手段(29,30,31)とを有する。この場
合は、主スイッチング素子(3)及び出力制御用スイッチ
ング素子(21)の双方のスイッチング周波数が同一となる
ので、相互干渉が発生せず、２次側の各直流出力(VO1,V
O2)のリップルを低減できる利点がある。
路(22)は、基準電圧(VR1)を発生する基準電源(23)と、
付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧
レベルと基準電源(23)の基準電圧(VR1)のレベルとの差
信号(VE1)を出力する誤差検出手段(24)と、一方の主端
子が電流制限素子(26)を介してトランス(2)の付加的２
次巻線(2c)の一端に接続されると共に他方の主端子が付
加的２次巻線(2c)の他端に接続され且つ制御端子に付与
される誤差検出手段(24)の出力信号(VE1)により一方の
主端子に流れる電流(IC1)を制御する電流制御素子(25)
と、電流制御素子(25)の両主端子間に接続され且つトラ
ンス(2)の付加的２次巻線(2c)から電流制限素子(26)を
介して流れる電流(IR1)と電流制御素子(25)の一方の主
端子に流れる電流(IC1)との差電流により充電されるオ
ン時間制御用コンデンサ(27)と、オン時間制御用コンデ
ンサ(27)と並列に接続された逆充電防止手段(28)と、オ
ン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比
例するパルス幅のオン／オフ制御信号(VG2)を出力して
出力制御用スイッチング素子(21)のオン時間(TON2)を制
御する制御信号発生手段(29,30,31)とを有する。この場
合は、主スイッチング素子(3)及び出力制御用スイッチ
ング素子(21)の双方のスイッチング周波数が同一となる
ので、相互干渉が発生せず、２次側の各直流出力(VO1,V
O2)のリップルを低減できる利点がある。
【００１０】更に、補助制御回路(22)に出力制御用スイ
ッチング素子(21)のターンオフのタイミングを遅延させ
る遅延回路(32)を設けた場合は、出力制御用スイッチン
グ素子(21)に流れる電流がゼロとなった後に出力制御用
スイッチング素子(21)がオフ状態となる。したがって、
出力制御用スイッチング素子(21)のターンオフ時でのス
イッチング損失が発生せず、変換効率を向上することが
可能となる。また、補助制御回路(22)に外部からの入力
信号により出力制御用スイッチング素子(21)をオフ状態
にするスイッチ手段(33)を設けた場合は、トランス(2)
の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介
して出力される付加的直流出力(VO2)のみを外部からの
要求によりオン又はオフさせることが可能となる。
ッチング素子(21)のターンオフのタイミングを遅延させ
る遅延回路(32)を設けた場合は、出力制御用スイッチン
グ素子(21)に流れる電流がゼロとなった後に出力制御用
スイッチング素子(21)がオフ状態となる。したがって、
出力制御用スイッチング素子(21)のターンオフ時でのス
イッチング損失が発生せず、変換効率を向上することが
可能となる。また、補助制御回路(22)に外部からの入力
信号により出力制御用スイッチング素子(21)をオフ状態
にするスイッチ手段(33)を設けた場合は、トランス(2)
の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介
して出力される付加的直流出力(VO2)のみを外部からの
要求によりオン又はオフさせることが可能となる。
【００１１】本発明による他の多出力型スイッチング電
源装置は、直流電源(1)に接続されたトランス(2)の１次
巻線(2a)及び少なくとも１つの主スイッチング素子(3)
を有する主スイッチング回路と、１次巻線(2a)と電磁的
に結合する２次巻線(2b)と、２次巻線(2b)に接続され且
つ直流出力(VO1)を発生する整流平滑回路(4a)と、２次
巻線(2b)に対して少なくとも１つが並列に接続され且つ
付加的直流出力(VO2)を発生する付加的整流平滑回路(4
b)と、主スイッチング素子(3)のオン／オフ時間を制御
して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レ
ベルに保持する主制御回路(9)とを備え、２次巻線(2b)
と付加的整流平滑回路(4b)との間に接続された出力制御
用スイッチング素子(21)と、出力制御用スイッチング素
子(21)のオン／オフ時間を制御して付加的整流平滑回路
(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持
する補助制御回路(22)とを備えている。
源装置は、直流電源(1)に接続されたトランス(2)の１次
巻線(2a)及び少なくとも１つの主スイッチング素子(3)
を有する主スイッチング回路と、１次巻線(2a)と電磁的
に結合する２次巻線(2b)と、２次巻線(2b)に接続され且
つ直流出力(VO1)を発生する整流平滑回路(4a)と、２次
巻線(2b)に対して少なくとも１つが並列に接続され且つ
付加的直流出力(VO2)を発生する付加的整流平滑回路(4
b)と、主スイッチング素子(3)のオン／オフ時間を制御
して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レ
ベルに保持する主制御回路(9)とを備え、２次巻線(2b)
と付加的整流平滑回路(4b)との間に接続された出力制御
用スイッチング素子(21)と、出力制御用スイッチング素
子(21)のオン／オフ時間を制御して付加的整流平滑回路
(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持
する補助制御回路(22)とを備えている。
【００１２】１次側の主スイッチング素子(3)をオン／
オフ動作させると、直流電源(1)の直流電圧が断続的に
トランス(2)の１次巻線(2a)に印加され、２次巻線(2b)
に巻線比に比例した電圧が誘起される。主スイッチング
素子(3)のオン／オフ時間を主制御回路(9)で制御するこ
とにより、トランス(2)の２次巻線(2b)から整流平滑回
路(4a)を介して一定の電圧レベルの直流出力(VO1)が発
生する。これと同時に、２次側の出力制御用スイッチン
グ素子(21)のオン／オフ時間を補助制御回路(22)で制御
することにより、トランス(2)の２次巻線(2b)に対して
並列に接続された付加的整流平滑回路(4b)から一定の電
圧レベルの付加的直流出力(VO2)が発生する。したがっ
て、２次側の出力制御用スイッチング素子(21)の電流波
形が１次側の主スイッチング素子(3)の電流波形と相似
形になるため、主制御回路(9)に過電流保護回路を設け
ておけば、補助制御回路(22)に過電流保護回路を設ける
必要はない。よって、簡素な回路構成で且つ２次側出力
毎に独立してオン／オフ制御及び定電圧制御することが
可能となる。また、トランス(2)の２次巻線(2b)が１つ
のみでよいため、トランス(2)の巻線構造が簡素となる
利点がある。
オフ動作させると、直流電源(1)の直流電圧が断続的に
トランス(2)の１次巻線(2a)に印加され、２次巻線(2b)
に巻線比に比例した電圧が誘起される。主スイッチング
素子(3)のオン／オフ時間を主制御回路(9)で制御するこ
とにより、トランス(2)の２次巻線(2b)から整流平滑回
路(4a)を介して一定の電圧レベルの直流出力(VO1)が発
生する。これと同時に、２次側の出力制御用スイッチン
グ素子(21)のオン／オフ時間を補助制御回路(22)で制御
することにより、トランス(2)の２次巻線(2b)に対して
並列に接続された付加的整流平滑回路(4b)から一定の電
圧レベルの付加的直流出力(VO2)が発生する。したがっ
て、２次側の出力制御用スイッチング素子(21)の電流波
形が１次側の主スイッチング素子(3)の電流波形と相似
形になるため、主制御回路(9)に過電流保護回路を設け
ておけば、補助制御回路(22)に過電流保護回路を設ける
必要はない。よって、簡素な回路構成で且つ２次側出力
毎に独立してオン／オフ制御及び定電圧制御することが
可能となる。また、トランス(2)の２次巻線(2b)が１つ
のみでよいため、トランス(2)の巻線構造が簡素となる
利点がある。
【００１３】本発明の他の実施の形態における補助制御
回路(22)は、基準電圧(VR1)を発生する基準電源(23)
と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の
電圧レベルと基準電源(23)の基準電圧(VR1)のレベルと
の差信号(VE1)を出力する誤差検出手段(24)と、一方の
主端子が電流制限素子(26)を介してトランス(2)の２次
巻線(2b)の一端に接続されると共に他方の主端子が２次
巻線(2b)の他端に接続され且つ制御端子に付与される誤
差検出手段(24)の出力信号(VE1)により一方の主端子に
流れる電流(IC1)を制御する電流制御素子(25)と、電流
制御素子(25)の両主端子間に接続され且つトランス(2)
の２次巻線(2b)から電流制限素子(26)を介して流れる電
流(IR1)と電流制御素子(25)の一方の主端子に流れる電
流(IC1)との差電流により充電されるオン時間制御用コ
ンデンサ(27)と、オン時間制御用コンデンサ(27)と並列
に接続された逆充電防止手段(28)と、オン時間制御用コ
ンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅
のオン／オフ制御信号(VG2)を出力して出力制御用スイ
ッチング素子(21)のオン時間(TON2)を制御する制御信号
発生手段(29,30,31)とを有する。この場合は、主スイッ
チング素子(3)及び出力制御用スイッチング素子(21)の
双方のスイッチング周波数が同一となるので、相互干渉
が発生せず、２次側の各直流出力(VO1,VO2)のリップル
を低減できる利点がある。
回路(22)は、基準電圧(VR1)を発生する基準電源(23)
と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の
電圧レベルと基準電源(23)の基準電圧(VR1)のレベルと
の差信号(VE1)を出力する誤差検出手段(24)と、一方の
主端子が電流制限素子(26)を介してトランス(2)の２次
巻線(2b)の一端に接続されると共に他方の主端子が２次
巻線(2b)の他端に接続され且つ制御端子に付与される誤
差検出手段(24)の出力信号(VE1)により一方の主端子に
流れる電流(IC1)を制御する電流制御素子(25)と、電流
制御素子(25)の両主端子間に接続され且つトランス(2)
の２次巻線(2b)から電流制限素子(26)を介して流れる電
流(IR1)と電流制御素子(25)の一方の主端子に流れる電
流(IC1)との差電流により充電されるオン時間制御用コ
ンデンサ(27)と、オン時間制御用コンデンサ(27)と並列
に接続された逆充電防止手段(28)と、オン時間制御用コ
ンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅
のオン／オフ制御信号(VG2)を出力して出力制御用スイ
ッチング素子(21)のオン時間(TON2)を制御する制御信号
発生手段(29,30,31)とを有する。この場合は、主スイッ
チング素子(3)及び出力制御用スイッチング素子(21)の
双方のスイッチング周波数が同一となるので、相互干渉
が発生せず、２次側の各直流出力(VO1,VO2)のリップル
を低減できる利点がある。
【００１４】更に、補助制御回路(22)に出力制御用スイ
ッチング素子(21)のターンオフのタイミングを遅延させ
る遅延回路(32)を設けた場合は、出力制御用スイッチン
グ素子(21)のターンオフ時でのスイッチング損失をゼロ
にして変換効率を向上することが可能となる。また、補
助制御回路(22)に外部からの入力信号により出力制御用
スイッチング素子(21)をオフ状態にするスイッチ手段(3
3)を設けた場合は、付加的整流平滑回路(4b)から出力さ
れる付加的直流出力(VO2)のみを外部からの要求により
オン又はオフさせることが可能となる。
ッチング素子(21)のターンオフのタイミングを遅延させ
る遅延回路(32)を設けた場合は、出力制御用スイッチン
グ素子(21)のターンオフ時でのスイッチング損失をゼロ
にして変換効率を向上することが可能となる。また、補
助制御回路(22)に外部からの入力信号により出力制御用
スイッチング素子(21)をオフ状態にするスイッチ手段(3
3)を設けた場合は、付加的整流平滑回路(4b)から出力さ
れる付加的直流出力(VO2)のみを外部からの要求により
オン又はオフさせることが可能となる。
【００１５】
【発明の実施の形態】以下、本発明による多出力型スイ
ッチング電源装置をフォワード式コンバータに適用した
一実施の形態を図１及び図２に基いて説明する。但し、
図１では図７〜図９と実質的に同一の箇所には同一の符
号を付し、その説明を省略する。本実施の形態の多出力
型スイッチング電源装置は、図１に示すように、図８の
多出力型スイッチング電源装置のチョッパ回路(10)を省
略し、付加的２次巻線(2c)と付加的整流平滑回路(4b)と
の間に出力制御用スイッチング素子としての出力制御用
ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ
(21)のオン／オフ時間を制御して付加的整流平滑回路(4
b)の付加的直流出力電圧ＶO2を一定のレベルに保持する
補助制御回路(22)を設けた点に特徴がある。補助制御回
路(22)は、第１の基準電圧ＶR1を発生する第１の基準電
源(23)と、付加的整流平滑回路(4b)の付加的直流出力電
圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧
ＶR1のレベルとの差信号ＶE1を出力する誤差検出手段と
しての誤差増幅器(24)と、コレクタ端子が電流制限素子
としての電流制限用抵抗(26)を介してトランス(2)の付
加的２次巻線(2c)のＨＯＴ側に接続されると共にエミッ
タ端子が付加的２次巻線(2c)のＧＮＤ側に接続され且つ
ベース端子に付与される誤差増幅器(24)の出力信号ＶE1
によりコレクタ電流ＩC1を制御する電流制御素子として
の電流制御用トランジスタ(25)と、電流制御用トランジ
スタ(25)のコレクタ端子とエミッタ端子との間に接続さ
れたオン時間制御用コンデンサ(27)と、オン時間制御用
コンデンサ(27)と並列に接続された逆充電防止手段とし
ての逆充電防止用ダイオード(28)と、第２の基準電圧Ｖ
R2を発生する第２の基準電源(29)と、オン時間制御用コ
ンデンサ(27)の電圧ＶCのレベルが第２の基準電圧ＶR2
のレベルに達したときに高(Ｈ)レベルの電圧信号ＶE2を
発生する比較器(30)と、比較器(30)から出力される高
(Ｈ)レベル又は低(Ｌ)レベルの電圧信号ＶE2を第２のオ
ン／オフ制御信号ＶG2として出力制御用ＭＯＳ-ＦＥＴ
(21)のゲート端子に付与するゲート駆動回路(31)とを備
えている。即ち、第２の基準電源(29)、比較器(30)及び
ゲート駆動回路(31)は、オン時間制御用コンデンサ(27)
の電圧ＶCの上昇速度に比例するパルス幅の第２のオン
／オフ制御信号ＶG2を出力して出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオン時間ＴON2を制御する制御信号発生手段を
構成する。その他の構成は、図８に示す従来の多出力型
スイッチング電源装置と同様である。
ッチング電源装置をフォワード式コンバータに適用した
一実施の形態を図１及び図２に基いて説明する。但し、
図１では図７〜図９と実質的に同一の箇所には同一の符
号を付し、その説明を省略する。本実施の形態の多出力
型スイッチング電源装置は、図１に示すように、図８の
多出力型スイッチング電源装置のチョッパ回路(10)を省
略し、付加的２次巻線(2c)と付加的整流平滑回路(4b)と
の間に出力制御用スイッチング素子としての出力制御用
ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ
(21)のオン／オフ時間を制御して付加的整流平滑回路(4
b)の付加的直流出力電圧ＶO2を一定のレベルに保持する
補助制御回路(22)を設けた点に特徴がある。補助制御回
路(22)は、第１の基準電圧ＶR1を発生する第１の基準電
源(23)と、付加的整流平滑回路(4b)の付加的直流出力電
圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧
ＶR1のレベルとの差信号ＶE1を出力する誤差検出手段と
しての誤差増幅器(24)と、コレクタ端子が電流制限素子
としての電流制限用抵抗(26)を介してトランス(2)の付
加的２次巻線(2c)のＨＯＴ側に接続されると共にエミッ
タ端子が付加的２次巻線(2c)のＧＮＤ側に接続され且つ
ベース端子に付与される誤差増幅器(24)の出力信号ＶE1
によりコレクタ電流ＩC1を制御する電流制御素子として
の電流制御用トランジスタ(25)と、電流制御用トランジ
スタ(25)のコレクタ端子とエミッタ端子との間に接続さ
れたオン時間制御用コンデンサ(27)と、オン時間制御用
コンデンサ(27)と並列に接続された逆充電防止手段とし
ての逆充電防止用ダイオード(28)と、第２の基準電圧Ｖ
R2を発生する第２の基準電源(29)と、オン時間制御用コ
ンデンサ(27)の電圧ＶCのレベルが第２の基準電圧ＶR2
のレベルに達したときに高(Ｈ)レベルの電圧信号ＶE2を
発生する比較器(30)と、比較器(30)から出力される高
(Ｈ)レベル又は低(Ｌ)レベルの電圧信号ＶE2を第２のオ
ン／オフ制御信号ＶG2として出力制御用ＭＯＳ-ＦＥＴ
(21)のゲート端子に付与するゲート駆動回路(31)とを備
えている。即ち、第２の基準電源(29)、比較器(30)及び
ゲート駆動回路(31)は、オン時間制御用コンデンサ(27)
の電圧ＶCの上昇速度に比例するパルス幅の第２のオン
／オフ制御信号ＶG2を出力して出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオン時間ＴON2を制御する制御信号発生手段を
構成する。その他の構成は、図８に示す従来の多出力型
スイッチング電源装置と同様である。
【００１６】上記の構成において、主制御回路(9)から
出力される第１のオン／オフ制御信号ＶG1により１次側
のＭＯＳ-ＦＥＴ(3)をオン／オフ動作させると、直流電
源(1)の直流電圧Ｅが断続的にトランス(2)の１次巻線(2
a)に印加され、第１及び第２の２次巻線(2b,2c)にそれ
ぞれの巻線比に比例した電圧ＶN2,ＶN3が誘起される。
主制御回路(9)にて整流平滑回路(4a)の平滑コンデンサ
(8a)の電圧ＶO1の基準値に対する高低により第１のオン
／オフ制御信号ＶG1のデューティ比を変化させ、ＭＯＳ
-ＦＥＴ(3)のオン／オフ時間を制御することにより、ト
ランス(2)の２次巻線(2b)から整流平滑回路(4a)を介し
て一定レベルの直流出力電圧ＶO1が発生する。ここで、
ＭＯＳ-ＦＥＴ(3)のスイッチング周期をＴ0[s]、トラン
ス(2)の１次巻線(2a)の巻数をＮ1[ターン]、２次巻線(2
b)及び付加的２次巻線(2c)の巻数をそれぞれＮ2,Ｎ3[タ
ーン]、整流平滑回路(4a)の整流ダイオード(5a)の順方
向電圧降下をＶF1[Ｖ]とすると、ＭＯＳ-ＦＥＴ(3)のオ
ン時間ＴON1[s]はＴON1＝(Ｎ1／Ｎ2)×(ＶO1＋ＶF1)×
Ｔ0／Ｅとなる。また、ＭＯＳ-ＦＥＴ(3)のオン期間
中、トランス(2)の２次巻線(2b)にはＶN2＝(Ｎ2／Ｎ1)
×Ｅ[Ｖ]、付加的２次巻線(2c)にはＶN3＝(Ｎ3／Ｎ1)×
Ｅ[Ｖ]の電圧がそれぞれ発生する。
出力される第１のオン／オフ制御信号ＶG1により１次側
のＭＯＳ-ＦＥＴ(3)をオン／オフ動作させると、直流電
源(1)の直流電圧Ｅが断続的にトランス(2)の１次巻線(2
a)に印加され、第１及び第２の２次巻線(2b,2c)にそれ
ぞれの巻線比に比例した電圧ＶN2,ＶN3が誘起される。
主制御回路(9)にて整流平滑回路(4a)の平滑コンデンサ
(8a)の電圧ＶO1の基準値に対する高低により第１のオン
／オフ制御信号ＶG1のデューティ比を変化させ、ＭＯＳ
-ＦＥＴ(3)のオン／オフ時間を制御することにより、ト
ランス(2)の２次巻線(2b)から整流平滑回路(4a)を介し
て一定レベルの直流出力電圧ＶO1が発生する。ここで、
ＭＯＳ-ＦＥＴ(3)のスイッチング周期をＴ0[s]、トラン
ス(2)の１次巻線(2a)の巻数をＮ1[ターン]、２次巻線(2
b)及び付加的２次巻線(2c)の巻数をそれぞれＮ2,Ｎ3[タ
ーン]、整流平滑回路(4a)の整流ダイオード(5a)の順方
向電圧降下をＶF1[Ｖ]とすると、ＭＯＳ-ＦＥＴ(3)のオ
ン時間ＴON1[s]はＴON1＝(Ｎ1／Ｎ2)×(ＶO1＋ＶF1)×
Ｔ0／Ｅとなる。また、ＭＯＳ-ＦＥＴ(3)のオン期間
中、トランス(2)の２次巻線(2b)にはＶN2＝(Ｎ2／Ｎ1)
×Ｅ[Ｖ]、付加的２次巻線(2c)にはＶN3＝(Ｎ3／Ｎ1)×
Ｅ[Ｖ]の電圧がそれぞれ発生する。
【００１７】一方、補助制御回路(22)にて付加的整流平
滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2の基準値に
対する高低により第２のオン／オフ制御信号ＶG2のデュ
ーティ比を変化させ、２次側の出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオン／オフ時間を制御することにより、トラン
ス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4
b)を介して一定レベルの付加的直流出力電圧ＶO2が発生
する。ここで、付加的整流平滑回路(4b)の整流ダイオー
ド(5b)の順方向電圧降下をＶF2[Ｖ]とすると、２次側の
出力制御用ＭＯＳ-ＦＥＴ(21)のスイッチング周期は１
次側のＭＯＳ-ＦＥＴ(3)のスイッチング周期と同一であ
るから、付加的直流出力電圧ＶO2を一定のレベルに保持
するためには、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時
間ＴON2[s]をＴON2＝(Ｎ1／Ｎ3)×(ＶO2＋ＶF2)×ＴO／
Ｅとする必要がある。
滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2の基準値に
対する高低により第２のオン／オフ制御信号ＶG2のデュ
ーティ比を変化させ、２次側の出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオン／オフ時間を制御することにより、トラン
ス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4
b)を介して一定レベルの付加的直流出力電圧ＶO2が発生
する。ここで、付加的整流平滑回路(4b)の整流ダイオー
ド(5b)の順方向電圧降下をＶF2[Ｖ]とすると、２次側の
出力制御用ＭＯＳ-ＦＥＴ(21)のスイッチング周期は１
次側のＭＯＳ-ＦＥＴ(3)のスイッチング周期と同一であ
るから、付加的直流出力電圧ＶO2を一定のレベルに保持
するためには、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時
間ＴON2[s]をＴON2＝(Ｎ1／Ｎ3)×(ＶO2＋ＶF2)×ＴO／
Ｅとする必要がある。
【００１８】次に、補助制御回路(22)の動作について図
２(Ａ)〜(Ｅ)を参照しながら説明する。時刻ｔ1にて１
次側のＭＯＳ-ＦＥＴ(3)がオン状態となり、図２(Ａ)及
び(Ｂ)に示すようにトランス(2)の２次巻線(2b)及び付
加的２次巻線(2c)の電圧ＶN2,ＶN3が正極性になると、
付加的２次巻線(2c)から電流制限用抵抗(26)を介して流
れる電流ＩR1と電流制御用トランジスタ(25)のコレクタ
端子に流れる電流ＩC1との差電流によってオン時間制御
用コンデンサ(27)が充電される。これにより、オン時間
制御用コンデンサ(27)の両端子間の電圧ＶCが図２(Ｃ)
に示すように上昇する。また、付加的整流平滑回路(4b)
の平滑コンデンサ(8b)の電圧ＶO2のレベルと第１の基準
電源(23)の第１の基準電圧ＶR1のレベルとの差を増幅し
た信号ＶE1が誤差増幅器(24)から出力され、電流制御用
トランジスタ(25)のベース端子に付与されてコレクタ電
流ＩC1が制御される。このため、付加的整流平滑回路(4
b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基
準電源(23)の第１の基準電圧ＶR1のレベルより極めて大
きい場合は、電流制御用トランジスタ(25)のコレクタ電
流ＩC1が増加してオン時間制御用コンデンサ(27)に流れ
る充電電流が減少するので、オン時間制御用コンデンサ
(27)の電圧ＶCの時間に対する立ち上がりの勾配、即ち
電圧ＶCの上昇速度が小さくなる。逆に、付加的整流平
滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが
第１の基準電源(23)の第１の基準電圧Ｖ R1のレベルより
僅かに大きい場合は、電流制御用トランジスタ(25)のコ
レクタ電流ＩC1が減少してオン時間制御用コンデンサ(2
7)に流れる充電電流が増加するので、オン時間制御用コ
ンデンサ(27)の電圧ＶCの上昇速度が大きくなる。
２(Ａ)〜(Ｅ)を参照しながら説明する。時刻ｔ1にて１
次側のＭＯＳ-ＦＥＴ(3)がオン状態となり、図２(Ａ)及
び(Ｂ)に示すようにトランス(2)の２次巻線(2b)及び付
加的２次巻線(2c)の電圧ＶN2,ＶN3が正極性になると、
付加的２次巻線(2c)から電流制限用抵抗(26)を介して流
れる電流ＩR1と電流制御用トランジスタ(25)のコレクタ
端子に流れる電流ＩC1との差電流によってオン時間制御
用コンデンサ(27)が充電される。これにより、オン時間
制御用コンデンサ(27)の両端子間の電圧ＶCが図２(Ｃ)
に示すように上昇する。また、付加的整流平滑回路(4b)
の平滑コンデンサ(8b)の電圧ＶO2のレベルと第１の基準
電源(23)の第１の基準電圧ＶR1のレベルとの差を増幅し
た信号ＶE1が誤差増幅器(24)から出力され、電流制御用
トランジスタ(25)のベース端子に付与されてコレクタ電
流ＩC1が制御される。このため、付加的整流平滑回路(4
b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基
準電源(23)の第１の基準電圧ＶR1のレベルより極めて大
きい場合は、電流制御用トランジスタ(25)のコレクタ電
流ＩC1が増加してオン時間制御用コンデンサ(27)に流れ
る充電電流が減少するので、オン時間制御用コンデンサ
(27)の電圧ＶCの時間に対する立ち上がりの勾配、即ち
電圧ＶCの上昇速度が小さくなる。逆に、付加的整流平
滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが
第１の基準電源(23)の第１の基準電圧Ｖ R1のレベルより
僅かに大きい場合は、電流制御用トランジスタ(25)のコ
レクタ電流ＩC1が減少してオン時間制御用コンデンサ(2
7)に流れる充電電流が増加するので、オン時間制御用コ
ンデンサ(27)の電圧ＶCの上昇速度が大きくなる。
【００１９】図２(Ｃ)に示すように、時刻ｔ2にてオン
時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の
基準電源(29)の第２の基準電圧ＶR2のレベルに達する
と、比較器(30)から高(Ｈ)レベルの電圧信号が出力さ
れ、図２(Ｄ)に示すようにゲート駆動回路(31)から出力
制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される高
い電圧(Ｈ)レベルの第２のオン／オフ制御信号ＶG2によ
り出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態となる。そ
の後、オン時間制御用コンデンサ(27)は、図２(Ｃ)に示
すように時刻ｔ3にてトランス(2)の付加的２次巻線(2c)
の電圧ＶN3から電流制限用抵抗(26)の電圧降下分を差し
引いた電圧値ＶCMAX[Ｖ]になるまで充電され、１次側の
ＭＯＳ-ＦＥＴ(3)がオフ状態となる時刻ｔ4までその値
を保持する。時刻ｔ2からｔ4までの間、即ち出力制御用
ＭＯＳ-ＦＥＴ(21)のオン期間中は、図２(Ｅ)に示すよ
うに出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電
流ＩD2が直線的に上昇する。
時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の
基準電源(29)の第２の基準電圧ＶR2のレベルに達する
と、比較器(30)から高(Ｈ)レベルの電圧信号が出力さ
れ、図２(Ｄ)に示すようにゲート駆動回路(31)から出力
制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される高
い電圧(Ｈ)レベルの第２のオン／オフ制御信号ＶG2によ
り出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態となる。そ
の後、オン時間制御用コンデンサ(27)は、図２(Ｃ)に示
すように時刻ｔ3にてトランス(2)の付加的２次巻線(2c)
の電圧ＶN3から電流制限用抵抗(26)の電圧降下分を差し
引いた電圧値ＶCMAX[Ｖ]になるまで充電され、１次側の
ＭＯＳ-ＦＥＴ(3)がオフ状態となる時刻ｔ4までその値
を保持する。時刻ｔ2からｔ4までの間、即ち出力制御用
ＭＯＳ-ＦＥＴ(21)のオン期間中は、図２(Ｅ)に示すよ
うに出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電
流ＩD2が直線的に上昇する。
【００２０】そして、時刻ｔ4にて１次側のＭＯＳ-ＦＥ
Ｔ(3)がオン状態からオフ状態になると、トランス(2)の
付加的２次巻線(2c)から電流制限用抵抗(26)に流れる電
流ＩR1が略０となり、オン時間制御用コンデンサ(27)が
電流制限用抵抗(26)を介して放電されるため、トランス
(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,
ＶN3が図２(Ａ)及び(Ｂ)に示すように負極性となり、以
後徐々に０[Ｖ]まで降下して行く。これにより、オン時
間制御用コンデンサ(27)の電圧ＶCが図２(Ｃ)に示すよ
うに速やかに最大値ＶCMAX[Ｖ]から０[Ｖ]まで降下す
る。このとき、比較器(30)から出力される電圧信号が高
(Ｈ)レベルから低(Ｌ)レベルとなり、ゲート駆動回路(3
1)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付
与される第２のオン／オフ制御信号ＶG2が図２(Ｄ)に示
すように高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルと
なる。これにより、出力制御用ＭＯＳ-ＦＥＴ(21)がオ
ン状態からオフ状態となると共に、図２(Ｅ)に示すよう
に出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流
ＩD2が０となる。
Ｔ(3)がオン状態からオフ状態になると、トランス(2)の
付加的２次巻線(2c)から電流制限用抵抗(26)に流れる電
流ＩR1が略０となり、オン時間制御用コンデンサ(27)が
電流制限用抵抗(26)を介して放電されるため、トランス
(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,
ＶN3が図２(Ａ)及び(Ｂ)に示すように負極性となり、以
後徐々に０[Ｖ]まで降下して行く。これにより、オン時
間制御用コンデンサ(27)の電圧ＶCが図２(Ｃ)に示すよ
うに速やかに最大値ＶCMAX[Ｖ]から０[Ｖ]まで降下す
る。このとき、比較器(30)から出力される電圧信号が高
(Ｈ)レベルから低(Ｌ)レベルとなり、ゲート駆動回路(3
1)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付
与される第２のオン／オフ制御信号ＶG2が図２(Ｄ)に示
すように高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルと
なる。これにより、出力制御用ＭＯＳ-ＦＥＴ(21)がオ
ン状態からオフ状態となると共に、図２(Ｅ)に示すよう
に出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流
ＩD2が０となる。
【００２１】以上に述べた動作により、オン時間制御用
コンデンサ(27)の電圧ＶCの上昇速度に比例して第２の
オン／オフ制御信号ＶG2のパルス幅が変化するので、出
力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御する
ことができる。したがって、付加的整流平滑回路(4b)の
出力端子に接続される図示しない負荷等のインピーダン
スの変化により付加的直流出力電圧ＶO2が変動しても、
電流制御用トランジスタ(25)のコレクタ電流ＩC1を制御
してオン時間制御用コンデンサ(27)の電圧ＶCの上昇速
度を調整することにより、出力制御用ＭＯＳ-ＦＥＴ(2
1)のオン時間ＴO N2が制御され、付加的直流出力電圧Ｖ
O2が一定のレベルに保持される。
コンデンサ(27)の電圧ＶCの上昇速度に比例して第２の
オン／オフ制御信号ＶG2のパルス幅が変化するので、出
力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御する
ことができる。したがって、付加的整流平滑回路(4b)の
出力端子に接続される図示しない負荷等のインピーダン
スの変化により付加的直流出力電圧ＶO2が変動しても、
電流制御用トランジスタ(25)のコレクタ電流ＩC1を制御
してオン時間制御用コンデンサ(27)の電圧ＶCの上昇速
度を調整することにより、出力制御用ＭＯＳ-ＦＥＴ(2
1)のオン時間ＴO N2が制御され、付加的直流出力電圧Ｖ
O2が一定のレベルに保持される。
【００２２】本実施の形態では、トランス(2)の付加的
２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制
御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-Ｆ
ＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回
路(4b)の直流出力電圧ＶO2を一定のレベルに保持する補
助制御回路(22)を設ける程度の簡易な回路変更で２次側
出力毎のオン／オフ制御及び定電圧制御が可能となるの
で、従来必要としたチョッパ回路又は大形で重い可飽和
リアクトル等が不要となり、部品点数を削減して回路構
成を簡素化できると共に小形・軽量化が可能となる。ま
た、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のドレイン
電流ＩD2の波形が１次側のＭＯＳ-ＦＥＴ(3)のドレイン
電流ＩD1の波形と相似形になるため、主制御回路(9)に
過電流保護回路を設けておけば、補助制御回路(22)に過
電流保護回路を設ける必要はない。したがって、簡素な
回路構成で且つ２次側出力毎に独立してオン／オフ制御
及び定電圧制御することが可能となる。更に、１次側の
ＭＯＳ-ＦＥＴ(3)及び２次側の出力制御用ＭＯＳ-ＦＥ
Ｔ(21)の双方のスイッチング周波数が同一となるため、
相互干渉が発生せず、２次側の各直流出力Ｖ01,Ｖ02の
リップルを低減することができる。
２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制
御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-Ｆ
ＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回
路(4b)の直流出力電圧ＶO2を一定のレベルに保持する補
助制御回路(22)を設ける程度の簡易な回路変更で２次側
出力毎のオン／オフ制御及び定電圧制御が可能となるの
で、従来必要としたチョッパ回路又は大形で重い可飽和
リアクトル等が不要となり、部品点数を削減して回路構
成を簡素化できると共に小形・軽量化が可能となる。ま
た、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のドレイン
電流ＩD2の波形が１次側のＭＯＳ-ＦＥＴ(3)のドレイン
電流ＩD1の波形と相似形になるため、主制御回路(9)に
過電流保護回路を設けておけば、補助制御回路(22)に過
電流保護回路を設ける必要はない。したがって、簡素な
回路構成で且つ２次側出力毎に独立してオン／オフ制御
及び定電圧制御することが可能となる。更に、１次側の
ＭＯＳ-ＦＥＴ(3)及び２次側の出力制御用ＭＯＳ-ＦＥ
Ｔ(21)の双方のスイッチング周波数が同一となるため、
相互干渉が発生せず、２次側の各直流出力Ｖ01,Ｖ02の
リップルを低減することができる。
【００２３】図１に示す実施の形態は変更が可能であ
る。例えば、図３に示す実施の形態の多出力型スイッチ
ング電源装置は、図１に示す補助制御回路(22)内の比較
器(30)とゲート駆動回路(31)との間に出力制御用ＭＯＳ
-ＦＥＴ(21)のターンオフのタイミングを遅延させる遅
延回路(32)を設けている。これにより、図４(Ｅ)及び
(Ｄ)に示すように時刻ｔ4にて出力制御用ＭＯＳ-ＦＥＴ
(21)に流れるドレイン電流ＩD2が０となった後、遅延時
間ｔDだけ遅れて第２のオン／オフ制御信号ＶG2が高
(Ｈ)レベルから低(Ｌ)レベルとなり、出力制御用ＭＯＳ
-ＦＥＴ(21)がオン状態からオフ状態となる。したがっ
て、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時にお
いてゼロ電流スイッチング(ＺＣＳ)となるので、出力制
御用ＭＯＳ-ＦＥＴ(21)のターンオフ時でのスイッチン
グ損失が発生せず、図１に示す場合に比較して変換効率
を向上できる利点がある。
る。例えば、図３に示す実施の形態の多出力型スイッチ
ング電源装置は、図１に示す補助制御回路(22)内の比較
器(30)とゲート駆動回路(31)との間に出力制御用ＭＯＳ
-ＦＥＴ(21)のターンオフのタイミングを遅延させる遅
延回路(32)を設けている。これにより、図４(Ｅ)及び
(Ｄ)に示すように時刻ｔ4にて出力制御用ＭＯＳ-ＦＥＴ
(21)に流れるドレイン電流ＩD2が０となった後、遅延時
間ｔDだけ遅れて第２のオン／オフ制御信号ＶG2が高
(Ｈ)レベルから低(Ｌ)レベルとなり、出力制御用ＭＯＳ
-ＦＥＴ(21)がオン状態からオフ状態となる。したがっ
て、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時にお
いてゼロ電流スイッチング(ＺＣＳ)となるので、出力制
御用ＭＯＳ-ＦＥＴ(21)のターンオフ時でのスイッチン
グ損失が発生せず、図１に示す場合に比較して変換効率
を向上できる利点がある。
【００２４】また、図５に示す実施の形態の多出力型ス
イッチング電源装置は、図１に示す補助制御回路(22)内
のオン時間制御用コンデンサ(27)と並列に外部からの入
力信号により出力制御用ＭＯＳ-ＦＥＴ(21)をオフ状態
にするスイッチ手段としてのトランジスタ(33)を接続し
ている。図５に示す多出力型スイッチング電源装置で
は、外部からトランジスタ(33)のベース端子に高(Ｈ)レ
ベルの電圧信号ＶEXTを入力することにより、トランジ
スタ(33)がオン状態となるので、オン時間制御用コンデ
ンサ(27)の電圧ＶCは上昇せず、出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオフ状態を維持することができる。したがっ
て、付加的２次巻線(2c)から付加的整流平滑回路(4b)を
介して出力される付加的直流出力電圧ＶO2のみを外部か
らの要求によりオン又はオフさせることが可能となる利
点がある。
イッチング電源装置は、図１に示す補助制御回路(22)内
のオン時間制御用コンデンサ(27)と並列に外部からの入
力信号により出力制御用ＭＯＳ-ＦＥＴ(21)をオフ状態
にするスイッチ手段としてのトランジスタ(33)を接続し
ている。図５に示す多出力型スイッチング電源装置で
は、外部からトランジスタ(33)のベース端子に高(Ｈ)レ
ベルの電圧信号ＶEXTを入力することにより、トランジ
スタ(33)がオン状態となるので、オン時間制御用コンデ
ンサ(27)の電圧ＶCは上昇せず、出力制御用ＭＯＳ-ＦＥ
Ｔ(21)のオフ状態を維持することができる。したがっ
て、付加的２次巻線(2c)から付加的整流平滑回路(4b)を
介して出力される付加的直流出力電圧ＶO2のみを外部か
らの要求によりオン又はオフさせることが可能となる利
点がある。
【００２５】更に、トランス(2)の２次巻線(2b)が１つ
の場合における本発明の実施の形態を図６に示す。即
ち、図６に示す実施の形態の多出力型スイッチング電源
装置は、トランス(2)の２次巻線(2b)に対して並列に付
加的整流平滑回路(4b)が接続され、２次巻線(2b)と付加
的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ
(21)が接続されている点が図１に示す実施の形態と異な
る。その他の構成は、図１に示す実施の形態と略同一で
あるから、図６に示す実施の形態においても図１に示す
実施の形態と略同様の作用効果が得られる。また、図６
に示す実施の形態ではトランス(2)の２次巻線(2b)が１
つのみであるため、トランス(2)の巻線構造が簡素とな
り、トランス(2)の重量を軽減できる利点がある。勿
論、図６に示す実施の形態の多出力型スイッチング電源
装置についても、図３及び図５に示す実施の形態と同様
の変更を実施することが可能である。
の場合における本発明の実施の形態を図６に示す。即
ち、図６に示す実施の形態の多出力型スイッチング電源
装置は、トランス(2)の２次巻線(2b)に対して並列に付
加的整流平滑回路(4b)が接続され、２次巻線(2b)と付加
的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ
(21)が接続されている点が図１に示す実施の形態と異な
る。その他の構成は、図１に示す実施の形態と略同一で
あるから、図６に示す実施の形態においても図１に示す
実施の形態と略同様の作用効果が得られる。また、図６
に示す実施の形態ではトランス(2)の２次巻線(2b)が１
つのみであるため、トランス(2)の巻線構造が簡素とな
り、トランス(2)の重量を軽減できる利点がある。勿
論、図６に示す実施の形態の多出力型スイッチング電源
装置についても、図３及び図５に示す実施の形態と同様
の変更を実施することが可能である。
【００２６】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では１次側の主スイッチング素子及び
２次側の出力制御用スイッチング素子としてＭＯＳ-Ｆ
ＥＴ（ＭＯＳ型電界効果トランジスタ）を使用した形態
を示したが、大容量のバイポーラトランジスタ、ＩＧＢ
Ｔ（絶縁ゲート型バイポーラトランジスタ）又はサイリ
スタ等の他のスイッチング素子を使用することも可能で
ある。また、上記の各実施の形態では２つの直流出力を
発生する多出力型スイッチング電源装置に本発明を適用
した形態を示したが、３つ以上の直流出力を発生する多
出力型スイッチング電源装置にも本発明を適用すること
ができ、この場合は本発明の効果が顕著に現れる。ま
た、上記の各実施の形態ではフォワード式コンバータに
本発明を適用した形態を示したが、フライバック式コン
バータ（ＲＣＣ）にも適用が可能である。更に、１次側
の主スイッチング回路はどのような構成でもよく、例え
ば複数の主スイッチング素子を有するブリッジ型又はプ
ッシュプル型等の多石式コンバータ若しくは電流共振用
リアクトルを有する電流共振型コンバータにも本発明を
適用することができる。
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では１次側の主スイッチング素子及び
２次側の出力制御用スイッチング素子としてＭＯＳ-Ｆ
ＥＴ（ＭＯＳ型電界効果トランジスタ）を使用した形態
を示したが、大容量のバイポーラトランジスタ、ＩＧＢ
Ｔ（絶縁ゲート型バイポーラトランジスタ）又はサイリ
スタ等の他のスイッチング素子を使用することも可能で
ある。また、上記の各実施の形態では２つの直流出力を
発生する多出力型スイッチング電源装置に本発明を適用
した形態を示したが、３つ以上の直流出力を発生する多
出力型スイッチング電源装置にも本発明を適用すること
ができ、この場合は本発明の効果が顕著に現れる。ま
た、上記の各実施の形態ではフォワード式コンバータに
本発明を適用した形態を示したが、フライバック式コン
バータ（ＲＣＣ）にも適用が可能である。更に、１次側
の主スイッチング回路はどのような構成でもよく、例え
ば複数の主スイッチング素子を有するブリッジ型又はプ
ッシュプル型等の多石式コンバータ若しくは電流共振用
リアクトルを有する電流共振型コンバータにも本発明を
適用することができる。
【００２７】
【発明の効果】本発明によれば、トランスの２次巻線と
少なくとも１つの付加的整流平滑回路との間毎に出力制
御用スイッチング素子を接続する程度の簡易な回路変更
で２次側出力毎のオン／オフ制御及び定電圧制御が可能
となるので、従来に比較して部品点数を削減できると共
に小形・軽量化が可能となり、多出力型スイッチング電
源装置の回路構成を簡素化して製造コストを低減できる
効果が得られる。
少なくとも１つの付加的整流平滑回路との間毎に出力制
御用スイッチング素子を接続する程度の簡易な回路変更
で２次側出力毎のオン／オフ制御及び定電圧制御が可能
となるので、従来に比較して部品点数を削減できると共
に小形・軽量化が可能となり、多出力型スイッチング電
源装置の回路構成を簡素化して製造コストを低減できる
効果が得られる。
【図１】 本発明による多出力型スイッチング電源装置
の一実施の形態を示す電気回路図
の一実施の形態を示す電気回路図
【図２】 図１の各部の電圧及び電流を示す波形図
【図３】 図１の変更実施の形態を示す電気回路図
【図４】 図３の各部の電圧及び電流を示す波形図
【図５】 図１の他の変更実施の形態を示す電気回路図
【図６】 本発明による多出力型スイッチング電源装置
の他の実施の形態を示す電気回路図
の他の実施の形態を示す電気回路図
【図７】 従来のチョッパ方式の多出力型スイッチング
電源装置の一例を示す電気回路図
電源装置の一例を示す電気回路図
【図８】 従来のチョッパ方式の多出力型スイッチング
電源装置の他の例を示す電気回路図
電源装置の他の例を示す電気回路図
【図９】 従来のマグアンプ方式の多出力型スイッチン
グ電源装置を示す電気回路図
グ電源装置を示す電気回路図
(1)・・直流電源、 (2)・・トランス、 (2a)・・１次
巻線、 (2b)・・２次巻線、 (2c)・・付加的２次巻
線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチング素子）、
(4),(4a)・・整流平滑回路、 (4b)・・付加的整流平
滑回路、 (5),(5a),(5b)・・整流ダイオード、 (6),
(6a),(6b)・・還流ダイオード、 (7),(7a),(7b)・・平
滑リアクトル、 (8),(8a),(8b)・・平滑コンデンサ、
(9)・・主制御回路、 (10)・・チョッパ回路、 (1
1)・・トランジスタ、 (12)・・還流ダイオード、 (1
3)・・平滑リアクトル、 (14)・・平滑コンデンサ、
(15)・・チョッパ制御回路、 (16)・・可飽和リアクト
ル、 (17)・・励磁電流制御回路、 (21)・・出力制御
用ＭＯＳ-ＦＥＴ（出力制御用スイッチング素子）、
(22)・・補助制御回路、 (23)・・第１の基準電源、
(24)・・誤差増幅器（誤差検出手段）、 (25)・・電流
制御用トランジスタ（電流制御素子）、 (26)・・電流
制限用抵抗（電流制限素子）、 (27)・・オン時間制御
用コンデンサ、(28)・・逆充電防止用ダイオード（逆充
電防止手段）、 (29)・・第２の基準電源、 (30)・・
比較器、 (31)・・ゲート駆動回路、 (32)・・遅延回
路、 (33)・・トランジスタ（スイッチ手段）
巻線、 (2b)・・２次巻線、 (2c)・・付加的２次巻
線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチング素子）、
(4),(4a)・・整流平滑回路、 (4b)・・付加的整流平
滑回路、 (5),(5a),(5b)・・整流ダイオード、 (6),
(6a),(6b)・・還流ダイオード、 (7),(7a),(7b)・・平
滑リアクトル、 (8),(8a),(8b)・・平滑コンデンサ、
(9)・・主制御回路、 (10)・・チョッパ回路、 (1
1)・・トランジスタ、 (12)・・還流ダイオード、 (1
3)・・平滑リアクトル、 (14)・・平滑コンデンサ、
(15)・・チョッパ制御回路、 (16)・・可飽和リアクト
ル、 (17)・・励磁電流制御回路、 (21)・・出力制御
用ＭＯＳ-ＦＥＴ（出力制御用スイッチング素子）、
(22)・・補助制御回路、 (23)・・第１の基準電源、
(24)・・誤差増幅器（誤差検出手段）、 (25)・・電流
制御用トランジスタ（電流制御素子）、 (26)・・電流
制限用抵抗（電流制限素子）、 (27)・・オン時間制御
用コンデンサ、(28)・・逆充電防止用ダイオード（逆充
電防止手段）、 (29)・・第２の基準電源、 (30)・・
比較器、 (31)・・ゲート駆動回路、 (32)・・遅延回
路、 (33)・・トランジスタ（スイッチ手段）
Claims (8)
- 【請求項１】 直流電源に接続されたトランスの１次巻
線及び少なくとも１つの主スイッチング素子を有する主
スイッチング回路と、前記１次巻線と電磁的に結合する
２次巻線及び少なくとも１つの付加的２次巻線と、前記
２次巻線に接続され且つ直流出力を発生する整流平滑回
路と、前記付加的２次巻線に接続され且つ付加的直流出
力を発生する付加的整流平滑回路と、前記主スイッチン
グ素子のオン／オフ時間を制御して前記整流平滑回路の
直流出力を一定の電圧レベルに保持する主制御回路とを
備えた多出力型スイッチング電源装置において、 前記付加的２次巻線と前記付加的整流平滑回路との間に
接続された出力制御用スイッチング素子と、該出力制御
用スイッチング素子のオン／オフ時間を制御して前記付
加的整流平滑回路の付加的直流出力を一定の電圧レベル
に保持する補助制御回路とを備えたことを特徴とする多
出力型スイッチング電源装置。 - 【請求項２】 前記補助制御回路は、基準電圧を発生す
る基準電源と、前記付加的整流平滑回路の付加的直流出
力の電圧レベルと前記基準電源の基準電圧のレベルとの
差信号を出力する誤差検出手段と、一方の主端子が電流
制限素子を介して前記トランスの付加的２次巻線の一端
に接続されると共に他方の主端子が前記付加的２次巻線
の他端に接続され且つ制御端子に付与される前記誤差検
出手段の出力信号により前記一方の主端子に流れる電流
を制御する電流制御素子と、該電流制御素子の両主端子
間に接続され且つ前記トランスの付加的２次巻線から前
記電流制限素子を介して流れる電流と前記電流制御素子
の一方の主端子に流れる電流との差電流により充電され
るオン時間制御用コンデンサと、該オン時間制御用コン
デンサと並列に接続された逆充電防止手段と、前記オン
時間制御用コンデンサの電圧の上昇速度に比例するパル
ス幅のオン／オフ制御信号を出力して前記出力制御用ス
イッチング素子のオン時間を制御する制御信号発生手段
とを有する請求項１に記載の多出力型スイッチング電源
装置。 - 【請求項３】 前記補助制御回路は、前記出力制御用ス
イッチング素子のターンオフのタイミングを遅延させる
遅延回路を有する請求項１又は２に記載の多出力型スイ
ッチング電源装置。 - 【請求項４】 前記補助制御回路は、外部からの入力信
号により前記出力制御用スイッチング素子をオフ状態に
するスイッチ手段を有する請求項１〜３の何れか１項に
記載の多出力型スイッチング電源装置。 - 【請求項５】 直流電源に接続されたトランスの１次巻
線及び少なくとも１つの主スイッチング素子を有する主
スイッチング回路と、前記１次巻線と電磁的に結合する
２次巻線と、前記２次巻線に接続され且つ直流出力を発
生する整流平滑回路と、前記２次巻線に対して少なくと
も１つが並列に接続され且つ付加的直流出力を発生する
付加的整流平滑回路と、前記主スイッチング素子のオン
／オフ時間を制御して前記整流平滑回路の直流出力を一
定の電圧レベルに保持する主制御回路とを備えた多出力
型スイッチング電源装置において、 前記２次巻線と前記付加的整流平滑回路との間に接続さ
れた出力制御用スイッチング素子と、該出力制御用スイ
ッチング素子のオン／オフ時間を制御して前記付加的整
流平滑回路の付加的直流出力を一定の電圧レベルに保持
する補助制御回路とを備えたことを特徴とする多出力型
スイッチング電源装置。 - 【請求項６】 前記補助制御回路は、基準電圧を発生す
る基準電源と、前記付加的整流平滑回路の付加的直流出
力の電圧レベルと前記基準電源の基準電圧のレベルとの
差信号を出力する誤差検出手段と、一方の主端子が電流
制限素子を介して前記トランスの２次巻線の一端に接続
されると共に他方の主端子が前記２次巻線の他端に接続
され且つ制御端子に付与される前記誤差検出手段の出力
信号により前記一方の主端子に流れる電流を制御する電
流制御素子と、該電流制御素子の両主端子間に接続され
且つ前記トランスの２次巻線から前記電流制限素子を介
して流れる電流と前記電流制御素子の一方の主端子に流
れる電流との差電流により充電されるオン時間制御用コ
ンデンサと、該オン時間制御用コンデンサと並列に接続
された逆充電防止手段と、前記オン時間制御用コンデン
サの電圧の上昇速度に比例するパルス幅のオン／オフ制
御信号を出力して前記出力制御用スイッチング素子のオ
ン時間を制御する制御信号発生手段とを有する請求項５
に記載の多出力型スイッチング電源装置。 - 【請求項７】 前記補助制御回路は、前記出力制御用ス
イッチング素子のターンオフのタイミングを遅延させる
遅延回路を有する請求項５又は６に記載の多出力型スイ
ッチング電源装置。 - 【請求項８】 前記補助制御回路は、外部からの入力信
号により前記出力制御用スイッチング素子をオフ状態に
するスイッチ手段を有する請求項５〜７の何れか１項に
記載の多出力型スイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324480A JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324480A JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002136141A true JP2002136141A (ja) | 2002-05-10 |
| JP4605532B2 JP4605532B2 (ja) | 2011-01-05 |
Family
ID=18802003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324480A Expired - Fee Related JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4605532B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007325386A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR100813979B1 (ko) * | 2005-07-26 | 2008-03-14 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| JP2011155837A (ja) * | 2011-05-18 | 2011-08-11 | Hitachi Automotive Systems Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR101129388B1 (ko) * | 2007-04-30 | 2012-03-26 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| KR101248080B1 (ko) * | 2005-04-04 | 2013-03-27 | 톰슨 라이센싱 | 여러 개의 차단된 조절 출력을 갖는 직류 전압 컨버터 |
| US8456870B2 (en) | 2006-07-28 | 2013-06-04 | Samsung Electronics Co., Ltd. | Power supply and image forming device having the same |
| KR101421021B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 결합 인덕터 선택회로를 포함하는 다중 출력 컨버터 |
| KR101421022B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 보조 출력 전압 제어가 가능한 다중 출력 컨버터 |
| US8953343B2 (en) | 2007-04-30 | 2015-02-10 | Samsung Electronics Co., Ltd. | Power supply apparatus having multiple outputs |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130071327A (ko) * | 2011-12-20 | 2013-06-28 | 오투 마이크로, 인코포레이티드 | 복수 출력을 가진 ｄｃ／ｄｃ 컨버터 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054780U (ja) * | 1991-06-28 | 1993-01-22 | 横河電機株式会社 | 多出力直流安定化電源装置 |
| JPH05300737A (ja) * | 1992-04-20 | 1993-11-12 | Fuji Xerox Co Ltd | 定電圧直流電源装置 |
| JPH06311745A (ja) * | 1993-04-16 | 1994-11-04 | Sony Corp | スイッチング電源装置 |
-
2000
- 2000-10-24 JP JP2000324480A patent/JP4605532B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054780U (ja) * | 1991-06-28 | 1993-01-22 | 横河電機株式会社 | 多出力直流安定化電源装置 |
| JPH05300737A (ja) * | 1992-04-20 | 1993-11-12 | Fuji Xerox Co Ltd | 定電圧直流電源装置 |
| JPH06311745A (ja) * | 1993-04-16 | 1994-11-04 | Sony Corp | スイッチング電源装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101248080B1 (ko) * | 2005-04-04 | 2013-03-27 | 톰슨 라이센싱 | 여러 개의 차단된 조절 출력을 갖는 직류 전압 컨버터 |
| CN103178719A (zh) * | 2005-07-26 | 2013-06-26 | 三星电子株式会社 | 多电压电源 |
| KR100813979B1 (ko) * | 2005-07-26 | 2008-03-14 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| US7675762B2 (en) | 2005-07-26 | 2010-03-09 | Samsung Electronics Co., Ltd. | Multi-voltage power supply |
| US8508959B2 (en) | 2005-07-26 | 2013-08-13 | Samsung Electronics Co., Ltd. | Multi-voltage power supply |
| JP2007325386A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR101325571B1 (ko) * | 2006-07-28 | 2013-11-06 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 화상형성장치 |
| US8456870B2 (en) | 2006-07-28 | 2013-06-04 | Samsung Electronics Co., Ltd. | Power supply and image forming device having the same |
| KR101129388B1 (ko) * | 2007-04-30 | 2012-03-26 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| US8953343B2 (en) | 2007-04-30 | 2015-02-10 | Samsung Electronics Co., Ltd. | Power supply apparatus having multiple outputs |
| JP2011155837A (ja) * | 2011-05-18 | 2011-08-11 | Hitachi Automotive Systems Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR101421021B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 결합 인덕터 선택회로를 포함하는 다중 출력 컨버터 |
| KR101421022B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 보조 출력 전압 제어가 가능한 다중 출력 컨버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4605532B2 (ja) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6722353B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP5691137B2 (ja) | スイッチング電源 | |
| US9812977B2 (en) | Resonant converters with an improved voltage regulation range | |
| US8542501B2 (en) | Switching power-supply apparatus | |
| EP2612430B1 (en) | Isolated switched mode power supply | |
| JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
| CN101277068A (zh) | 同步调整电源转换器及同步调整电路 | |
| CN101325372B (zh) | 同步整流器电路及使用该电路的多输出电源装置 | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| WO2015067202A2 (en) | Startup method and system for resonant converters | |
| US11784560B2 (en) | Power conversion circuit | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| Ghodke et al. | ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application | |
| US9564819B2 (en) | Switching power supply circuit | |
| US9490717B2 (en) | Switching power supply circuit | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| EP0966091A2 (en) | DC to DC power converter with integrated magnetic power transformer | |
| CN100561841C (zh) | 电功率转换器 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| EP0942520A2 (en) | DC to DC power converter | |
| US6081435A (en) | Cross-conduction limiting circuit, method of operation thereof and DC/DC converter employing the same | |
| RU2860511C1 (ru) | Нерегулируемый полумостовой преобразователь постоянного напряжения | |
| JP2004173381A (ja) | スイッチング電源装置 | |
| JP4718773B2 (ja) | コンバータ | |
| JPH11155283A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |