JPS5879309A - 増幅器の電源供給回路 - Google Patents
増幅器の電源供給回路Info
- Publication number
- JPS5879309A JPS5879309A JP56178002A JP17800281A JPS5879309A JP S5879309 A JPS5879309 A JP S5879309A JP 56178002 A JP56178002 A JP 56178002A JP 17800281 A JP17800281 A JP 17800281A JP S5879309 A JPS5879309 A JP S5879309A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- envelope
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は増幅器の電源供給回路に関し、特に電力増幅器
の電源供給回路に関する。
の電源供給回路に関する。
電力増幅器として一般に用いられる８級又はＡＢ級プッ
シュプルアンプにおいて、出力段を構成するコンプリメ
ンタリな１対のトランジスタにて消費される電力は瞬時
的には、 ＰＣ＝ｌｃ−ＶｃＥ と表わされる。ここに、Ｉｃはコレクタ電流、ＶＣＥは
コレクタ・エミッタ間電圧である。この電力ＰＣだけア
ンプ内部で電力を浪費し効率低下の原因となる。例えば
最大振幅時で理論的には７８．５％の効率となるが、小
信号時には更に低下することになる０ この電力変換効率を向上させるために、複数の電圧レベ
ルの異なる電源を準備し、出力信号レベルに応じてこれ
ら複数の電源を選択的にアンプ電源として切換え供給す
る方式が採用されている。
シュプルアンプにおいて、出力段を構成するコンプリメ
ンタリな１対のトランジスタにて消費される電力は瞬時
的には、 ＰＣ＝ｌｃ−ＶｃＥ と表わされる。ここに、Ｉｃはコレクタ電流、ＶＣＥは
コレクタ・エミッタ間電圧である。この電力ＰＣだけア
ンプ内部で電力を浪費し効率低下の原因となる。例えば
最大振幅時で理論的には７８．５％の効率となるが、小
信号時には更に低下することになる０ この電力変換効率を向上させるために、複数の電圧レベ
ルの異なる電源を準備し、出力信号レベルに応じてこれ
ら複数の電源を選択的にアンプ電源として切換え供給す
る方式が採用されている。
か＼る方式では、電源がステップ的に変化する為に、信
号系へ悪影響を及ぼし低歪率化とすることが困難である
。
号系へ悪影響を及ぼし低歪率化とすることが困難である
。
本発明の目的は電力変換効率を向上させると共に信号系
への悪影響をなくした増幅器の電源供給回路を提供する
ことである。
への悪影響をなくした増幅器の電源供給回路を提供する
ことである。
本発明による電源供給回路は、増幅出力信号のエンベロ
ープにはソ対応したレベルの電圧を発生する電圧源を設
け、また増幅出力信号レベルを所定値だけレベルシフト
として増大した電圧を発生する電圧源を設け、後者の電
圧源の電圧レベルが前者の電圧源の電圧レベルより小及
び犬のときにそれぞれ前者の電圧源の出力及び後者の電
圧源の出力をアンプ電源として供給するようにしたこと
を特徴とする。
ープにはソ対応したレベルの電圧を発生する電圧源を設
け、また増幅出力信号レベルを所定値だけレベルシフト
として増大した電圧を発生する電圧源を設け、後者の電
圧源の電圧レベルが前者の電圧源の電圧レベルより小及
び犬のときにそれぞれ前者の電圧源の出力及び後者の電
圧源の出力をアンプ電源として供給するようにしたこと
を特徴とする。
以下に本発明を図面によって説明する。
第１図は本発明の実施例の回路図であり、ｌ対のコンプ
リメンタリなトランジスタＱ、、Ｑ２は電流増幅素子と
して動作する出力トランジスタであり、各エミッタ出力
が抵抗Ｒ，、Ｒ２を夫々介して負荷曳を電力駆動する。
リメンタリなトランジスタＱ、、Ｑ２は電流増幅素子と
して動作する出力トランジスタであり、各エミッタ出力
が抵抗Ｒ，、Ｒ２を夫々介して負荷曳を電力駆動する。
両トランジスタＱ、、Ｑ２の各コレクタと正負電源子Ｂ
との間にはＮＰＮ及びＰＮＰ ）ランジスタＱ３及びＱ
４が各トランジスタＱ、、Ｑ２に対しカスケード接続構
成となるように夫々挿入されている。トランジスタＱ、
のペースには、トランジスタＱ１のエミッタフォロワ出
力が一定値＋Ｅｓだけレベルシフトとされてダイオード
Ｄ１ヲ介して印加されており、そのエミ・ツタ出力がト
ランジスタＱ１のコレクタ端子に供給されている。トラ
ンジスタＱ４のベースには、トランジスタＱ２のエミッ
タフォロワ出力が一定値−Ｅ、だけレベルシフトされて
ダイオードＤ２を介して印加されており、そのエミッタ
出力がトランジスタＱ２のコレクタ端子へ供給されてい
る。回路電源±Ｂは正負の整流回路１及び２より発生さ
れており、これら整流回路１及び２は、パルス電源３よ
シのパルス波をパルストランス４にて昇圧したものを整
流する回路である。
との間にはＮＰＮ及びＰＮＰ ）ランジスタＱ３及びＱ
４が各トランジスタＱ、、Ｑ２に対しカスケード接続構
成となるように夫々挿入されている。トランジスタＱ、
のペースには、トランジスタＱ１のエミッタフォロワ出
力が一定値＋Ｅｓだけレベルシフトとされてダイオード
Ｄ１ヲ介して印加されており、そのエミ・ツタ出力がト
ランジスタＱ１のコレクタ端子に供給されている。トラ
ンジスタＱ４のベースには、トランジスタＱ２のエミッ
タフォロワ出力が一定値−Ｅ、だけレベルシフトされて
ダイオードＤ２を介して印加されており、そのエミッタ
出力がトランジスタＱ２のコレクタ端子へ供給されてい
る。回路電源±Ｂは正負の整流回路１及び２より発生さ
れており、これら整流回路１及び２は、パルス電源３よ
シのパルス波をパルストランス４にて昇圧したものを整
流する回路である。
一方、回路出力Ｖ。はエンベロープ波発生器５に人力さ
れて、出力信号のエンベロープ波が得られる。このエン
ベローフ波により、ハルストランス４の出力パルスをパ
ルス幅変調すべくＰＷＭ変調器６が設けら、れている。
れて、出力信号のエンベロープ波が得られる。このエン
ベローフ波により、ハルストランス４の出力パルスをパ
ルス幅変調すべくＰＷＭ変調器６が設けら、れている。
このパルス幅変調出力を積分器７により積分して、回路
出力Ｖ。のエンベロープ信号レベルに相似して当該出力
Ｖ。のピークレベルよりも若干高いレベルを有する正負
電源上８１を得ている。この電源上Ｂ＋にダイオードＤ
３及びＤ＋’ｔ’夫々介じ夫々力トランジスタＱ、、Ｑ
２の各コレクタ端子へ供給するようになっている。
出力Ｖ。のエンベロープ信号レベルに相似して当該出力
Ｖ。のピークレベルよりも若干高いレベルを有する正負
電源上８１を得ている。この電源上Ｂ＋にダイオードＤ
３及びＤ＋’ｔ’夫々介じ夫々力トランジスタＱ、、Ｑ
２の各コレクタ端子へ供給するようになっている。
か＼る構成において１回路出力信号υ。のエンベロープ
レベルが略一定の場合には、積分器７の出力レベル十Ｂ
、の絶対値を電源用のエミ・ツタフォロワトランジスタ
Ｑ３． Ｑ、の出力Ｖ。±Ｅ、の絶対値よりも犬に設定
しておくことにより、ダイオードＤ３゜Ｄ４がオンとな
９、出力トランジスタＱ、、Ｑ２の各コレクタには積分
器出力が印加される。すなわち、増幅器の電源端子には
出力信号Ｖ。のエンベロープに略対応したレベルの電源
上８．が供給されることになる。
レベルが略一定の場合には、積分器７の出力レベル十Ｂ
、の絶対値を電源用のエミ・ツタフォロワトランジスタ
Ｑ３． Ｑ、の出力Ｖ。±Ｅ、の絶対値よりも犬に設定
しておくことにより、ダイオードＤ３゜Ｄ４がオンとな
９、出力トランジスタＱ、、Ｑ２の各コレクタには積分
器出力が印加される。すなわち、増幅器の電源端子には
出力信号Ｖ。のエンベロープに略対応したレベルの電源
上８．が供給されることになる。
こ５で、出力信号Ｖ。が変化して急激により大きなレペ
°ルになると、積分器７の出力レベルは当該出力信号レ
ベルに追従して急激に増大することは出来ないために、
過渡的にトランジスタＱ、、Ｑ、の′６エミツタフオロ
ワ出・力υ。±Ｅ、の各絶対値レベルが積分器７の出力
±８１のレベルよりも犬となり、ダイオードＤ３． Ｄ
、がオフとなる。その結果、出力トランジスタＱ、、Ｑ
２の各コレクタ端子にはトランジスタＱ３．Ｑ４による
各エミッタフォロワ出力Ｖ。十Ｅ５が夫々供給されるこ
とになる。すなわち増幅器の電源端子には出力信号Ｖ。
°ルになると、積分器７の出力レベルは当該出力信号レ
ベルに追従して急激に増大することは出来ないために、
過渡的にトランジスタＱ、、Ｑ、の′６エミツタフオロ
ワ出・力υ。±Ｅ、の各絶対値レベルが積分器７の出力
±８１のレベルよりも犬となり、ダイオードＤ３． Ｄ
、がオフとなる。その結果、出力トランジスタＱ、、Ｑ
２の各コレクタ端子にはトランジスタＱ３．Ｑ４による
各エミッタフォロワ出力Ｖ。十Ｅ５が夫々供給されるこ
とになる。すなわち増幅器の電源端子には出力信号Ｖ。
のレベルを所定値子Ｅ、９だけレベルシフトして増大し
た電圧が供給されることになる。
た電圧が供給されることになる。
この様子が第２図の波形図に示されており５、以上を換
言すれば、出力信号Ｖ。のレベルが、積分器７の出力で
あるエンベロープ相似波レベルよりも小なるときには、
このエンベロープ相似波出力を′電源として供給し、一
方式なるときには、出力信号Ｖ。のレベルを一定値だけ
レベルシフトして増大した電圧を供給するようにしたも
のである。
言すれば、出力信号Ｖ。のレベルが、積分器７の出力で
あるエンベロープ相似波レベルよりも小なるときには、
このエンベロープ相似波出力を′電源として供給し、一
方式なるときには、出力信号Ｖ。のレベルを一定値だけ
レベルシフトして増大した電圧を供給するようにしたも
のである。
こうすることによって、電源のステップ状変化をなくす
ことができるので低歪率化が図れると共に、電源変換効
率が良好となるものである０尚、電源用エミッタフォロ
ワトランジスタＱ３．Ｑ、のコレクタ電源としてパルス
トランス出力を用いたが、別の整流電源の出力を用いて
も良いことは勿論であり、また、図示の回路構成に限定
されない。
ことができるので低歪率化が図れると共に、電源変換効
率が良好となるものである０尚、電源用エミッタフォロ
ワトランジスタＱ３．Ｑ、のコレクタ電源としてパルス
トランス出力を用いたが、別の整流電源の出力を用いて
も良いことは勿論であり、また、図示の回路構成に限定
されない。
第１図は本発明の実施例のブロック図、第２図は第１図
のブロフクの動作波形図である。 主要部分の符号の説明 ５・・・エンペローフ発生器 ６・・・ＰＷＭ変調器 ７・・・積分器Ｑ、、Ｑ
２・・・出力トランジスタ。 Ｑ３． Ｑ、・・・電源用トランジスタ出願人 パイ
オニア株式会社 代理人 弁理士 籐材元 彦 奉２図
のブロフクの動作波形図である。 主要部分の符号の説明 ５・・・エンペローフ発生器 ６・・・ＰＷＭ変調器 ７・・・積分器Ｑ、、Ｑ
２・・・出力トランジスタ。 Ｑ３． Ｑ、・・・電源用トランジスタ出願人 パイ
オニア株式会社 代理人 弁理士 籐材元 彦 奉２図
Claims (3)
- （１）増幅器の出力信号のエンベロープにはソ対応した
レベルを有する電圧を発生する第１の電圧源と、前記出
力信号レベルを所定唾だけレベルシフトして増大した電
圧を発生する第２の電圧源とを含み、前記第２の電圧源
の電圧レベルが前記第１の電圧源の電圧レベルに比し小
及び大のときに夫々前記第１の電圧源の出力及び前記第
２の電圧源の出力を増幅器電源端子へ供給するようにし
たことｔｌ−特徴とする電源供給回路。 - （２）前記第１の電圧源は、パルス状電源と、このパル
ス状電源を前記出力信号のエンベロープによりパルス幅
変調する手段と、このパルス幅変調出力を積分する積分
手段とを含み、この積分出力を電源供給用出力とするこ
とを特徴とする特許請求の範囲第１項記載の回路。 - （３）前記第２の電圧源は、前記出力信号レベルを所定
値だけレベルシフトして増大した電圧を人力とする電圧
フォロワ回路を有し、この電圧フォロワ出力を電源供給
用出力とすることｔ−特徴とする特許請求の範囲第１項
又は第２項記載の回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178002A JPS5879309A (ja) | 1981-11-06 | 1981-11-06 | 増幅器の電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56178002A JPS5879309A (ja) | 1981-11-06 | 1981-11-06 | 増幅器の電源供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5879309A true JPS5879309A (ja) | 1983-05-13 |
Family
ID=16040825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56178002A Pending JPS5879309A (ja) | 1981-11-06 | 1981-11-06 | 増幅器の電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372212A (ja) * | 1991-06-20 | 1992-12-25 | Yamaha Corp | 増幅回路およびオーディオ信号増幅回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5144857A (ja) * | 1974-10-16 | 1976-04-16 | Hitachi Ltd | Dengendenatsuseigyogatazofukuki |
| JPS56114407A (en) * | 1980-02-13 | 1981-09-09 | Matsushita Electric Ind Co Ltd | Power amplifier |
-
1981
- 1981-11-06 JP JP56178002A patent/JPS5879309A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5144857A (ja) * | 1974-10-16 | 1976-04-16 | Hitachi Ltd | Dengendenatsuseigyogatazofukuki |
| JPS56114407A (en) * | 1980-02-13 | 1981-09-09 | Matsushita Electric Ind Co Ltd | Power amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372212A (ja) * | 1991-06-20 | 1992-12-25 | Yamaha Corp | 増幅回路およびオーディオ信号増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| CA1189138A (en) | Bi-lateral four quadrant power converter | |
| US3939380A (en) | Class D amplifier | |
| KR100760024B1 (ko) | 소프트 시작/정지 기능을 갖는 게이트 제어회로 | |
| JPH11318084A (ja) | パルス幅変調装置およびパルス幅変調方法 | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US3384838A (en) | Phase reversible switching power amplifier | |
| US4476436A (en) | Power amplifier | |
| JP4055115B2 (ja) | ゲートドライブ回路 | |
| JPS5879309A (ja) | 増幅器の電源供給回路 | |
| KR19990037539A (ko) | 전력 증폭 장치 | |
| JPS5718107A (en) | Amplifying circuit | |
| US4908857A (en) | Isolated drive circuit | |
| JP2010129570A (ja) | レーザ駆動回路 | |
| US3999143A (en) | Pulse width modulated signal amplifier | |
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| KR0160572B1 (ko) | 저 전원 전압의 출력 구동기 | |
| US4347481A (en) | Pulse width modulated signal amplifier | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPS62257778A (ja) | レ−ザダイオ−ド駆動回路 | |
| JP4003575B2 (ja) | Ｄ級増幅器 | |
| JPH0233384Y2 (ja) | ||
| GB2071446A (en) | Push-pull Amplifier Circuit | |
| JPS63285990A (ja) | レ−ザダイオ−ド駆動回路 | |
| EP0030855A2 (en) | Base current control means for a switching transistor |