JP4055115B2 - ゲートドライブ回路 - Google Patents
ゲートドライブ回路 Download PDFInfo
- Publication number
- JP4055115B2 JP4055115B2 JP2002102459A JP2002102459A JP4055115B2 JP 4055115 B2 JP4055115 B2 JP 4055115B2 JP 2002102459 A JP2002102459 A JP 2002102459A JP 2002102459 A JP2002102459 A JP 2002102459A JP 4055115 B2 JP4055115 B2 JP 4055115B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- pulse transformer
- circuit
- gate drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータやサーボ制御機に用いられる電力半導体をオンオフするために、そのゲートに信号を供給する回路に関するもので、産業用電動機応用、家庭用電気機器、静止形電源を含む広い範囲の分野を対象とするものである。
【０００２】
【従来の技術】
一般に、インバータやサーボ制御装置の主回路に用いられるバイポーラトランジスタ、ＩＧＢＴ、ＦＥＴといった電力半導体素子には、素子相互間および制御回路との間に高い電圧が加わっている。このような主回路電圧に対して、絶縁をとりながら信号を伝送する手段として、例えば第４図に示すようなフォトカプラを用いた回路が以前から採用されている。しかしながら、この方法では、伝送遅れが生じる、外部ノイズの影響を受け易い、フォトカプラの特性に経年変化がある、高電圧への適用が困難である、といった問題点がある。なお、これらの電力半導体素子をオフにするときは、スイッチングを高速にするとともに、十分なノイズ耐量を得るために、ゲートに負の電圧を印加することが望ましい。第４図では、ゲートをドライブする増幅回路用の正負電源をパルストランスで供給する例を示しているが、交流電源からトランスを介して供給する方法等、他の手段でも構わない。
【０００３】
一方、フォトカプラの代わりにトランスを用いる方法も当然考えられる。ただし、伝送信号の周波数範囲が広く、用途によっては直流信号を伝送する必要もあることから、信号をそのままトランスに印加する方法では、磁気飽和が発生するため実用に供することはできない。
【０００４】
その解決策として何らかの搬送波で変調する方法があり、例えば特開平６−７８５２６号が開示されている。この回路はスイッチング動作の高速化を図るために、１次側に入力信号としてオンオフ信号を用いるパルストランスを有し、前記パルストランスの２次側の出力信号をスイッチング素子へ出力して前記スイッチング素子を駆動するゲートドライブ回路において、前記パルストランスの２次側の出力信号を入力し、前記スイッチング素子のソースへ反転信号または非反転信号として出力する第１のＳＥＰＰ回路と、前記パルストランスの２次側の出力信号を入力し、前記スイッチング素子のゲートへ非反転信号または反転信号として出力する第２のＳＥＰＰ回路とを有している。さらに当該ゲートドライブ回路では、前記オンオフ信号に該オンオフ信号より十分高い周波数の高周波信号が重畳された信号を前記パルストランスの入力信号として用い、前記パルストランスの２次側には前記高周波信号成分を除去するフィルタが設けられていることが好ましいとしている。
【０００５】
しかしながら、この方法で用いている変調方法は、伝送信号の大きさに応じて搬送パルスのデューティサイクルを変えるものであって、受信側で元の信号に復調するためにフィルタが必要である。したがって、このフィルタによる信号の遅延を避けることはできない。
【０００６】
また、特開平５−１４６１６７号は、従来のインバータ回路の欠点を除き、小型化が容易で、しかも高い波形精度の交流出力の得られるインバータ回路を開示している。この回路では、一対のスイッチからなる直列回路を複数備え、該直列回路の両端を直流源に接続してあり、該スイッチを駆動して直列回路内のスイッチの接続点間に交流を得るインバータ回路において、直流源の陽極側に接続する第１のスイッチの駆動信号は、該第１のスイッチと同期して駆動される直流源の陰極側に接続する第２のスイッチの駆動信号を用いて高周波信号を変調する変調器、該変調器の出力を第１のスイッチ側へ絶縁して送る高周波トランス、該トランスの出力を復調する復調器を経て得られるとしている。
【０００７】
しかし、この回路も直流源の陰極側に接続する第２のスイッチの駆動信号を高い周波数の変調波にして第１のスイッチ側に伝送し、復調してその駆動信号として用いるので、フィルタが必要となり、そのために信号の遅延が発生する。また、直列回路の第１のスイッチＱ１または第２のスイッチＱ２をオフするときに、これらのゲートに対して逆バイアス電圧を与えることができないため、ノイズ耐量を十分に確保できるとは言いがたい。
【０００８】
【発明が解決しようとする課題】
ところが、図４の従来方式では、伝送遅れが生じる、ノイズで誤動作し易い、経年劣化がある、高電圧への適用が困難である、といった問題点がある。
【０００９】
また、特開平６−７８５２号の方法では、ノイズ耐量、特性の経年変化、高電圧への適用性は改善されるものの、伝送遅れの問題が残る。一方、特開平５−１４６１６７号の方法では、逆バイアスがないことによるノイズ耐量の問題もある。
【００１０】
そこで、本発明は、上記従来の回路の欠点を除き、伝送遅れのないゲートドライブ回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明は、低電圧の制御回路に高周波の方形波搬送信号発振器を有し、この搬送波電力を第１のパルストランスを介して、通常高電圧で動作する電力半導体素子からなる回路に供給して、その半導体素子のゲートを駆動する電源として利用し、一方、エクスクルーシブＯＲゲートによって、ゲート駆動信号をこの搬送信号発振器からの信号で変調し、その変調信号を第２のパルストランスを介して高電圧側に供給し、さらに、第２のパルストランスの２次側でこの変調信号と第１のパルストランスの２次巻線から得られる搬送信号とのエクスクルーシブＯＲをとることで、元のゲート駆動信号に復調し、この復調信号を増幅して半導体素子のゲートを駆動することにより、外部ノイズの影響を受け難く、動作遅れがほとんどなく、さらに高い電圧に対しての絶縁が可能とするゲートドライブ回路である。
【００１２】
また、本願請求項２に係る発明は、請求項１のゲートドライブ回路において、第１のパルストランスに２次巻線を必要個数追加して共通的に使用し、第２のパルストランスとその前後のエクスクルーシブＯＲ論理ゲートおよび信号増幅回路の組合せを必要組追加することにより、複数個の互いに動作電位の異なる半導体素子のゲート駆動を可能にするゲートドライブ回路である。
【００１３】
【発明の実施の形態】
【００１４】
【実施例】
以下、本発明の実施例を説明する。
【００１５】
図１は、本発明の一実施例の基本回路構成である。
【００１６】
図１において、ＨＦ ＯＳＣは高周波の搬送信号発信器、ＴＲおよびＴＲ１はパルストランス、ＥＸ ＯＲはエクスクルーシブＯＲゲート、Ａ、Ｂ、Ｃ、Ｄは信号である。パルストランスＴＲおよびＴＲ１の２次側は、電力半導体素子で構成するインバータやチョッパのような、高電圧回路と同電位である。パルストランスの入力側は、ＣＰＵやデジタルＩＣ、アナログＩＣ等で構成する低電圧の制御回路である。半導体素子を駆動するゲート信号は、この低電圧回路から高電圧回路に伝送する必要がある。図１の回路では、高周波の搬送信号発振器ＨＦ ＯＳＣで発生する方形波を、これらのパルストランスを介して高電圧側に送ることによって、ゲート駆動回路に必要な電源と制御信号とを同時に伝送するものである。
【００１７】
搬送信号発信器ＨＦ ＯＳＣで発生した搬送信号Ｂは、まずパルストランスＴＲに印加され、その二次側に発生する電圧を整流して、ゲート駆動用増幅器の電源とする。一方、搬送信号発信器ＨＦ ＯＳＣの信号Ｂは、入力となる伝送信号ＡとともにエクスクルーシブＯＲゲートに加えられ、信号Ｃとなる。この信号をパルストランスＴＲ１で絶縁伝送した後、さらにパルストランスＴＲの２次側から得られる信号ＢとエクスクルーシブＯＲに入力することにより信号Ｄを得るが、信号Ｄは元の信号Ａと全く等しいものになる。この復調信号を増幅器で増幅して、電力半導体素子のゲート駆動信号とする。
【００１８】
図２は、上記実施例の回路による動作を、時間を横軸として示した波形で、Ａは入力伝送信号、Ｂは搬送波信号、ＣはエクスクルーシブＯＲゲート信号、Ｄは出力信号である。すなわち、信号Ｃは信号Ａが論理“０”のときはＢと同じ信号となり、信号Ａが論理”１”のときはＢを反転した信号となる。信号Ｄは、ＣとＢとのエクスクルーシブＯＲであるから、ＢとＣとの論理値が等しい区間ではＤは論理 “０”となり、ＢとＣとの論理値が異なる区間では論理”１”となる。したがって、同図のようにＤはＡと等しい波形になる。
【００１９】
この論理をブール代数式で表すと次のようになる。
【００２０】
【式１】
これらの論理式は、すべて入力信号の状態のみで定義されていて、信号の立上り立下りには関係しないことが分る。したがって、搬送波Ｂの途中で信号Ａが変化したとしても、この論理式の結果に影響しない。すなわち、搬送波の周波数に関係なく、信号Ａは遅れなく伝達されることになる。一般に搬送波の周波数をある程度まで高くする方が、パルストランスを小形化できるが、絶縁すべき電圧が高い場合やその他の条件によって、周波数を高くすることが必ずしも有利にならないことがある。本実施例では、周波数が比較的低くても、信号伝送の遅延には全くならないので、広い用途に適用することができる。
【００２１】
図３は、本発明の他の実施例に関するものであって、互いに異なる電位を持った複数（同図では２個）の半導体素子を駆動する回路を示すものである。図中使用されている符号は、図１で使用されている符号と同一のものを表す。第１のパルストランスＴＲには駆動する素子の数に相応する２次巻線を設けて、それぞれの駆動回路に電源および信号Ｂを供給する。第２の半導体素子の駆動用として、変調用エクスクルーシブＯＲゲートと、その信号を伝送するパルストランスＴＲ２と、さらにその信号を復調するエクスクルーシブＯＲゲートと、その信号を増幅して素子のゲートに供給する増幅器と、これらの高電圧側回路に電源を供給する整流器を設ける。この回路構成により、互いに絶縁を保ちながら、図１に示した第１の実施例と全く同様の動作をさせることができる。
【００２２】
【発明の効果】
本発明によるゲートドライブ回路は、低電圧の制御回路に高周波の方形波搬送信号発振器を有し、この搬送波電力を第１のパルストランスを介して、通常高電圧で動作する電力半導体素子からなる回路に供給して、その半導体素子のゲートを駆動する電源として利用し、一方、エクスクルーシブＯＲゲートによって、ゲート駆動信号をこの搬送信号発振器からの信号で変調し、その変調信号を第２のパルストランスを介して高電圧側に供給し、さらに、第２のパルストランスの２次側でこの変調信号と第１のパルストランスの２次巻線から得られる搬送信号とのエクスクルーシブＯＲをとることで、元のゲート駆動信号に復調し、この復調信号を増幅して半導体素子のゲートを駆動することにより構成されているので、以下の効果がある。
【００２３】
（１）発光側と受光側のダイオードの間に静電容量を有するフオトカップラを使用していないので、静電容量に基づいて流れる微弱電流による雑音の影響を受け難い信号伝達ができる。
【００２４】
（２）耐電圧に限界のあるフオトカップラを使用していないので、設計の自由度が高いパルストランスの設計だけに注意することで、高い電圧の回路に適用することができる。
【００２５】
（３）前述の論理式に示されるとおり、搬送波の途中に元の信号が変化した場合でも、その信号変化に応答することが可能である。
【００２６】
また、フイルタを使用していないので、遅れがほとんどない信号伝送が可能である。
【００２７】
（４）耐久性に問題のあるフオトカップラを使用していないので、経年変化のない特性が確保できる。
【図面の簡単な説明】
【図１】 本発明の一実施例のゲートドライブ回路
【図２】 本発明の一実施例のゲートドライブ回路における信号を時間を横軸として示した波形
【図３】 複数の半導体素子を駆動する本発明の他の実施例のゲートドライブ回路
【図４】 従来のゲートドライブ回路
【符号の説明】
ＨＦ ＯＳＣ…高周波搬送信号発信器
ＴＲ、ＴＲ１…トランジスタ
ＥＸ ＯＲ…エクスクルーシブＯＲゲート
Ｒ…抵抗器
Ａ…入力伝送信号
Ｂ…搬送波信号
Ｃ…エクスクルーシブＯＲゲート信号
Ｄ…出力信号
【発明の属する技術分野】
本発明は、インバータやサーボ制御機に用いられる電力半導体をオンオフするために、そのゲートに信号を供給する回路に関するもので、産業用電動機応用、家庭用電気機器、静止形電源を含む広い範囲の分野を対象とするものである。
【０００２】
【従来の技術】
一般に、インバータやサーボ制御装置の主回路に用いられるバイポーラトランジスタ、ＩＧＢＴ、ＦＥＴといった電力半導体素子には、素子相互間および制御回路との間に高い電圧が加わっている。このような主回路電圧に対して、絶縁をとりながら信号を伝送する手段として、例えば第４図に示すようなフォトカプラを用いた回路が以前から採用されている。しかしながら、この方法では、伝送遅れが生じる、外部ノイズの影響を受け易い、フォトカプラの特性に経年変化がある、高電圧への適用が困難である、といった問題点がある。なお、これらの電力半導体素子をオフにするときは、スイッチングを高速にするとともに、十分なノイズ耐量を得るために、ゲートに負の電圧を印加することが望ましい。第４図では、ゲートをドライブする増幅回路用の正負電源をパルストランスで供給する例を示しているが、交流電源からトランスを介して供給する方法等、他の手段でも構わない。
【０００３】
一方、フォトカプラの代わりにトランスを用いる方法も当然考えられる。ただし、伝送信号の周波数範囲が広く、用途によっては直流信号を伝送する必要もあることから、信号をそのままトランスに印加する方法では、磁気飽和が発生するため実用に供することはできない。
【０００４】
その解決策として何らかの搬送波で変調する方法があり、例えば特開平６−７８５２６号が開示されている。この回路はスイッチング動作の高速化を図るために、１次側に入力信号としてオンオフ信号を用いるパルストランスを有し、前記パルストランスの２次側の出力信号をスイッチング素子へ出力して前記スイッチング素子を駆動するゲートドライブ回路において、前記パルストランスの２次側の出力信号を入力し、前記スイッチング素子のソースへ反転信号または非反転信号として出力する第１のＳＥＰＰ回路と、前記パルストランスの２次側の出力信号を入力し、前記スイッチング素子のゲートへ非反転信号または反転信号として出力する第２のＳＥＰＰ回路とを有している。さらに当該ゲートドライブ回路では、前記オンオフ信号に該オンオフ信号より十分高い周波数の高周波信号が重畳された信号を前記パルストランスの入力信号として用い、前記パルストランスの２次側には前記高周波信号成分を除去するフィルタが設けられていることが好ましいとしている。
【０００５】
しかしながら、この方法で用いている変調方法は、伝送信号の大きさに応じて搬送パルスのデューティサイクルを変えるものであって、受信側で元の信号に復調するためにフィルタが必要である。したがって、このフィルタによる信号の遅延を避けることはできない。
【０００６】
また、特開平５−１４６１６７号は、従来のインバータ回路の欠点を除き、小型化が容易で、しかも高い波形精度の交流出力の得られるインバータ回路を開示している。この回路では、一対のスイッチからなる直列回路を複数備え、該直列回路の両端を直流源に接続してあり、該スイッチを駆動して直列回路内のスイッチの接続点間に交流を得るインバータ回路において、直流源の陽極側に接続する第１のスイッチの駆動信号は、該第１のスイッチと同期して駆動される直流源の陰極側に接続する第２のスイッチの駆動信号を用いて高周波信号を変調する変調器、該変調器の出力を第１のスイッチ側へ絶縁して送る高周波トランス、該トランスの出力を復調する復調器を経て得られるとしている。
【０００７】
しかし、この回路も直流源の陰極側に接続する第２のスイッチの駆動信号を高い周波数の変調波にして第１のスイッチ側に伝送し、復調してその駆動信号として用いるので、フィルタが必要となり、そのために信号の遅延が発生する。また、直列回路の第１のスイッチＱ１または第２のスイッチＱ２をオフするときに、これらのゲートに対して逆バイアス電圧を与えることができないため、ノイズ耐量を十分に確保できるとは言いがたい。
【０００８】
【発明が解決しようとする課題】
ところが、図４の従来方式では、伝送遅れが生じる、ノイズで誤動作し易い、経年劣化がある、高電圧への適用が困難である、といった問題点がある。
【０００９】
また、特開平６−７８５２号の方法では、ノイズ耐量、特性の経年変化、高電圧への適用性は改善されるものの、伝送遅れの問題が残る。一方、特開平５−１４６１６７号の方法では、逆バイアスがないことによるノイズ耐量の問題もある。
【００１０】
そこで、本発明は、上記従来の回路の欠点を除き、伝送遅れのないゲートドライブ回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明は、低電圧の制御回路に高周波の方形波搬送信号発振器を有し、この搬送波電力を第１のパルストランスを介して、通常高電圧で動作する電力半導体素子からなる回路に供給して、その半導体素子のゲートを駆動する電源として利用し、一方、エクスクルーシブＯＲゲートによって、ゲート駆動信号をこの搬送信号発振器からの信号で変調し、その変調信号を第２のパルストランスを介して高電圧側に供給し、さらに、第２のパルストランスの２次側でこの変調信号と第１のパルストランスの２次巻線から得られる搬送信号とのエクスクルーシブＯＲをとることで、元のゲート駆動信号に復調し、この復調信号を増幅して半導体素子のゲートを駆動することにより、外部ノイズの影響を受け難く、動作遅れがほとんどなく、さらに高い電圧に対しての絶縁が可能とするゲートドライブ回路である。
【００１２】
また、本願請求項２に係る発明は、請求項１のゲートドライブ回路において、第１のパルストランスに２次巻線を必要個数追加して共通的に使用し、第２のパルストランスとその前後のエクスクルーシブＯＲ論理ゲートおよび信号増幅回路の組合せを必要組追加することにより、複数個の互いに動作電位の異なる半導体素子のゲート駆動を可能にするゲートドライブ回路である。
【００１３】
【発明の実施の形態】
【００１４】
【実施例】
以下、本発明の実施例を説明する。
【００１５】
図１は、本発明の一実施例の基本回路構成である。
【００１６】
図１において、ＨＦ ＯＳＣは高周波の搬送信号発信器、ＴＲおよびＴＲ１はパルストランス、ＥＸ ＯＲはエクスクルーシブＯＲゲート、Ａ、Ｂ、Ｃ、Ｄは信号である。パルストランスＴＲおよびＴＲ１の２次側は、電力半導体素子で構成するインバータやチョッパのような、高電圧回路と同電位である。パルストランスの入力側は、ＣＰＵやデジタルＩＣ、アナログＩＣ等で構成する低電圧の制御回路である。半導体素子を駆動するゲート信号は、この低電圧回路から高電圧回路に伝送する必要がある。図１の回路では、高周波の搬送信号発振器ＨＦ ＯＳＣで発生する方形波を、これらのパルストランスを介して高電圧側に送ることによって、ゲート駆動回路に必要な電源と制御信号とを同時に伝送するものである。
【００１７】
搬送信号発信器ＨＦ ＯＳＣで発生した搬送信号Ｂは、まずパルストランスＴＲに印加され、その二次側に発生する電圧を整流して、ゲート駆動用増幅器の電源とする。一方、搬送信号発信器ＨＦ ＯＳＣの信号Ｂは、入力となる伝送信号ＡとともにエクスクルーシブＯＲゲートに加えられ、信号Ｃとなる。この信号をパルストランスＴＲ１で絶縁伝送した後、さらにパルストランスＴＲの２次側から得られる信号ＢとエクスクルーシブＯＲに入力することにより信号Ｄを得るが、信号Ｄは元の信号Ａと全く等しいものになる。この復調信号を増幅器で増幅して、電力半導体素子のゲート駆動信号とする。
【００１８】
図２は、上記実施例の回路による動作を、時間を横軸として示した波形で、Ａは入力伝送信号、Ｂは搬送波信号、ＣはエクスクルーシブＯＲゲート信号、Ｄは出力信号である。すなわち、信号Ｃは信号Ａが論理“０”のときはＢと同じ信号となり、信号Ａが論理”１”のときはＢを反転した信号となる。信号Ｄは、ＣとＢとのエクスクルーシブＯＲであるから、ＢとＣとの論理値が等しい区間ではＤは論理 “０”となり、ＢとＣとの論理値が異なる区間では論理”１”となる。したがって、同図のようにＤはＡと等しい波形になる。
【００１９】
この論理をブール代数式で表すと次のようになる。
【００２０】
【式１】
【００２１】
図３は、本発明の他の実施例に関するものであって、互いに異なる電位を持った複数（同図では２個）の半導体素子を駆動する回路を示すものである。図中使用されている符号は、図１で使用されている符号と同一のものを表す。第１のパルストランスＴＲには駆動する素子の数に相応する２次巻線を設けて、それぞれの駆動回路に電源および信号Ｂを供給する。第２の半導体素子の駆動用として、変調用エクスクルーシブＯＲゲートと、その信号を伝送するパルストランスＴＲ２と、さらにその信号を復調するエクスクルーシブＯＲゲートと、その信号を増幅して素子のゲートに供給する増幅器と、これらの高電圧側回路に電源を供給する整流器を設ける。この回路構成により、互いに絶縁を保ちながら、図１に示した第１の実施例と全く同様の動作をさせることができる。
【００２２】
【発明の効果】
本発明によるゲートドライブ回路は、低電圧の制御回路に高周波の方形波搬送信号発振器を有し、この搬送波電力を第１のパルストランスを介して、通常高電圧で動作する電力半導体素子からなる回路に供給して、その半導体素子のゲートを駆動する電源として利用し、一方、エクスクルーシブＯＲゲートによって、ゲート駆動信号をこの搬送信号発振器からの信号で変調し、その変調信号を第２のパルストランスを介して高電圧側に供給し、さらに、第２のパルストランスの２次側でこの変調信号と第１のパルストランスの２次巻線から得られる搬送信号とのエクスクルーシブＯＲをとることで、元のゲート駆動信号に復調し、この復調信号を増幅して半導体素子のゲートを駆動することにより構成されているので、以下の効果がある。
【００２３】
（１）発光側と受光側のダイオードの間に静電容量を有するフオトカップラを使用していないので、静電容量に基づいて流れる微弱電流による雑音の影響を受け難い信号伝達ができる。
【００２４】
（２）耐電圧に限界のあるフオトカップラを使用していないので、設計の自由度が高いパルストランスの設計だけに注意することで、高い電圧の回路に適用することができる。
【００２５】
（３）前述の論理式に示されるとおり、搬送波の途中に元の信号が変化した場合でも、その信号変化に応答することが可能である。
【００２６】
また、フイルタを使用していないので、遅れがほとんどない信号伝送が可能である。
【００２７】
（４）耐久性に問題のあるフオトカップラを使用していないので、経年変化のない特性が確保できる。
【図面の簡単な説明】
【図１】 本発明の一実施例のゲートドライブ回路
【図２】 本発明の一実施例のゲートドライブ回路における信号を時間を横軸として示した波形
【図３】 複数の半導体素子を駆動する本発明の他の実施例のゲートドライブ回路
【図４】 従来のゲートドライブ回路
【符号の説明】
ＨＦ ＯＳＣ…高周波搬送信号発信器
ＴＲ、ＴＲ１…トランジスタ
ＥＸ ＯＲ…エクスクルーシブＯＲゲート
Ｒ…抵抗器
Ａ…入力伝送信号
Ｂ…搬送波信号
Ｃ…エクスクルーシブＯＲゲート信号
Ｄ…出力信号
Claims (2)
- 低電圧の制御回路に高周波の方形波搬送信号発振器を有し、この搬送波電力を第１のパルストランスを介して、通常高電圧で動作する電力半導体素子からなる回路に供給して、その半導体素子のゲートを駆動する電源として利用し、一方、エクスクルーシブＯＲゲートによって、ゲート駆動信号をこの搬送信号発振器からの信号で変調し、その変調信号を第２のパルストランスを介して高電圧側に供給し、さらに、第２のパルストランスの２次側でこの変調信号と第１のパルストランスの２次巻線から得られる搬送信号とのエクスクルーシブＯＲをとることで、元のゲート駆動信号に復調し、この復調信号を増幅して半導体素子のゲートを駆動することを特徴とするゲートドライブ回路。
- 前記第１のパルストランスに２次巻線を必要個数追加して共通的に使用し、第２のパルストランスとその前後のエクスクルーシブＯＲ論理ゲートおよび信号増幅回路の組合せを必要組追加することを特徴とする請求項１記載のゲートドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102459A JP4055115B2 (ja) | 2002-04-04 | 2002-04-04 | ゲートドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102459A JP4055115B2 (ja) | 2002-04-04 | 2002-04-04 | ゲートドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003299344A JP2003299344A (ja) | 2003-10-17 |
| JP4055115B2 true JP4055115B2 (ja) | 2008-03-05 |
Family
ID=29388942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002102459A Expired - Fee Related JP4055115B2 (ja) | 2002-04-04 | 2002-04-04 | ゲートドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4055115B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812991B2 (en) | 2013-12-26 | 2017-11-07 | Meidensha Corporation | Insulating structure for power conversion device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006271041A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP4715273B2 (ja) * | 2005-03-29 | 2011-07-06 | 株式会社豊田自動織機 | 電気絶縁型スイッチング素子駆動回路および電気絶縁型スイッチング素子の駆動方法 |
| JP2014176123A (ja) * | 2013-03-06 | 2014-09-22 | Denso Corp | スイッチング素子の駆動装置 |
| JP5861055B2 (ja) * | 2013-07-30 | 2016-02-16 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| WO2015025451A1 (ja) | 2013-08-23 | 2015-02-26 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路 |
| CN104584433B (zh) | 2013-08-27 | 2018-09-25 | 松下知识产权经营株式会社 | 栅极驱动电路 |
| JP6615385B2 (ja) * | 2016-12-21 | 2019-12-04 | 三菱電機株式会社 | ゲート駆動装置 |
| CN109462322B (zh) * | 2018-10-30 | 2020-03-31 | 上海沪工焊接集团股份有限公司 | 一种隔离驱动与隔离供电二合一电路 |
| CN111697871B (zh) * | 2020-04-29 | 2021-07-02 | 西北核技术研究院 | 一种Tesla变压器型脉冲功率源的输出电压调节方法 |
-
2002
- 2002-04-04 JP JP2002102459A patent/JP4055115B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9812991B2 (en) | 2013-12-26 | 2017-11-07 | Meidensha Corporation | Insulating structure for power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003299344A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8866516B2 (en) | Gate drive circuit | |
| KR100760024B1 (ko) | 소프트 시작/정지 기능을 갖는 게이트 제어회로 | |
| WO2015029363A1 (ja) | ゲート駆動回路 | |
| US9438230B2 (en) | Gate drive circuit | |
| JP4055115B2 (ja) | ゲートドライブ回路 | |
| US5168182A (en) | 0-100% duty cycle, transformer isolated fet driver | |
| JP5861054B2 (ja) | 高周波受信回路及び絶縁型信号伝送装置 | |
| JP6544580B2 (ja) | 高周波受信回路及び絶縁型信号伝送装置 | |
| KR20080074875A (ko) | 반도체 스위치의 갈바닉 절연식 제어를 위한 회로 장치 및방법 | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| US6970023B2 (en) | Modulated transistor gate driver with planar pulse transformer | |
| JP4146418B2 (ja) | スタティックウェル間のレベルシフトを伴う電源供給を必要としないゲートドライバ | |
| JPH0287963A (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP2002034269A (ja) | インバータ装置 | |
| JP4003575B2 (ja) | Ｄ級増幅器 | |
| JP3901328B2 (ja) | 信号伝送回路 | |
| JPH066967A (ja) | 自己消孤型素子の駆動回路 | |
| KR910009080B1 (ko) | 스위칭회로 | |
| JP2513826Y2 (ja) | 高周波インバ―タのドライブ回路 | |
| KR0123206B1 (ko) | 바이폴라 신호전송회로 | |
| KR100705873B1 (ko) | 교류 모터 구동 장치 | |
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| KR20000011361U (ko) | 펄스 트랜스를 이용한 전계효과 트랜지스터의 구동 회록 | |
| JPH11205109A (ja) | ドライブ回路 | |
| JPH01114115A (ja) | 電圧駆動形パワー素子のドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141221 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |