WO2015029363A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2015029363A1
WO2015029363A1 PCT/JP2014/004201 JP2014004201W WO2015029363A1 WO 2015029363 A1 WO2015029363 A1 WO 2015029363A1 JP 2014004201 W JP2014004201 W JP 2014004201W WO 2015029363 A1 WO2015029363 A1 WO 2015029363A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
high frequency
gate drive
drive circuit
Prior art date
Application number
PCT/JP2014/004201
Other languages
English (en)
French (fr)
Inventor
康史 河井
永井　秀一
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2015520753A priority Critical patent/JP5866506B2/ja
Priority to CN201480001940.0A priority patent/CN104584433B/zh
Priority to EP14839467.9A priority patent/EP3041139B1/en
Publication of WO2015029363A1 publication Critical patent/WO2015029363A1/ja
Priority to US14/702,132 priority patent/US9494964B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/40—Circuit arrangements or systems for wireless supply or distribution of electric power using two or more transmitting or receiving devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Definitions

  • the present disclosure relates to an insulated gate driving circuit that drives a semiconductor switching element.
  • inverter system that switches electric power is attracting attention as a major point for saving electric power in electrical equipment.
  • Inverters are widely used in familiar electrical devices such as air conditioners, washing machines and refrigerators, industrial electrical devices such as power conditioners installed in solar cells, and in-vehicle electrical devices such as electric vehicles.
  • Such an inverter includes a semiconductor switching element for switching electric power and a gate drive circuit for driving the semiconductor switching element.
  • a semiconductor switching element as a power device typically operates at a high voltage of several tens to several thousand volts.
  • a control signal for turning on / off the semiconductor switching element is supplied from a control circuit (control IC) operating at several volts or less. Therefore, in such a case, the gate drive circuit supplies a drive signal to the semiconductor switching element while ensuring electrical insulation between the output side where the semiconductor switching element is provided and the input side where the control circuit is provided.
  • a gate drive circuit using an electromagnetic resonance coupler has been proposed (see, for example, Non-Patent Document 1).
  • the present disclosure provides a gate drive circuit capable of supplying a large current to the semiconductor switching element.
  • a gate drive circuit is an insulated gate drive circuit that drives a semiconductor switching element, and includes a first modulated signal that modulates a first high frequency according to a first input signal, A modulation circuit for generating a second modulated signal obtained by modulating the first high frequency according to a second input signal different from the first input signal; and a first electromagnetic for insulatingly transmitting the first modulated signal.
  • An insulating transmission unit including a field resonance coupler and a plurality of electromagnetic resonance couplers including a second electromagnetic resonance coupler for insulatingly transmitting the second modulated signal; and the first electromagnetic wave
  • a first rectifier circuit that generates a first signal by rectifying the first modulated signal insulated and transmitted by the field resonance coupler, and the insulation signal transmitted by the second electromagnetic resonance coupler and the second electromagnetic resonance coupler.
  • a second rectifier circuit for generating a second signal and a third rectifier for generating a charging voltage by rectifying the second high frequency signal that is insulated and transmitted by one of the plurality of electromagnetic resonance couplers.
  • a rectifier circuit, a capacitor charged in accordance with the charging voltage, and a charge charged in the capacitor in response to at least one of the first signal and the second signal is supplied to the gate terminal of the semiconductor switching element And an output circuit for selecting whether or not to perform.
  • the gate drive circuit according to the present disclosure can supply a large current to the semiconductor switching element.
  • FIG. 1 is a system block diagram illustrating an example of a gate drive circuit according to the first embodiment.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 4 is a diagram illustrating an example of an input signal in the gate drive circuit according to the first embodiment.
  • FIG. 5 is a diagram illustrating a configuration example of an electromagnetic resonance coupler in the gate drive circuit according to the first embodiment.
  • FIG. 6 is a diagram for explaining an operation example of the half-bridge circuit in the gate drive circuit according to the first embodiment.
  • FIG. 1 is a system block diagram illustrating an example of a gate drive circuit according to the first embodiment.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 7 is a diagram showing an example of the relationship between the gate-source voltage of the transistors constituting the half-bridge circuit and the charge charged in the capacitor in the gate drive circuit according to the first embodiment.
  • FIG. 8 is a diagram illustrating a simulation result of the output waveform output from the output terminal in the gate drive circuit according to the first embodiment.
  • FIG. 9 is a diagram illustrating an actual measurement result of the output waveform output from the output terminal in the gate drive circuit according to the first embodiment.
  • FIG. 10 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 11 is a diagram illustrating a specific configuration example of the gate drive circuit according to the first embodiment.
  • FIG. 12 is a system block diagram illustrating an example of the gate drive circuit according to the second embodiment.
  • FIG. 13 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the second embodiment.
  • FIG. 14 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the second embodiment.
  • FIG. 15 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the third embodiment.
  • FIG. 16 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the third embodiment.
  • FIG. 17 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fourth embodiment.
  • FIG. 18 is a diagram illustrating an operation example of the gate drive circuit according to the fourth embodiment.
  • FIG. 19 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fourth embodiment.
  • FIG. 19 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fourth embodiment.
  • FIG. 20 is a system block diagram illustrating an example of a gate drive circuit according to the fifth embodiment.
  • FIG. 21 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fifth embodiment.
  • FIG. 22 is a diagram illustrating an example of a relationship between a gate-source voltage of a transistor constituting a half-bridge circuit and a charge charged in a capacitor in the gate drive circuit according to the fifth embodiment.
  • FIG. 23 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fifth embodiment.
  • FIG. 24 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fifth embodiment.
  • an insulated gate drive circuit in which the input side and the output side are insulated is used.
  • the insulated gate drive circuit In the insulated gate drive circuit, the high voltage circuit connected to the output side is insulated from the low voltage circuit connected to the input side. As a result, the insulated gate drive circuit can prevent malfunction and failure of the low voltage circuit.
  • the isolated gate drive circuit separates the ground loop of the high-voltage circuit from the ground loop of the low-voltage circuit, so that if one circuit malfunctions, the other circuit is overloaded. It is possible to prevent voltage from being applied.
  • a gate drive circuit including a photocoupler is known as an example of an insulated gate drive circuit.
  • the control signal is insulated and transmitted by the photocoupler.
  • drive power supplied from a voltage source is insulated and transmitted using electromagnetic induction of a transformer.
  • the gate drive circuit generates a drive signal by combining the control signal and the drive power, and supplies the drive signal to the semiconductor switching element.
  • Non-Patent Document 1 proposes an insulated gate drive circuit using microwaves.
  • a gate drive circuit supplies a drive signal and drive power to the semiconductor switching element using microwaves.
  • the gate drive circuit modulates the microwave, which is the drive power, in accordance with the control signal, and insulates and transmits the modulated microwave using an insulating element called an electromagnetic resonance coupler. Thereafter, the gate drive circuit generates a drive signal by rectifying the modulated microwave.
  • Such a gate drive circuit using a microwave includes an electromagnetic resonance coupler which is a small single element instead of a plurality of components such as a photocoupler and a transformer. Therefore, the gate driving circuit using microwaves can be miniaturized.
  • the gate drive circuit can charge the gate capacitance (Ciss) of the semiconductor switching element with sufficient charge in a short time in order to turn on the semiconductor switching element at high speed.
  • a semiconductor switching element of a power device that handles large power and large current has a large gate width (Wg), and therefore has a large gate capacity.
  • the gate drive circuit using microwaves uses microwaves to supply drive power to the gate terminal of the semiconductor switching element, so compared with a gate drive circuit using a conventional photocoupler and transformer, It is difficult to supply large driving power to the gate terminal of the semiconductor switching element. That is, the gate drive circuit using microwaves has a problem that it is difficult to supply a large current to the gate terminal of the semiconductor switching element.
  • a method in which a buffer circuit is added to the output section of the gate drive circuit to increase the output current output from the gate drive circuit.
  • a large current is supplied to the gate terminal of the semiconductor switching element by switching the current from the power source using a switch circuit composed of a transistor.
  • Patent Document 1 discloses a circuit including a bridge circuit as a switch circuit and a capacitor as a power source. Specifically, the circuit of Patent Document 1 supplies power to a load by switching the charge state of a capacitor with a floating bridge circuit.
  • the problem is that the circuit becomes large due to the configuration for insulating the power supply (capacitor).
  • the present inventors have studied an insulated gate drive circuit that has a small circuit scale and can supply a large current to the semiconductor switching element, and has reached the present disclosure.
  • a gate drive circuit is an insulated gate drive circuit that drives a semiconductor switching element, and is a first modulated signal that modulates a first high frequency according to a first input signal. And a modulation circuit for generating a second modulated signal obtained by modulating the first high frequency according to a second input signal different from the first input signal, and a first circuit for insulatingly transmitting the first modulated signal.
  • An insulating transmission unit including a plurality of electromagnetic resonance couplers including one electromagnetic resonance coupler and a second electromagnetic resonance coupler for insulatingly transmitting the second modulated signal;
  • a first rectifier circuit that generates a first signal by rectifying the first modulated signal insulated and transmitted by one electromagnetic resonance coupler, and an insulated transmission by the second electromagnetic resonance coupler Rectifying the modulated second modulated signal Accordingly, the second rectifier circuit that generates the second signal and the third high frequency that is insulated and transmitted by one of the plurality of electromagnetic resonance couplers rectifies the third high frequency that generates the charging voltage.
  • Rectifier circuit a capacitor charged in accordance with the charging voltage, and a charge charged in the capacitor in response to at least one of the first signal and the second signal to the gate terminal of the semiconductor switching element And an output circuit for selecting whether to supply.
  • the gate drive circuit can supply a large current to the semiconductor switching element.
  • the charging voltage is obtained by rectifying the second high frequency, the capacitor can be charged without separately providing an insulating power source for charging the capacitor.
  • the insulation transmission unit may further include a third electromagnetic resonance coupler that performs insulation transmission of the second high frequency.
  • the electromagnetic resonance coupler for insulatingly transmitting the modulated signal and the electromagnetic resonance coupler for insulatingly transmitting the second high frequency are separated. Therefore, it is possible to separate the electromagnetic resonance coupler for insulatingly transmitting the modulated signal and the electromagnetic resonance coupler for insulatingly transmitting the second high frequency. Therefore, the second high frequency wave can be input to the third rectifier circuit without being distributed after being transmitted by the third electromagnetic resonance coupler. Therefore, a larger current can be supplied to the gate terminal of the semiconductor switching element.
  • the maximum value of the amplitude of the second high frequency may be larger than the maximum value of the amplitude of the first modulated signal and the second modulated signal. Good. Thereby, the electric power of the 2nd high frequency for charging a capacitor can be enlarged.
  • the gate drive circuit according to an aspect of the present disclosure may further include, for example, a high frequency generator that generates the first high frequency and the second high frequency.
  • the high frequency generator separates a high frequency into a fundamental wave component and a harmonic component, and outputs the fundamental wave component as the second high frequency
  • the harmonic A frequency distribution filter that outputs a wave component as the first high frequency
  • the high-frequency generator may include an amplifier circuit that changes the amplitude of the second high-frequency.
  • the amplifier circuit changes the amplitude of the second high frequency according to a signal input to a control terminal
  • the third rectifier circuit includes the output
  • the charging voltage is output when the circuit does not supply the charge to the gate terminal of the semiconductor switching element, and the charging voltage is output when the output circuit supplies the charge to the gate terminal of the semiconductor switching element. May not be output.
  • a high frequency can be output from the high frequency oscillation circuit only during a period when the capacitor is charged, and the gate drive circuit can be saved in power.
  • the second modulated signal includes the second high frequency
  • the third rectifier circuit is insulated and transmitted by the second electromagnetic resonance coupler.
  • the charging voltage may be generated by rectifying the second modulated signal.
  • the second high frequency that is the basis of the charging voltage is insulated and transmitted by the second electromagnetic resonance coupler that insulates and transmits the second modulated signal, so that the gate drive circuit can be simplified. it can.
  • the maximum value of the amplitude of the second modulated signal may be larger than the maximum value of the first modulated signal amplitude. Thereby, the electric power of the 2nd high frequency for charging a capacitor can be enlarged.
  • the gate drive circuit further includes, for example, an amplifier circuit that is provided between the modulation circuit and the second electromagnetic resonance coupler and amplifies the second modulated signal. May be.
  • the gate drive circuit according to an aspect of the present disclosure may further include a high-frequency oscillation circuit that generates the first high frequency, for example.
  • the third rectifier circuit outputs the charging voltage when the output circuit does not supply the charge to the gate terminal of the semiconductor switching element, When the output circuit supplies the electric charge to the gate terminal of the semiconductor switching element, the charging voltage may not be output.
  • a high frequency can be output from the high frequency oscillation circuit only during a period when the capacitor is charged, and the gate drive circuit can be saved in power.
  • the output circuit supplies a charge charged in the capacitor to a gate terminal of the semiconductor switching element in accordance with the first signal.
  • a second switching element that extracts charges from the gate terminal of the semiconductor switching element according to the second signal.
  • the gate drive circuit can supply a large current to the semiconductor switching element.
  • the output circuit supplies a charge charged in the capacitor to a gate terminal of the semiconductor switching element in accordance with the first signal.
  • a fourth switching element, and a second switching element and a third switching element for extracting charge from the gate terminal in accordance with the second signal and charging the capacitor with the charge.
  • the gate drive circuit can recover the charge once supplied to the gate of the semiconductor switching element and charge the capacitor again.
  • the modulation circuit generates the first modulated signal by mixing the first input signal and the first high frequency
  • the second input A mixing circuit that generates the second modulated signal by mixing a signal and the first high frequency may be used.
  • the second input signal may be an inverted signal of the first input signal.
  • the modulation circuit outputs the first high frequency to the first electromagnetic resonance coupler in accordance with the first input signal and the second input signal. It may be a switch circuit that generates the first modulated signal and the second modulated signal by switching whether to output to the second electromagnetic resonance coupler.
  • a gate drive circuit is, for example, an insulated gate drive circuit that drives a semiconductor switching element, and generates a modulated signal in which a first high frequency is modulated in accordance with an input signal
  • An insulating transmission unit including an electromagnetic resonance coupler for insulatingly transmitting the modulated signal; and a rectifying circuit for generating a signal by rectifying the modulated signal insulated and transmitted by the electromagnetic resonance coupler; , By rectifying the second high frequency that is insulated and transmitted by the insulated transmission unit, another rectifier circuit that generates a charging voltage, a capacitor that is charged according to the charging voltage, and according to the signal, And an output circuit that selects whether or not the charge charged in the capacitor is supplied to the gate terminal of the semiconductor switching element.
  • the gate drive circuit can supply a large current to the semiconductor switching element.
  • the capacitor can be charged without separately providing an insulating power source for charging the capacitor.
  • the modulated signal includes the second high frequency
  • the other rectifier circuit includes the second high frequency that is insulated and transmitted by the electromagnetic resonance coupler.
  • the charging voltage may be generated by rectification.
  • the insulation transmission unit may further include another electromagnetic resonance coupler that performs insulation transmission of the second high frequency.
  • FIG. 1 is a system block diagram showing an example of a gate drive circuit according to the first embodiment.
  • FIG. 2 is a circuit diagram showing a specific configuration example of the gate drive circuit shown in FIG.
  • the gate drive circuit 1000 includes a DC power supply 100 and a signal generator 3.
  • the gate drive circuit 1000 includes a high-frequency oscillation circuit 10, a modulation circuit 30, a first electromagnetic resonance coupler 20a, a second electromagnetic resonance coupler 20b, and a third electromagnetic resonance coupler 20c.
  • the gate drive circuit 1000 includes a first rectifier circuit 40a, a second rectifier circuit 40b, a third rectifier circuit 40c, a capacitor 50, a half bridge circuit 60, an output terminal 71, and an output reference terminal. 72.
  • the capacitor 50 is, for example, a capacitive element, not a parasitic capacitance.
  • the capacitor 50 is an element having a capacitance of 10 pF or more, for example.
  • the half bridge circuit 60 includes, for example, a first switching element 61 and a transistor 62.
  • the first switching element 61 may be, for example, a transistor 61.
  • the second switching element 62 may be a transistor 62, for example.
  • the half bridge circuit 60 is an example of the output circuit 60.
  • the output circuit 60 is a half bridge circuit 60 including a transistor 61 and a transistor 62 will be described.
  • the gate drive circuit 1000 is an insulated gate drive circuit that drives the semiconductor switching element 1.
  • the semiconductor switching element 1 has a terminal that controls a current flowing through the semiconductor switching element, for example, a gate terminal.
  • the semiconductor switching element 1 is, for example, a semiconductor switching element that includes a gate terminal, a first terminal, and a second terminal. In this case, the conduction state between the first terminal and the second terminal is controlled in accordance with a signal input to the gate terminal.
  • One of the first terminal and the second terminal may be a source terminal, and the other may be a drain terminal.
  • One of the first terminal and the second terminal may be an emitter terminal, and the other may be a collector terminal.
  • the semiconductor switching element 1 is a kind of power device, for example, and handles a voltage of 100 V or more and a current of 1 A or more.
  • the semiconductor switching element 1 includes, for example, a gate terminal, a source terminal, and a drain terminal.
  • the gate terminal of the semiconductor switching element 1 is connected to the output terminal 71 of the gate drive circuit 1000, and the source terminal of the semiconductor switching element 1 is connected to the output reference terminal 72 of the gate drive circuit 1000.
  • the semiconductor switching element 1 may be, for example, an IGBT (Insulated Gate Bipolar Transistors), a SiC FET (Field Effect Transistor), or a gallium nitride (GaN) transistor.
  • a load 2 is connected in series with the semiconductor switching element 1. Specifically, one end of the load 2 is connected to the source terminal of the semiconductor switching element 1. Further, the positive terminal of the DC power supply 101 is connected to the drain terminal of the semiconductor switching element 1, and the negative terminal of the DC power supply 101 is connected to the other end of the load 2.
  • DC power supply 100 is a power supply that supplies power for operating each of high-frequency oscillation circuit 10 and modulation circuit 30, for example.
  • the DC power supply 100 is provided inside the gate drive circuit 1000, but may be provided outside the gate drive circuit 1000. That is, the gate drive circuit 1000 may not include the DC power supply 100.
  • the signal generator 3 generates an input signal and outputs it to the modulation circuit 30.
  • the input signal corresponds to a control signal, and a drive signal for driving the semiconductor switching element 1 is generated based on the control signal.
  • the signal generator 3 is composed of a logic IC, for example.
  • the input signal is a binary signal composed of a high level and a low level, as in the waveform 501 and the waveform 502 shown in FIG.
  • the input signal may be composed of a first input signal and a second input signal.
  • the waveform 501 is a first input signal
  • the waveform 502 is a second input signal.
  • the first input signal includes, for example, a first low level voltage and a first high level voltage larger than the first low level voltage.
  • the second input signal includes, for example, a second low level voltage and a second high level voltage that is larger than the second low level voltage.
  • the first input signal may indicate the first low level voltage.
  • the second input signal may be a signal obtained by inverting the first input signal.
  • the second input signal may be a signal obtained by inverting the first input signal based on an intermediate value between the first high level voltage and the second high level voltage.
  • the first input signal and the second input signal can have a complementary relationship (complementary).
  • the first low level voltage and / or the second low level voltage may be, for example, 0V.
  • the signal generator 3 is provided inside the gate drive circuit 1000, but may be provided outside the gate drive circuit 1000.
  • the gate driving circuit 1000 includes a first input terminal to which an input signal is input. That is, the gate drive circuit 1000 does not have to include the signal generator 3.
  • the high frequency oscillation circuit 10 generates a high frequency.
  • the high frequency may be a microwave.
  • the high frequency plays a role of transmitting power.
  • the high frequency oscillation circuit 10 includes at least two outputs.
  • the high frequency oscillation circuit 10 outputs the high frequency generated to each of the modulation circuit 30 and the third electromagnetic resonance coupler 20c.
  • the high frequency is a waveform such as a waveform 503 and a waveform 504 shown in FIG.
  • the high-frequency frequency may be, for example, 2.4 GHz or 5.8 GHz, which is an ISM band that can be used without a license if the output is low, or may be another frequency.
  • the high-frequency oscillation circuit 10 may be a Colpitts oscillator, a Hartley oscillator, or another oscillator that generates a microwave.
  • the high-frequency oscillation circuit 10 may include a frequency adjustment mechanism in the case where the high-frequency frequency fluctuates.
  • the high frequency generated by the high frequency oscillation circuit 10 has, for example, a constant amplitude and a constant frequency.
  • the high frequency modulated by the first input signal and / or the second input signal that is, the high frequency that is the carrier wave of the first input signal and / or the second input signal is referred to as the first high frequency
  • a high frequency for supplying power may be called a second high frequency.
  • the waveform 503 is the first high frequency
  • the waveform 504 is the second high frequency.
  • the second high frequency is a high frequency input to the third electromagnetic resonance coupler.
  • the second high frequency may have a constant amplitude or a plurality of amplitudes. That is, the second high frequency may have signal components based on a plurality of different amplitudes.
  • the first high frequency and the second high frequency may have the same amplitude or different amplitudes. However, when the second high frequency has a larger amplitude than the first high frequency, the amount of charge charged in the capacitor can be increased as will be described later.
  • the first high frequency and the second high frequency may have the same frequency or different frequencies.
  • the high-frequency oscillation circuit 10 is provided inside the gate drive circuit 1000, but may be provided outside the gate drive circuit 1000.
  • the gate drive circuit 1000 includes a second input terminal to which a high frequency is input. That is, the gate drive circuit 1000 may include the high-frequency oscillation circuit 10.
  • the high-frequency oscillation circuit 10 can be included in a high-frequency generator.
  • the modulation circuit 30 generates a first modulated signal by modulating a high frequency according to the first input signal output from the signal generator 3, and outputs the first modulated signal to the first electromagnetic resonance coupler 20a. As shown in FIG. 2, when the modulation circuit 30 is a mixing circuit, the modulation circuit 30 generates the first modulated signal by mixing the first input signal and the high frequency.
  • the first modulated signal has a waveform such as a waveform 505 shown in FIG.
  • the modulation circuit 30 generates the second modulated signal by modulating the high frequency according to the second input signal output from the signal generator 3 and different from the first input signal, and generates the second modulated signal. It outputs to the electromagnetic resonance coupler 20b.
  • the modulation circuit 30 is a mixing circuit, specifically, the second modulated signal is generated by mixing the second input signal and the high frequency.
  • the second modulated signal has a waveform such as a waveform 506 shown in FIG.
  • the first modulated signal includes, for example, a first amplitude and a second amplitude that is larger than the first amplitude.
  • the first amplitude of the first modulated signal corresponds to, for example, the first low level voltage of the first input signal
  • the second amplitude of the first modulated signal is, for example, the first high level of the first input signal.
  • the second modulated signal includes, for example, a third amplitude and a fourth amplitude that is larger than the third amplitude.
  • the third amplitude of the second modulated signal corresponds to, for example, the second low level voltage of the second input signal
  • the fourth amplitude of the second modulated signal is, for example, the second high level of the second input signal.
  • the level voltage corresponds to the level voltage.
  • the second modulated signal may exhibit the third amplitude.
  • the first modulated signal may exhibit the first amplitude during the period in which the second modulated signal exhibits the fourth amplitude.
  • the first amplitude and the third amplitude, and / or the second amplitude and the fourth amplitude may be the same value.
  • the first amplitude and / or the third amplitude may be zero.
  • the first modulated signal and the second modulated signal are in a complementary relationship, but the input signal may be another waveform that is more optimal.
  • the modulation circuit 30 is a mixing circuit, specifically, a so-called differential mixer.
  • the differential mixer can modulate a high frequency with low loss and can include a plurality of input / output terminals.
  • FIG. 3 is a circuit diagram illustrating a specific configuration example of a gate drive circuit including a switch circuit as a modulation circuit.
  • the input signal is, for example, a complementary signal as shown in (a) and (b) of FIG.
  • a signal is generated by a signal generator 3 constituted by a logic IC including, for example, Si-CMOS or a compound semiconductor.
  • the input signal may be a PWM signal whose duty is not constant, for example.
  • the signal shown in (a) of FIG. 4 may be the first input signal
  • the signal shown in (b) of FIG. 4 may be the second input signal.
  • the isolation between the output terminals of the modulation circuit 30a is improved. Further, since the modulation circuit 30a does not require a matching circuit such as an inductor, the size of the gate drive circuit 1000 can be reduced.
  • the first electromagnetic resonance coupler 20a insulates and transmits the first modulated signal generated by the modulation circuit 30.
  • the second electromagnetic resonance coupler 20b insulates and transmits the second modulated signal generated by the modulation circuit 30.
  • the third electromagnetic resonance coupler 20c insulates and transmits the high frequency generated by the high frequency oscillation circuit 10.
  • a group including at least one of the first electromagnetic resonance coupler 20a, the second electromagnetic resonance coupler 20b, and the third electromagnetic resonance coupler 20c is referred to as an insulated transmission unit.
  • the insulated transmission unit is a general term for one or more electromagnetic resonance couplers, and does not limit the arrangement or structure of each electromagnetic resonance coupler.
  • the electromagnetic resonance couplers may not be arranged as one unit in terms of the structure.
  • the insulating transmission unit includes a first electromagnetic resonance coupler 20a, a second electromagnetic resonance coupler 20b, and a third electromagnetic resonance coupler 20c.
  • the electromagnetic resonance coupler 20 can be used as the first electromagnetic resonance coupler 20a, the second electromagnetic resonance coupler 20b, and the third electromagnetic resonance coupler 20c.
  • FIG. 5 is a diagram showing a configuration example of an electromagnetic resonance coupler.
  • the electromagnetic resonance coupler 20 includes a first resonator 2000 and a second resonator 2003.
  • the electromagnetic resonance coupler 20 is a so-called open ring type electromagnetic resonance coupler that performs insulation transmission (non-contact transmission) of a signal to be transmitted.
  • the first resonator 2000 is a circular transmission line formed of metal wiring, and has an open part 2002 at an arbitrary position in the transmission line.
  • the second resonator 2003 is a circular transmission line formed of metal wiring, and has an open portion 2005 at an arbitrary position in the transmission line.
  • the metal wiring used for the first resonator 2000 and the second resonator 2003 may be made of, for example, copper or other metal such as gold.
  • the first resonator 2000 and the second resonator 2003 are provided facing each other with a certain distance.
  • the first resonator 2000 and the second resonator 2003 are obtained by turning a high-frequency antenna into a circular shape.
  • the line lengths of the first resonator 2000 and the second resonator 2003 are, for example, about one-half wavelength of the signal to be transmitted.
  • the first input / output terminal 2001 is a metal wiring that inputs and outputs a signal to be transmitted to the first resonator 2000, and is arranged at an arbitrary position of the first resonator 2000.
  • the second input / output terminal 2004 inputs / outputs a signal to be transmitted to / from the second resonator 2003 and is disposed at an arbitrary position of the second resonator 2003.
  • the transmission target signal input to the first input / output terminal 2001 is output to the second input / output terminal 2004 and the transmission target signal input to the second input / output terminal 2004.
  • the signal is output to the first input / output terminal 2001.
  • the metal wiring used for the first input / output terminal 2001 and the second input / output terminal 2004 may be made of, for example, copper or other metal such as gold.
  • the electromagnetic resonance coupler 20 can perform low-loss insulation transmission and can greatly increase the distance between the resonators. Further, as described above, the length of the resonator (the length of the transmission line) depends on the frequency of the signal to be transmitted, and the higher the frequency of the signal, the smaller the resonator.
  • the electromagnetic resonance coupler 20 may have a rectangular outline, for example.
  • the electromagnetic resonance coupler 20 may be anything as long as it can transmit a signal in a non-contact manner using electromagnetic resonance coupling.
  • the first electromagnetic resonance coupler 20a, the second electromagnetic resonance coupler 20b, and the third electromagnetic resonance coupler 20c may not be separate elements.
  • a single insulating element may include the first electromagnetic resonance coupler 20a and the second electromagnetic resonance coupler 20b as functions. In other words, it is sufficient that a single insulating element can transmit the first modulated signal and the second modulated signal separately.
  • the first rectifier circuit 40a generates the first signal by rectifying the first modulated signal that is insulated and transmitted by the first electromagnetic resonance coupler 20a.
  • the first rectifier circuit 40a includes, for example, a diode 41a, an inductor 42a, and a capacitor 43a.
  • the first signal is, for example, a signal having a waveform like the waveform 508 in FIG.
  • the first signal is output from the first rectifier circuit 40 a and input to, for example, the gate terminal of the transistor 61.
  • the second rectifier circuit 40b generates a second signal by rectifying the second modulated signal insulated and transmitted by the second electromagnetic resonance coupler 20b.
  • the second rectifier circuit 40b includes, for example, a diode 41b, an inductor 42b, and a capacitor 43b.
  • the second signal is, for example, a signal having a waveform like the waveform 509 in FIG.
  • the second signal is output from the second rectifier circuit 40 b and input to, for example, the gate terminal of the transistor 62.
  • the first signal includes, for example, a first off voltage and a first on voltage different from the first off voltage. When the transistor 61 is an N-type transistor, the first on voltage is higher than the first off voltage.
  • the first on-voltage is smaller than the first off-voltage.
  • the first off voltage of the first signal corresponds to, for example, the first amplitude of the first modulated signal
  • the first on voltage of the first signal is, for example, the first signal Corresponds to the second amplitude of the modulated signal.
  • the first off voltage of the first signal corresponds to, for example, the first low level voltage of the first input signal
  • the first on voltage of the first signal is, for example, the first high level of the first input signal. Corresponds to voltage.
  • the first off-voltage of the first signal corresponds to, for example, the second amplitude of the first modulated signal
  • the first on-voltage of the first signal is, for example, This corresponds to the first amplitude of one modulated signal.
  • the first off voltage of the first signal corresponds to, for example, the first high level voltage of the first input signal
  • the first on voltage of the first signal is, for example, the first low level of the first input signal.
  • the second signal includes, for example, a second off voltage and a second on voltage different from the second off voltage.
  • the transistor 62 is an N-type transistor, the second on voltage is higher than the second off voltage.
  • the second on-voltage is smaller than the second off-voltage.
  • the second off-voltage of the second signal corresponds to, for example, the third amplitude of the second modulated signal
  • the second on-voltage of the second signal is, for example, the second Corresponds to the fourth amplitude of the modulated signal.
  • the second off voltage of the second signal corresponds to, for example, the second low level voltage of the second input signal
  • the second on voltage of the second signal is, for example, the second high level of the second input signal. Corresponds to voltage.
  • the second off-voltage of the second signal corresponds to, for example, the fourth amplitude of the second modulated signal
  • the second on-voltage of the second signal is, for example, the first This corresponds to the third amplitude of the second modulated signal.
  • the second off voltage of the second signal corresponds to, for example, the second high level voltage of the second input signal
  • the second on voltage of the second signal is, for example, the second low level of the second input signal.
  • the second signal may indicate the second off-voltage.
  • the first signal may indicate the first off-voltage.
  • the first signal and the second signal may have a complementary relationship (complementary) or other relationship.
  • the first off voltage and the second off voltage, and / or the first on voltage and the second on voltage may be the same value.
  • the transistor 61 and the transistor 62 are normally-on and N-type will be described unless otherwise specified. Specifically, for example, as illustrated in FIG. 2, an example in which the first on-voltage and the second on-voltage are 0, and the first off-voltage and the second off-voltage have negative values will be described.
  • the third rectifier circuit 40c generates a third signal by rectifying the second high frequency signal that is insulated and transmitted by the third electromagnetic resonance coupler 20c.
  • the third signal is a signal having a waveform like the waveform 507 in FIG.
  • the third rectifier circuit 40c charges the capacitor 50 with the generated third signal.
  • the third signal has a DC voltage component.
  • the third signal may be a constant voltage value.
  • the third signal may not be composed of a plurality of voltage values. That is, the third signal may not have a signal component.
  • the third signal only needs to have at least electric power for charging the capacitor.
  • a voltage for charging the capacitor may be referred to as a charging voltage.
  • the third signal may be composed of only the charging voltage as shown in FIG.
  • the charging voltage may be greater than the first on-voltage of the first signal and the second on-voltage of the second signal. In this case, the amount of charge charged in the capacitor increases.
  • the third signal may indicate a charging voltage during a period in which the second signal indicates the second on-voltage, and as shown in FIG. 2, the third signal is also charged during a period in which the first signal indicates the first on-voltage. A working voltage may be indicated.
  • the rectifier circuit 40 can be used as a first rectifier circuit 40a, a second rectifier circuit 40b, and a third rectifier circuit 40c.
  • a specific example of the third rectifier circuit 40 c will be described as an example of the rectifier circuit 40.
  • the specific examples described below can be similarly applied to the first rectifier circuit 40a and the second rectifier circuit 40b.
  • the third rectifier circuit 40c includes a diode 41c, an inductor 42c, and a capacitor 43c.
  • the third rectifier circuit 40c has a configuration similar to a so-called rectenna (rectifying antenna) circuit.
  • one end of the inductor 42c is connected to one end of the diode 41c
  • the other end of the inductor 42c is connected to one end of the capacitor 43c
  • the other end of the diode 41c and the other end of the capacitor 43c are first. It is connected to the output reference terminal of the third rectifier circuit 40c.
  • a connection point between one end of the inductor 42c and one end of the diode 41c functions as an input terminal of the third rectifier circuit 40c
  • a connection point between the other end of the inductor 42c and one end of the capacitor 43c is the third rectifier circuit 40c. Functions as an output terminal.
  • the cathode of a diode 41c is connected to the input terminal of the third rectifier circuit 40c.
  • the third rectifier circuit 40c rectifies the positive voltage component of the second high frequency.
  • the anode of the diode 41a is connected to the input terminal of the first rectifier circuit 40a, and the anode of the diode 41b is connected to the input terminal of the second rectifier circuit 40b.
  • the first rectifier circuit 40a and the second rectifier circuit 40b rectify the negative voltage component of the modulated signal.
  • the voltage component rectified by each rectifier circuit is positive or negative is not particularly limited.
  • Their polarities can be appropriately set according to the characteristics of the output circuit 60. Their polarities can be appropriately set depending on, for example, whether the transistor 61 and the transistor 62 constituting the output circuit 60 are normally off type or normally on type, and whether the N type is P type.
  • the output terminal of the third rectifier circuit 40c is adjusted by the inductor 42c and the capacitor 43c so as to be a short point of the high frequency. Therefore, the high frequency input from the input terminal of the third rectifier circuit 40c is reflected near the output terminal of the third rectifier circuit 40c. Therefore, the amplitude (voltage value) of the high frequency at the input terminal of the third rectifier circuit 40c is about twice the amplitude (voltage value) of the original high frequency input from the third electromagnetic resonance coupler 20c. With such a configuration, it is possible to rectify a high frequency with high efficiency by one diode 41c. Note that the third rectifier circuit 40c can perform highly efficient rectification if it acts as a low-pass filter having a predetermined frequency even if its output terminal is not exactly a short-circuit point of a high frequency.
  • the third rectifier circuit 40c has, for example, rectification characteristics in the microwave band.
  • a Schottky barrier diode is used as the diode 41c.
  • the diode 41c is a Schottky barrier diode using GaN (gallium nitride), high frequency characteristics, low Vf, and low on-resistance can be realized.
  • the diode 41c may be Si or another device.
  • the frequency of the high frequency was 2.4 GHz.
  • the diode 41c was a GaN Schottky barrier diode having an anode width of 100 ⁇ m.
  • the inductance of the inductor 42c was 5 nH, and the capacitance of the capacitor 43c was 10 pF.
  • the half bridge circuit 60 includes a transistor 61 and a transistor 62.
  • the transistor 61 supplies the charge charged in the capacitor 50 to the gate terminal of the semiconductor switching element 1 according to the first signal.
  • the transistor 62 extracts the charge at the gate terminal of the semiconductor switching element 1 according to the second signal.
  • the transistor 61 supplies the charge charged in the capacitor 50 to the gate terminal of the semiconductor switching element 1 according to the first signal.
  • the drain terminal of the transistor 61 is connected to one end of the capacitor 50, and the source terminal of the transistor 61 is connected to the output terminal 71, the drain terminal of the transistor 62, and the output reference terminal of the first rectifier circuit 40a.
  • the gate terminal of the transistor 61 is connected to the output terminal of the first rectifier circuit 40a.
  • the transistor 61 conducts between the drain terminal and the source terminal, thereby connecting the one end of the capacitor 50 and the output terminal 71. Is made conductive.
  • the transistor 61 insulates between the drain terminal and the source terminal, thereby connecting the one end of the capacitor 50 and the output terminal 71. Insulate.
  • the transistor 62 extracts the charge at the gate terminal of the semiconductor switching element 1 according to the second signal.
  • the drain terminal of the transistor 62 is connected to the output terminal 71 and the source terminal of the transistor 61.
  • the source terminal of the transistor 62 is connected to the output reference terminal 72, the other end of the capacitor 50, and the output reference terminal of the second rectifier circuit 40b. Connected.
  • the gate terminal of the transistor 62 is connected to the output terminal of the second rectifier circuit 40b.
  • the transistor 62 conducts between the drain terminal and the source terminal, thereby connecting the output terminal 71 and the output reference terminal 72.
  • Conduct For example, when the second off voltage of the second signal is input to the gate terminal, the transistor 62 insulates between the drain terminal and the source terminal, so that the output terminal 71 and the output reference terminal 72 are separated. Insulate.
  • FIG. 6 is a diagram for explaining an operation example of the half-bridge circuit 60.
  • FIG. 7 is a diagram showing the relationship between the gate-source voltage of the transistor 61 and the transistor 62 and the charge charged in the capacitor 50.
  • the gate-source voltage is a voltage at the gate terminal when the source terminal of each transistor is used as a reference. 7 also shows the output of the high-frequency oscillation circuit 10 to the third electromagnetic resonance coupler 20c, that is, the amplitude of the second high-frequency.
  • the half-bridge circuit 60 includes a state in which the transistor 61 is turned on and the transistor 62 is turned off according to the first signal and the second signal.
  • the state in which 61 is off and the transistor 62 is on is repeated alternately.
  • the half-bridge circuit 60 switches the semiconductor switching element 1. That is, the half bridge circuit 60 supplies the charge (that is, driving power) charged in the capacitor 50 to the semiconductor switching element 1 according to the input signal.
  • FIG. 6A shows a case where the transistor 61 is off and the transistor 62 is on. That is, FIG. 6A is a diagram illustrating a case where an off voltage is applied between the gate and the source of the transistor 61 and an on voltage is applied between the gate and the source of the transistor 62.
  • FIG. 6B shows a case where the transistor 61 is on and the transistor 62 is off. That is, FIG. 6B is a diagram illustrating a case where an on-voltage is applied between the gate and source of the transistor 61 and an off-voltage is applied between the gate and source of the transistor 62.
  • the gate drive circuit 1000 can supply a large current to the semiconductor switching element 1 instantaneously.
  • FIG. 8 is a diagram showing a simulation result of the output waveform output from the output terminal 71. As shown in FIG. In other words, this is an example of the waveform of the drive signal output from the gate drive circuit 1000 to the semiconductor switching element 1.
  • the simulation conditions were as follows.
  • the transistors 61 and 62 were GaN HFETs (Hetero Field Effect Transistors) having a gate width of 4.8 mm and a gate length of 0.7 ⁇ m.
  • the capacitor 50 was a capacitor having a capacity of 200 nF.
  • the input signal was a 2 MHz rectangular wave.
  • a capacitive element having a capacity of 1000 pF and a resistive element having a resistance of 1 k ⁇ were connected in parallel.
  • the voltage of the output signal (that is, the voltage input to the gate terminal of the semiconductor switching element 1) was 0 to 10V.
  • the peak value of the current supplied to the gate terminal of the semiconductor switching element 1 by the output signal was 0.8A.
  • a conventional gate driving circuit using a microwave can only supply a current of 0.1 A or less to the gate terminal of the semiconductor switching element 1. That is, this simulation result shows that the gate drive circuit 1000 can output a current that is eight times or more that of the conventional circuit.
  • FIG. 9 is a diagram showing an actual measurement result of the output waveform output from the output terminal 71 when the gate drive circuit 1000 is actually driven.
  • the semiconductor switching element 1 is a GaN power transistor.
  • the gate drive circuit 1000 can output a large gate current was also obtained for the actual measurement result.
  • the gate drive circuit may include an amplifier circuit.
  • FIG. 10 is a circuit diagram showing a specific configuration example of a gate drive circuit to which an amplifier circuit is added.
  • the gate drive circuit 1001 is obtained by adding an amplifier circuit 70 to the gate drive circuit 1000.
  • the amplification circuit 70 amplifies the high frequency generated by the high frequency oscillation circuit 10 and outputs the amplified high frequency to the third electromagnetic resonance coupler 20c.
  • the third electromagnetic resonance coupler 20c insulates and transmits the high frequency output from the amplifier circuit 70.
  • the amplifier circuit 70 is, for example, a high frequency power amplifier.
  • the capacitor 50 can be charged with a larger amount of charge. According to the amplifier circuit 70, the capacitor 50 can be charged at a higher speed. That is, the gate drive circuit 1001 can supply a large current to the semiconductor switching element 1 instantaneously, and the high-speed operation of the semiconductor switching element 1 is realized.
  • the maximum value of the amplitude of the second high frequency may be larger than the maximum value of the amplitude of the first modulated signal and the second modulated signal. .
  • the amplitude of the second high frequency may be larger than the second amplitude of the first modulated signal and the fourth amplitude of the second modulated signal.
  • the amplifier circuit 70 can be regarded as a part of the high-frequency generator. That is, in the example shown in FIG. 10, the high frequency generator includes the high frequency oscillation circuit 10 and the amplification circuit 70. As described above, the gate drive circuit 1001 may not include the high-frequency oscillation circuit 10.
  • the gate drive circuit 1000 may be realized as an integrated circuit.
  • FIG. 11 is a diagram showing a specific configuration example of the gate drive circuit 1000 realized as an integrated circuit.
  • the gate drive circuit 1000 may be integrated as a semiconductor chip 201.
  • the semiconductor chip 201 may be a group III-V semiconductor substrate in which a GaN semiconductor or the like is provided on a Si substrate or a sapphire substrate.
  • the gate drive circuit 1000 can charge the capacitor 50 with a charge and supply a large current to the semiconductor switching element 1 by switching the switching element.
  • the gate drive circuit 1000 according to the first embodiment includes three electromagnetic resonance couplers.
  • the gate drive circuit according to the second embodiment can supply a large current to the semiconductor switching element with a more simplified configuration by reducing the number of electromagnetic resonance couplers.
  • the gate drive circuit according to the second embodiment will be described with reference to the drawings.
  • differences from the first embodiment will be mainly described, and description of components that are substantially the same as those in the first embodiment may be omitted.
  • FIG. 12 is a system block diagram showing an example of the gate drive circuit according to the second embodiment.
  • FIG. 13 is a circuit diagram showing a specific configuration example of the gate drive circuit shown in FIG.
  • the gate drive circuit 1002 includes a DC power supply 100 and a signal generator 3.
  • the gate drive circuit 1002 includes a high-frequency oscillation circuit 10, a modulation circuit 30, a first electromagnetic resonance coupler 20a, and a second electromagnetic resonance coupler 20b.
  • the gate drive circuit 1002 includes a first rectifier circuit 40a, a second rectifier circuit 40b, a third rectifier circuit 40c, a capacitor 50, a half bridge circuit 60, an output terminal 71, and an output reference terminal. 72.
  • the half bridge circuit 60 includes a first switching element 61 and a second switching element 62.
  • the first switching element 61 is the transistor 61
  • the second switching element 62 is the transistor 62 will be described.
  • the signal generator 3 generates an input signal and outputs it to the modulation circuit 30.
  • the input signal corresponds to a control signal, and a drive signal for driving the semiconductor switching element 1 is generated based on the control signal.
  • the signal generator 3 is composed of a logic IC, for example.
  • the input signal is a binary signal composed of a high level and a low level, for example, as in a waveform 601 and a waveform 602 shown in FIG.
  • the high-frequency oscillation circuit 10 generates a high frequency and outputs the generated high frequency to the modulation circuit 30.
  • the high frequency may be 2.4 GHz or 5.8 GHz, or may be other values.
  • the high frequency is, for example, a waveform like a waveform 603 shown in FIG.
  • the high-frequency oscillation circuit 10 may be, for example, a Colpitts oscillator, a Hartley oscillator, or other oscillators that generate microwaves.
  • the high-frequency oscillation circuit 10 may include a frequency adjustment mechanism in the case where the high-frequency frequency fluctuates.
  • the modulation circuit 30 generates a first modulated signal and a second modulated signal.
  • the first modulated signal has a waveform such as a waveform 605 shown in FIG.
  • the second modulated signal has a waveform such as a waveform 604 shown in FIG.
  • the modulation circuit 30 may be, for example, a differential mixer circuit or a switch circuit.
  • the second modulated signal includes the second high frequency.
  • the second high frequency is, for example, a portion having an amplitude for generating a charging voltage in the second modulated signal.
  • the second high frequency has a frequency equivalent to the first high frequency.
  • the modulation circuit 30 outputs the first modulated signal to the first electromagnetic resonance coupler 20a, and outputs the second modulated signal to the second electromagnetic resonance coupler 20b.
  • the description of the specific configurations of the first electromagnetic resonance coupler 20a and the second electromagnetic resonance coupler 20b is omitted.
  • the insulated transmission unit includes a first electromagnetic resonance coupler 20a and a second electromagnetic resonance coupler 20b.
  • the second modulated signal is further transmitted after being insulated and transmitted by the second electromagnetic resonance coupler 20b.
  • one of the second modulated signals insulated and transmitted by the second electromagnetic resonance coupler 20b is rectified by the third rectifier circuit 40c.
  • the third rectifier circuit 40c generates the third signal by rectifying the second modulated signal insulated and transmitted by the second electromagnetic resonance coupler 20b.
  • the capacitor 50 is charged by the generated third signal.
  • the third signal has a waveform such as a waveform 606 in FIG.
  • the third signal includes a third on voltage and a third off voltage, and the third on voltage corresponds to the charging voltage. As shown in FIG.
  • the third on-voltage of the third signal is equal to the second modulated signal.
  • the third off-voltage of the third signal corresponds to the third amplitude of the second modulated signal.
  • the period of the fourth amplitude of the second modulated signal corresponds to the second high frequency, and the second high frequency is rectified to become the third on-voltage, that is, the charging voltage.
  • the third signal may include, for example, other voltage that can be a charging voltage in addition to the third on-voltage.
  • the second high frequency has signal components based on a plurality of different amplitudes.
  • the other of the second modulated signals insulated and transmitted by the second electromagnetic resonance coupler 20b is rectified by the second rectifier circuit 40b.
  • the second rectifier circuit 40b generates a second signal by rectifying the second modulated signal insulatedly transmitted by the second electromagnetic resonance coupler 20b.
  • the second signal has a waveform such as a waveform 608 shown in FIG.
  • the second signal is input to the transistor 62 constituting the half bridge circuit 60 and drives the transistor 62. That is, in the second embodiment, the second modulated signal is output from the second electromagnetic resonance coupler 20b and input to the second rectifier circuit 40b and the third rectifier circuit 40c. Therefore, the second signal for operating the output circuit 60 and the third signal for charging the capacitor 50 are both generated based on the second modulated signal.
  • the first modulated signal is insulated and transmitted by the first electromagnetic resonance coupler 20a and input to the first rectifier circuit 40a.
  • the first rectifier circuit 40a may have a structure that is generally equal to the second rectifier circuit 40b.
  • the first rectifier circuit 40a generates the first signal by rectifying the first modulated signal.
  • the first signal has a waveform such as a waveform 607 shown in FIG.
  • the first signal is input to the transistor 61 constituting the half bridge circuit 60 and drives the transistor 61.
  • the half-bridge circuit 60 is configured such that the transistor 61 is on and the transistor 62 is off and the transistor 61 is off according to the first signal and the second signal. The state in which the transistor 62 is on is repeated alternately. Thereby, the half bridge circuit 60 supplies the charge charged in the capacitor 50 to the semiconductor switching element 1.
  • the gate drive circuit 1002 can reduce the number of electromagnetic resonance couplers having a large occupied area in the gate drive circuit 1002. Therefore, the gate driving circuit 1002 can greatly reduce the circuit area and the circuit configuration is simplified. For this reason, in the gate driving circuit 1002, mounting of circuit components is simplified.
  • the transistor 61 is on and the transistor 62 is off, or the transistor 61 is off and the transistor 62 is off. Regardless of the period during which the signal is on, the high frequency oscillation circuit 10 steadily outputs the second high frequency to the third electromagnetic resonance coupler 20c. However, the capacitor 50 is not charged in a period in which the transistor 62 is off, that is, in a period in which the charge charged in the capacitor 50 is output from the output terminal 71. Therefore, during this period, the high frequency oscillation circuit 10 may not output the second high frequency that is the basis of the charging voltage of the capacitor 50 to the third electromagnetic resonance coupler 20c.
  • the capacitor 50 is charged with a third signal based on the second modulated signal. For this reason, in the gate drive circuit 1002, the capacitor 50 is not charged in a period in which the transistor 62 is off, that is, in a period in which the charge charged in the capacitor 50 is output from the output terminal 71. Therefore, the gate drive circuit 1002 according to Embodiment 2 can be charged efficiently. That is, the third signal is generated based on the second modulated signal, like the second signal. Therefore, for example, the period during which the transistor 62 is turned on according to the second on-voltage of the second signal can be synchronized with the period during which the capacitor 50 is charged according to the third on-voltage of the third signal.
  • the period during which the transistor 62 is turned off according to the second off voltage of the second signal can be synchronized with the period during which the capacitor 50 is discharged according to the third off voltage of the third signal.
  • the charging voltage is not supplied to the capacitor 50, and during the period when the charge charged in the capacitor 50 is not output from the output terminal 71.
  • 50 can be supplied with a charging voltage.
  • the third rectifier circuit 40c outputs a charging voltage when the output circuit 60 does not supply charges to the gate terminal of the semiconductor switching element 1, and the output circuit 60 supplies charges to the gate terminal of the semiconductor switching element 1. It can be controlled not to output the charging voltage when supplying to the battery.
  • the gate drive circuit may include an amplifier circuit.
  • FIG. 14 is a circuit diagram showing a specific configuration example of a gate drive circuit to which an amplifier circuit is added.
  • the gate drive circuit 1003 is obtained by adding an amplifier circuit 70 to the gate drive circuit 1002.
  • the amplification circuit 70 amplifies the second modulated signal and outputs it to the second electromagnetic resonance coupler 20b. Then, the second electromagnetic resonance coupler 20b insulates and transmits the second modulated signal output from the amplifier circuit 70.
  • the amplifier circuit 70 is, for example, a high frequency power amplifier.
  • the amplifier circuit 70 By adding the amplifier circuit 70 in this manner, it is possible to charge the capacitor 50 with a larger amount of charge. According to the amplifier circuit 70, the capacitor 50 can be charged at a higher speed.
  • the gate drive circuit 1003 can supply a large current to the semiconductor switching element 1, and high-speed operation of the semiconductor switching element 1 is realized.
  • the maximum value of the amplitude of the second modulated signal may be larger than the maximum value of the amplitude of the first modulated signal.
  • the fourth amplitude of the second modulated signal may be larger than the second amplitude of the first modulated signal.
  • the output circuit is a half-bridge circuit.
  • the output circuit is an H-bridge circuit (full-bridge circuit).
  • FIG. 15 is a circuit diagram showing a specific configuration example of the gate drive circuit 1006 according to the third embodiment.
  • the gate drive circuit 1006 is different from the gate drive circuit 1000 shown in FIG. 2 in that the output circuit 60a is an H bridge circuit.
  • FIG. 16 is a circuit diagram showing a specific configuration example of the gate drive circuit 1007 according to the third embodiment.
  • the gate drive circuit 1007 is different from the gate drive circuit 1002 shown in FIG. 13 in that the output circuit 60a is an H bridge circuit.
  • the configuration other than the H bridge circuit is the same as that of the first and second embodiments, and thus a part of the description is omitted.
  • the semiconductor switching element 1 is an IGBT or a power MOSFET
  • the power supplied from the capacitor 50 to the semiconductor switching element 1 is hardly consumed as a gate current. That is, when the semiconductor switching element 1 is an IGBT or a power MOSFET, the gate capacitance of the semiconductor switching element 1 repeats charge and discharge.
  • the charge charged in the gate capacitance when the capacitor 50 is discharged (the state shown in FIG. 6B) is charged when the capacitor 50 is subsequently charged (see FIG. 6). 6 (a)), the load 2 is discharged to the ground.
  • the gate drive circuits 1006 and 1007 include the H bridge circuit 60a, the charge charged in the gate capacitance is charged in the capacitor 50 again.
  • the 15 and 16 includes a first switching element 61, a second switching element 62, a third switching element 63, and a fourth switching element 64.
  • the first switching element 61, the second switching element 62, the third switching element 63, and the fourth switching element 64 are a transistor 61, a transistor 62, a transistor 63, and a transistor 64, respectively. It may be. This case will be described below.
  • the transistor 62 extracts the charge at the gate terminal of the semiconductor switching element 1 according to the second signal.
  • the drain terminal of the transistor 62 is connected to the output terminal 71 and the source terminal of the transistor 61.
  • the source terminal of the transistor 62 is the source terminal of the transistor 64, the other end of the capacitor 50, the output reference terminal of the first rectifier circuit 40a, and It is connected to the output reference terminal of the second rectifier circuit 40b.
  • the gate terminal of the transistor 62 is connected to the output terminal of the first rectifier circuit 40a.
  • the transistor 63 operates in response to the second signal, and in conjunction with the transistor 62, the charge is extracted from the gate terminal of the semiconductor switching element 1, and the extracted charge is charged in the capacitor 50.
  • the drain terminal of the transistor 63 is connected to one end of the capacitor 50 and the drain terminal of the transistor 61, and the source terminal of the transistor 63 is connected to the output reference terminal 72 and the drain terminal of the transistor 64.
  • the gate terminal of the transistor 63 is connected to the output terminal of the first rectifier circuit 40 a and the gate terminal of the transistor 62.
  • the transistor 61 supplies the charge charged in the capacitor 50 to the gate terminal of the semiconductor switching element 1 according to the first signal.
  • the drain terminal of the transistor 61 is connected to one end of the capacitor 50 and the drain terminal of the transistor 63, and the source terminal of the transistor 61 is connected to the output terminal 71 and the drain terminal of the transistor 62.
  • the gate terminal of the transistor 61 is connected to the output terminal of the second rectifier circuit 40 b and the gate terminal of the transistor 64.
  • the transistor 64 operates in response to the first signal and supplies the charge charged in the capacitor 50 to the gate terminal of the semiconductor switching element 1 in conjunction with the transistor 61.
  • the drain terminal of the transistor 64 is connected to the output terminal 71 and the source terminal of the transistor 63.
  • the source terminal of the transistor 64 is the source terminal of the transistor 62, the other end of the capacitor 50, the output reference terminal of the first rectifier circuit 40a, and It is connected to the output reference terminal of the second rectifier circuit 40b.
  • the gate terminal of the transistor 64 is connected to the output terminal of the second rectifier circuit 40 b and the gate terminal of the transistor 61.
  • the transistor 61 and the transistor 64 are simultaneously turned on or off, and the transistor 62 and the transistor 63 are simultaneously turned on or off.
  • the first ON voltage of the first signal is input to the gate terminal of the transistor 61 and the gate terminal of the transistor 64, whereby the transistor 61 and the transistor 64 are turned on.
  • a path including the capacitor 50, the transistor 61, the output terminal 71, the gate capacitance of the semiconductor switching element 1, the output reference terminal 72, and the transistor 64 is formed.
  • the second ON voltage of the second signal is input to the gate terminal of the transistor 62 and the gate terminal of the transistor 63, whereby the transistor 62 and the transistor 63 are turned on.
  • a path including the capacitor 50, the transistor 63, the output reference terminal 72, the gate capacitance of the semiconductor switching element 1, the output terminal 71, and the transistor 62 is formed.
  • the transistor 61 and the transistor 64 When the transistor 61 and the transistor 64 are on, the electric charge discharged from the capacitor 50 is charged to the gate capacitance of the semiconductor switching element 1. Note that at this time, the transistor 62 and the transistor 63 are off.
  • the transistor 62 and the transistor 63 when the transistor 62 and the transistor 63 are on, charges are drawn from the gate capacitance of the semiconductor switching element 1.
  • the transistor 50 and the gate capacitor are connected by turning on the transistor 62 and the transistor 63.
  • the charge rapidly moves from the gate capacitance to the capacitor 50. That is, the charge that has been charged in the gate capacitance is again collected by the capacitor 50 and charged into the capacitor 50.
  • the gate drive circuits 1006 and 1007 using the H bridge circuit 60a can continue to use the power once charged in the capacitor 50. Therefore, the gate drive circuits 1006 and 1007 can supply a large current to the semiconductor switching element 1 without using wasted power. That is, the gate drive circuits 1006 and 1007 can further reduce power consumption.
  • the transistors 61 to 64 may be gallium nitride HFETs having a gate width of 4.8 mm and a gate length of 0.7 ⁇ m, for example.
  • the capacitor 50 may be a capacitor having a capacity of 200 nF.
  • the input signal may be a 2 MHz rectangular wave.
  • the second high frequency for supplying the charging voltage to the capacitor 50 and the first high frequency which is a carrier wave for sending the first signal and the second signal to the output circuit The frequencies may be the same or different.
  • the gate drive circuit of the fourth embodiment uses the fundamental wave component of the high frequency to supply the charging voltage to the capacitor 50 and controls the harmonic component to control the output circuit. use.
  • a gate drive circuit that improves the charging efficiency of the capacitor 50 and can be miniaturized is realized. That is, in the gate drive circuit according to the fourth embodiment, the high frequency fundamental wave component is the second high frequency, and the high frequency harmonic component is the first high frequency.
  • the gate drive circuit according to the fourth embodiment will be described with reference to the drawings.
  • FIG. 17 is a circuit diagram showing a specific configuration example of the gate drive circuit according to the fourth embodiment.
  • the gate drive circuit 1008 includes a high-frequency oscillation circuit 10, a frequency distribution filter 90, a modulation circuit 30, a first electromagnetic resonance coupler 20a, a second electromagnetic resonance coupler 20b, and a third electromagnetic field. And a resonance coupler 20c.
  • the gate drive circuit 1008 includes a first rectifier circuit 40a, a second rectifier circuit 40b, a third rectifier circuit 40c, a capacitor 50, a half bridge circuit 60, an output terminal 71, and an output reference terminal. 72.
  • the high frequency oscillation circuit 10 generates a high frequency.
  • the high-frequency oscillation circuit 10 may be, for example, a Colpitts oscillator, a Hartley oscillator, or other oscillators that generate microwaves.
  • the high frequency output from the high frequency oscillation circuit 10 is distorted including harmonics such as second harmonic (second harmonic), third harmonic (third harmonic), etc., unless it is a single sine wave having a desired frequency. It has a waveform.
  • the frequency distribution filter 90 separates the high frequency generated by the high frequency oscillation circuit 10 into a fundamental wave component and a harmonic component.
  • the frequency distribution filter 90 is configured using, for example, an inductor and a capacitor.
  • the frequency distribution filter 90 separates the input high frequency into a fundamental wave component and a double wave component.
  • the harmonic component is typically low power compared to the fundamental component. Therefore, when the frequency distribution filter 90 outputs the fundamental wave component as the second high frequency and outputs the harmonic component as the first high frequency, the amplitude of the second high frequency is, for example, larger than the amplitude of the first high frequency.
  • the harmonic component is a second harmonic component will be described.
  • the frequency distribution filter 90 can be regarded as a part of the high frequency generator. That is, in the example shown in FIG. 17, the high frequency generator includes the high frequency oscillation circuit 10 and the frequency distribution filter 90. As described above, the gate drive circuit 1008 may not include the high-frequency oscillation circuit 10.
  • the transistor 61 and the transistor 62 have a smaller gate width and smaller gate capacitance than the semiconductor switching element 1. For this reason, the electric charge necessary for turning on the transistor 61 and the transistor 62 is less than the electric charge necessary for turning on the semiconductor switching element 1. Therefore, the transistor 61 and the transistor 62 can be driven by using a second harmonic component whose power is smaller than that of the fundamental component.
  • the gate drive circuit 1008 uses the fundamental wave component for the second high frequency for charging the capacitor 50 and uses the second harmonic component for the first high frequency for supplying a small current to the transistors 61 and 62. .
  • the second harmonic component is power that has not been used in the gate drive circuits exemplified in the first to third embodiments. Because the electromagnetic resonance coupler transmits only a predetermined frequency band, the high frequency double wave component is filtered by the electromagnetic resonance coupler whose frequency band is set so as to transmit the fundamental wave component. This is because that.
  • the gate drive circuit 1008 improves the charging efficiency of the capacitor 50 by effectively utilizing power that is not normally used.
  • the frequency of the high frequency fundamental wave component may be, for example, 2.4 GHz. Therefore, the frequency of the second harmonic component is 4.8 GHz.
  • the high frequency is not limited to such a frequency.
  • harmonic components other than the second harmonic component such as a third harmonic component may be used as the harmonic component.
  • the fundamental wave component is, for example, a waveform like a waveform 701 in FIG.
  • the fundamental wave component separated by the frequency distribution filter 90 is insulated and transmitted by the third electromagnetic resonance coupler 20c.
  • the second high frequency that is insulated and transmitted by the third electromagnetic resonance coupler is a fundamental wave component separated by the frequency distribution filter 90.
  • the double wave component has a waveform such as a waveform 702 in FIG.
  • the harmonic component separated by the frequency distribution filter 90 is modulated by the modulation circuit 30 in accordance with the input signal.
  • the high frequency modulated by the modulation circuit 30 is a harmonic component separated by the frequency distribution filter 90. That is, the first modulated signal (waveform 705 in FIG. 17) is generated by modulating the harmonic component according to the first input signal (waveform 704 in FIG. 17).
  • the second modulated signal (waveform 706 in FIG. 17) is generated by modulating the harmonic component in accordance with the second input signal (waveform 703 in FIG. 17).
  • the first modulated signal generated by the modulation circuit 30 is insulated and transmitted by the first electromagnetic resonance coupler 20a
  • the second modulation signal generated by the modulation circuit 30 is the second electromagnetic field.
  • the fundamental wave component which is the second high frequency is insulated and transmitted by the third electromagnetic resonance coupler 20c. That is, in the fourth embodiment, the insulating transmission unit includes the first electromagnetic resonance coupler 20a, the second electromagnetic resonance coupler 20b, and the third electromagnetic resonance coupler 20c.
  • the line length of the resonator depends on the frequency of the signal to be transmitted, and the line length becomes shorter as the frequency of the signal to be transmitted becomes higher.
  • a third electromagnetic resonance coupler 20c for insulatingly transmitting the fundamental wave component a first electromagnetic resonance coupler 20a for insulatingly transmitting the first modulated signal generated from the harmonic component, and
  • the size of the resonator is greatly different from that of the second electromagnetic resonance coupler 20b that insulates and transmits the second modulated signal generated from the harmonic component.
  • an example of a specific resonator size will be described.
  • the electromagnetic resonance coupler 20 may be formed on a substrate having a relative dielectric constant of 10.
  • the line length of the resonator of the third electromagnetic resonance coupler that transmits the fundamental wave may be 16 mm.
  • the line lengths of the resonators of the first electromagnetic resonance coupler 20a and the second electromagnetic resonance coupler 20b that transmit harmonic components may be 8 mm.
  • the insulation distance between the resonators may be 0.3 mm.
  • the gate drive circuit 1008 uses the harmonic component, the first electromagnetic resonance coupler 20a and the second electromagnetic resonance coupler 20b can be reduced in size.
  • the sizes of the first electromagnetic resonance coupler 20a and the second electromagnetic resonance coupler 20b are further reduced. It becomes possible.
  • the third harmonic component has a smaller power than the second harmonic component, transistors that can be driven using the third harmonic component may be limited. In this case, for example, the size of the transistors 61 and 62 of the half bridge circuit 60 may be small so that the half bridge circuit 60 can be switched using a third harmonic component.
  • the first rectifier circuit 40a rectifies the first modulated signal (waveform 705 in FIG. 17) to generate a first signal (waveform 708 in FIG. 17), and the second rectifier circuit 40b A second signal (waveform 709 in FIG. 17) is generated by rectifying the second modulated signal (waveform 706 in FIG. 17). Switching of the half bridge circuit 60 is controlled by the first signal and the second signal.
  • the third rectifier circuit 40c generates a third signal (waveform 707 in FIG. 17) by rectifying the fundamental wave component (waveform 701 in FIG. 17). The third signal is used for charging the capacitor 50.
  • the circuit configuration of the first rectifier circuit 40a, the second rectifier circuit 40b, and the third rectifier circuit 40c may be the same as in the first embodiment. However, since the first rectifier circuit 40a, the second rectifier circuit 40b, and the third rectifier circuit 40c have different high-frequency frequencies to be rectified, the constants relating to the characteristics of the circuit components are different.
  • the inductance of the inductors 42a and 42b may be 6 nH, and the inductance of the inductor 42c may be 3 nH.
  • the capacitances of the capacitors 43a, 43b, and 43c may all be 10 pF.
  • the constants of the inductor and the capacitor may be other values as long as a short point can be created at each output terminal of the first rectifier circuit 40a, the second rectifier circuit 40b, and the third rectifier circuit 40c. .
  • FIG. 18 is a diagram showing a simulation result confirming that the gate drive circuit 1008 operates.
  • FIG. 18A is a diagram showing the waveform of the first signal input to the transistor 61 of the half-bridge circuit 60 in the gate drive circuit 1008.
  • the solid line is the voltage waveform
  • the broken line is the current waveform.
  • the second signal input to the transistor 62 of the half-bridge circuit 60 also exhibits a similar waveform, although the on / off timing is different.
  • the waveform shown in FIG. 18A is obtained when a capacitive element having a capacity of 1000 pF is connected as a load of the gate drive circuit 1008.
  • FIG. 18 shows that in the gate drive circuit 1008, the first signal and the second signal based on the harmonic component with weak power can control the switching of the half-bridge circuit 60.
  • FIG. 18B is a diagram showing the voltage across the capacitor 50 and the current flowing into the capacitor 50 when the capacitor 50 is charged by the third signal based on the fundamental wave component in the gate drive circuit 1008. .
  • a curve that increases so as to approach 7 V indicates a time change of voltage
  • a curve that rises in about 0.1 ⁇ sec and thereafter decreases so as to approach 0 mA indicates a time change of current. Show.
  • FIG. 18B shows that in the gate drive circuit 1008, a voltage of 7 V is applied to the capacitor 50 by the third signal based on the fundamental wave component, and the capacitor 50 can be charged with a charge of 7 nC.
  • the gate drive circuit may include an amplifier circuit.
  • FIG. 19 is a circuit diagram showing a specific configuration example of a gate drive circuit to which an amplifier circuit is added.
  • the gate drive circuit 1009 is obtained by adding an amplifier circuit 70a to the gate drive circuit 1008.
  • the amplification circuit 70 a amplifies the high frequency generated by the high frequency oscillation circuit 10 and outputs the amplified high frequency to the frequency distribution filter 90.
  • the amplifier circuit 70a may be an amplifier having nonlinearity, for example. Accordingly, the amplifier circuit 70a can amplify not only the fundamental wave component but also the harmonic component, so that the first signal and the second signal based on the harmonic component can control the switching of the half-bridge circuit 60.
  • the amplifier circuit 70a may be an amplifier having a large nonlinearity such as a class C amplifier.
  • the amplifier circuit 70 a can amplify not only the fundamental wave component for charging the capacitor 50 but also the harmonic component for controlling the switching of the half-bridge circuit 60.
  • the gate widths of the transistor 61 and the transistor 62 constituting the half-bridge circuit 60 can be increased. That is, the on-resistance of the transistor 61 and the transistor 62 can be reduced. Therefore, the gate drive circuit 1009 can supply a larger current to the semiconductor switching element 1 by amplifying the fundamental wave component by the amplifier circuit 70a. Further, when not only the fundamental wave component but also the harmonic component is amplified by the amplifier circuit 70a, the switching loss in the half bridge circuit 60 can be further reduced.
  • the amplifier circuit 70a can be regarded as a part of the high-frequency generator. That is, in the example shown in FIG. 19, the high frequency generator includes the high frequency oscillation circuit 10, the amplification circuit 70 a, and the frequency distribution filter 90. As described above, the gate drive circuit 1001 may not include the high-frequency oscillation circuit 10.
  • the gate drive circuit 1000 supplies a large current to the semiconductor switching element 1 by charging the capacitor 50 and switching the half bridge circuit 60.
  • the transistor 61 is on and the transistor 62 is off, or the transistor 61 is off. Regardless of the period during which the transistor 62 is on, the high frequency oscillation circuit 10 steadily outputs the second high frequency to the third electromagnetic resonance coupler 20c. However, the capacitor 50 is not charged in a period in which the transistor 62 is off, that is, in a period in which the charge charged in the capacitor 50 is output from the output terminal 71. Therefore, during this period, the high frequency oscillation circuit 10 may not output the second high frequency that is the basis of the charging voltage of the capacitor 50 to the third electromagnetic resonance coupler 20c.
  • the gate drive circuit according to the fifth embodiment operates the high-frequency oscillation circuit in synchronization with the input signal in order to save the circuit power.
  • the gate drive circuit according to the fifth embodiment will be described with reference to the drawings.
  • FIG. 20 is a system block diagram showing an example of the gate drive circuit according to the fifth embodiment.
  • FIG. 21 is a circuit diagram showing a specific configuration example of the gate drive circuit shown in FIG.
  • the gate drive circuit 1010 has the same configuration as the gate drive circuit 1000 according to the first embodiment, the description will focus on the differences.
  • the high-frequency oscillation circuit 10 further has a control terminal 73, and adjusts the amplitude of the second high-frequency generated for the third electromagnetic resonance coupler 20c in accordance with a signal input to the control terminal 73. 20 and FIG. 21, the input signal is input from the signal generator 3 to the control terminal 73. Then, the high frequency oscillation circuit 10 adjusts the amplitude of the second high frequency output to the third electromagnetic resonance coupler 20 c in accordance with the input signal input to the control terminal 73.
  • the capacitor 50 is not charged during the period when the semiconductor switching element 1 is turned on. Accordingly, the high-frequency oscillation circuit 10 adjusts the amplitude of the second high-frequency output to the third electromagnetic resonance coupler 20c during this period, for example, to 0V. In this case, the high frequency oscillation circuit 10 does not output the second high frequency to the third electromagnetic resonance coupler 20c.
  • the period in which the semiconductor switching element 1 is turned on corresponds to, for example, a period in which the first input signal indicates the first high level voltage.
  • the high frequency oscillation circuit 10 adjusts the amplitude of the second high frequency output to the third electromagnetic resonance coupler 20c to a predetermined value other than 0 V during this period. In this case, the high frequency oscillation circuit 10 outputs a second high frequency having a predetermined amplitude to the third electromagnetic resonance coupler 20c.
  • the period in which the semiconductor switching element 1 is turned on corresponds to, for example, a period in which the first input signal indicates the first low level voltage.
  • FIG. 22 is a diagram showing the relationship between the gate-source voltages of the transistors 61 and 62 and the charge charged in the capacitor 50 in the gate drive circuit 1010.
  • FIG. 22C shows the power output from the high frequency oscillation circuit 10 to the third electromagnetic resonance coupler 20c.
  • the high-frequency oscillation circuit 10 does not supply power to the third electromagnetic resonance coupler 20c during the period in which the transistor 61 is on and the transistor 62 is off. Therefore, the gate driving circuit 1010 saves power in the circuit. As shown in FIG. 22, the high-frequency oscillation circuit 10 outputs power to the third electromagnetic resonance coupler 20c when the transistor 62 is turned on, and when the transistor 62 is turned off, No power is output to the third electromagnetic resonance coupler 20c. Therefore, the high frequency oscillation circuit 10 may adjust the amplitude of the second high frequency in accordance with the second input signal that is the basis of the second signal that controls the on / off of the transistor 62.
  • the control terminal 73 is provided in the amplifier circuit 70.
  • the gate drive circuit can control the high-frequency oscillation circuit 10 as shown in FIG.
  • FIG. 23 is a diagram showing a circuit configuration example when the control terminal 73 is provided in the amplifier circuit of the gate drive circuit 1001 shown in FIG.
  • the amplification circuit 70 since the amplification circuit 70 is provided between the high-frequency oscillation circuit 10 and the third electromagnetic resonance coupler 20c, the amplification circuit 70 outputs the first high-frequency signal output from the high-frequency oscillation circuit 10 to the modulation circuit 30. Will not be affected. Therefore, the second high frequency for supplying power to the capacitor 50 can be turned on and off without affecting the first high frequency for carrying the signal for controlling the half bridge circuit 60.
  • FIG. 24 is a diagram showing a circuit configuration example when the control terminal 73 is provided in the amplifier circuit of the gate drive circuit 1003 shown in FIG.
  • the gate drive circuit 1012 shown in FIG. 23 and the gate drive circuit 1011 shown in FIG. 24 can also suppress unnecessary power.
  • the first modulated signal that is the basis of the first signal and the second modulated signal that is the basis of the second signal are insulated and transmitted.
  • at least a first electromagnetic resonance coupler and a second electromagnetic resonance coupler are provided.
  • the number of electromagnetic resonance couplers that insulate and transmit the modulated signal can be reduced.
  • the gate drive circuit generates a modulated signal that modulates the first high frequency according to the input signal, an electromagnetic resonance coupler that insulates and transmits the modulated signal, and another that isolates and transmits the second high frequency.
  • An electromagnetic resonance coupler a rectifier circuit that generates a signal by rectifying the modulated signal, another rectifier circuit that generates a charging voltage by rectifying the second high frequency, and a charging voltage
  • an output circuit that selects whether or not to supply the charge charged in the capacitor to the gate terminal of the semiconductor switching element in accordance with a signal.
  • Such a circuit is realized, for example, by adopting a configuration without the second electromagnetic resonance coupler 20b with respect to the gate drive circuit 1000 shown in FIG.
  • the first modulated signal is insulated and transmitted by the first electromagnetic resonance coupler 20a, then further distributed, and input to the first rectifier circuit 40a and the second rectifier circuit 40b.
  • the first rectifier circuit 40a rectifies the positive voltage component of the first modulated signal
  • the second rectifier circuit 40b rectifies the negative voltage component of the first modulated signal.
  • the first rectifier circuit 40a that rectifies the positive voltage component may be, for example, one in which a diode 41a is connected in the opposite direction to the first rectifier circuit 40a shown in FIG.
  • the first signal generated by the first rectifier circuit 40a has a positive voltage component
  • the second signal generated by the second rectifier circuit 40b has a negative voltage component.
  • the first signal is input to, for example, a normally-off transistor 61
  • the second signal is input to, for example, a normally-on transistor 62.
  • the transistor 61 is turned on and the transistor 62 is turned off.
  • the transistor 61 is turned off and the transistor 62 is turned on.
  • the half bridge circuit 60 fulfills the same function as the half bridge circuit 60 shown in FIG. Even with such a gate drive circuit, the capacitor 50 can be charged, and a large current can be supplied to the semiconductor switching element 1 by switching the switching element.
  • the gate drive circuit generates a modulated signal obtained by modulating the first high frequency according to the input signal, an electromagnetic resonance coupler that insulates and transmits the modulated signal, and rectifies the modulated signal.
  • a rectifier circuit that generates a signal
  • another rectifier circuit that generates a charging voltage by rectifying the second high frequency included in the modulated signal
  • a capacitor that is charged according to the charging voltage
  • a signal according to the signal And an output circuit that selects whether or not the charge charged in the capacitor is supplied to the gate terminal of the semiconductor switching element.
  • Such a circuit is realized, for example, by adopting a configuration that does not include the second electromagnetic resonance coupler 20b and the second rectifier circuit 40b with respect to the gate drive circuit 1000 shown in FIG. .
  • the first modulated signal is insulated and transmitted by the first electromagnetic resonance coupler 20a, then distributed and input to the first rectifier circuit 40a and the third rectifier circuit 40c.
  • the transistor 61 and the transistor 62 of the output circuit 60 may be configured to be complementarily turned on / off according to one input signal.
  • the transistor 61 may be a normally-off and P-type transistor
  • the transistor 62 may be a normally-on and N-type transistor 62.
  • the capacitor 50 can be charged, and a large current can be supplied to the semiconductor switching element 1 by switching the switching element. This modification can be combined with the other gate driving circuits described in the first to fifth embodiments as appropriate.
  • the gate drive circuits according to the first to fifth embodiments can supply a large current instantaneously to the semiconductor switching element.
  • a semiconductor switching element for example, IGBT or SiC FET
  • circuit configurations shown in the block diagrams and the circuit diagrams are examples, and the present disclosure is not limited to the circuit configurations. That is, similar to the circuit configuration described above, a circuit that can realize the characteristic function of the present disclosure is also included in the present disclosure.
  • the present disclosure also includes an element such as a switching element (transistor), a resistor element, or a capacitor element connected in series or in parallel to a certain element within a range in which the same function as the above circuit configuration can be realized. It is.
  • “connected” in the above embodiment is not limited to the case where two terminals (nodes) are directly connected.
  • “Connected” in the above embodiment includes a case where the two terminals (nodes) are connected via an element as long as a similar function can be realized.
  • expressions related to input / output of a signal include not only the case where the signal is input / output directly but also the case where the signal is input / output indirectly. For example, expressions such as “a signal is output from A to B”, “a signal is input from A to B”, “a signal is output from A and input to B”, and other expressions between A and B The structure containing the element or circuit of this is also included. These expressions also include those that are input to B after the signal output from A has changed through other elements or circuits.
  • the input signal that is the basis of the modulated signal has information on the difference in voltage value.
  • the input signal may have information as a difference in duty ratio of the pulse wave, for example.
  • the input signal may be a PWM (Pulse Width Modulation) signal.
  • the PWM signal is a signal obtained by converting the magnitude of a voltage amplitude of a predetermined waveform (for example, a sine wave) as a basis of an input signal into a magnitude of a pulse width.
  • the PWM signal has a constant voltage amplitude and a different duty ratio. Note that a known technique can be applied to the PMW operation, such as control of a power source.
  • the modulation circuit is a differential mixer or a switch circuit.
  • the modulation circuit is not limited to these.
  • the modulation circuit may have another configuration as long as it can synthesize a high frequency and an input signal, or can modulate a high frequency with the input signal.
  • the gate drive circuit is an insulated gate drive circuit that drives a semiconductor switching element, and the first modulated signal modulated in high frequency according to the input signal and a signal different from the input signal.
  • a modulation circuit for generating a second modulated signal modulated by high frequency, a first electromagnetic resonance coupler for insulatingly transmitting the first modulated signal, and an insulating transmission of the second modulated signal A first electromagnetic resonance coupler, a first rectifier circuit for generating a first signal obtained by rectifying the first modulated signal insulated and transmitted by the first electromagnetic resonance coupler, and the first A second rectifier circuit that generates a second signal obtained by rectifying the second modulated signal that is insulated and transmitted by the second electromagnetic resonance coupler, a capacitor, and an electromagnetic resonance coupler included in the gate drive circuit.
  • Isolated high frequency transmission A third rectifier circuit that charges the capacitor with the generated third signal, and the charge charged in the capacitor according to the first signal and the second signal, And a drive circuit including at least one switching element to be supplied to the gate terminal of the
  • the capacitor can be charged without providing a separate insulated power supply, and a large current can be supplied to the semiconductor switching element by the drive circuit.
  • the gate drive circuit further includes a third electromagnetic resonance coupler, the electromagnetic resonance coupler is the third electromagnetic resonance coupler, and the third rectifier circuit is the The third signal may be generated by rectifying the high frequency that is insulated and transmitted by the third electromagnetic resonance coupler.
  • a high frequency is further provided with a frequency distribution filter that separates a high frequency into a fundamental wave signal composed of the fundamental component of the high frequency and a harmonic signal composed of the harmonic component of the high frequency
  • the high frequency modulated by the modulation circuit is:
  • the high frequency signal that is the harmonic signal separated by the frequency distribution filter and is insulated and transmitted by the third electromagnetic resonance coupler may be the fundamental wave signal separated by the frequency distribution filter.
  • it further includes an amplification circuit that amplifies a high frequency and outputs the amplified high frequency to the third electromagnetic resonance coupler, wherein the third electromagnetic resonance coupler insulates the high frequency output from the first amplification circuit. It may be transmitted.
  • a high-frequency oscillation circuit that generates a high frequency modulated by the modulation circuit and a high frequency insulated and transmitted by the third electromagnetic resonance coupler may be further provided.
  • the high-frequency oscillation circuit may further include a control terminal, and adjust the amplitude of the high-frequency generated for the third electromagnetic resonance coupler in accordance with a signal input to the control terminal. .
  • the input signal is input to the control terminal, and the high-frequency oscillation circuit generates a high-frequency amplitude generated for the third electromagnetic resonance coupler according to the input signal input to the control terminal. May be adjusted.
  • a high frequency can be output from the high frequency oscillation circuit only during the period of charging the capacitor, and the gate drive circuit can be saved in power.
  • the electromagnetic resonance coupler is the second electromagnetic resonance coupler
  • the third rectifier circuit generates the third signal by rectifying the second modulated signal. Also good.
  • it further includes an amplification circuit that amplifies the second modulated signal and outputs the amplified signal to the second electromagnetic resonance coupler, and the second electromagnetic resonance coupler is connected to the first amplification circuit.
  • the output second modulated signal may be isolated and transmitted.
  • a high-frequency oscillation circuit that generates a high frequency modulated by the modulation circuit may be further provided.
  • the drive circuit includes: a first switching element that supplies a charge charged in the capacitor to a gate terminal of the semiconductor switching element in response to the first signal; and a second switching signal that corresponds to the second signal.
  • You may include at least the 2nd switching element which draws out an electric charge from a gate terminal.
  • a large current can be supplied to the semiconductor switching element by configuring the drive circuit as a so-called half-bridge circuit.
  • the driving circuit further operates in response to the second signal, and in conjunction with the second switching element, extracts the charge from the gate terminal and charges the extracted charge to the capacitor.
  • An element and a fourth switching element that operates in response to the first signal and supplies the charge stored in the capacitor to the gate terminal in conjunction with the first switching element.
  • the drive circuit As described above, by configuring the drive circuit as a so-called H-bridge circuit, it is possible to recover the charge once supplied to the gate of the semiconductor switching element and charge the capacitor again.
  • the modulation circuit generates the first modulated signal that modulates the high frequency by mixing the input signal and the high frequency, and mixes the signal obtained by inverting the input signal with the high frequency. It may be a mixing circuit that generates the second modulated signal obtained by modulating the high frequency.
  • the modulation circuit modulates the high frequency by switching whether to output a high frequency to the first electromagnetic resonance coupler or to the second electromagnetic resonance coupler according to the input signal. It may be a switch circuit that generates the first modulated signal and the second modulated signal obtained by modulating the high frequency.
  • the gate driving circuit may be realized as an integrated circuit.
  • the present disclosure is useful as a gate drive circuit that drives a semiconductor switching element such as an IGBT or SiC FET that handles high power.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

　ゲート駆動回路（１０００）は、第一の被変調信号と第二の被変調信号とを生成する変調回路（３０）と、第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器（２０ａ）および第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器（２０ｂ）を含む絶縁伝送部と、第一の被変調信号を整流することによって第一信号を生成する第一の整流回路（４０ａ）と、第二の被変調信号を整流することによって第二信号を生成する第二の整流回路（４０ｂ）と、第二高周波を整流することによって充電用電圧を生成する第三の整流回路（４０ｃ）と、充電用電圧に応じて充電されるキャパシタ（５０）と、第一信号及び第二信号の少なくとも一方に応じて、キャパシタに充電された電荷を半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路（６０）と、を備える。

Description

ゲート駆動回路
　本開示は、半導体スイッチング素子を駆動する絶縁型のゲート駆動回路に関する。
　近年、環境意識の高まりから、あらゆる電気機器で省電力化が求められている。とりわけ、電気機器の省電力化の大きなポイントとして、電力をスイッチするインバータシステムが注目されている。インバータは、エアコン、洗濯機、冷蔵庫といった身近な電気機器、太陽電池に搭載されているパワーコンディショナーといった産業用の電気機器、または、電気自動車といった車載用の電気機器に幅広く使用される。
　このようなインバータは、電力をスイッチングする半導体スイッチング素子とこれを駆動するためのゲート駆動回路とから構成されている。パワーデバイスである半導体スイッチング素子は、典型的に、数十Ｖ～数千Ｖという高電圧で動作する。
　これに対し、半導体スイッチング素子をオン・オフするための制御信号は、数Ｖ以下で動作する制御回路（制御ＩＣ）から供給される。よって、このような場合、ゲート駆動回路は、半導体スイッチング素子が設けられる出力側と、制御回路が設けられる入力側との間で電気的な絶縁を確保しながら、半導体スイッチング素子へ駆動信号を供給する。また、このような絶縁型のゲート駆動回路として、電磁界共鳴結合器を用いたゲート駆動回路が提案されている（例えば、非特許文献１参照）。
特表２０１２―５２２４７７号公報
S. Nagai et al., "A DC-Isolated Gate Drive IC with Drive-by-Microwave Technology for Power Switching Devices", 2012 IEEE ISSCC Digest of Technical Papers, Vol.65, pp.404-405, Feb 2012.
　ゲート駆動回路において、半導体スイッチング素子を高速にオンするために、瞬時に大電流を半導体スイッチング素子のゲート端子に供給することが望まれている。
　そこで本開示は、半導体スイッチング素子へ大電流を供給することができるゲート駆動回路を提供する。
　本開示の一態様に係るゲート駆動回路は、半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、第一入力信号に応じて第一高周波を変調した第一の被変調信号と、前記第一入力信号とは異なる第二入力信号に応じて前記第一高周波を変調した第二の被変調信号とを生成する変調回路と、前記第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器、および、前記第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器を含む複数の電磁界共鳴結合器から構成される、絶縁伝送部と、前記第一の電磁界共鳴結合器により絶縁伝送された前記第一の被変調信号を整流することによって、第一信号を生成する第一の整流回路と、前記第二の電磁界共鳴結合器により絶縁伝送された前記第二の被変調信号を整流することによって、第二信号を生成する第二の整流回路と、前記複数の電磁界共鳴結合器のうちの１つにより絶縁伝送された第二高周波を整流することによって、充電用電圧を生成する第三の整流回路と、前記充電用電圧に応じて充電されるキャパシタと、前記第一信号及び前記第二信号の少なくとも一方に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備える。
　本開示に係るゲート駆動回路によれば、半導体スイッチング素子に大電流を供給することができる。
図１は、実施の形態１に係るゲート駆動回路の一例を示すシステムブロック図である。 図２は、実施の形態１に係るゲート駆動回路の具体的な構成例を示す回路図である。 図３は、実施の形態１に係るゲート駆動回路の具体的な構成例を示す回路図である。 図４は、実施の形態１に係るゲート駆動回路における、入力信号の一例を示す図である。 図５は、実施の形態１に係るゲート駆動回路における、電磁界共鳴結合器の構成例を示す図である。 図６は、実施の形態１に係るゲート駆動回路における、ハーフブリッジ回路の動作例を説明するための図である。 図７は、実施の形態１に係るゲート駆動回路における、ハーフブリッジ回路を構成するトランジスタのゲート・ソース間電圧と、キャパシタに充電される電荷との関係の一例を示す図である。 図８は、実施の形態１に係るゲート駆動回路における、出力端子から出力される出力波形のシミュレーション結果を示す図である。 図９は、実施の形態１に係るゲート駆動回路における、出力端子から出力される出力波形の実測結果を示す図である。 図１０は、実施の形態１に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１１は、実施の形態１に係るゲート駆動回路の具体的な構成例を示す図である。 図１２は、実施の形態２に係るゲート駆動回路の一例を示すシステムブロック図である。 図１３は、実施の形態２に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１４は、実施の形態２に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１５は、実施の形態３に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１６は、実施の形態３に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１７は、実施の形態４に係るゲート駆動回路の具体的な構成例を示す回路図である。 図１８は、実施の形態４に係るゲート駆動回路の動作例を示す図である。 図１９は、実施の形態４に係るゲート駆動回路の具体的な構成例を示す回路図である。 図２０は、実施の形態５に係るゲート駆動回路の一例を示すシステムブロック図である。 図２１は、実施の形態５に係るゲート駆動回路の具体的な構成例を示す回路図である。 図２２は、実施の形態５に係るゲート駆動回路における、ハーフブリッジ回路を構成するトランジスタのゲート・ソース間電圧と、キャパシタに充電される電荷との関係の一例を示す図である。 図２３は、実施の形態５に係るゲート駆動回路の具体的な構成例を示す回路図である。 図２４は、実施の形態５に係るゲート駆動回路の具体的な構成例を示す回路図である。
　（本開示の基礎となった知見）
　半導体スイッチング素子のスイッチングには、典型的に、入力側と出力側とが絶縁された絶縁型のゲート駆動回路が用いられる。
　絶縁型のゲート駆動回路は、出力側に接続される高電圧回路と、入力側に接続される低電圧回路とが絶縁される。これにより、絶縁型のゲート駆動回路は、低電圧回路の誤動作や故障を防ぐことができる。
　また、絶縁型のゲート駆動回路は、高電圧回路のグランド・ループと低電圧回路のグランド・ループとが分離されるため、一方の回路で誤作動等が生じた場合に、他方の回路に過剰電圧が印加されることを防ぐことができる。
　ここで、絶縁型のゲート駆動回路の一例として、フォトカプラを備えるゲート駆動回路が知られている。このようなゲート駆動回路では、制御信号はフォトカプラで絶縁伝送される。一方、電圧源から供給される駆動電力は、トランスの電磁誘導を用いて絶縁伝送される。そして、ゲート駆動回路は、制御信号と駆動電力とを合成することによって駆動信号を生成し、半導体スイッチング素子に駆動信号を供給する。
　しかし、フォトカプラを用いたゲート駆動回路は、部品点数が多いため、回路規模（実装面積）が大きく、コストが高いという課題があった。
　これに対し、非特許文献１には、マイクロ波を利用する絶縁型のゲート駆動回路が提案されている。このようなゲート駆動回路は、マイクロ波を用いて駆動信号と駆動電力とを半導体スイッチング素子に供給する。具体的には、ゲート駆動回路は、駆動電力であるマイクロ波を制御信号に応じて変調し、変調されたマイクロ波を電磁界共鳴結合器と呼ばれる絶縁素子を用いて絶縁伝送する。その後、ゲート駆動回路は、変調されたマイクロ波を整流することで駆動信号を生成する。
　このような、マイクロ波を利用するゲート駆動回路は、フォトカプラとトランスという複数の部品に代えて、小型の単一素子である電磁界共鳴結合器を備える。このため、マイクロ波を用いたゲート駆動回路は、超小型化が可能である。
　ところで、ゲート駆動回路は、半導体スイッチング素子を高速にオンするために、半導体スイッチング素子のゲート容量（Ｃｉｓｓ）に短時間で十分な電荷を充電できることが望まれる。特に、大電力・大電流を扱うパワーデバイスの半導体スイッチング素子は、ゲート幅（Ｗｇ）が大きいため、ゲート容量も大きい。
　半導体スイッチング素子の動作は、近年更なる高速化が望まれている。ゲート駆動回路が、パワーデバイスの半導体スイッチング素子を、ゲート幅の小さい半導体スイッチング素子と同等の速度、あるいはそれ以上の速度で動作させるためには、瞬時に大電流を半導体スイッチング素子のゲートへ流す必要がある。このため、ゲート駆動回路の出力の大電流化が、望まれている。
　しかし、マイクロ波を利用するゲート駆動回路は、マイクロ波を用いて、半導体スイッチング素子のゲート端子に駆動電力を供給するため、従来のフォトカプラとトランスとを用いたゲート駆動回路と比較して、半導体スイッチング素子のゲート端子に大きな駆動電力を供給することが難しい。すなわち、マイクロ波を利用するゲート駆動回路は、半導体スイッチング素子のゲート端子に大電流を供給することが困難であるという課題があった。
　この課題を解決するために、ゲート駆動回路の出力部にバッファ回路を追加し、ゲート駆動回路から出力される出力電流を増加させる方法が知られている。この方法では、電源からの電流をトランジスタで構成されたスイッチ回路を用いて切り替えることにより、半導体スイッチング素子のゲート端子に大電流を供給する。
　特許文献１は、スイッチ回路としてブリッジ回路を備えるとともに、電源としてキャパシタを備える回路を開示している。特許文献１の回路は、具体的には、キャパシタの電荷の状態を浮動ブリッジ回路で切り替えることによって、負荷に電力を供給している。
　しかし、上記いずれの場合においても、電源（キャパシタ）を絶縁させるための構成によって、回路が大規模化してしまうことが課題である。
　そこで、本発明者らは、回路規模が小さく、なおかつ、半導体スイッチング素子へ大電流を供給できる絶縁型ゲート駆動回路を検討し、本開示に至った。
　（実施の形態の概要）
　本開示の一態様（aspect）に係るゲート駆動回路は、半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、第一入力信号に応じて第一高周波を変調した第一の被変調信号と、前記第一入力信号とは異なる第二入力信号に応じて前記第一高周波を変調した第二の被変調信号とを生成する変調回路と、前記第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器、および、前記第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器を含む複数の電磁界共鳴結合器から構成される、絶縁伝送部と、前記第一の電磁界共鳴結合器により絶縁伝送された前記第一の被変調信号を整流することによって、第一信号を生成する第一の整流回路と、前記第二の電磁界共鳴結合器により絶縁伝送された前記第二の被変調信号を整流することによって、第二信号を生成する第二の整流回路と、前記複数の電磁界共鳴結合器のうちの１つにより絶縁伝送された第二高周波を整流することによって、充電用電圧を生成する第三の整流回路と、前記充電用電圧に応じて充電されるキャパシタと、前記第一信号及び前記第二信号の少なくとも一方に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備える。
　これにより、ゲート駆動回路は、半導体スイッチング素子に大電流を供給することができる。また、第二高周波を整流することによって充電用電圧が得られるため、キャパシタを充電するための絶縁電源を別途設けることなく、キャパシタを充電することができる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記絶縁伝送部は、前記第二高周波を絶縁伝送する第三の電磁界共鳴結合器をさらに含んでもよい。
　これにより、被変調信号を絶縁伝送する電磁界共鳴結合器と、第二高周波を絶縁伝送する電磁界共鳴結合器とを分けることができる。そのため、第二高周波は、第三の電磁界共鳴結合器で伝送された後に、分配されることなく第三の整流回路に入力されうる。したがって、半導体スイッチング素子のゲート端子に、より大きな電流を供給することが可能となる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記第二高周波の振幅の最大値は、前記第一の被変調信号及び前記第二の被変調信号の振幅の最大値よりも大きくてもよい。
　これにより、キャパシタを充電するための第二高周波の電力を大きくすることができる。
　本開示の一態様に係るゲート駆動回路は、例えば、前記第一高周波と前記第二高周波とを生成する高周波生成器を、さらに備えてもよい。
　本開示の一態様に係るゲート駆動回路において、例えば、前記高周波生成器は、高周波を基本波成分と高調波成分とに分離して、前記基本波成分を前記第二高周波として出力し、前記高調波成分を前記第一高周波として出力する、周波数分配フィルタを含んでもよい。
　これにより、高調波成分を出力回路のスイッチング制御に利用することができる。よって、キャパシタを充電するための電力効率を向上させることができる。したがって、キャパシタの充電に用いる電力量を増加させることが可能となり、半導体スイッチング素子のスイッチングをさらに高速化することができる。
　また、さらに、本開示の一態様に係るゲート駆動回路において、例えば、前記高周波生成器は、前記第二高周波の振幅を変化させる増幅回路を含んでもよい。
　これにより、キャパシタの充電に用いる電力量をさらに増加させることが可能となり、半導体スイッチング素子のスイッチングを非常に高速化することができる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記増幅回路は、制御端子に入力される信号に応じて、前記第二高周波の振幅を変化させ、前記第三の整流回路は、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給しないときに、前記充電用電圧を出力し、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給するときに、前記充電用電圧を出力しなくてもよい。
　これにより、例えば、キャパシタを充電する期間のみ高周波発振回路から高周波を出力することができ、ゲート駆動回路を省電力化することが可能となる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記第二の被変調信号は、前記第二高周波を含み、前記第三の整流回路は、前記第二の電磁界共鳴結合器により絶縁伝送された前記第二の被変調信号を整流することによって、前記充電用電圧を生成してもよい。
　これにより、充電用電圧の基となる第二高周波が、第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器によって絶縁伝送されるため、ゲート駆動回路の簡略化を行うことができる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記第二の被変調信号の振幅の最大値は、前記第一の被変調信号振幅の最大値よりも大きくてもよい。
　これにより、キャパシタを充電するための第二高周波の電力を大きくすることができる。
　本開示の一態様に係るゲート駆動回路は、例えば、さらに、前記変調回路と前記第二の電磁界共鳴結合器との間に設けられ、前記第二の被変調信号を増幅させる増幅回路を備えてもよい。
　これにより、キャパシタの充電に用いる電力量を増加させることが可能となり、半導体スイッチング素子のスイッチングをさらに高速化することができる。
　本開示の一態様に係るゲート駆動回路は、例えば、さらに、前記第一高周波を生成する高周波発振回路を備えてもよい。
　本開示の一態様に係るゲート駆動回路において、例えば、前記第三の整流回路は、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給しないときに、前記充電用電圧を出力し、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給するときに、前記充電用電圧を出力しなくてもよい。
　これにより、例えば、キャパシタを充電する期間のみ高周波発振回路から高周波を出力することができ、ゲート駆動回路を省電力化することが可能となる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記出力回路は、前記第一信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給させる第一のスイッチング素子と、前記第二信号に応じて、前記半導体スイッチング素子の前記ゲート端子から電荷を引き抜く第二のスイッチング素子とを含んでもよい。
　このように、出力回路をいわゆるハーフブリッジ回路の構成とすることにより、ゲート駆動回路は、半導体スイッチング素子に大電流を供給することができる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記出力回路は、前記第一信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給させる第一のスイッチング素子及び第四のスイッチング素子と、前記第二信号に応じて、前記ゲート端子から電荷を引き抜いて、当該電荷を前記キャパシタに充電する第二のスイッチング素子及び第三のスイッチング素子とを含んでもよい。
　このように、駆動回路をいわゆるＨブリッジ回路の構成とすることにより、ゲート駆動回路は、一度半導体スイッチング素子のゲートに供給した電荷を回収し、再度キャパシタに充電することが可能となる。
　本開示の一態様に係るゲート駆動回路において、例えば、前記変調回路は、前記第一入力信号と前記第一高周波とを混合することによって前記第一の被変調信号を生成し、前記第二入力信号と前記第一高周波とを混合することによって前記第二の被変調信号を生成する混合回路であってもよい。
　本開示の一態様に係るゲート駆動回路において、例えば、前記第二入力信号は、前記第一入力信号の反転信号であってもよい。
　本開示の一態様に係るゲート駆動回路において、例えば、前記変調回路は、前記第一入力信号および前記第二入力信号に応じて、前記第一高周波を前記第一の電磁界共鳴結合器に出力するか前記第二の電磁界共鳴結合器に出力するかを切り替えることによって、前記第一の被変調信号および前記第二の被変調信号を生成するスイッチ回路であってもよい。
　本開示の他の態様に係るゲート駆動回路は、例えば、半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、入力信号に応じて第一高周波を変調した被変調信号を生成する変調回路と、前記被変調信号を絶縁伝送する電磁界共鳴結合器を含む絶縁伝送部と、前記電磁界共鳴結合器により絶縁伝送された前記被変調信号を整流することによって、信号を生成する整流回路と、前記絶縁伝送部により絶縁伝送された第二高周波を整流することによって、充電用電圧を生成する別の整流回路と、前記充電用電圧に応じて充電されるキャパシタと、前記信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備える。
　これにより、ゲート駆動回路は、半導体スイッチング素子に大電流を供給することができる。また、第二高周波を整流することによって充電用電圧が得られるため、キャパシタを充電するための絶縁電源を別途設けることなく、キャパシタを充電することができる。
　本開示の他の態様に係るゲート駆動回路において、例えば、前記被変調信号は前記第二高周波を含み、前記別の整流回路は、前記電磁界共鳴結合器により絶縁伝送された前記第二高周波を整流することによって、前記充電用電圧を生成してもよい。
　本開示の他の態様に係るゲート駆動回路において、例えば、前記絶縁伝送部は、さらに、前記第二高周波を絶縁伝送する別の電磁界共鳴結合器を含んでもよい。
　以下、実施の形態について、図面を用いて詳細に説明する。なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付し、重複する説明は省略または簡略化する場合がある。
　なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、波形、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
　（実施の形態１）
　以下、実施の形態１について、図面を参照しながら説明する。
　図１は、実施の形態１に係るゲート駆動回路の一例を示すシステムブロック図である。
　図２は、図１に示されるゲート駆動回路の具体的な構成例を示す回路図である。
　ゲート駆動回路１０００は、直流電源１００と、信号発生器３とを備える。また、ゲート駆動回路１０００は、高周波発振回路１０と、変調回路３０と、第一の電磁界共鳴結合器２０ａと、第二の電磁界共鳴結合器２０ｂと、第三の電磁界共鳴結合器２０ｃとを備える。また、ゲート駆動回路１０００は、第一の整流回路４０ａと、第二の整流回路４０ｂと、第三の整流回路４０ｃと、キャパシタ５０と、ハーフブリッジ回路６０と、出力端子７１と、出力基準端子７２とを備える。
　なお、キャパシタ５０は、例えば、容量素子であり、寄生容量ではない。キャパシタ５０は、例えば、容量が１０ｐＦ以上の素子である。
　なお、実施の形態１において、ハーフブリッジ回路６０は、例えば、第一のスイッチング素子６１およびトランジスタ６２から構成される。第一のスイッチング素子６１は、例えば、トランジスタ６１であってもよい。第二のスイッチング素子６２は、例えば、トランジスタ６２であってもよい。
　なお、ハーフブリッジ回路６０は、出力回路６０の一例である。以下では、出力回路６０が、トランジスタ６１とトランジスタ６２とから構成されるハーフブリッジ回路６０である例について説明する。
　ゲート駆動回路１０００は、半導体スイッチング素子１を駆動する絶縁型のゲート駆動回路である。
　本開示において、半導体スイッチング素子１は、半導体スイッチング素子に流れる電流を制御する端子、例えば、ゲート端子を有する。半導体スイッチング素子１は、例えば、ゲート端子と、第一端子と、第二端子とを備える、半導体スイッチング素子である。この場合、ゲート端子に入力される信号に応じて、第一端子と第二端子との間の導通状態が制御される。第一端子及び第二端子の一方はソース端子であり、他方はドレイン端子であってもよい。第一端子及び第二端子の一方はエミッタ端子であり、他方はコレクタ端子であってもよい。半導体スイッチング素子１は、例えば、パワーデバイスの一種であり、１００Ｖ以上の電圧、１Ａ以上の電流を扱う。
　半導体スイッチング素子１は、例えば、ゲート端子と、ソース端子と、ドレイン端子を備える。例えば、半導体スイッチング素子１のゲート端子は、ゲート駆動回路１０００の出力端子７１に接続され、半導体スイッチング素子１のソース端子は、ゲート駆動回路１０００の出力基準端子７２に接続される。半導体スイッチング素子１は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒｓ）やＳｉＣ　ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）や窒化ガリウム（ＧａＮ）トランジスタであってもよい。図１に示される例では、半導体スイッチング素子１と直列に負荷２が接続される。具体的には、負荷２の一端が半導体スイッチング素子１のソース端子に接続される。また、直流電源１０１の正の端子は、半導体スイッチング素子１のドレイン端子に接続され、直流電源１０１の負の端子は、負荷２の他端に接続されている。
　直流電源１００は、例えば、高周波発振回路１０および変調回路３０のそれぞれが動作するための電力を供給する電源である。なお、図１では、直流電源１００は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。すなわち、ゲート駆動回路１０００は、直流電源１００を備えなくてもよい。
　信号発生器３は、入力信号を生成し、変調回路３０に出力する。入力信号は制御信号に相当し、半導体スイッチング素子１を駆動するための駆動信号は制御信号に基づいて生成される。信号発生器３は、例えば、ロジックＩＣからなる。入力信号は、図２に示される波形５０１および波形５０２のように、ハイレベルと、ローレベルとからなる、２値の信号である。
　入力信号は、第一入力信号と第二入力信号とから構成されてもよい。図２に示される例では、波形５０１が第一入力信号であり、波形５０２が第二入力信号である。第一入力信号は、例えば、第一ローレベル電圧と、第一ローレベル電圧よりも大きい第一ハイレベル電圧とを含む。第二入力信号は、例えば、第二ローレベル電圧と、第二ローレベル電圧よりも大きい第二ハイレベル電圧とを含む。第一入力信号が第一ハイレベル電圧を示す期間において、第二入力信号が第二ローレベル電圧を示してもよい。第二入力信号が第二ハイレベル電圧を示す期間において、第一入力信号が第一ローレベル電圧を示してもよい。第二入力信号は、第一の入力信号を反転させた信号であってもよい。例えば、第二入力信号は、第一の入力信号を、第一ハイレベル電圧と第二ハイレベル電圧の中間値を基準に反転させた信号であってもよい。この場合、図２に示されるように、第一入力信号と第二入力信号とは相補的（コンプリメンタリ）な関係となりうる。第一ローレベル電圧および／または第二ローレベル電圧は、例えば、０Ｖであってもよい。
　なお、図１および図２では、信号発生器３は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。この場合、ゲート駆動回路１０００は、入力信号が入力される第一の入力端子を備える。すなわち、ゲート駆動回路１０００は、信号発生器３を備えなくてもよい。
　高周波発振回路１０は、高周波を生成する。高周波は、マイクロ波であってもよい。高周波は、電力を伝送する役割を果たす。高周波発振回路１０は、少なくとも２系統の出力を備える。高周波発振回路１０は、変調回路３０および第三の電磁界共鳴結合器２０ｃのそれぞれに生成した高周波を出力する。高周波は、例えば、図２に示される波形５０３および波形５０４のような波形である。高周波の周波数は、例えば、低出力であれば免許不要で使用できるＩＳＭバンドである２．４ＧＨｚまたは５．８ＧＨｚであってもよいし、その他の周波数であってもよい。高周波発振回路１０は、具体的には、コルピッツ発振器、もしくは、ハートレー発振器、または、マイクロ波を発生させるその他の発振器であってもよい。高周波発振回路１０は、高周波の周波数が変動した場合のために、周波数調整機構を備えていてもよい。なお、高周波発振回路１０が生成する高周波は、例えば、一定の振幅および一定の周波数を有する。
　本開示において、第一入力信号および／または第二入力信号によって変調される高周波、すなわち第一入力信号および／または第二入力信号の搬送波である高周波が、第一高周波と呼ばれ、充電用の電力を供給するための高周波が第二高周波と呼ばれる場合がある。図２に示される例では、波形５０３が第一高周波であり、波形５０４が第二高周波である。なお、実施の形態１において、第二高周波は、第三の電磁界共鳴結合器に入力される高周波である。この場合、第二高周波は、一定の振幅を有していてもよいし、複数の振幅を有していてもよい。すなわち、第二高周波は、異なる複数の振幅に基づく信号成分を有していてもよい。第一高周波と第二高周波とは、同じ振幅を有してもいいし、異なる振幅を有してもよい。ただし、第二高周波が第一高周波よりも大きな振幅を有する場合、後述するように、キャパシタに充電される電荷量を大きくすることができる。第一高周波と第二高周波とは、同じ周波数を有してもいいし、異なる周波数を有してもよい。
　なお、図１および図２では、高周波発振回路１０は、ゲート駆動回路１０００の内部に設けられているが、ゲート駆動回路１０００の外部に設けられてもよい。この場合、ゲート駆動回路１０００は、高周波が入力される第二の入力端子を備える。すなわち、ゲート駆動回路１０００は、高周波発振回路１０を備えてもよい。
　後述するように、高周波発振回路１０は高周波生成器に含まれうる。
　変調回路３０は、信号発生器３が出力する第一入力信号に応じて高周波を変調することによって、第一の被変調信号を生成し、第一の電磁界共鳴結合器２０ａに出力する。図２に示されるように、変調回路３０が混合回路である場合、変調回路３０は、第一入力信号と高周波とを混合することによって、第一の被変調信号を生成する。第一の被変調信号は、例えば、図２に示される波形５０５のような波形となる。
　また、変調回路３０は、信号発生器３が出力し、第一入力信号とは別の第二入力信号に応じて高周波を変調することによって、第二の被変調信号を生成し、第二の電磁界共鳴結合器２０ｂに出力する。図２に示されるように、変調回路３０が混合回路である場合、具体的には、第二入力信号と、高周波とを混合することによって、第二の被変調信号を生成する。第二の被変調信号は、例えば、図２に示される波形５０６のような波形となる。第二入力信号が第一入力信号を反転させた信号である場合、第一の被変調信号と、第二の被変調信号とは、相補的（コンプリメンタリ）な関係となる。
　第一の被変調信号は、例えば、第一振幅と、第一振幅よりも大きい第二振幅とを含む。第一の被変調信号の第一振幅は、例えば、第一入力信号の第一ローレベル電圧に対応し、第一の被変調信号の第二振幅は、例えば、第一入力信号の第一ハイレベル電圧に対応する。第二の被変調信号は、例えば、第三振幅と、第三振幅よりも大きい第四振幅とを含む。第二の被変調信号の第三振幅は、例えば、第二入力信号の第二ローレベル電圧に対応し、第二の被変調信号の第四振幅は、例えば、第二入力信号の第二ハイレベル電圧に対応する。第一被変調信号が第二振幅を示す期間において、第二被変調信号が第三振幅を示してもよい。第二被変調信号が第四振幅を示す期間において、第一被変調信号が第一振幅を示してもよい。第一振幅と第三振幅、および／または、第二振幅と第四振幅は、同じ値であってもよい。第一振幅および／または第三振幅は、０であってもよい。
　図２に示される例では第一の被変調信号と、第二の被変調信号とは、相補的な関係としたが、入力信号は、より最適な別の波形であってもよい。
　図２に示される例では、変調回路３０は、混合回路であり、具体的には、いわゆる差動ミキサである。差動ミキサは、高周波を低損失で変調可能であり、なおかつ複数の入出力端子を備えることができる。
　なお、変調回路３０は、スイッチ回路であってもよい。図３は、変調回路としてスイッチ回路を備えるゲート駆動回路の具体的な構成例を示す回路図である。
　図３に示されるゲート駆動回路１０００ａにおいて、スイッチ回路３０ａは、入力信号に応じて高周波を第一の電磁界共鳴結合器２０ａに出力するか、第二の電磁界共鳴結合器２０ｂに出力するかを切り替えることによって、第一の被変調信号および第二の被変調信号を生成する。
　なお、この場合、入力信号は、例えば、図４の（ａ）および（ｂ）に示されるようなコンプリメンタリな信号である。このような信号は、例えば、Ｓｉ－ＣＭＯＳまたは化合物半導体を含むロジックＩＣによって構成された信号発生器３によって生成される。なお、入力信号は、例えば、デューティが一定でないＰＷＭ信号のようなものでも構わない。
　図４に示される例において、例えば、図４の（ａ）に示される信号が第一入力信号であり、図４の（ｂ）に示される信号が第二入力信号であってもよい。
　変調回路３０ａとしてスイッチ回路が用いられる場合、変調回路３０ａの各出力端子間のアイソレーションが向上する。また、変調回路３０ａは、インダクタ等の整合回路が不要であるため、ゲート駆動回路１０００のサイズを小型にすることが可能となる。
　第一の電磁界共鳴結合器２０ａは、変調回路３０が生成した第一の被変調信号を絶縁伝送する。
　第二の電磁界共鳴結合器２０ｂは、変調回路３０が生成した第二の被変調信号を絶縁伝送する。
　第三の電磁界共鳴結合器２０ｃは、高周波発振回路１０が生成した高周波を絶縁伝送する。
　本開示では、第一の電磁界共鳴結合器２０ａと第二の電磁界共鳴結合器２０ｂと第三の電磁界共鳴結合器２０ｃとの少なくとも１つから構成されるグループを、絶縁伝送部と呼ぶ場合がある。なお、絶縁伝送部は、１以上の電磁界共鳴結合器の総称であり、それぞれの電磁界共鳴結合器の配置や構造を限定するものではない。例えば、絶縁伝送部が複数の電磁界共鳴結合気を備える場合、それらの電磁界共鳴結合器は、構造上、１つのユニットとして配置されていなくてもよい。実施の形態１において、絶縁伝送部は、第一の電磁界共鳴結合器２０ａと第二の電磁界共鳴結合器２０ｂと第三の電磁界共鳴結合器２０ｃとを含む。
　ここで、電磁界共鳴結合器２０の構成例について詳細に説明する。電磁界共鳴結合器２０は、第一の電磁界共鳴結合器２０ａ、第二の電磁界共鳴結合器２０ｂ、および第三の電磁界共鳴結合器２０ｃとして用いられうる。
　図５は、電磁界共鳴結合器の構成例を示す図である。
　図５に示されるように、電磁界共鳴結合器２０は、第一の共振器２０００と、第二の共振器２００３とを有する。電磁界共鳴結合器２０は、伝送対象の信号を絶縁伝送（非接触伝送）する、いわゆるオープンリング形の電磁界共鳴結合器である。
　第一の共振器２０００は、金属配線によって形成された周回形状の伝送線路であり、伝送線路内の任意の位置に開放部２００２を有している。第二の共振器２００３は、金属配線によって形成された周回形状の伝送線路であり、伝送線路内の任意の位置に開放部２００５を有している。第一の共振器２０００と第二の共振器２００３とに用いられる金属配線は、例えば、銅から構成されてもよいし、金などその他の金属から構成されてもよい。
　第一の共振器２０００と、第二の共振器２００３とは、一定の距離だけ離れて対向して設けられる。第一の共振器２０００および第二の共振器２００３は、言い換えれば、高周波用のアンテナが周回形状となったものである。第一の共振器２０００および第二の共振器２００３の線路長は、例えば、伝送対象の信号の約２分の１波長の長さとする。
　第一の入出力端子２００１は、第一の共振器２０００へ伝送対象の信号の入出力を行う金属配線であり、第一の共振器２０００の任意の位置に配置されている。同様に、第二の入出力端子２００４は、第二の共振器２００３へ伝送対象の信号の入出力を行い、第二の共振器２００３の任意の位置に配置されている。
　電磁界共鳴結合器２０において、第一の入出力端子２００１に入力された伝送対象の信号は、第二の入出力端子２００４に出力され、第二の入出力端子２００４に入力された伝送対象の信号は、第一の入出力端子２００１に出力される。第一の入出力端子２００１と第二の入出力端子２００４とに用いられる金属配線は、例えば、銅から構成されてもよいし、金などその他の金属から構成されてもよい。
　電磁界共鳴結合器２０は、低損失の絶縁伝送が可能であり、共振器間の距離を大きく離すことができる。また、上述のように共振器の長さ（伝送線路の長さ）は、伝送対象の信号の周波数に依存し、高い周波数の信号であるほど、共振器は小型化される。
　なお、電磁界共鳴結合器２０は、例えば、輪郭が矩形状であってもよい。電磁界共鳴結合器２０は、電磁界共鳴結合を用いて信号を非接触で伝送可能なものであればどのようなものであっても構わない。
　なお、第一の電磁界共鳴結合器２０ａ、第二の電磁界共鳴結合器２０ｂ、および第三の電磁界共鳴結合器２０ｃは、それぞれ別個の素子でなくてもよい。例えば、単一の絶縁素子が、第一の電磁界共鳴結合器２０ａと第二の電磁界共鳴結合器２０ｂとを機能として含んでいてもよい。言い換えると、単一の絶縁素子が、第一の被変調信号と第二の被変調信号とを分離して伝送できればよい。
　第一の整流回路４０ａは、第一の電磁界共鳴結合器２０ａにより絶縁伝送された第一の被変調信号を整流することによって、第一信号を生成する。第一の整流回路４０ａは、例えば、ダイオード４１ａ、インダクタ４２ａおよびキャパシタ４３ａから構成される。第一信号は、例えば、図２の波形５０８のような波形の信号となる。第一信号は、第一の整流回路４０ａから出力され、例えばトランジスタ６１のゲート端子に入力される。
　第二の整流回路４０ｂは、第二の電磁界共鳴結合器２０ｂにより絶縁伝送された第二の被変調信号を整流することによって、第二信号を生成する。第二の整流回路４０ｂは、例えば、ダイオード４１ｂ、インダクタ４２ｂおよびキャパシタ４３ｂから構成される。第二信号は、例えば、図２の波形５０９のような波形の信号となる。第二信号は、第二の整流回路４０ｂから出力され、例えばトランジスタ６２のゲート端子に入力される。
　第一信号は、例えば、第一オフ電圧と、第一オフ電圧と異なる第一オン電圧とを含む。トランジスタ６１がＮ型トランジスタである場合、第一オン電圧は第一オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第一オン電圧は第一オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第一信号の第一オフ電圧は、例えば、第一の被変調信号の第一振幅に対応し、第一信号の第一オン電圧は、例えば、第一の被変調信号の第二振幅に対応する。この場合、第一信号の第一オフ電圧は、例えば、第一入力信号の第一ローレベル電圧に対応し、第一信号の第一オン電圧は、例えば、第一入力信号の第一ハイレベル電圧に対応する。トランジスタ６１がノーマリオン型トランジスタである場合、第一信号の第一オフ電圧は、例えば、第一の被変調信号の第二振幅に対応し、第一信号の第一オン電圧は、例えば、第一の被変調信号の第一振幅に対応する。この場合、第一信号の第一オフ電圧は、例えば、第一入力信号の第一ハイレベル電圧に対応し、第一信号の第一オン電圧は、例えば、第一入力信号の第一ローレベル電圧に対応する。
　第二信号は、例えば、第二オフ電圧と、第二オフ電圧と異なる第二オン電圧とを含む。トランジスタ６２がＮ型トランジスタである場合、第二オン電圧は第二オフ電圧よりも大きい。トランジスタ６１がＰ型トランジスタである場合、第二オン電圧は第二オフ電圧よりも小さい。トランジスタ６１がノーマリオフ型トランジスタである場合、第二信号の第二オフ電圧は、例えば、第二の被変調信号の第三振幅に対応し、第二信号の第二オン電圧は、例えば、第二の被変調信号の第四振幅に対応する。この場合、第二信号の第二オフ電圧は、例えば、第二入力信号の第二ローレベル電圧に対応し、第二信号の第二オン電圧は、例えば、第二入力信号の第二ハイレベル電圧に対応する。トランジスタ６２がノーマリオン型トランジスタである場合、第二信号の第二オフ電圧は、例えば、第二の被変調信号の第四振幅に対応し、第二信号の第二オン電圧は、例えば、第二の被変調信号の第三振幅に対応する。この場合、第二信号の第二オフ電圧は、例えば、第二入力信号の第二ハイレベル電圧に対応し、第二信号の第二オン電圧は、例えば、第二入力信号の第二ローレベル電圧に対応する。
　第一信号が第一オン電圧を示す期間において、第二信号が第二オフ電圧を示してもよい。第二信号が第二オン電圧を示す期間において、第一信号が第一オフ電圧を示してもよい。第一信号と、第二信号とは、相補的（コンプリメンタリ）な関係であってもよいし、それ以外の関係であってもよい。第一オフ電圧と第二オフ電圧、および／または、第一オン電圧と第二オン電圧は、同じ値であってもよい。
　以下では、特に断りの無い限り、トランジスタ６１およびトランジスタ６２がノーマリオン型かつＮ型である例について説明する。具体的には、例えば図２に示されるように、第一オン電圧および第二オン電圧は０であり、第一オフ電圧および第二オフ電圧は負の値を有する例について説明する。
　第三の整流回路４０ｃは、第三の電磁界共鳴結合器２０ｃにより絶縁伝送された第二高周波を整流することによって、第三信号を生成する。第三信号は、図２の波形５０７のような波形の信号となる。第三の整流回路４０ｃは、生成した第三信号によってキャパシタ５０を充電する。第三信号は、直流電圧成分を有する。
　図２に示されるように、第三信号は、一定の電圧値であってもよい。言い換えると、第三信号は、複数の電圧値から構成されていなくてもよい。すなわち、第三信号は、信号成分を有していなくてもよい。第三信号は、少なくともキャパシタを充電するための電力を有していればよい。本開示では、キャパシタを充電するための電圧を、充電用電圧と呼ぶ場合がある。第三信号は、図２に示されるように充電用電圧のみから構成されてもよいし、充電用電圧と充電用電圧よりも小さい別の電圧とを含んでもよい。充電用電圧は、第一信号の第一オン電圧および第二信号の第二オン電圧よりも大きくてもよい。この場合、キャパシタに充電される電荷量が大きくなる。第三信号は、第二信号が第二オン電圧を示す期間に充電用電圧を示してもよく、図２に示されるように、さらに、第一信号が第一オン電圧を示す期間にも充電用電圧を示してもよい。
　ここで、整流回路４０の構成例について詳細に説明する。整流回路４０は、第一の整流回路４０ａ、第二の整流回路４０ｂ、および第三の整流回路４０ｃとして用いられうる。なお、以下では、整流回路４０の一例として、第三の整流回路４０ｃの具体例を説明する。ただし、以下に説明される具体例は、第一の整流回路４０ａおよび第二の整流回路４０ｂについても同様に適用されうる。
　第三の整流回路４０ｃは、ダイオード４１ｃ、インダクタ４２ｃおよびキャパシタ４３ｃから構成される。第三の整流回路４０ｃは、いわゆるレクテナ（rectenna; rectifying antenna）と呼ばれる回路に似た構成となっている。
　第三の整流回路４０ｃにおいて、例えば、インダクタ４２ｃの一端がダイオード４１ｃの一端に接続され、インダクタ４２ｃの他端がキャパシタ４３ｃの一端に接続され、ダイオード４１ｃの他端およびキャパシタ４３ｃの他端が第三の整流回路４０ｃの出力基準端子に接続されている。インダクタ４２ｃの一端とダイオード４１ｃの一端との接続点は、第三の整流回路４０ｃの入力端子として機能し、インダクタ４２ｃの他端とキャパシタ４３ｃの一端との接続点は、第三の整流回路４０ｃの出力端子として機能する。
　図２に示される例において、第三の整流回路４０ｃの入力端子には、ダイオード４１ｃのカソードが接続されている。これにより、第三の整流回路４０ｃは、第二高周波のうち正の電圧成分を整流する。一方、第一の整流回路４０ａの入力端子には、ダイオード４１ａのアノードが接続されており、第二の整流回路４０ｂの入力端子には、ダイオード４１ｂのアノードが接続されている。これにより、第一の整流回路４０ａ及び第二の整流回路４０ｂは、被変調信号のうち負の電圧成分を整流する。なお、各整流回路が整流する電圧成分が正であるか負であるかは、特に限定されない。それらの極性は、出力回路６０の特性に応じて適宜設定されうる。それらの極性は、例えば、出力回路６０を構成するトランジスタ６１およびトランジスタ６２が、ノーマリオフ型かノーマリオン型か、および、Ｎ型がＰ型かに応じて、適宜設定されうる。
　ここで、第三の整流回路４０ｃの出力端子は、インダクタ４２ｃおよびキャパシタ４３ｃによって、高周波の周波数のショート点となるように調整されている。したがって、第三の整流回路４０ｃの入力端子から入力された高周波は、第三の整流回路４０ｃの出力端子付近において反射される。そのため、第三の整流回路４０ｃの入力端子における高周波の振幅（電圧値）は、第三の電磁界共鳴結合器２０ｃから入力される元の高周波の振幅（電圧値）の約２倍となる。このような構成とすることで、１つのダイオード４１ｃで高周波を高効率に整流することが可能となる。
　なお、第三の整流回路４０ｃは、その出力端子が正確に高周波の周波数のショート点となっていなくとも、所定の周波数のローパスフィルターとして作用すれば、高効率な整流を行うことができる。
　第三の整流回路４０ｃは、例えば、マイクロ波帯での整流特性を備える。この場合、例えば、ダイオード４１ｃには、ショットキーバリアダイオードが使用される。例えば、ダイオード４１ｃがＧａＮ（ガリウムナイトライド）を用いたショットキーバリアダイオードである場合、高周波特性、低Ｖｆ、低オン抵抗を実現できる。当然ながら、ダイオード４１ｃは、Ｓｉやその他のデバイスであってもよい。
　後述するシミュレーションおよび測定において、高周波の周波数は、２．４ＧＨｚとした。ダイオード４１ｃは、アノード幅が１００μｍのＧａＮショットキーバリアダイオードとした。インダクタ４２ｃのインダクタンスは５ｎＨとし、キャパシタ４３ｃのキャパシタンスは１０ｐＦとした。
　ハーフブリッジ回路６０は、トランジスタ６１およびトランジスタ６２を含む。トランジスタ６１は、第一信号に応じて、キャパシタ５０に充電された電荷を、半導体スイッチング素子１のゲート端子に供給する。トランジスタ６２は、第二信号に応じて、半導体スイッチング素子１のゲート端子の電荷を引き抜く。
　トランジスタ６１は、第一信号に応じて、キャパシタ５０に充電された電荷を半導体スイッチング素子１のゲート端子に供給する。トランジスタ６１のドレイン端子は、キャパシタ５０の一端に接続され、トランジスタ６１のソース端子は、出力端子７１、トランジスタ６２のドレイン端子、および第一の整流回路４０ａの出力基準端子に接続される。トランジスタ６１のゲート端子は、第一の整流回路４０ａの出力端子に接続される。
　トランジスタ６１は、例えば、ゲート端子に第一信号の第一オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、キャパシタ５０の一端と、出力端子７１との間を導通させる。トランジスタ６１は、例えば、ゲート端子に第一信号の第一オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、キャパシタ５０の一端と、出力端子７１との間を絶縁させる。
　トランジスタ６２は、第二信号に応じて半導体スイッチング素子１のゲート端子の電荷を引き抜く。トランジスタ６２のドレイン端子は、出力端子７１およびトランジスタ６１のソース端子に接続され、トランジスタ６２のソース端子は、出力基準端子７２、キャパシタ５０の他端、および第二の整流回路４０ｂの出力基準端子に接続される。トランジスタ６２のゲート端子は、第二の整流回路４０ｂの出力端子に接続される。
　トランジスタ６２は、例えば、ゲート端子に第二信号の第二オン電圧が入力されたときに、ドレイン端子とソース端子との間を導通することによって、出力端子７１と出力基準端子７２との間を導通させる。トランジスタ６２は、例えば、ゲート端子に第二信号の第二オフ電圧が入力されたときに、ドレイン端子とソース端子との間を絶縁することによって、出力端子７１と出力基準端子７２との間を絶縁させる。
　ここで、ハーフブリッジ回路６０の動作について詳細に説明する。
　図６は、ハーフブリッジ回路６０の動作例を説明するための図である。
　図７は、トランジスタ６１およびトランジスタ６２のゲート・ソース間電圧と、キャパシタ５０に充電される電荷との関係を示す図である。なお、ゲート・ソース間電圧とは、各トランジスタのソース端子を基準としたときのゲート端子の電圧である。なお、図７では、高周波発振回路１０の第三の電磁界共鳴結合器２０ｃへの出力、すなわち第二高周波の振幅も併せて図示されている。
　図７の（ａ）および（ｂ）に示されるように、ハーフブリッジ回路６０は、第一信号および第二信号に応じて、トランジスタ６１がオンであってトランジスタ６２がオフである状態と、トランジスタ６１がオフであってトランジスタ６２がオンである状態とを、交互に繰り返す。これにより、ハーフブリッジ回路６０は、半導体スイッチング素子１をスイッチングする。すなわち、ハーフブリッジ回路６０は、入力信号に応じて、キャパシタ５０に充電された電荷（すなわち駆動電力）を半導体スイッチング素子１に供給する。
　図６の（ａ）は、トランジスタ６１がオフであり、トランジスタ６２がオンである場合を示す図である。すなわち、図６の（ａ）は、トランジスタ６１のゲート・ソース間にオフ電圧が印加され、トランジスタ６２のゲート・ソース間にオン電圧が印加されている場合を示す図である。
　図６の（ａ）の状態では、キャパシタ５０に電荷が充電されるが、トランジスタ６１がオフ状態であるため、半導体スイッチング素子１に電流は供給されない。
　一方、図６の（ｂ）は、トランジスタ６１がオンであり、トランジスタ６２がオフである場合を示す図である。すなわち、図６の（ｂ）は、トランジスタ６１のゲート・ソース間にオン電圧が印加され、トランジスタ６２のゲート・ソース間にオフ電圧が印加されている場合を示す図である。
　図６の（ｂ）の状態では、図６の（ａ）の状態においてキャパシタ５０に充電された電荷が半導体スイッチング素子１のゲート端子に供給される。
　図６の（ｂ）の状態から、トランジスタ６１がオフであってトランジスタ６２がオンである状態に切り替わった場合、図６（ａ）に示されるように、再度キャパシタ５０が充電され、半導体スイッチング素子１のゲート端子に蓄積した電荷は、トランジスタ６２によって出力基準端子７２に放電される。
　以上のような動作により、ゲート駆動回路１０００は、半導体スイッチング素子１に瞬時に大電流を供給することができる。
　図８は、出力端子７１から出力される出力波形のシミュレーション結果を示す図である。すなわち、ゲート駆動回路１０００が半導体スイッチング素子１に対して出力する駆動信号の波形の一例である。
　シミュレーション条件は次の通りとした。トランジスタ６１およびトランジスタ６２は、ゲート幅４．８ｍｍ、ゲート長０．７μｍのＧａＮのＨＦＥＴ（Ｈｅｔｅｒｏ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）とした。キャパシタ５０は、２００ｎＦの容量を有するキャパシタとした。入力信号は、２ＭＨｚの矩形波とした。シミュレーションは負荷として半導体スイッチング素子１に替えて、１０００ｐＦの容量を有する容量素子と、１ｋΩの抵抗を有する抵抗素子とを並列に接続した。
　図８に示されるように、ゲート駆動回路１０００のシミュレーションによれば、出力信号の電圧（すなわち、半導体スイッチング素子１のゲート端子に入力される電圧）は、０～１０Ｖであった。また、出力信号によって半導体スイッチング素子１のゲート端子に供給される電流のピーク値は、０．８Ａであった。従来のマイクロ波を用いたゲート駆動回路は、半導体スイッチング素子１のゲート端子に０．１Ａ以下の電流しか供給できなかった。すなわち、このシミュレーション結果は、ゲート駆動回路１０００によれば、従来の８倍以上の電流を出力できることを示している。
　図９は、実際に、ゲート駆動回路１０００を駆動させた場合における、出力端子７１から出力される出力波形の実測結果を示す図である。この実測定において、半導体スイッチング素子１は、ＧａＮパワートランジスタとした。
　図９に示されるように、実際の測定結果についても、ゲート駆動回路１０００が、大きなゲート電流を出力させることができるという結果が得られた。
　なお、半導体スイッチング素子１のゲート端子への供給電流をさらに増やすために、ゲート駆動回路は、増幅回路を備えてもよい。
　図１０は、増幅回路が追加されたゲート駆動回路の具体的な構成例を示す回路図である。
　図１０に示されるように、ゲート駆動回路１００１は、ゲート駆動回路１０００に、増幅回路７０が追加されたものである。
　増幅回路７０は、高周波発振回路１０が生成した高周波を増幅して第三の電磁界共鳴結合器２０ｃに出力する。そして、第三の電磁界共鳴結合器２０ｃは、増幅回路７０から出力された高周波を絶縁伝送する。増幅回路７０は、例えば、高周波用のパワーアンプである。
　このように増幅回路７０が追加されることでキャパシタ５０により多くの電荷を充電することが可能になる、増幅回路７０によれば、キャパシタ５０をより高速に充電することができる。つまり、ゲート駆動回路１００１は、半導体スイッチング素子１に瞬時に大きな電流を供給することが可能であり、半導体スイッチング素子１の高速動作が実現される。
　このような増幅回路７０は追加されることにより、例えば、第二高周波の振幅の最大値は、第一の被変調信号及び第二の被変調信号の振幅の最大値よりも大きくなってもよい。具体的には、第二高周波の振幅が、第一の被変調信号の第二振幅及び第二の被変調信号の第四振幅よりも大きくなってもよい。
　なお、本開示において、増幅回路７０は、高周波生成器の一部と見なすことができる。すなわち、図１０に示される例では、高周波生成器は、高周波発振回路１０と、増幅回路７０とを含む。なお、前述の通り、ゲート駆動回路１００１は、高周波発振回路１０を備えなくてもよい。
　なお、ゲート駆動回路１０００の少なくとも一部は、集積回路として実現されてもよい。
　図１１は、集積回路として実現されるゲート駆動回路１０００の具体的な構成例を示す図である。
　図１１に示されるように、ゲート駆動回路１０００の少なくとも一部は、半導体チップ２０１として集積化されても構わない。半導体チップ２０１は、Ｓｉ基板、または、サファイア基板上にＧａＮ半導体等が設けられたIII―Ｖ属半導体基板であってもよい。ゲート駆動回路１０００が集積化されることにより、ゲート駆動回路１０００が含まれるモジュールの組立てが簡略化できる。
　（実施の形態２）
　実施の形態１に係るゲート駆動回路１０００は、キャパシタ５０に電荷を充電し、スイッチング素子の切り替えによって半導体スイッチング素子１に大電流を供給することができる。
　実施の形態１に係るゲート駆動回路１０００は、３つの電磁界共鳴結合器を備える。
　これに対して、実施の形態２に係るゲート駆動回路は、電磁界共鳴結合器の数を減らし、より単純化された構成で半導体スイッチング素子に大電流を供給することができる。
　以下、実施の形態２に係るゲート駆動回路について、図面を参照しながら説明する。実施の形態２では、実施の形態１との相違点を中心に説明し、実施の形態１と実質的に同一の構成要素については説明が省略される場合がある。
　図１２は、実施の形態２に係るゲート駆動回路の一例を示すシステムブロック図である。
　図１３は、図１２に示されるゲート駆動回路の具体的な構成例を示す回路図である。
　ゲート駆動回路１００２は、直流電源１００と、信号発生器３とを備える。また、ゲート駆動回路１００２は、高周波発振回路１０と、変調回路３０と、第一の電磁界共鳴結合器２０ａと、第二の電磁界共鳴結合器２０ｂとを備える。また、ゲート駆動回路１００２は、第一の整流回路４０ａと、第二の整流回路４０ｂと、第三の整流回路４０ｃと、キャパシタ５０と、ハーフブリッジ回路６０と、出力端子７１と、出力基準端子７２とを備える。ハーフブリッジ回路６０は、第一のスイッチング素子６１と第二のスイッチング素子６２とから構成される。以下、第一のスイッチング素子６１がトランジスタ６１であり、第二のスイッチング素子６２がトランジスタ６２である例について説明する。
　信号発生器３は、入力信号を生成し、変調回路３０に出力する。入力信号は制御信号に相当し、半導体スイッチング素子１を駆動するための駆動信号は制御信号に基づいて生成される。信号発生器３は、例えば、ロジックＩＣからなる。入力信号は、例えば、図１３に示される波形６０１および波形６０２のように、ハイレベルと、ローレベルとからなる、２値の信号である。
　高周波発振回路１０は、高周波を生成し、生成した高周波を変調回路３０へ出力する。高周波は、例えば、周波数が２．４ＧＨｚまたは５．８ＧＨｚであってもよいし、その他の値であってもよい。高周波は、例えば、図１３に示される波形６０３のような波形である。高周波発振回路１０は、例えば、コルピッツ発振器、ハートレー発振器、または、マイクロ波を発生させるその他の発振器であってもよい。高周波発振回路１０は、高周波の周波数が変動した場合のために、周波数調整機構を備えていてもよい。
　変調回路３０は、第一の被変調信号と、第二の被変調信号とを生成する。第一の被変調信号は、例えば、図１３に示される波形６０５のような波形になる。第二の被変調信号は、例えば、図１３に示される波形６０４のような波形になる。変調回路３０は、例えば、差動ミキサ回路やスイッチ回路であってもよい。
　実施の形態２において、第二の被変調信号は、第二高周波を含む。第二高周波は、例えば、第二の被変調信号のうち、充電用電圧を生成するための振幅を有する部分である。第二の被変調信号が、第一高周波を振幅変調することによって生成される場合、第二の高周波は第一の高周波と同等の周波数を有する。
　変調回路３０は、第一の被変調信号を第一の電磁界共鳴結合器２０ａに出力し、第二の被変調信号を第二の電磁界共鳴結合器２０ｂに出力する。第一の電磁界共鳴結合器２０ａおよび第二の電磁界共鳴結合器２０ｂの具体的な構成については、説明を省略する。
　実施の形態２において、絶縁伝送部は、第一の電磁界共鳴結合器２０ａと第二の電磁界共鳴結合器２０ｂとを含む。
　ここで、第二の被変調信号は、第二の電磁界共鳴結合器２０ｂによって絶縁伝送された後、さらに分配される。
　具体的には、第二の電磁界共鳴結合器２０ｂによって絶縁伝送された第二の被変調信号のうちの一方は、第三の整流回路４０ｃによって整流される。言い換えれば、第三の整流回路４０ｃは、第二の電磁界共鳴結合器２０ｂにより絶縁伝送された第二の被変調信号を整流することによって第三信号を生成する。生成された第三信号によってキャパシタ５０を充電する。第三信号は、例えば、図１３の波形６０６のような波形となる。
　図１３に示される例では、第三信号は、第三オン電圧と第三オフ電圧とを含み、第三オン電圧が充電用電圧に相当する。図１３に示されるように、第二の被変調信号が第三振幅と、第三振幅よりも大きい第四振幅とを含む場合、第三信号の第三オン電圧は第二の被変調信号の第四振幅に対応し、第三信号の第三オフ電圧は第二の被変調信号の第三振幅に対応する。この場合、第二の被変調信号のうち第四振幅の期間が第二高周波に相当し、この第二高周波が整流されて第三オン電圧、すなわち充電用電圧となる。なお、第三信号は、例えば、第三オン電圧以外に、充電用電圧となりうる他の電圧を含んでいてもよい。その場合、第二高周波は、異なる複数の振幅に基づく信号成分を有する。
　第二の電磁界共鳴結合器２０ｂによって絶縁伝送された第二の被変調信号のうちの他方は、第二の整流回路４０ｂによって整流される。第二の整流回路４０ｂは、第二の電磁界共鳴結合器２０ｂにより絶縁伝送された第二の被変調信号を整流することによって第二信号を生成する。第二信号は、例えば、図１３に示される波形６０８のような波形である。第二信号は、ハーフブリッジ回路６０を構成するトランジスタ６２に入力され、トランジスタ６２を駆動させる。
　すなわち、実施の形態２において、第二の被変調信号は、第二の電磁界共鳴結合器２０ｂから出力され、第二の整流回路４０ｂと第三の整流回路４０ｃとに入力される。そのため、出力回路６０を動作させるための第二信号、および、キャパシタ５０を充電させるための第三信号は、いずれも第二の被変調信号に基づいて生成される。
　第一の被変調信号は、第一の電磁界共鳴結合器２０ａによって絶縁伝送され、第一の整流回路４０ａに入力される。第一の整流回路４０ａは、第二の整流回路４０ｂと概して等しい構造であってもよい。
　第一の整流回路４０ａは、第一の被変調信号を整流することによって、第一信号を生成する。第一信号は、例えば、図１３に示される波形６０７のような波形である。第一信号は、ハーフブリッジ回路６０を構成するトランジスタ６１に入力され、トランジスタ６１を駆動させる。
　そして、実施の形態１と同様に、ハーフブリッジ回路６０は、第一信号および第二信号に応じて、トランジスタ６１がオンであってトランジスタ６２がオフである状態と、トランジスタ６１がオフであってトランジスタ６２がオンである状態とを、交互に繰り返す。これにより、ハーフブリッジ回路６０は、キャパシタ５０に充電された電荷を半導体スイッチング素子１に供給する。
　以上説明したように、実施の形態２に係るゲート駆動回路１００２は、ゲート駆動回路１００２内において占有面積が大きい電磁界共鳴結合器の数を減らすことができる。したがって、ゲート駆動回路１００２は、回路面積を大幅に低減させることができ、回路構成も簡単になる。このため、ゲート駆動回路１００２は、回路部品の実装が単純化される。
　実施の形態１に係るゲート駆動回路１０００では、図７の（ｃ）に示されるように、トランジスタ６１がオンであってトランジスタ６２がオフである期間か、トランジスタ６１がオフであってトランジスタ６２がオンである期間かに関わらず、高周波発振回路１０が、定常的に第三の電磁界共鳴結合器２０ｃに第二高周波を出力する。しかしながら、トランジスタ６２がオフの期間、すなわちキャパシタ５０に充電された電荷が出力端子７１から出力される期間において、キャパシタ５０が充電されない。そのため、この期間において、高周波発振回路１０は、キャパシタ５０の充電用電圧の基である第二高周波を、第三の電磁界共鳴結合器２０ｃに、出力しなくてもよい。
　実施の形態２に係るゲート駆動回路１００２において、キャパシタ５０は、第二の被変調信号に基づく第三信号によって充電される。このため、ゲート駆動回路１００２では、トランジスタ６２がオフの期間、すなわちキャパシタ５０に充電された電荷が出力端子７１から出力される期間においては、キャパシタ５０の充電が行われない。そのため、実施の形態２に係るゲート駆動回路１００２は、効率的に充電できる。
　すなわち、第三の信号が、第二信号と同じく、第二の被変調信号に基づいて生成される。そのため、例えば、第二信号の第二オン電圧に応じてトランジスタ６２がオンになる期間と、第三信号の第三オン電圧に応じてキャパシタ５０が充電される期間とが同期しうる。同様に、第二信号の第二オフ電圧に応じてトランジスタ６２がオフになる期間と、第三信号の第三オフ電圧に応じてキャパシタ５０が放電する期間とが同期しうる。これにより、キャパシタ５０に充電された電荷が出力端子７１から出力される期間に、キャパシタ５０に充電用電圧を供給せず、キャパシタ５０に充電された電荷が出力端子７１から出力されない期間に、キャパシタ５０に充電用電圧を供給することができる。言い換えると、第三の整流回路４０ｃは、出力回路６０が電荷を半導体スイッチング素子１のゲート端子に供給しないときに、充電用電圧を出力し、出力回路６０が電荷を半導体スイッチング素子１のゲート端子に供給するときに、充電用電圧を出力しないように制御されうる。
　なお、半導体スイッチング素子１のゲート端子への供給電流をさらに増やすために、ゲート駆動回路は、増幅回路を備えてもよい。
　図１４は、増幅回路が追加されたゲート駆動回路の具体的な構成例を示す回路図である。
　図１４に示されるように、ゲート駆動回路１００３は、ゲート駆動回路１００２に、増幅回路７０が追加されたものである。
　増幅回路７０は、第二の被変調信号を増幅して第二の電磁界共鳴結合器２０ｂに出力する。そして、第二の電磁界共鳴結合器２０ｂは、増幅回路７０から出力された第二の被変調信号を絶縁伝送する。増幅回路７０は、例えば、高周波用のパワーアンプである。
　このように増幅回路７０が追加されることでキャパシタ５０に、より多くの電荷を充電することが可能になる。増幅回路７０によれば、キャパシタ５０をより高速に充電することができる。ゲート駆動回路１００３は、半導体スイッチング素子１に大電流を供給することが可能であり、半導体スイッチング素子１の高速動作が実現される。
　このような増幅回路７０は追加されることにより、例えば、第二の被変調信号の振幅の最大値は、第一の被変調信号の振幅の最大値よりも大きくなってもよい。具体的には、第二の被変調信号の第四振幅が、第一の被変調信号の第二振幅よりも大きくなってもよい。
　（実施の形態３）
　実施の形態１および２に係るゲート駆動回路は、出力回路がハーフブリッジ回路であったが、実施の形態３に係るゲート駆動回路は、出力回路がＨブリッジ回路（フルブリッジ回路）である。以下、実施の形態３に係るゲート駆動回路について、図面を参照しながら説明する。
　図１５は、実施の形態３に係るゲート駆動回路１００６の具体的な構成例を示す回路図である。ゲート駆動回路１００６は、図２に示されるゲート駆動回路１０００に対して、出力回路６０ａがＨブリッジ回路である点が異なる。
　図１６は、実施の形態３に係るゲート駆動回路１００７の具体的な構成例を示す回路図である。ゲート駆動回路１００７は、図１３に示されるゲート駆動回路１００２に対して、出力回路６０ａがＨブリッジ回路である点が異なる。
　なお、実施の形態３に係るゲート駆動回路１００６および１００７において、Ｈブリッジ回路以外の構成は、実施の形態１および２とそれぞれ同様であるため、一部説明が省略される。
　例えば、半導体スイッチング素子１が、ＩＧＢＴやパワーＭＯＳＦＥＴの場合、キャパシタ５０から半導体スイッチング素子１に供給された電力がゲート電流として消費されることはほとんどない。つまり、半導体スイッチング素子１が、ＩＧＢＴやパワーＭＯＳＦＥＴの場合、半導体スイッチング素子１のゲート容量が、電荷の充放電を繰り返す。
　しかしながら、ハーフブリッジ回路６０を備えるゲート駆動回路１０００および１００２において、キャパシタ５０の放電時（図６の（ｂ）の状態）にゲート容量に充電された電荷は、その後のキャパシタ５０の充電時（図６の（ａ）の状態）に、負荷２を通ってグランドに放電される。
　これに対し、ゲート駆動回路１００６および１００７は、Ｈブリッジ回路６０ａを備えるため、ゲート容量に充電された電荷が、再度キャパシタ５０に充電される。
　図１５および図１６に示されるＨブリッジ回路６０ａは、第一のスイッチング素子６１と、第二のスイッチング素子６２と、第三のスイッチング素子６３と、第四のスイッチング素子６４とを含む。第一のスイッチング素子６１と、第二のスイッチング素子６２と、第三のスイッチング素子６３と、第四のスイッチング素子６４とは、それぞれ、トランジスタ６１と、トランジスタ６２と、トランジスタ６３と、トランジスタ６４とであってもよい。以下では、この場合について説明する。
　トランジスタ６２は、第二信号に応じて半導体スイッチング素子１のゲート端子の電荷を引き抜く。
　トランジスタ６２のドレイン端子は、出力端子７１およびトランジスタ６１のソース端子に接続され、トランジスタ６２のソース端子は、トランジスタ６４のソース端子、キャパシタ５０の他端、第一の整流回路４０ａの出力基準端子および第二の整流回路４０ｂの出力基準端子に接続される。トランジスタ６２のゲート端子は、第一の整流回路４０ａの出力端子に接続される。
　トランジスタ６３は、第二信号に応じて動作し、トランジスタ６２と連動して半導体スイッチング素子１のゲート端子から電荷を引き抜き、引き抜いた電荷をキャパシタ５０に充電する。
　トランジスタ６３のドレイン端子は、キャパシタ５０の一端およびトランジスタ６１のドレイン端子に接続され、トランジスタ６３のソース端子は、出力基準端子７２、トランジスタ６４のドレイン端子に接続される。トランジスタ６３のゲート端子は、第一の整流回路４０ａの出力端子およびトランジスタ６２のゲート端子に接続される。
　トランジスタ６１は、第一信号に応じて、キャパシタ５０に充電された電荷を半導体スイッチング素子１のゲート端子に供給する。
　トランジスタ６１のドレイン端子は、キャパシタ５０の一端およびトランジスタ６３のドレイン端子に接続され、トランジスタ６１のソース端子は、出力端子７１、トランジスタ６２のドレイン端子に接続される。トランジスタ６１のゲート端子は、第二の整流回路４０ｂの出力端子およびトランジスタ６４のゲート端子に接続される。
　トランジスタ６４は、第一信号に応じて動作し、トランジスタ６１と連動して、キャパシタ５０に充電された電荷を半導体スイッチング素子１のゲート端子に供給する。
　トランジスタ６４のドレイン端子は、出力端子７１およびトランジスタ６３のソース端子に接続され、トランジスタ６４のソース端子は、トランジスタ６２のソース端子、キャパシタ５０の他端、第一の整流回路４０ａの出力基準端子および第二の整流回路４０ｂの出力基準端子に接続される。トランジスタ６４のゲート端子は、第二の整流回路４０ｂの出力端子およびトランジスタ６１のゲート端子に接続される。
　以下、より具体的に説明する。
　Ｈブリッジ回路６０ａでは、トランジスタ６１およびトランジスタ６４が同時にオンまたはオフされ、トランジスタ６２およびトランジスタ６３が同時にオンまたはオフされる。
　例えば、第一信号の第一オン電圧が、トランジスタ６１のゲート端子と、トランジスタ６４のゲート端子とに入力されることによって、トランジスタ６１とトランジスタ６４とがオンになる。これにより、キャパシタ５０、トランジスタ６１、出力端子７１、半導体スイッチング素子１のゲート容量、出力基準端子７２、トランジスタ６４を含む経路が形成される。例えば、第二信号の第二オン電圧が、トランジスタ６２のゲート端子と、トランジスタ６３のゲート端子とに入力されることによって、トランジスタ６２とトランジスタ６３とがオンになる。これにより、キャパシタ５０、トランジスタ６３、出力基準端子７２、半導体スイッチング素子１のゲート容量、出力端子７１、トランジスタ６２を含む経路が形成される。
　トランジスタ６１およびトランジスタ６４がオンである場合、キャパシタ５０から放電された電荷が、半導体スイッチング素子１のゲート容量に充電される。なお、このとき、トランジスタ６２およびトランジスタ６３は、オフである。
　一方、トランジスタ６２およびトランジスタ６３がオンである場合、半導体スイッチング素子１のゲート容量から電荷が引きぬかれる。しかしながら、ハーフブリッジ回路の場合とは異なり、Ｈブリッジ回路６０ａの場合、トランジスタ６２およびトランジスタ６３がオンとなることにより、キャパシタ５０とゲート容量とが接続される。このとき、キャパシタ５０の極性とゲート容量の極性とは反対であるため、ゲート容量からキャパシタ５０に急速に電荷が移動する。つまり、ゲート容量に充電されていた電荷は、再度キャパシタ５０に回収され、キャパシタ５０に充電される。
　このように、Ｈブリッジ回路６０ａを用いたゲート駆動回路１００６および１００７は、一度キャパシタ５０を充電した電力を使い続けることができる。したがって、ゲート駆動回路１００６および１００７は、無駄な電力を使用することなく、半導体スイッチング素子１に大電流を供給することが可能となる。すなわち、ゲート駆動回路１００６および１００７は、消費電力をさらに低減させることができる。
　なお、トランジスタ６１～６４は、例えば、ゲート幅４．８ｍｍ、ゲート長０．７μｍのガリウムナイトライドＨＦＥＴであってもよい。キャパシタ５０は、２００ｎＦの容量を有するキャパシタであってもよい。入力信号は、２ＭＨｚの矩形波であってもよい。
　（実施の形態４）
　実施の形態１～３のゲート駆動回路において、キャパシタ５０に充電用電圧を供給するための第二高周波の周波数と、出力回路に第一信号および第二信号を送るための搬送波である第一高周波の周波数は、同じであってもよいし、異なっていてもよい。
　これに対して、実施の形態４のゲート駆動回路は、高周波のうち、基本波成分を、キャパシタ５０に充電用電圧を供給するために使用し、高調波成分を、出力回路を制御するために使用する。これにより、キャパシタ５０の充電効率を向上させ、かつ小型化が可能なゲート駆動回路が実現される。
　すなわち、実施の形態４のゲート駆動回路において、高周波の基本波成分が第二高周波であり、高周波の高調波成分が第一高周波である。
　以下、実施の形態４に係るゲート駆動回路について、図面を参照しながら説明する。
　図１７は、実施の形態４に係るゲート駆動回路の具体的な構成例を示す回路図である。
　ゲート駆動回路１００８は、高周波発振回路１０と、周波数分配フィルタ９０と、変調回路３０と、第一の電磁界共鳴結合器２０ａと、第二の電磁界共鳴結合器２０ｂと、第三の電磁界共鳴結合器２０ｃとを備える。また、ゲート駆動回路１００８は、第一の整流回路４０ａと、第二の整流回路４０ｂと、第三の整流回路４０ｃと、キャパシタ５０と、ハーフブリッジ回路６０と、出力端子７１と、出力基準端子７２とを備える。
　高周波発振回路１０は、高周波を生成する。高周波発振回路１０は、例えば、コルピッツ発振器、ハートレー発振器、またはマイクロ波を発生させるその他の発振器であってもよい。高周波発振回路１０から出力される高周波は、所望の周波数の単一の正弦波でない限り、二倍波（第二高調波）、三倍波（第三高調波）等の高調波を含み歪んだ波形となっている。
　周波数分配フィルタ９０は、高周波発振回路１０が生成した高周波を、基本波成分と、高調波成分とに分離する。周波数分配フィルタ９０は、例えば、インダクタとキャパシタとを用いて構成される。周波数分配フィルタ９０は、例えば、入力された高周波を基本波成分と二倍波成分とに分離する。高調波成分は、典型的に、基本波成分と比較して小電力である。
　そのため、周波数分配フィルタ９０が、基本波成分を第二高周波として出力し、高調波成分を第一高周波として出力する場合、第二高周波の振幅は、例えば、第一高周波の振幅よりも大きい。以下では、高調波成分が、二倍波成分である例について説明する。
　なお、本開示において、周波数分配フィルタ９０は、高周波生成器の一部と見なすことができる。すなわち、図１７に示される例では、高周波生成器は、高周波発振回路１０と、周波数分配フィルタ９０とを含む。なお、前述の通り、ゲート駆動回路１００８は、高周波発振回路１０を備えなくてもよい。
　ここで、トランジスタ６１およびトランジスタ６２は、半導体スイッチング素子１と比較してゲート幅が小さく、ゲート容量も小さい。このため、トランジスタ６１およびトランジスタ６２をオンするために必要な電荷は、半導体スイッチング素子１をオンするために必要な電荷より少ない。よって、トランジスタ６１およびトランジスタ６２は、基本波成分よりも電力が小さい二倍波成分を用いて駆動することができる。
　そこで、ゲート駆動回路１００８は、キャパシタ５０を充電するための第二高周波に基本波成分を使用し、トランジスタ６１およびトランジスタ６２に小電流を供給するための第一高周波に二倍波成分を使用する。
　二倍波成分は、実施の形態１～３で例示したゲート駆動回路では、使用されていなかった電力である。なぜなら、電磁界共鳴結合器が所定の周波数帯域のみを伝送するために、高周波の二倍波成分は、基本波成分を伝送するように周波数帯域が設定された電磁界共鳴結合器によって、フィルタリングされるからである。
　ゲート駆動回路１００８は、このように、通常は使用しない電力を有効活用することでキャパシタ５０への充電効率を向上させる。高周波の基本波成分の周波数は、例えば、２．４ＧＨｚとしてもよい。そのため、二倍波成分の周波数は、４．８ＧＨｚとなる。なお、高周波の周波数はこのような周波数に限定されるものではない。また、高調波成分として、二倍波成分以外の高調波成分（三倍波成分など）が使用されてもよい。
　基本波成分は、例えば、図１７の波形７０１のような波形である。周波数分配フィルタ９０によって分離された基本波成分は、第三の電磁界共鳴結合器２０ｃによって絶縁伝送される。言い換えれば、ゲート駆動回路１００８において、第三の電磁界共鳴結合器が絶縁伝送する第二高周波は、周波数分配フィルタ９０によって分離された基本波成分である。
　一方、二倍波成分は、例えば、図１７の波形７０２のような波形である。周波数分配フィルタ９０によって分離された高調波成分は、変調回路３０によって入力信号に応じて変調される。言い換えれば、ゲート駆動回路１００８において、変調回路３０が変調する高周波は、周波数分配フィルタ９０によって分離された高調波成分である。
　すなわち、第一入力信号（図１７の波形７０４）に応じて高調波成分が変調されることにより、第一の被変調信号（図１７の波形７０５）が生成される。第二入力信号（図１７の波形７０３）に応じて高調波成分が変調されることにより、第二の被変調信号（図１７の波形７０６）が生成される。
　そして、変調回路３０によって生成された第一の被変調信号は、第一の電磁界共鳴結合器２０ａによって絶縁伝送され、変調回路３０によって生成された第二の変調信号は、第二の電磁界共鳴結合器２０ｂによって絶縁伝送される。
　他方、第二高周波である基本波成分は、第三の電磁界共鳴結合器２０ｃによって絶縁伝送される。
　すなわち、実施の形態４において、絶縁伝送部は、第一の電磁界共鳴結合器２０ａと、第二の電磁界共鳴結合器２０ｂと、第三の電磁界共鳴結合器２０ｃとを備える。
　ここで、前述したように、電磁界共鳴結合器２０において、共鳴器の線路長は伝送対象の信号の周波数に依存し、伝送対象の信号の周波数が高くなるほど、線路長は短くなる。
　このため、基本波成分を絶縁伝送する第三の電磁界共鳴結合器２０ｃと、高調波成分から生成された第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器２０ａ、および、高調波成分から生成された第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器２０ｂとは、共鳴器のサイズが大きく異なる。以下、具体的な共鳴器のサイズの一例について説明する。
　例えば、比誘電率が１０の基板上に、電磁界共鳴結合器２０が作成されてもよい。基本波を伝送する第三の電磁界共鳴結合器の共鳴器の線路長は、１６ｍｍとしてもよい。一方、高調波成分を伝送する第一の電磁界共鳴結合器２０ａおよび第二の電磁界共鳴結合器２０ｂ各々の共鳴器の線路長は、８ｍｍとしてもよい。また、各電磁界共鳴結合器２０において、共鳴器間の絶縁距離は、０．３ｍｍとしてもよい。
　このように、ゲート駆動回路１００８は、高調波成分を用いるため、第一の電磁界共鳴結合器２０ａおよび第二の電磁界共鳴結合器２０ｂを小型化することができる。なお、ゲート駆動回路１００８において、高調波成分として三倍波以上の高調波成分を用いた場合、第一の電磁界共鳴結合器２０ａおよび第二の電磁界共鳴結合器２０ｂのサイズをさらに小さくすることが可能となる。しかしながら、三倍波成分は、二倍波成分よりもさらに電力が小さいことから、三倍波成分を用いて駆動できるトランジスタは、限定される場合がある。この場合、例えば、三倍波成分を用いてハーフブリッジ回路６０をスイッチングできるように、ハーフブリッジ回路６０のトランジスタ６１およびトランジスタ６２の大きさは小さくてもよい。
　第一の整流回路４０ａは、第一の被変調信号（図１７の波形７０５）を整流することによって、第一信号（図１７の波形７０８）を生成し、第二の整流回路４０ｂは、第二の被変調信号（図１７の波形７０６）を整流することによって、第二信号（図１７の波形７０９）を生成する。第一信号および第二信号により、ハーフブリッジ回路６０のスイッチングが制御される。第三の整流回路４０ｃは、基本波成分（図１７の波形７０１）を整流することによって、第三信号（図１７の波形７０７）を生成する。第三信号は、キャパシタ５０の充電に用いられる。
　第一の整流回路４０ａ、第二の整流回路４０ｂ、および第三の整流回路４０ｃの回路構成は、実施の形態１と同様であってもよい。ただし、第一の整流回路４０ａおよび第二の整流回路４０ｂと、第三の整流回路４０ｃとは、整流対象となる高周波の周波数が異なるため、回路部品の特性に関する定数が異なる。
　例えば、インダクタ４２ａおよび４２ｂのインダクタンスは６ｎＨであり、インダクタ４２ｃのインダクタンスは３ｎＨであってもよい。また、キャパシタ４３ａ、４３ｂ、および４３ｃのキャパシタンスは、いずれも１０ｐＦであってもよい。なお、インダクタおよびキャパシタの定数は、第一の整流回路４０ａ、第二の整流回路４０ｂ、および第三の整流回路４０ｃのそれぞれの出力端子にショート点が作成できれば、その他の値であってもよい。
　図１８は、ゲート駆動回路１００８が動作することを確認したシミュレーション結果を示す図である。
　図１８の（ａ）は、ゲート駆動回路１００８において、ハーフブリッジ回路６０のトランジスタ６１に入力される第一信号の波形を示す図である。図１８の（ａ）のうち、実線が電圧波形であり、破線が電流波形である。なお、ハーフブリッジ回路６０のトランジスタ６２に入力される第二信号も、オンオフのタイミングは異なるものの、同様の波形を示す。図１８の（ａ）に示される波形は、ゲート駆動回路１００８の負荷として１０００ｐＦの容量を有する容量素子が接続されている場合のものである。
　図１８の（ａ）は、ゲート駆動回路１００８において、電力が微弱な高調波成分に基づく第一信号および第二信号が、ハーフブリッジ回路６０のスイッチングを制御できることを示している。
　また、図１８の（ｂ）は、ゲート駆動回路１００８において、基本波成分に基づく第三信号によってキャパシタ５０を充電した場合の、キャパシタ５０の両端の電圧およびキャパシタ５０に流れ込む電流を示す図である。図１８の（ｂ）のうち、７Ｖに近づくように増加する曲線が電圧の時間変化を示しており、０．１μｓｅｃ程度で立ち上がり、以降は０ｍＡに近づくように減少する曲線が電流の時間変化を示す。
　図１８の（ｂ）は、ゲート駆動回路１００８においては、基本波成分に基づく第三信号によって、キャパシタ５０に７Ｖの電圧が印加され、なおかつキャパシタ５０に７ｎＣの電荷を充電できることを示している。
　なお、半導体スイッチング素子１のゲート端子への供給電流をさらに増やすために、ゲート駆動回路は、増幅回路を備えてもよい。
　図１９は、増幅回路が追加されたゲート駆動回路の具体的な構成例を示す回路図である。
　図１９に示されるように、ゲート駆動回路１００９は、ゲート駆動回路１００８に、増幅回路７０ａが追加されたものである。
　増幅回路７０ａは、高周波発振回路１０が生成した高周波を増幅して周波数分配フィルタ９０に出力する。増幅回路７０ａは、例えば非線形性を有する増幅器であってもよい。これにより、増幅回路７０ａは、基本波成分のみならず高調波成分も増幅することができるため、高調波成分に基づく第一信号および第二信号がハーフブリッジ回路６０のスイッチングを制御できる。増幅回路７０ａは、例えば、Ｃ級アンプのような非線形性の大きな増幅器であってもよい。
　このような構成により、増幅回路７０ａは、キャパシタ５０を充電するための基本波成分だけでなく、ハーフブリッジ回路６０のスイッチングを制御するための高調波成分についても増幅することができる。これにより、例えば、ハーフブリッジ回路６０を構成するトランジスタ６１およびトランジスタ６２のゲート幅を大きくすることができる。すなわち、トランジスタ６１およびトランジスタ６２のオン抵抗を低減することが可能となる。したがって、ゲート駆動回路１００９は、増幅回路７０ａによって基本波成分が増幅されることにより、さらに大きな電流を半導体スイッチング素子１へ供給することができる。また、増幅回路７０ａによって基本波成分だけでなく高調波成分が増幅される場合には、さらに、ハーフブリッジ回路６０におけるスイッチング損失が低減されうる。
　なお、本開示において、増幅回路７０ａは、高周波生成器の一部と見なすことができる。すなわち、図１９に示される例では、高周波生成器は、高周波発振回路１０と、増幅回路７０ａと、周波数分配フィルタ９０とを含む。なお、前述の通り、ゲート駆動回路１００１は、高周波発振回路１０を備えなくてもよい。
　（実施の形態５）
　実施の形態１に係るゲート駆動回路１０００は、キャパシタ５０を充電し、ハーフブリッジ回路６０をスイッチングすることで半導体スイッチング素子１に大電流を供給する。
　ここで、実施の形態１に係るゲート駆動回路１０００では、図７の（ｃ）に示されるように、トランジスタ６１がオンであってトランジスタ６２がオフである期間か、トランジスタ６１がオフであってトランジスタ６２がオンである期間かに関わらず、高周波発振回路１０が、定常的に第三の電磁界共鳴結合器２０ｃに第二高周波を出力する。しかしながら、トランジスタ６２がオフの期間、すなわちキャパシタ５０に充電された電荷が出力端子７１から出力される期間において、キャパシタ５０が充電されない。そのため、この期間において、高周波発振回路１０は、キャパシタ５０の充電用電圧の基である第二高周波を、第三の電磁界共鳴結合器２０ｃに、出力しなくてもよい。
　そこで、実施の形態５に係るゲート駆動回路は、回路の省電力化を行うために、高周波発振回路を入力信号に同期させて動作させる。以下、実施の形態５に係るゲート駆動回路について、図面を参照しながら説明する。
　図２０は、実施の形態５に係るゲート駆動回路の一例を示すシステムブロック図である。
　図２１は、図２０に示されるゲート駆動回路の具体的な構成例を示す回路図である。
　ゲート駆動回路１０１０は、実施の形態１に係るゲート駆動回路１０００と同様の構成であるため、相違点を中心に説明する。
　高周波発振回路１０は、さらに、制御端子７３を有し、制御端子７３に入力される信号に応じて第三の電磁界共鳴結合器２０ｃに対して生成する第二高周波の振幅を調整する。図２０および図２１に示される例では、入力信号が信号発生器３から制御端子７３に入力される。そして、高周波発振回路１０は、制御端子７３に入力される入力信号に応じて、第三の電磁界共鳴結合器２０ｃに対して出力する第二高周波の振幅を調整する。
　上述の通り、半導体スイッチング素子１がオンとなる期間に、キャパシタ５０の充電は行われない。したがって、高周波発振回路１０は、この期間において、第三の電磁界共鳴結合器２０ｃに対して出力する第二高周波の振幅を例えば０Ｖに調整する。この場合、高周波発振回路１０は、第三の電磁界共鳴結合器２０ｃに対して第二高周波を出力しない。なお、半導体スイッチング素子１がオンとなる期間は、例えば、第一入力信号が第一ハイレベル電圧を示す期間に対応する。
　一方、半導体スイッチング素子１がオフとなる期間に、キャパシタ５０の充電が行われる。したがって、高周波発振回路１０は、この期間において、第三の電磁界共鳴結合器２０ｃに対して出力する第二高周波の振幅を０Ｖでない所定値に調整する。この場合、高周波発振回路１０は、第三の電磁界共鳴結合器２０ｃに対して所定の振幅を有する第二高周波を出力する。なお、半導体スイッチング素子１がオンとなる期間は、例えば、第一入力信号が第一ローレベル電圧を示す期間に対応する。
　図２２は、ゲート駆動回路１０１０における、トランジスタ６１およびトランジスタ６２のゲート・ソース間電圧と、キャパシタ５０に充電される電荷との関係を示す図である。なお、図２２の（ｃ）は、高周波発振回路１０が、第三の電磁界共鳴結合器２０ｃに対して出力する電力を示している。
　図２２に示されるように、トランジスタ６１がオンであってトランジスタ６２がオフの期間においては、高周波発振回路１０は、第三の電磁界共鳴結合器２０ｃに電力を供給しない。このため、ゲート駆動回路１０１０では、回路が省電力化される。
　図２２に示されるように、高周波発振回路１０は、トランジスタ６２がオンとなるときに、第三の電磁界共鳴結合器２０ｃに対して電力を出力し、トランジスタ６２がオフとなるときに、第三の電磁界共鳴結合器２０ｃに対して電力を出力しない。そのため、高周波発振回路１０は、トランジスタ６２のオンオフを制御する第二信号の基である第二入力信号に応じて、第二高周波の振幅を調整してもよい。
　なお、図１０で説明したゲート駆動回路１００１、または、図１４で説明したゲート駆動回路１００３など、増幅回路７０を備えるゲート回路であれば、増幅回路７０に制御端子７３が設けられる。これにより、ゲート駆動回路は、図２２に示されるように高周波発振回路１０を制御できる。
　図２３は、図１０に示されるゲート駆動回路１００１の増幅回路に制御端子７３が設けられた場合の回路構成例を示す図である。
　この場合、増幅回路７０が、高周波発振回路１０と第三の電磁界共鳴結合器２０ｃとの間に設けられるため、増幅回路７０は、高周波発振回路１０から変調回路３０に出力される第一高周波に影響を及ぼさない。そのため、ハーフブリッジ回路６０を制御するための信号を搬送する第一高周波に影響を及ぼすことなく、キャパシタ５０に電力を供給するための第二高周波をオンオフすることができる。
　図２４は、図１４に示されるゲート駆動回路１００３の増幅回路に制御端子７３が設けられた場合の回路構成例を示す図である。
　図２３に示されるゲート駆動回路１０１２および図２４に示されるゲート駆動回路１０１１も、不要な電力を抑制することができる。
　（その他の変形例）
　上記実施の形態１～５において例示される絶縁伝送部は、第一信号の基となる第一の被変調信号と、第二信号の基となる第二の被変調信号とが絶縁伝送されるために、少なくとも第一の電磁界共鳴結合器と、第二の電磁界共鳴結合器とを備える。
　しかし、ゲート駆動回路において、被変調信号を絶縁伝送する電磁界共鳴結合器の数は減らすことができる。
　例えば、ゲート駆動回路が、入力信号に応じて第一高周波を変調した被変調信号を生成する変調回路と、被変調信号を絶縁伝送する電磁界共鳴結合器と、第二高周波を絶縁伝送する別の電磁界共鳴結合器と、被変調信号を整流することによって信号を生成する整流回路と、第二高周波を整流することによって、充電用電圧を生成する別の整流回路と、充電用電圧に応じて充電されるキャパシタと、信号に応じて、キャパシタに充電された電荷を半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備えてもよい。
　このような回路は、例えば、図２に示されるゲート駆動回路１０００に対して、第二の電磁界共鳴結合器２０ｂを有さない構成とすることによって実現される。以下、このような構成を備えるゲート駆動回路の一例について、説明する。第一の被変調信号は、第一の電磁界共鳴結合器２０ａによって絶縁伝送された後、さらに分配されて、第一の整流回路４０ａと第二の整流回路４０ｂとに入力される。第一の整流回路４０ａは、第一の被変調信号のうち正の電圧成分を整流し、第二の整流回路４０ｂは第一の被変調信号のうち負の電圧成分を整流する。正の電圧成分を整流する第一の整流回路４０ａは、例えば、図２に示される第一の整流回路４０ａに対して、ダイオード４１ａが反対向きに接続されたものであってもよい。第一の整流回路４０ａによって生成された第一信号は、正の電圧成分を有し、第二の整流回路４０ｂによって生成された第二信号は、負の電圧成分を有する。第一信号と第二信号とは、互いに極性が異なるものの、絶対値の大きさが同期している。第一信号は、例えばノーマリオフ型のトランジスタ６１に入力され、第二信号は、例えば、ノーマリオン型のトランジスタ６２に入力される。これにより、トランジスタ６１およびトランジスタ６２に所定の電圧が入力される期間は、トランジスタ６１がオンに、トランジスタ６２がオフになる。反対に、トランジスタ６１およびトランジスタ６２に所定の電圧が入力されない期間は、トランジスタ６１がオフに、トランジスタ６２がオンになる。これにより、ハーフブリッジ回路６０は、図１に示されるハーフブリッジ回路６０と同様の機能を果たす。
　このようなゲート駆動回路であっても、キャパシタ５０に電荷を充電し、スイッチング素子の切り替えによって半導体スイッチング素子１に大電流を供給することができる。
　例えば、ゲート駆動回路が、入力信号に応じて第一高周波を変調した被変調信号を生成する変調回路と、被変調信号を絶縁伝送する電磁界共鳴結合器と、被変調信号を整流することによって信号を生成する整流回路と、被変調信号に含まれる第二高周波を整流することによって、充電用電圧を生成する別の整流回路と、充電用電圧に応じて充電されるキャパシタと、信号に応じて、キャパシタに充電された電荷を半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備えてもよい。
　このような回路は、例えば、図１３に示されるゲート駆動回路１０００に対して、第二の電磁界共鳴結合器２０ｂ、および第二の整流回路４０ｂを有さない構成とすることによって実現される。その場合、例えば、第一の被変調信号は、第一の電磁界共鳴結合器２０ａによって絶縁伝送された後、分配されて、第一の整流回路４０ａと第三の整流回路４０ｃとに入力されてもよい。また、例えば、出力回路６０のトランジスタ６１とトランジスタ６２とは、入力される１つの信号に応じて相補的にオンオフする構成であってもよい。例えば、トランジスタ６１がノーマリオフ型かつＰ型のトランジスタであって、トランジスタ６２がノーマリオン型かつＮ型のトランジスタ６２であってもよい。
　このようなゲート駆動回路であっても、キャパシタ５０に電荷を充電し、スイッチング素子の切り替えによって半導体スイッチング素子１に大電流を供給することができる。
　なお、本変形例は、上記実施の形態１～５において説明された他のゲート駆動回路にも適宜組み合わせることができる。
　（まとめ）
　以上、各実施の形態に係るゲート駆動回路について説明した。
　上記実施の形態１～５に係るゲート駆動回路は、半導体スイッチング素子に瞬時に大電流を供給することができる。これにより、従来、電磁界共鳴結合器を用いたゲート駆動回路では駆動することが困難であった半導体スイッチング素子（例えば、ＩＧＢＴ、またはＳｉＣ　ＦＥＴ）を駆動することができる。
　なお、上記ブロック図および回路図に示される回路構成は、一例であり、本開示は上記回路構成に限定されない。つまり、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も本開示に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列または並列に、スイッチング素子（トランジスタ）、抵抗素子、または容量素子等の素子を接続したものも本開示に含まれる。言い換えれば、上記実施の形態における「接続される」は、２つの端子（ノード）が直接接続される場合に限定されない。上記実施の形態における「接続される」は、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合が含まれる。
　また、本開示において、信号の入出力に関する表現は、その信号が直接的に入出力される場合に限らず、間接的に入出力される場合をも含む。例えば「信号がＡからＢに出力される」、「信号がＡからＢに入力される」、「信号がＡから出力されＢに入力される」などの表現は、ＡとＢの間にその他の素子または回路を含む構成をも含む。また、それらの表現は、Ａから出力された信号が、その他の素子または回路を通って変化した後に、Ｂに入力されるものを含む。
　なお、本開示は、これらの実施の形態またはその変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態またはその変形例に施したもの、あるいは異なる実施の形態またはその変形例における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
　上記実施の形態１～５において、被変調信号の基となる入力信号が電圧値の差異に情報を有する例について説明した。しかし、入力信号はこれに限定されない。入力信号は、例えば、パルス波のデューティ比の差異として情報を有してもよい。例えば、入力信号はＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）信号であってもよい。ＰＷＭ信号とは、入力信号の基となる所定の波形（例えば正弦波）の電圧振幅の大小がパルス幅の大小に変換された信号である。ＰＷＭ信号は、電圧振幅が一定で、デューティ比が異なる。なお、ＰＭＷ動作は、電源の制御等で公知の技術が適用されうる。
　上記実施の形態１～５において、変調回路が差動ミキサまたはスイッチ回路である例について説明した。しかし、変調回路は、これらに限定されない。変調回路は、高周波と入力信号を合成できるもの、または、高周波を入力信号で変調できるものであれば、他の構成であっても構わない。
　例えば、ゲート駆動回路は、半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、入力信号に応じて高周波を変調した第一の被変調信号と、前記入力信号とは別の信号に応じて高周波を変調した第二の被変調信号とを生成する変調回路と、前記第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器と、前記第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器と、前記第一の電磁界共鳴結合器によって絶縁伝送された前記第一の被変調信号を整流した第一信号を生成する第一の整流回路と、前記第二の電磁界共鳴結合器によって絶縁伝送された前記第二の被変調信号を整流した第二信号を生成する第二の整流回路と、キャパシタと、前記ゲート駆動回路が備える電磁界共鳴結合器によって絶縁伝送された高周波を整流した第三信号を生成し、生成した前記第三信号によって前記キャパシタを充電する第三の整流回路と、前記第一信号および前記第二信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するスイッチング素子を少なくとも一つ含む駆動回路とを備えてもよい。
　これにより、別途絶縁電源を設けることなく、キャパシタを充電することができ、駆動回路によって、半導体スイッチング素子に大電流を供給することができる。
　例えば、前記ゲート駆動回路は、さらに、第三の電磁界共鳴結合器を備え、前記電磁界共鳴結合器は、前記第三の電磁界共鳴結合器であり、前記第三の整流回路は、前記第三の電磁界共鳴結合器によって絶縁伝送された高周波を整流した前記第三信号を生成してもよい。
　例えば、さらに、高周波を、当該高周波の基本波成分からなる基本波信号と、当該高周波の高調波成分からなる高調波信号とに分離する周波数分配フィルタを備え、前記変調回路が変調する高周波は、前記周波数分配フィルタによって分離された前記高調波信号であり、前記第三の電磁界共鳴結合器が絶縁伝送する高周波は、前記周波数分配フィルタによって分離された前記基本波信号であってもよい。
　これにより、従来は使用されていなかった高調波信号を駆動回路のスイッチング制御に利用することができる。よって、キャパシタを充電するための電力効率を向上させることができる。したがって、キャパシタの充電に用いる電力量を増加させることが可能となり、半導体スイッチング素子のスイッチングをさらに高速化することができる。
　例えば、さらに、高周波を増幅して前記第三の電磁界共鳴結合器に出力する増幅回路を備え、前記第三の電磁界共鳴結合器は、前記第一の増幅回路から出力された高周波を絶縁伝送してもよい。
　これにより、キャパシタの充電に用いる電力量をさらに増加させることが可能となり、半導体スイッチング素子のスイッチングを非常に高速化することができる。
　例えば、さらに、前記変調回路が変調する高周波と、前記第三の電磁界共鳴結合器が絶縁伝送する高周波とを生成する高周波発振回路を備えてもよい。
　例えば、前記高周波発振回路は、さらに、制御端子を有し、前記制御端子に入力される信号に応じて前記第三の電磁界共鳴結合器に対して生成する高周波の振幅を調整してもよい。
　例えば、前記制御端子には前記入力信号が入力され、前記高周波発振回路は、前記制御端子に入力される前記入力信号に応じて前記第三の電磁界共鳴結合器に対して生成する高周波の振幅を調整してもよい。
　これにより、キャパシタを充電する期間のみ高周波発振回路から高周波を出力することができ、ゲート駆動回路を省電力化することが可能となる。
　例えば、前記電磁界共鳴結合器は、前記第二の電磁界共鳴結合器であり、前記第三の整流回路は、前記第二の被変調信号を整流することによって前記第三信号を生成してもよい。
　これにより、電磁界共鳴結合器の数が２つとなり、ゲート駆動回路の簡略化を行うことができる。
　例えば、さらに、前記第二の被変調信号を増幅して前記第二の電磁界共鳴結合器に出力する増幅回路を備え、前記第二の電磁界共鳴結合器は、前記第一の増幅回路から出力された前記第二の被変調信号を絶縁伝送してもよい。
　これにより、キャパシタの充電に用いる電力量を増加させることが可能となり、半導体スイッチング素子のスイッチングをさらに高速化することができる。
　例えば、さらに、前記変調回路が変調する高周波を生成する高周波発振回路を備えてもよい。
　例えば、前記駆動回路は、前記第一信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給する第一のスイッチング素子、および、前記第二信号に応じて、前記ゲート端子から電荷を引き抜く第二のスイッチング素子を少なくとも含んでもよい。
　例えば、駆動回路をいわゆるハーフブリッジ回路の構成とすることにより、半導体スイッチング素子に大電流を供給することができる。
　例えば、前記駆動回路は、さらに前記第二信号に応じて動作し、前記第二のスイッチング素子と連動して、前記ゲート端子から電荷を引き抜き、引き抜いた電荷を前記キャパシタに充電する第三のスイッチング素子と、前記第一信号に応じて動作し、前記第一のスイッチング素子と連動して、前記キャパシタに充電された電荷を前記ゲート端子に供給する第四のスイッチング素子とを含んでもよい。
　このように、駆動回路をいわゆるＨブリッジ回路の構成とすることにより、一度半導体スイッチング素子のゲートに供給した電荷を回収し、再度キャパシタに充電することが可能となる。
　例えば、前記変調回路は、前記入力信号と高周波とを混合することによって当該高周波を変調した前記第一の被変調信号を生成し、前記入力信号を反転させた信号と高周波とを混合することによって当該高周波を変調した前記第二の被変調信号を生成する混合回路であってもよい。
　例えば、前記変調回路は、前記入力信号に応じて高周波を前記一の電磁界共鳴結合器に出力するか前記第二の電磁界共鳴結合器に出力するかを切り替えることによって、当該高周波を変調した第一の被変調信号および当該高周波を変調した前記第二の被変調信号を生成するスイッチ回路であってもよい。
　例えば、前記ゲート駆動回路の少なくとも一部は、集積回路として実現されてもよい。
　これにより、ゲート駆動回路を小型化し、回路の実装工数を低減することが可能となる。
　本開示は、例えば、大電力を扱うＩＧＢＴやＳｉＣ　ＦＥＴといった半導体スイッチング素子を駆動するゲート駆動回路として有用である。
　１　半導体スイッチング素子
　２　負荷
　３　信号発生器
　１０　高周波発振回路
　２０　電磁界共鳴結合器
　２０ａ　第一の電磁界共鳴結合器
　２０ｂ　第二の電磁界共鳴結合器
　２０ｃ　第三の電磁界共鳴結合器
　３０　変調回路（混合回路）
　３０ａ　変調回路（スイッチ回路）
　４０　整流回路
　４０ａ　第一の整流回路
　４０ｂ　第二の整流回路
　４０ｃ　第三の整流回路
　４１ａ，４１ｂ，４１ｃ　ダイオード
　４２ａ，４２ｂ，４２ｃ　インダクタ
　４３ａ，４３ｂ，４３ｃ　キャパシタ
　５０　キャパシタ
　６０　ハーフブリッジ回路（出力回路）
　６０ａ　Ｈブリッジ回路（出力回路）
　６１　トランジスタ（第一のスイッチング素子）
　６２　トランジスタ（第二のスイッチング素子）
　６３　トランジスタ（第三のスイッチング素子）
　６４　トランジスタ（第四のスイッチング素子）
　７０，７０ａ　増幅回路
　７１　出力端子
　７２　出力基準端子
　７３　制御端子
　９０　周波数分配フィルタ
　１００，１０１　直流電源
　５０１～５０９，６０１～６０８，７０１～７０９　波形
　１０００～１００３，１００６～１０１２，１０００ａ　ゲート駆動回路
　２０００　第一の共振器
　２００１　第一の入出力端子
　２００２，２００５　開放部
　２００３　第二の共振器
　２００４　第二の入出力端子

Claims (20)

  1. 　半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、
    　第一入力信号に応じて第一高周波を変調した第一の被変調信号と、前記第一入力信号とは異なる第二入力信号に応じて前記第一高周波を変調した第二の被変調信号とを生成する変調回路と、
    　前記第一の被変調信号を絶縁伝送する第一の電磁界共鳴結合器、および、前記第二の被変調信号を絶縁伝送する第二の電磁界共鳴結合器を含む複数の電磁界共鳴結合器から構成される、絶縁伝送部と、
    　前記第一の電磁界共鳴結合器により絶縁伝送された前記第一の被変調信号を整流することによって、第一信号を生成する第一の整流回路と、
    　前記第二の電磁界共鳴結合器により絶縁伝送された前記第二の被変調信号を整流することによって、第二信号を生成する第二の整流回路と、
    　前記複数の電磁界共鳴結合器のうちの１つにより絶縁伝送された第二高周波を整流することによって、充電用電圧を生成する第三の整流回路と、
    　前記充電用電圧に応じて充電されるキャパシタと、
    　前記第一信号及び前記第二信号の少なくとも一方に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備える、
    　ゲート駆動回路。
  2. 　前記絶縁伝送部は、
    　前記第二高周波を絶縁伝送する第三の電磁界共鳴結合器をさらに含む、
    　請求項１に記載のゲート駆動回路。
  3. 　前記第二高周波の振幅の最大値は、前記第一の被変調信号及び前記第二の被変調信号の振幅の最大値よりも大きい、
    　請求項２に記載のゲート駆動回路。
  4. 　前記第一高周波と前記第二高周波とを生成する高周波生成器を、さらに備える、
    　請求項２または３に記載のゲート駆動回路。
  5. 　前記高周波生成器は、高周波を基本波成分と高調波成分とに分離して、前記基本波成分を前記第二高周波として出力し、前記高調波成分を前記第一高周波として出力する、周波数分配フィルタを含む、
    　請求項４に記載のゲート駆動回路。
  6. 　前記高周波生成器は、前記第二高周波の振幅を変化させる増幅回路を含む、
    　請求項４または５に記載のゲート駆動回路。
  7. 　前記増幅回路は、制御端子に入力される信号に応じて、前記第二高周波の振幅を変化させ、
    　前記第三の整流回路は、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給しないときに、前記充電用電圧を出力し、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給するときに、前記充電用電圧を出力しない、
    　請求項６に記載のゲート駆動回路。
  8. 　前記第二の被変調信号は、前記第二高周波を含み、
    　前記第三の整流回路は、前記第二の電磁界共鳴結合器により絶縁伝送された前記第二の被変調信号を整流することによって、前記充電用電圧を生成する、
    　請求項１に記載のゲート駆動回路。
  9. 　前記第二の被変調信号の振幅の最大値は、前記第一の被変調信号振幅の最大値よりも大きい、
    　請求項８に記載のゲート駆動回路。
  10. 　さらに、前記変調回路と前記第二の電磁界共鳴結合器との間に設けられ、前記第二の被変調信号を増幅させる増幅回路を備える、
    　請求項８に記載のゲート駆動回路。
  11. 　さらに、前記第一高周波を生成する高周波発振回路を備える、
    　請求項８から１０のいずれか一項に記載のゲート駆動回路。
  12. 　前記第三の整流回路は、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給しないときに、前記充電用電圧を出力し、前記出力回路が前記電荷を前記半導体スイッチング素子のゲート端子に供給するときに、前記充電用電圧を出力しない、
    　請求項８から１１のいずれか一項に記載のゲート駆動回路。
  13. 　前記出力回路は、
    　前記第一信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給させる第一のスイッチング素子と、
    　前記第二信号に応じて、前記半導体スイッチング素子の前記ゲート端子から電荷を引き抜く第二のスイッチング素子とを含む、
    　請求項１から１２のいずれか一項に記載のゲート駆動回路。
  14. 　前記出力回路は、
    　前記第一信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給させる第一のスイッチング素子及び第四のスイッチング素子と、
    　前記第二信号に応じて、前記ゲート端子から電荷を引き抜いて、当該電荷を前記キャパシタに充電する第二のスイッチング素子及び第三のスイッチング素子とを含む、
    　請求項１から１２のいずれか一項に記載のゲート駆動回路。
  15. 　前記変調回路は、前記第一入力信号と前記第一高周波とを混合することによって前記第一の被変調信号を生成し、前記第二入力信号と前記第一高周波とを混合することによって前記第二の被変調信号を生成する混合回路である
    　請求項１から１４のいずれか一項に記載のゲート駆動回路。
  16. 　前記第二入力信号は、前記第一入力信号の反転信号である、
    　請求項１から１５のいずれか一項に記載のゲート駆動回路。
  17. 　前記変調回路は、前記第一入力信号および前記第二入力信号に応じて、前記第一高周波を前記第一の電磁界共鳴結合器に出力するか前記第二の電磁界共鳴結合器に出力するかを切り替えることによって、前記第一の被変調信号および前記第二の被変調信号を生成するスイッチ回路である
    　請求項１から１４のいずれか一項に記載のゲート駆動回路。
  18. 　半導体スイッチング素子を駆動する絶縁型のゲート駆動回路であって、
    　入力信号に応じて第一高周波を変調した被変調信号を生成する変調回路と、
    　前記被変調信号を絶縁伝送する電磁界共鳴結合器を含む絶縁伝送部と、
    　前記電磁界共鳴結合器により絶縁伝送された前記被変調信号を整流することによって、信号を生成する整流回路と、
    　前記絶縁伝送部により絶縁伝送された第二高周波を整流することによって、充電用電圧を生成する別の整流回路と、
    　前記充電用電圧に応じて充電されるキャパシタと、
    　前記信号に応じて、前記キャパシタに充電された電荷を前記半導体スイッチング素子のゲート端子に供給するか否かを選択する出力回路と、を備える、
    　ゲート駆動回路。
  19. 　前記被変調信号は前記第二高周波を含み、
    　前記別の整流回路は、前記電磁界共鳴結合器により絶縁伝送された前記第二高周波を整流することによって、前記充電用電圧を生成する、
    　請求項１８に記載のゲート駆動回路。
  20. 　前記絶縁伝送部は、さらに、前記第二高周波を絶縁伝送する別の電磁界共鳴結合器を含む、
    　請求項１８に記載のゲート駆動回路。
PCT/JP2014/004201 2013-08-27 2014-08-18 ゲート駆動回路 WO2015029363A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015520753A JP5866506B2 (ja) 2013-08-27 2014-08-18 ゲート駆動回路
CN201480001940.0A CN104584433B (zh) 2013-08-27 2014-08-18 栅极驱动电路
EP14839467.9A EP3041139B1 (en) 2013-08-27 2014-08-18 Gate driving circuit
US14/702,132 US9494964B2 (en) 2013-08-27 2015-05-01 Gate drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-176167 2013-08-27
JP2013176167 2013-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/702,132 Continuation US9494964B2 (en) 2013-08-27 2015-05-01 Gate drive circuit

Publications (1)

Publication Number Publication Date
WO2015029363A1 true WO2015029363A1 (ja) 2015-03-05

Family

ID=52585957

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/004201 WO2015029363A1 (ja) 2013-08-27 2014-08-18 ゲート駆動回路

Country Status (5)

Country Link
US (1) US9494964B2 (ja)
EP (1) EP3041139B1 (ja)
JP (1) JP5866506B2 (ja)
CN (1) CN104584433B (ja)
WO (1) WO2015029363A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164291A (ja) * 2014-01-29 2015-09-10 パナソニックＩｐマネジメント株式会社 信号送信回路、スイッチングシステム、及びマトリックスコンバータ
JP2016220210A (ja) * 2015-05-25 2016-12-22 パナソニックＩｐマネジメント株式会社 信号生成回路
JP2017143726A (ja) * 2016-02-08 2017-08-17 パナソニック株式会社 信号生成装置
CN107534437A (zh) * 2015-03-30 2018-01-02 通用电器技术有限公司 栅极信号
WO2018116621A1 (ja) * 2016-12-21 2018-06-28 三菱電機株式会社 ゲート駆動装置
WO2018179985A1 (ja) 2017-03-29 2018-10-04 パナソニック株式会社 電磁共鳴結合器、並びに、これを用いたゲート駆動回路、及び、信号伝送装置
JP2019062263A (ja) * 2017-09-25 2019-04-18 三菱電機株式会社 半導体集積回路
JP2019180121A (ja) * 2018-03-30 2019-10-17 キヤノン株式会社 送電装置
WO2020137826A1 (ja) * 2018-12-28 2020-07-02 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置
CN112019199A (zh) * 2019-05-28 2020-12-01 罗姆股份有限公司 开关晶体管的驱动电路
WO2021024778A1 (ja) * 2019-08-07 2021-02-11 パナソニックＩｐマネジメント株式会社 伝送装置、パワーデバイス駆動回路および信号伝送方法
WO2021117661A1 (ja) * 2019-12-12 2021-06-17 パナソニックＩｐマネジメント株式会社 ゲート駆動回路、絶縁型ゲートドライバおよびゲート駆動方法
WO2021199185A1 (ja) * 2020-03-30 2021-10-07 パナソニックＩｐマネジメント株式会社 絶縁型共振器、多層プリント基板および無線電力伝送装置
JP2022015529A (ja) * 2020-07-09 2022-01-21 株式会社東芝 通信装置
WO2023017902A1 (ko) * 2021-08-10 2023-02-16 한국전기연구원 전력용 반도체 소자 고속 구동 회로 및 시스템

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654112B2 (en) * 2015-01-21 2017-05-16 Panasonic Corporation Signal inverting device, power transmission device, and negative-voltage generating circuit
JP6639103B2 (ja) * 2015-04-15 2020-02-05 株式会社東芝 スイッチングユニット及び電源回路
CN105071643A (zh) * 2015-07-27 2015-11-18 焦作华飞电子电器股份有限公司 高压隔离型scr和igbt驱动器的无线供电方法
JP6617571B2 (ja) * 2016-01-14 2019-12-11 富士電機株式会社 半導体スイッチング素子のゲート駆動回路
US11018528B2 (en) * 2016-04-06 2021-05-25 Hitachi, Ltd. Wireless power transmission/reception system, power conversion device including the same, and power conversion method
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
US10014781B2 (en) 2016-08-02 2018-07-03 Abb Schweiz Ag Gate drive systems and methods using wide bandgap devices
US10158288B2 (en) * 2016-11-29 2018-12-18 Dialog Semiconductor (Uk) Limited Apparatus and method of a slope regulator and regulation slope of switching power FETs
US10211827B2 (en) * 2017-01-31 2019-02-19 Ford Global Technologies, Llc Resonant gate driver
JP6513245B2 (ja) * 2017-03-02 2019-05-15 株式会社日立製作所 半導体スイッチング装置のゲート電流を制御する回路
CN108512404A (zh) * 2018-04-26 2018-09-07 浙江大维高新技术股份有限公司 一种上半桥驱动电路
CN112368908B (zh) * 2018-07-18 2024-04-19 三菱电机株式会社 整流天线控制器以及具备该整流天线控制器的整流天线装置
JP7271256B2 (ja) * 2019-03-28 2023-05-11 ラピスセミコンダクタ株式会社 受電装置
US11152975B2 (en) 2019-10-16 2021-10-19 Analog Devices International Unlimited Company High frequency galvanic isolators
JP2022081242A (ja) * 2020-11-19 2022-05-31 株式会社京三製作所 スイッチングモジュール
DE102021107464A1 (de) * 2021-03-25 2022-09-29 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Isolierte Gate-Treiberschaltung und Verfahren zum Betreiben der isolierten Gate-Treiberschaltung
US20230155479A1 (en) * 2021-11-16 2023-05-18 Infineon Technologies Ag Power semiconductor module, power electronic assembly including one or more power semiconductor modules, and power conversion control circuit for a power semiconductor module
US11711894B1 (en) 2022-02-03 2023-07-25 Analog Devices International Unlimited Company Capacitively coupled resonators for high frequency galvanic isolators

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197995A (ja) * 1997-09-19 1999-04-09 Origin Electric Co Ltd 電界制御型半導体素子の駆動方法及び回路
JP2012522477A (ja) 2009-03-27 2012-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 負荷に電力を供給するための電源、方法及びコンピュータプログラム
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341288B (en) * 1998-06-23 2003-12-10 Eev Ltd Switching arrangement
US6246598B1 (en) * 2000-08-02 2001-06-12 Polarity, Inc. High-voltage modulator system
JP4055115B2 (ja) 2002-04-04 2008-03-05 株式会社安川電機 ゲートドライブ回路
JP4082672B2 (ja) * 2003-03-06 2008-04-30 株式会社デンソー 電気絶縁型スイッチング素子駆動回路
JP4715273B2 (ja) * 2005-03-29 2011-07-06 株式会社豊田自動織機 電気絶縁型スイッチング素子駆動回路および電気絶縁型スイッチング素子の駆動方法
US7777370B2 (en) * 2007-05-03 2010-08-17 Honeywell International Inc. Integrated gate drive for use in control and protection of power modules
JP5826642B2 (ja) * 2012-01-19 2015-12-02 株式会社東芝 電力変換装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197995A (ja) * 1997-09-19 1999-04-09 Origin Electric Co Ltd 電界制御型半導体素子の駆動方法及び回路
JP2012522477A (ja) 2009-03-27 2012-09-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 負荷に電力を供給するための電源、方法及びコンピュータプログラム
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. NAGAI ET AL.: "A DC-Isolated Gate Drive IC with Drive-by-Microwave Technology for Power Switching Devices", IEEE ISSCC DIGEST OF TECHNICAL PAPERS, vol. 65, February 2012 (2012-02-01), pages 404 - 405

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164291A (ja) * 2014-01-29 2015-09-10 パナソニックＩｐマネジメント株式会社 信号送信回路、スイッチングシステム、及びマトリックスコンバータ
CN107534437A (zh) * 2015-03-30 2018-01-02 通用电器技术有限公司 栅极信号
JP2016220210A (ja) * 2015-05-25 2016-12-22 パナソニックＩｐマネジメント株式会社 信号生成回路
US10158280B2 (en) 2015-05-25 2018-12-18 Panasonic Intellectual Property Management Co., Ltd. Signal generation circuit
JP2017143726A (ja) * 2016-02-08 2017-08-17 パナソニック株式会社 信号生成装置
DE112017006414T5 (de) 2016-12-21 2019-12-05 Mitsubishi Electric Corporation Gate-Treibersystem
WO2018116621A1 (ja) * 2016-12-21 2018-06-28 三菱電機株式会社 ゲート駆動装置
DE112017006414B4 (de) * 2016-12-21 2021-05-27 Mitsubishi Electric Corporation Gate-Treibersystem
JPWO2018116621A1 (ja) * 2016-12-21 2019-03-07 三菱電機株式会社 ゲート駆動装置
US10680607B2 (en) 2016-12-21 2020-06-09 Mitsubishi Electric Corporation Gate-drive system
JP2018170610A (ja) * 2017-03-29 2018-11-01 パナソニック株式会社 電磁共鳴結合器及びこれを用いたゲート駆動回路、信号伝送装置
WO2018179985A1 (ja) 2017-03-29 2018-10-04 パナソニック株式会社 電磁共鳴結合器、並びに、これを用いたゲート駆動回路、及び、信号伝送装置
JP2019062263A (ja) * 2017-09-25 2019-04-18 三菱電機株式会社 半導体集積回路
JP7038511B2 (ja) 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
JP2019180121A (ja) * 2018-03-30 2019-10-17 キヤノン株式会社 送電装置
JP7071193B2 (ja) 2018-03-30 2022-05-18 キヤノン株式会社 送電装置
WO2020137826A1 (ja) * 2018-12-28 2020-07-02 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置
JP7308661B2 (ja) 2019-05-28 2023-07-14 ローム株式会社 スイッチングトランジスタの駆動回路
CN112019199A (zh) * 2019-05-28 2020-12-01 罗姆股份有限公司 开关晶体管的驱动电路
JP2020195213A (ja) * 2019-05-28 2020-12-03 ローム株式会社 スイッチングトランジスタの駆動回路
CN112019199B (zh) * 2019-05-28 2024-05-07 罗姆股份有限公司 开关晶体管的驱动电路
WO2021024778A1 (ja) * 2019-08-07 2021-02-11 パナソニックＩｐマネジメント株式会社 伝送装置、パワーデバイス駆動回路および信号伝送方法
WO2021117661A1 (ja) * 2019-12-12 2021-06-17 パナソニックＩｐマネジメント株式会社 ゲート駆動回路、絶縁型ゲートドライバおよびゲート駆動方法
WO2021199185A1 (ja) * 2020-03-30 2021-10-07 パナソニックＩｐマネジメント株式会社 絶縁型共振器、多層プリント基板および無線電力伝送装置
JP7366849B2 (ja) 2020-07-09 2023-10-23 株式会社東芝 通信装置
JP2022015529A (ja) * 2020-07-09 2022-01-21 株式会社東芝 通信装置
WO2023017902A1 (ko) * 2021-08-10 2023-02-16 한국전기연구원 전력용 반도체 소자 고속 구동 회로 및 시스템

Also Published As

Publication number Publication date
EP3041139B1 (en) 2018-10-10
CN104584433B (zh) 2018-09-25
EP3041139A4 (en) 2016-08-24
JPWO2015029363A1 (ja) 2017-03-02
US20150234417A1 (en) 2015-08-20
US9494964B2 (en) 2016-11-15
CN104584433A (zh) 2015-04-29
EP3041139A1 (en) 2016-07-06
JP5866506B2 (ja) 2016-02-17

Similar Documents

Publication Publication Date Title
JP5866506B2 (ja) ゲート駆動回路
JP6083648B2 (ja) ゲート駆動回路
US9438230B2 (en) Gate drive circuit
US8847663B2 (en) Gate drive circuit
JP6544580B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
JP5861054B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
US9438231B2 (en) Gate drive circuit
US9882435B2 (en) Resonant type high frequency power supply device and switching circuit for resonant type high frequency power supply device
US20160248277A1 (en) Resonant type high frequency power supply device and switching circuit for resonant type high frequency power supply device
US9882509B2 (en) Resonant type high frequency power supply device and switching circuit for resonant type high frequency power supply device
US20160241159A1 (en) Resonant type high frequency power supply device
KR101181470B1 (ko) 무선 에너지 전송을 위한 송신단 구조
CN100546163C (zh) 用于感应输送电能的电路布置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14839467

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015520753

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2014839467

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014839467

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE