JP2016220210A - 信号生成回路 - Google Patents

信号生成回路 Download PDF

Info

Publication number
JP2016220210A
JP2016220210A JP2016101697A JP2016101697A JP2016220210A JP 2016220210 A JP2016220210 A JP 2016220210A JP 2016101697 A JP2016101697 A JP 2016101697A JP 2016101697 A JP2016101697 A JP 2016101697A JP 2016220210 A JP2016220210 A JP 2016220210A
Authority
JP
Japan
Prior art keywords
terminal
signal
output
input
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016101697A
Other languages
English (en)
Other versions
JP6767714B2 (ja
Inventor
永井　秀一
Shuichi Nagai
秀一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2016220210A publication Critical patent/JP2016220210A/ja
Application granted granted Critical
Publication of JP6767714B2 publication Critical patent/JP6767714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】従来技術においては、大きなピーク電流を有する出力信号を生成することが望まれる。【解決手段】充電電圧生成部は、第１入力信号から、電荷蓄積素子を充電する電圧を生成し、出力電圧生成部は、第２入力信号から、信号出力端子から出力される信号出力基準端子を基準とする電圧を生成し、充電電圧出力端子と、第１スイッチング素子の第１端子と、電荷蓄積素子の第１端子とは、第１接続点において、接続され、充電電圧出力基準端子は、第１スイッチング素子の第２端子と、第２接続点において、接続され、出力電圧出力端子と、第２スイッチング素子の第１端子と、信号出力端子とは、第３接続点において、接続され、出力電圧出力基準端子と、第２スイッチング素子の第２端子と、信号出力基準端子と、電荷蓄積素子の第２端子とは、第４接続点において、接続され、第２接続点と第３接続点とは、互いに、接続される、信号生成回路。【選択図】図１

Description

本開示は、所定の出力信号を生成する信号生成回路に関する。
特許文献１には、半導体スイッチング素子を駆動するためのゲート駆動信号を生成する信号生成回路であるゲート駆動回路が、開示されている。
国際公開第２０１５／０２９３６３号
従来技術においては、大きなピーク電流を有する出力信号を生成することが望まれる。
本開示の一様態における信号生成回路は、充電電圧生成部と、出力電圧生成部と、第１スイッチング素子と、第２スイッチング素子と、電荷蓄積素子と、信号出力端子と、信号出力基準端子と、を備え、前記充電電圧生成部は、第１信号入力端子と、第１信号入力基準端子と、充電電圧出力端子と、充電電圧出力基準端子と、を備え、前記出力電圧生成部は、第２信号入力端子と、第２信号入力基準端子と、出力電圧出力端子と、出力電圧出力基準端子と、を備え、前記第１信号入力端子は、前記第１信号入力基準端子を基準とする第１入力信号が入力される端子であり、前記第２信号入力端子は、前記第２信号入力基準端子を基準とする第２入力信号が入力される端子であり、前記充電電圧生成部は、前記第１入力信号から、前記電荷蓄積素子を充電する電圧を生成し、前記出力電圧生成部は、前記第２入力信号から、前記信号出力端子から出力される前記信号出力基準端子を基準とする電圧を生成し、前記充電電圧出力端子は、前記第１スイッチング素子の第１端子と、第１接続点において、接続され、前記充電電圧出力基準端子は、前記第１スイッチング素子の第２端子と、第２接続点において、接続され、前記出力電圧出力端子は、前記第２スイッチング素子の第１端子と、第３接続点において、接続され、前記出力電圧出力基準端子は、前記第２スイッチング素子の第２端子と、第４接続点において、接続され、前記第３接続点は、前記信号出力端子と、接続され、前記第４接続点は、前記信号出力基準端子と、接続され、前記第２接続点と前記第３接続点とは、互いに、接続されており、前記電荷蓄積素子の第１端子は、前記第１接続点と、接続され、前記電荷蓄積素子の第２端子は、前記第４接続点と、接続される。
本開示によれば、大きなピーク電流を有する出力信号を生成することができる。
図１は、実施の形態１における信号生成回路１０００の概略構成を示す回路図である。 図２は、第１入力信号および第２入力信号および出力信号の一例を示す図である。 図３は、実施の形態１における信号生成回路２０００の概略構成を示す回路図である。 図４は、実施の形態２における信号生成回路１１００の概略構成を示す回路図である。 図５は、実施の形態２の変形例である信号生成回路１２００の概略構成を示す回路図である。 図６は、実施の形態３における信号生成回路１３００の概略構成を示す回路図である。 図７は、実施の形態３における信号生成回路１３００の出力電圧および出力電流を示す図である。 図８は、比較例における信号生成回路の出力電圧および出力電流を示す図である。
以下、本開示の実施の形態が、図面を参照しながら、説明される。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態１）
図１は、実施の形態１における信号生成回路１０００の概略構成を示す回路図である。
実施の形態１における信号生成回路１０００は、充電電圧生成部１１０と、出力電圧生成部１２０と、第１スイッチング素子Ｓ１と、第２スイッチング素子Ｓ２と、電荷蓄積素子Ｃａと、信号出力端子３０３と、信号出力基準端子３０４と、を備える。
充電電圧生成部１１０は、第１信号入力端子１１１と、第１信号入力基準端子１１２と、充電電圧出力端子１１３と、充電電圧出力基準端子１１４と、を備える。
出力電圧生成部１２０は、第２信号入力端子１２１と、第２信号入力基準端子１２２と、出力電圧出力端子１２３と、出力電圧出力基準端子１２４と、を備える。
第１信号入力端子１１１には、第１信号入力基準端子１１２を基準とする第１入力信号が、入力される。
第２信号入力端子１２１には、第２信号入力基準端子１２２を基準とする第２入力信号が、入力される。
充電電圧生成部１１０は、第１入力信号から、電荷蓄積素子Ｃａを充電する電圧を生成する。
出力電圧生成部１２０は、第２入力信号から、信号出力端子３０３から出力される信号出力基準端子３０４を基準とする電圧を生成する。
充電電圧出力端子１１３は、第１スイッチング素子Ｓ１の第１端子（例えば、ドレイン端子）と、第１接続点ａ１において、接続される。
充電電圧出力基準端子１１４は、第１スイッチング素子Ｓ１の第２端子（例えば、ソース端子）と、第２接続点ａ２において、接続される。
出力電圧出力端子１２３は、第２スイッチング素子Ｓ２の第１端子（例えば、ドレイン端子）と、第３接続点ａ３において、接続される。
出力電圧出力基準端子１２４は、第２スイッチング素子Ｓ２の第２端子（例えば、ソース端子）と、第４接続点ａ４において、接続される。
第３接続点ａ３は、信号出力端子３０３と、接続される。
第４接続点ａ４は、信号出力基準端子３０４と、接続される。
第２接続点ａ２と第３接続点ａ３とは、互いに、接続されている。
電荷蓄積素子Ｃａの第１端子は、第１接続点ａ１と、接続される。
電荷蓄積素子Ｃａの第２端子は、第４接続点ａ４と、接続される。
以上の構成によれば、出力電圧生成部１２０からの出力電圧に電荷蓄積素子Ｃａの電荷を重畳させた出力信号を、生成できる。すなわち、大きなピーク電流を有する出力信号を生成することができる。これにより、例えば、当該出力信号をパワー半導体デバイスのゲート駆動信号に用いれば、パワー半導体デバイスのゲートに電荷を急速に印加できる。これにより、パワー半導体デバイスのゲート電圧を急速に立ち上げることができる。これにより、パワー半導体デバイスの高速なスイッチングを実現できる。また、ゲート電圧を急速に立ち上げることで、スイッチングロスを小さくできる。
また、以上の構成によれば、第１信号入力端子１１１に入力される第１入力信号の強度の調整により、立ち上がりのピーク電流の調整を行うことができる。また、第２信号入力端子１２１に入力される第２入力信号の強度の調整により、出力信号の強度（例えば、パワー半導体デバイスのオン状態を維持するための電圧の強度）を調整することができる。これにより、例えば、パワー半導体デバイスの駆動をより精度良く制御することができる。
また、実施の形態１における信号生成回路１０００においては、充電電圧生成部１１０は、第１入力信号から、第１スイッチング素子Ｓ１をオフ状態とする電圧を生成して、第１スイッチング素子Ｓ１の導通制御端子（例えば、ゲート端子）に出力してもよい。
また、実施の形態１における信号生成回路１０００においては、出力電圧生成部１２０は、第２入力信号から、第２スイッチング素子Ｓ２をオフ状態とする電圧を生成して、第２スイッチング素子Ｓ２の導通制御端子（例えば、ゲート端子）に出力してもよい。
以上の構成によれば、第１スイッチング素子の導通制御のための電圧と、電荷蓄積素子に電荷を蓄積させるための電圧とを、同じ入力信号（すなわち、第１信号入力端子１１１に入力される第１入力信号）から、生成できる。このため、２つの入力信号（すなわち、第１信号入力端子１１１に入力される第１入力信号と、第２信号入力端子１２１に入力される第２入力信号）に基づいて、大きなピーク電流を有する出力信号を生成することができる。これにより、例えば、入力信号として絶縁素子を用いて絶縁伝送される信号を用いる場合でも、利用する絶縁素子の数を低減することができる。したがって、信号生成回路１０００の小型化を実現できる。
なお、第１スイッチング素子の導通制御端子および第２スイッチング素子の導通制御端子に入力される駆動制御信号は、充電電圧生成部１１０および出力電圧生成部１２０とは独立した別の制御回路によって、生成されてもよい。
また、実施の形態１においては、電荷蓄積素子Ｃａは、コンデンサであってもよい。すなわち、電荷蓄積素子Ｃａとしては、電荷を一時的に蓄積できる部材が用いられうる。
なお、実施の形態１においては、第１スイッチング素子Ｓ１または第２スイッチング素子Ｓ２は、トランジスタであってもよい。
例えば、第１スイッチング素子Ｓ１または第２スイッチング素子Ｓ２は、窒化物半導体のＮ型電界効果トランジスタであってもよい。
例えば、第１スイッチング素子Ｓ１または第２スイッチング素子Ｓ２は、ノーマリオン型のトランジスタ（例えば、Ｐ型）であってもよい。
ノーマリオン型のトランジスタは、ディプレッション形トランジスタである。すなわち、ノーマリオン型のトランジスタは、動作ゲート電圧が負の電圧であるトランジスタである。例えば、ゲート電圧がソース電圧に対して閾値（例えば、マイナス３Ｖ）よりも低い時に、ドレインとソース間は高抵抗（オフ状態）となる。一方、ゲート電圧がソース電圧に対して閾値（例えば、マイナス３Ｖ）よりも高い時に、ドレインとソース間が通電（オン状態）となる。なお、ゲート電圧とソース電圧が同電位であれば、ドレインとソース間が同通した状態となる。
図２は、第１入力信号および第２入力信号および出力信号の一例を示す図である。
第１入力信号は、第１の振幅を有する第１信号と、第２の振幅を有する第２信号と、を含む。
第１の振幅は、第２の振幅よりも大きい振幅である。
第２入力信号は、第３の振幅を有する第３信号と、第４の振幅を有する第４信号と、を含む。
第４の振幅は、第３の振幅よりも大きい振幅である。
第１信号入力端子に第１信号が入力される期間の一部と、第２信号入力端子に第３信号が入力される期間の一部とは、重なる（例えば、図２における期間Ｔ１または期間Ｔ３）。
第１信号入力端子に第２信号が入力される期間の一部と、第２信号入力端子に第４信号が入力される期間の一部とは、重なる（例えば、図２における期間Ｔ２または期間Ｔ４）。
このとき、充電電圧生成部１１０は、第１信号から、電荷蓄積素子Ｃａを充電する電圧を生成してもよい。
また、充電電圧生成部１１０は、第１信号から、第１スイッチング素子Ｓ１をオフ状態とする電圧を生成して、第１スイッチング素子Ｓ１の導通制御端子に出力してもよい。
また、出力電圧生成部１２０は、第４信号から、信号出力端子３０３から出力する電圧を生成してもよい。
また、出力電圧生成部１２０は、第４信号から、第２スイッチング素子Ｓ２をオフ状態とする電圧を生成して、第２スイッチング素子Ｓ２の導通制御端子に出力してもよい。
以上の構成によれば、例えば、間欠的に出力信号が複数生成される場合であっても、それぞれの出力信号にピーク電流を付加することができる。例えば、図２に示される例のように、期間Ｔ２および期間Ｔ４において、大きなピーク電流を有する出力信号を生成することができる。
なお、実施の形態１においては、第１入力信号と第２入力信号とは、互いに、相補的な関係であってもよい。
もしくは、第１信号入力端子に第１信号が入力される期間と、第２信号入力端子に第４信号が入力される期間とが、重なっていてもよい。
もしくは、第１信号入力端子に第２信号が入力される期間と、第２信号入力端子に第３信号が入力される期間とが、重なっていてもよい。
また、第１入力信号または第２入力信号は、３値以上の信号強度を有する信号であってもよい。
また、実施の形態１においては、第１入力信号と第２入力信号とのいずれもが、出力されていない期間があってもよい。
図３は、実施の形態１における信号生成回路２０００の概略構成を示す回路図である。
図３に示される信号生成回路２０００のように、実施の形態１における信号生成回路は、上述の信号生成回路１０００の構成に加えて、第１絶縁素子４１０と、第２絶縁素子４２０と、を備えてもよい。
このとき、第１入力信号は、第１絶縁素子４１０を介して絶縁伝送された信号であってもよい。
また、第２入力信号は、第２絶縁素子４２０を介して絶縁伝送された信号であってもよい。
また、実施の形態１においては、第１絶縁素子４１０は、第１電磁界共鳴結合器であってもよい。
また、実施の形態１においては、第２絶縁素子４２０は、第２電磁界共鳴結合器であってもよい。
このとき、第１入力信号は、第１電磁界共鳴結合器を介して絶縁伝送された高周波信号であってもよい。
また、第２入力信号は、第２電磁界共鳴結合器を介して絶縁伝送された高周波信号であってもよい。
なお、電磁界共鳴結合器により絶縁伝送される高周波信号の周波数は、信号生成回路２０００が生成する出力信号よりも、高い周波数であってもよい。
例えば、電磁界共鳴結合器により絶縁伝送される高周波信号の周波数は、１００ＭＨｚ以上の周波数である。
例えば、信号生成回路２０００が生成する出力信号の周波数は、１００ｋＨｚ〜数ＭＨｚの周波数である。
なお、実施の形態１においては、第１絶縁素子４１０の出力側基準端子と第１信号入力基準端子１１２とが、接続されてもよい。
このとき、第１絶縁素子４１０の出力側基準端子と第１信号入力基準端子１１２との間に、コンデンサが設けられてもよい。
また、実施の形態１においては、第２絶縁素子４２０の出力側基準端子と第２信号入力基準端子１２２とが、接続されてもよい。
このとき、第２絶縁素子４２０の出力側基準端子と第２信号入力基準端子１２２との間に、コンデンサが設けられてもよい。
また、図３に示されるように、実施の形態１における信号生成回路１０００の出力信号により、スイッチング素子５００が駆動されてもよい。
このとき、信号出力端子３０３は、スイッチング素子５００のゲート端子に接続される。
また、信号出力基準端子３０４は、スイッチング素子５００のソース端子に接続される。
信号出力端子３０３からの出力信号が、ゲート信号として、スイッチング素子５００に入力されることで、スイッチング素子５００のオン・オフを制御する。
このとき、信号出力端子３０３からの出力信号の周波数は、例えば、１００ｋＨｚ〜数ＭＨｚ程度であってもよい。
なお、スイッチング素子５００は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ
Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体デバイスであってもよい。
以上の信号生成回路２０００のように、絶縁素子を介して絶縁伝送された入力信号を基に、パワー半導体デバイスのゲート駆動信号を生成してもよい。
以上の構成によれば、絶縁素子により入力側とパワー半導体デバイス側との絶縁を実現しながら、パワー半導体デバイスに大きなピーク電流を有する駆動信号を供給することができる。
（実施の形態２）
以下、実施の形態１の具体的な構成例として、実施の形態２が説明される。上述の実施の形態１と重複する説明は、適宜、省略される。
図４は、実施の形態２における信号生成回路１１００の概略構成を示す回路図である。
実施の形態２における信号生成回路１１００においては、充電電圧生成部１１０は、第１整流部２１０と、第２整流部２２０と、を備える。
第１整流部２１０は、入力端子２１１と、入力基準端子２１２と、出力端子２１３と、出力基準端子２１４と、を備える。
入力端子２１１には、入力基準端子２１２を基準として、整流される信号である第１入力信号の一部が、入力される。
出力端子２１３からは、出力基準端子２１４を基準として、整流後の信号が出力される。
第２整流部２２０は、入力端子２２１と、入力基準端子２２２と、出力端子２２３と、出力基準端子２２４と、を備える。
入力端子２２１には、入力基準端子２２２を基準として、整流される信号である第１入力信号の一部が、入力される。
出力端子２２３からは、出力基準端子２２４を基準として、整流後の信号が出力される。
第１信号入力端子１１１は、第１整流部２１０の入力端子２１１と、第２整流部２２０の入力端子２２１と、に接続される。
第１信号入力基準端子１１２は、第１整流部２１０の入力基準端子２１２と、第２整流部２２０の入力基準端子２２２と、に接続される。
第１整流部２１０の出力端子２１３は、充電電圧出力端子１１３と、接続される。
第１整流部２１０の出力基準端子２１４は、充電電圧出力基準端子１１４と、接続される。
第２整流部２２０の出力端子２２３は、第１スイッチング素子Ｓ１の導通制御端子（例えば、ゲート端子）と、第５接続点ａ５において、接続される。
第２整流部２２０の出力基準端子２２４は、第２接続点ａ２と、接続される。
第２接続点ａ２と第５接続点ａ５とは、互いに、接続されている。
ここで、実施の形態２においては、第１入力信号は、第１の振幅を有する第１信号と、第２の振幅を有する第２信号と、を含んでもよい。
第１の振幅は、第２の振幅よりも大きい振幅である。
第１信号の一部が第１整流部２１０により整流されることで、電荷蓄積素子Ｃａを充電する電圧が生成されてもよい。
第１信号の一部が第２整流部２２０により整流されることで、第１スイッチング素子Ｓ１をオフ状態とする電圧が生成されてもよい。
また、実施の形態２における信号生成回路１１００においては、出力電圧生成部１２０は、第３整流部２３０と、第４整流部２４０と、を備える。
第３整流部２３０は、入力端子２３１と、入力基準端子２３２と、出力端子２３３と、出力基準端子２３４と、を備える。
入力端子２３１には、入力基準端子２３２を基準として、整流される信号である第２入力信号の一部が、入力される。
出力端子２３３からは、出力基準端子２３４を基準として、整流後の信号が出力される。
第４整流部２４０は、入力端子２４１と、入力基準端子２４２と、出力端子２４３と、出力基準端子２４４と、を備える。
入力端子２４１には、入力基準端子２４２を基準として、整流される信号である第２入力信号の一部が、入力される。
出力端子２４３からは、出力基準端子２４４を基準として、整流後の信号が出力される。
第２信号入力端子１２１は、第３整流部２３０の入力端子２３１と、第４整流部２４０の入力端子２４１と、に接続される。
第２信号入力基準端子１２２は、第３整流部２３０の入力基準端子２３２と、第４整流部２４０の入力基準端子２４２と、に接続される。
第３整流部２３０の出力端子２３３は、出力電圧出力端子１２３と、接続される。
第３整流部２３０の出力基準端子２３４は、出力電圧出力基準端子１２４と、接続される。
第４整流部２４０の出力端子２４３は、第２スイッチング素子Ｓ２の導通制御端子（例えば、ゲート端子）と、第６接続点ａ６において、接続される。
第４整流部２４０の出力基準端子２４４は、第４接続点ａ４と、接続される。
第４接続点ａ４と第６接続点ａ６とは、互いに、接続されている。
ここで、実施の形態２においては、第１入力信号は、第１の振幅を有する第１信号と、第２の振幅を有実施の形態２においては、第２入力信号は、第３の振幅を有する第３信号と、第４の振幅を有する第４信号と、を含んでもよい。
第４の振幅は、第３の振幅よりも大きい振幅である。
第４信号の一部が第３整流部２３０により整流されることで、信号出力端子３０３から出力される電圧が生成されてもよい。
第４信号の一部が第４整流部２４０により整流されることで、第２スイッチング素子Ｓ２をオフ状態とする電圧が生成されてもよい。
なお、実施の形態２においては、第１整流部２１０および第２整流部２２０および第３整流部２３０および第４整流部２４０としては、例えば、シングルシャント型の整流回路、半端整流回路、全波整流回路、倍電圧整流回路、シングルシリーズ整流回路、トランジスタを用いた整流回路、など、が用いられうる。
図５は、実施の形態２の変形例である信号生成回路１２００の概略構成を示す回路図である。
図５に示されるように、実施の形態２における信号生成回路１２００は、第１抵抗素子Ｒ１を備えてもよい。
このとき、第１抵抗素子Ｒ１は、第２接続点ａ２と第５接続点ａ５との間に、接続される。
以上の構成によれば、第１抵抗素子Ｒ１の抵抗値の調整により、第１スイッチング素子Ｓ１をオフ状態からオン状態とする速度を調整することができる。例えば、第１抵抗素子Ｒ１の抵抗値を小さくすることで、第１スイッチング素子Ｓ１をオフ状態からオン状態とする速度を高速化できる。
なお、実施の形態２における信号生成回路１２００は、第１抵抗素子Ｒ１に替えて、第１スイッチング素子Ｓ１を通常状態でオン状態とする回路を、備えていてもよい。
また、図５に示されるように、実施の形態２における信号生成回路１２００は、コンデンサＣｂ１と、コンデンサＣｂ２と、を備えてもよい。
このとき、コンデンサＣｂ１は、第１信号入力端子１１１と第１整流部２１０の入力端子２１１との間に、接続される。
また、コンデンサＣｂ２は、第１信号入力端子１１１と第２整流部２２０の入力端子２２１との間に、接続される。
このとき、コンデンサＣｂ１の容量は、コンデンサＣｂ２の容量とは、異なってもよい。
以上の構成によれば、第１信号入力端子１１１に入力される第１入力信号の電力のうち、第１整流部２１０と第２整流部２２０のそれぞれに配分される電力の割合を、調整することができる。これにより、電荷蓄積素子Ｃａを充電するための電圧の大きさ、および、第１スイッチング素子Ｓ１をオフ状態とするための電圧の大きさを、調整することができる。
なお、実施の形態２における信号生成回路１２００は、コンデンサＣｂ１およびコンデンサＣｂ２のうちのいずれか一方のみを備えてもよい。
もしくは、実施の形態２における信号生成回路１２００は、コンデンサＣｂ１およびコンデンサＣｂ２に替えて、第１整流部２１０と第２整流部２２０とに入力される電圧を分離できる回路を、備えていてもよい。
また、図５に示されるように、実施の形態２における信号生成回路１２００は、ダイオードＤａ１（例えば、クリップダイオード）を備えてもよい。
このとき、ダイオードＤａ１は、第２接続点ａ２と第１スイッチング素子Ｓ１の導通制御端子との間に、接続される。
以上の構成によれば、第１スイッチング素子Ｓ１のソース端子に第３整流部２３０の出力端子２３３からの出力である正の電圧が印加される場合に、第１スイッチング素子Ｓ１のゲート電圧が、第１スイッチング素子Ｓ１の電圧より低くなることを抑制できる。
なお、ダイオードＤａ１のアノードは、第１スイッチング素子Ｓ１の導通制御端子と、接続されてもよい。
また、ダイオードＤａ１として、複数のダイオードが直列に接続されてもよい。
また、図５に示されるように、実施の形態２における信号生成回路１２００は、第２抵抗素子Ｒ２を備えてもよい。
このとき、第２抵抗素子Ｒ２は、第４接続点ａ４と第６接続点ａ６との間に、接続される。
以上の構成によれば、第２抵抗素子Ｒ２の抵抗値の調整により、第２スイッチング素子Ｓ２をオフ状態からオン状態とする速度を調整することができる。例えば、第２抵抗素子Ｒ２の抵抗値を小さくすることで、第２スイッチング素子Ｓ２をオフ状態からオン状態とする速度を高速化できる。
なお、実施の形態２における信号生成回路１２００は、第２抵抗素子Ｒ２に替えて、第２スイッチング素子Ｓ２を通常状態でオン状態とする回路を、備えていてもよい。
また、図５に示されるように、実施の形態２における信号生成回路１２００は、コンデンサＣｂ３と、コンデンサＣｂ４と、を備えてもよい。
このとき、コンデンサＣｂ３は、第２信号入力端子１２１と第３整流部２３０の入力端子２３１との間に、接続される。
また、コンデンサＣｂ４は、第２信号入力端子１２１と第４整流部２４０の入力端子２４１との間に、接続される。
このとき、コンデンサＣｂ３の容量は、コンデンサＣｂ４の容量とは、異なってもよい。
以上の構成によれば、第２信号入力端子１２１に入力される第２入力信号の電力のうち、第３整流部２３０と第４整流部２４０のそれぞれに配分される電力の割合を、調整することができる。これにより、信号出力端子３０３から出力される電圧の大きさ、および、第２スイッチング素子Ｓ２をオフ状態とするための電圧の大きさを、調整することができる。
なお、実施の形態２における信号生成回路１２００は、コンデンサＣｂ３およびコンデンサＣｂ４のうちのいずれか一方のみを備えてもよい。
もしくは、実施の形態２における信号生成回路１２００は、コンデンサＣｂ３およびコンデンサＣｂ４に替えて、第３整流部２３０と第４整流部２４０とに入力される電圧を分離できる回路を、備えていてもよい。
また、図５に示されるように、実施の形態２における信号生成回路１２００は、ダイオードＤａ２（例えば、クリップダイオード）を備えてもよい。
このとき、ダイオードＤａ２は、第４接続点ａ４と第２スイッチング素子Ｓ２の導通制御端子との間に、接続される。
以上の構成によれば、第４整流部２４０の出力端子２４３からの出力として、過度に大きな負の電圧が、第２スイッチング素子Ｓ２に印加されることを抑制できる。これにより、過度に大きな負の電圧が印加されることに起因する第２スイッチング素子Ｓ２がオフ状態からオン状態となる速度の低下を抑制できる。
なお、ダイオードＤａ２のカソードは、第２スイッチング素子Ｓ２の導通制御端子と、接続されてもよい。
また、ダイオードＤａ２として、複数のダイオードが直列に接続されてもよい。
なお、実施の形態２において示された構成の一部が、適宜、選択的に、実施の形態１における信号生成回路の構成として、用いられてもよい。
（実施の形態３）
以下、実施の形態２の具体的な構成例として、実施の形態３が説明される。上述の実施の形態２と重複する説明は、適宜、省略される。
図６は、実施の形態３における信号生成回路１３００の概略構成を示す回路図である。
実施の形態３における信号生成回路１３００においては、第１スイッチング素子は、ノーマリオン型のトランジスタである。
このとき、第１整流部２１０の出力端子２１３から、第１整流部２１０の出力基準端子２１４を基準とする正の電圧が出力される。
また、第２整流部２２０の出力端子２２３から、第２整流部２２０の出力基準端子２２４を基準とする負の電圧が出力される。
より具体的な一例においては、実施の形態３における信号生成回路１３００においては、第１整流部は、インダクタＬ１と、コンデンサＣｃ１と、ダイオードＤｂ１と、を備える。
第１整流部２１０の入力基準端子２１２は、第１整流部２１０の出力基準端子２１４と、接続される。
インダクタＬ１は、第１整流部２１０の入力端子２１１と第１整流部２１０の出力端子２１３との間に、接続される。
コンデンサＣｃ１の第１端子は、インダクタＬ１と第１整流部２１０の出力端子２１３とをつなぐ経路に、接続される。
コンデンサＣｃ１の第２端子は、第１整流部２１０の出力基準端子２１４と、接続される。
ダイオードＤｂ１のカソードは、インダクタＬ１と第１整流部２１０の入力端子２１１とをつなぐ経路に、接続される。
ダイオードＤｂ１のアノードは、第１整流部２１０の入力基準端子２１２と、接続される。
また、より具体的な一例においては、実施の形態３における信号生成回路１３００においては、第２整流部２２０は、インダクタＬ２と、コンデンサＣｃ２と、ダイオードＤｂ２と、を備える。
第２整流部２２０の入力基準端子２２２は、第２整流部２２０の出力基準端子２２４と、接続される。
インダクタＬ２は、第２整流部２２０の入力端子２２１と第２整流部２２０の出力端子２２３との間に、接続される。
コンデンサＣｃ２の第１端子は、インダクタＬ２と第２整流部２２０の出力端子２２３とをつなぐ経路に、接続される。
コンデンサＣｃ２の第２端子は、第２整流部２２０の出力基準端子２２４と、接続される。
ダイオードＤｂ２のアノードは、インダクタＬ２と第２整流部２２０の入力端子２２１とをつなぐ経路に、接続される。
ダイオードＤｂ２のカソードは、第２整流部２２０の入力基準端子２２２と、接続される。
また、実施の形態３における信号生成回路１３００においては、第２スイッチング素子Ｓ２は、ノーマリオン型のトランジスタである。
このとき、第３整流部２３０の出力端子２３３から、第３整流部２３０の出力基準端子２３４を基準とする正の電圧が出力される。
また、第４整流部２４０の出力端子２４３から、第４整流部２４０の出力基準端子２４４を基準とする負の電圧が出力される。
より具体的な一例においては、実施の形態３における信号生成回路１３００においては、第３整流部２３０は、インダクタＬ３と、コンデンサＣｃ３と、ダイオードＤｂ３と、を備える。
第３整流部２３０の入力基準端子２３２は、第３整流部２３０の出力基準端子２３４と、接続される。
インダクタＬ３は、第３整流部２３０の入力端子２３１と第３整流部２３０の出力端子２３３との間に、接続される。
コンデンサＣｃ３の第１端子は、インダクタＬ３と第３整流部２３０の出力端子２３３とをつなぐ経路に、接続される。
コンデンサＣｃ３の第２端子は、第３整流部２３０の出力基準端子２３４と、接続される。
ダイオードＤｂ３のカソードは、インダクタＬ３と第３整流部２３０の入力端子２３１とをつなぐ経路に、接続される。
ダイオードＤｂ３のアノードは、第３整流部２３０の入力基準端子２３２と、接続される。
また、より具体的な一例においては、実施の形態３における信号生成回路１３００においては、第４整流部２４０は、インダクタＬ４と、コンデンサＣｃ４と、ダイオードＤｂ４と、を備える。
第４整流部２４０の入力基準端子２４２は、第４整流部２４０の出力基準端子２４４と、接続される。
インダクタＬ４は、第４整流部２４０の入力端子２４１と第４整流部２４０の出力端子２４３との間に、接続される。
コンデンサＣｃ４の第１端子は、インダクタＬ４と第４整流部２４０の出力端子２４３とをつなぐ経路に、接続される。
コンデンサＣｃ４の第２端子は、第４整流部２４０の出力基準端子２４４と、接続される。
ダイオードＤｂ４のアノードは、インダクタＬ４と第４整流部２４０の入力端子２４１とをつなぐ経路に、接続される。
ダイオードＤｂ４のカソードは、第４整流部２４０の入力基準端子２４２と、接続される。
以上のように、実施の形態３における信号生成回路１３００においては、第１整流部２１０および第２整流部２２０および第３整流部２３０および第４整流部２４０は、シングルシャント型の整流回路である。
なお、ダイオードＤｂ１およびダイオードＤｂ２およびダイオードＤｂ３およびダイオードＤｂ４は、例えば、窒化物半導体のショットキーバリアダイオードであってもよい。
ダイオードＤｂ１およびダイオードＤｂ２およびダイオードＤｂ３およびダイオードＤｂ４は、高周波で動作するダイオードであって、それぞれの特性が異なってもよい。
図６は、実施の形態３における信号生成回路２１００の概略構成を示している。
実施の形態３における信号生成回路２１００は、上述の信号生成回路１３００の構成に加えて、第１絶縁素子４１０である第１電磁界共鳴結合器と、第２絶縁素子４２０である第２電磁界共鳴結合器と、を備えている。
以上の信号生成回路２１００を具体例として、信号生成回路の動作の一例が、以下に、説明される。
なお、以下の動作例においては、図６に示されるように、信号生成回路２１００の出力信号により、スイッチング素子５００が駆動される場合が、例示される。
また、以下の動作例においては、第１電磁界共鳴結合器および第２電磁界共鳴結合器に入力される高周波信号は、いずれも、一例として２．４ＧＨｚの高周波が振幅変調された信号である。
このとき、第１電磁界共鳴結合器および第２電磁界共鳴結合器に入力される高周波信号おいて、出力時（オン）の出力信号強度は、＋２０ｄＢｍである。
また、第１電磁界共鳴結合器および第２電磁界共鳴結合器に入力される高周波信号において、非出力時（オフ）の出力信号強度は、−１０ｄＢｍである。
また、第１電磁界共鳴結合器に高周波信号が入力される期間には、第２電磁界共鳴結合器に高周波信号が入力しない。
以上により、第１電磁界共鳴結合器を介して絶縁伝送された高周波信号が、図２に示されるような第１入力信号として、生成される。
また、第２電磁界共鳴結合器を介して絶縁伝送された高周波信号が、図２に示されるような第２入力信号として、生成される。
なお、第１電磁界共鳴結合器および第２電磁界共鳴結合器に入力される高周波信号は、互いに異なる周波数の高周波が振幅変調された信号であってもよい。
以下に、図２の期間Ｔ１および期間Ｔ２および期間Ｔ３のそれぞれにおける動作例が、説明される。
＜期間Ｔ１＞
第１信号入力端子１１１に、第１信号入力基準端子１１２を基準とする第１入力信号が、入力される。
これにより、第２整流部２２０の入力端子２２１に、第１入力信号が、入力される。
第２整流部２２０は、入力された第１入力信号を整流する。
これにより、第２整流部２２０の出力端子２２３から、第２整流部２２０の出力基準端子２２４を基準とする負の電圧が出力される。
第２整流部２２０の出力端子２２３から出力された負の電圧は、第１スイッチング素子Ｓ１の導通制御端子に、印加される。
このため、第１スイッチング素子Ｓ１は、オフ状態となる。すなわち、第１スイッチング素子Ｓ１のドレインとソースは、断絶される。
一方で、第２信号入力端子１２１には、第２入力信号が、入力されていない。
このため、第４整流部２４０の出力端子２４３からは、負の電圧が出力されていない。
ここで、第２スイッチング素子Ｓ２の導通制御端子と、第２スイッチング素子Ｓ２のソース端子とは、接続されている。
このため、第２スイッチング素子Ｓ２は、オン状態となっている。
また、第１整流部２１０の入力端子２１１に、第１入力信号が、入力される。
第１整流部２１０は、入力された第１入力信号を整流する。
これにより、第１整流部２１０の出力端子２１３から、第１整流部２１０の出力基準端子２１４を基準とする正の電圧が出力される。
上述のように、第１スイッチング素子Ｓ１はオフ状態となり、かつ、第２スイッチング素子Ｓ２はオン状態となる。
これにより、第１整流部２１０の出力端子２１３から出力された正の電圧により、電荷蓄積素子Ｃａに、電荷が蓄積される。
電荷蓄積素子Ｃａの基準点は、信号出力基準端子３０４である。
また、第１スイッチング素子Ｓ１の基準点は、第１整流部２１０の出力基準端子２１４である。
上述のように、第２スイッチング素子Ｓ２をオン状態とすることで、信号出力基準端子３０４と第１整流部２１０の出力基準端子２１４とを接続できる。これにより、異なる基準点を、共通化することができる。
したがって、電荷蓄積素子Ｃａへの電荷の蓄積と、第１スイッチング素子Ｓ１へのゲート電圧の供給とを、同時に行うことができる。
また、信号出力端子３０３と信号出力基準端子３０４とは、導通している。
このため、信号出力端子３０３からは、信号出力基準端子３０４を基準とする出力信号は、生成されていない。
すなわち、スイッチング素子５００の駆動信号は生成されていない。このため、スイッチング素子５００は、オフ状態となる。スイッチング素子５００のゲート端子とソース端子とは、導通された状態である。
＜期間Ｔ２＞
第２信号入力端子１２１に、第２信号入力基準端子１２２を基準とする第２入力信号が、入力される。
これにより、第４整流部２４０の入力端子２４１に、第２入力信号が、入力される。
第４整流部２４０は、入力された第２入力信号を整流する。
これにより、第４整流部２４０の出力端子２４３から、第４整流部２４０の出力基準端子２４４を基準とする負の電圧が出力される。
第４整流部２４０の出力端子２４３から出力された負の電圧は、第２スイッチング素子Ｓ２の導通制御端子に、印加される。
このため、第２スイッチング素子Ｓ２は、オフ状態となる。すなわち、第２スイッチング素子Ｓ２のドレインとソースは、断絶される。
これにより、信号出力端子３０３と信号出力基準端子３０４とは、互いに接続していない状態となる。
一方で、第１信号入力端子１１１には、第１入力信号が、入力されていない。
このため、第２整流部２２０の出力端子２２３からは、負の電圧が出力されていない。
ここで、第１スイッチング素子Ｓ１の導通制御端子と、第１スイッチング素子Ｓ１のソース端子とは、接続されている。
このため、第１スイッチング素子Ｓ１は、オン状態となっている。
以上のように、第１スイッチング素子Ｓ１はオン状態となり、かつ、第２スイッチング素子Ｓ２はオフ状態となる。
これにより、電荷蓄積素子Ｃａの第１端子と信号出力端子３０３とが、導通した状態となる。
さらに、電荷蓄積素子Ｃａの第２端子と信号出力基準端子３０４とが、導通した状態となる。
このとき、電荷蓄積素子Ｃａに蓄えられていた電荷が、信号出力端子３０３から、出力される。
以上のように、第２信号入力端子１２１に第２入力信号が入力された瞬間に、第１スイッチング素子Ｓ１はオフ状態となる。このとき、電荷蓄積素子Ｃａに蓄えられていた電荷が、信号出力端子３０３に、供給される。
このため、スイッチング素子５００をオン状態とする瞬間に、スイッチング素子５００のゲート端子に、大きなゲートピーク電流を、供給することができる。
また、第３整流部２３０の入力端子２３１に、第２入力信号が、入力される。
第３整流部２３０は、入力された第２入力信号を整流する。
これにより、第３整流部２３０の出力端子２３３から、第３整流部２３０の出力基準端子２３４を基準とする正の電圧が出力される。
ここで、第３整流部２３０の出力端子２３３は、信号出力端子３０３に、接続されている。
また、第２スイッチング素子Ｓ２は、オフ状態である。
このため、第３整流部２３０の出力端子２３３から出力された正の電圧は、信号出力端子３０３に、印加される。
以上により、電荷蓄積素子Ｃａに蓄えられていた電荷の全てが供給された後であっても、第３整流部２３０の出力端子２３３から出力された正の電圧が、出力信号として、信号出力端子３０３から、出力される。
したがって、スイッチング素子５００のゲート端子に、スイッチング素子５００がオン状態を維持するための電圧を、供給することができる。
＜期間Ｔ３＞
第２信号入力端子１２１への第２入力信号の入力がなされなくなる。
このとき、第４整流部２４０の出力端子２４３からは、負の電圧が出力されなくなる。
ここで、第２スイッチング素子Ｓ２の導通制御端子と、第２スイッチング素子Ｓ２のソース端子とは、接続されている。
このため、第２スイッチング素子Ｓ２は、オン状態となる。
このとき、信号出力端子３０３と信号出力基準端子３０４とは、導通する。
このため、信号出力端子３０３からは、信号出力基準端子３０４を基準とする出力信号は、生成されなくなる。
このとき、スイッチング素子５００のゲート端子とソース端子とは、短絡された状態となる。
このため、スイッチング素子５００を、急峻に、オフ状態とすることができる。
なお、第２スイッチング素子Ｓ２の導通制御端子に、第３整流部２３０から生成された大きな負電圧が印加されていると、第２スイッチング素子Ｓ２がオンとなる時間が遅くなる。このため、ダイオードＤａ２を設けることで、負電圧がかかり過ぎないようにしている。この動作例においては、ダイオードＤａ２として、閾値が４Ｖであるダイオードを用いた。
図７は、実施の形態３における信号生成回路の出力電圧および出力電流を示す図である。
図８は、比較例における信号生成回路の出力電圧および出力電流を示す図である。
比較例としては、一般に公知のハーフブリッジ回路を用いた。すなわち、比較例においては、実施の形態のような充電電圧生成部１１０および出力電圧生成部１２０および電荷蓄積素子Ｃａは備えていない。
図７に示されるように、実施の形態３の信号生成回路であれば、スイッチングのターンオン時に、スイッチング素子５００のゲートに大きなゲートピーク電流を供給できている。
つまり、スイッチング素子５００のゲートに電荷を急速に印加できている。このため、ゲート電圧を急速に立ち上げることができている。ゲート電圧を急速に立ち上げているので、スイッチングロスを非常に小さくできている。さらに、急速に立ち上げられるので、高速なスイッチングも実現できる。さらに、スイッチング素子５００のオン状態で、安定したゲート電圧を供給できている。
このように、実施の形態３では、第１電磁界共鳴結合器と第２電磁界共鳴結合器の２つの共鳴結合器で、大きなゲートピーク電流を供給できるゲート駆動回路を提供することができる。２つの共鳴結合器で構成できるため、ゲート駆動回路を小型化できる。さらに、安価に構成することができる。実施の形態３では、大きなゲートピーク電流を供給できるので、パワー半導体デバイスを高速にオンすることができる。すなわち、低損失のスイッチング及び高速なスイッチングが実現できる。また、大きなゲートピーク電流を供給できるので、ゲート容量が大きく、かつ、大電流を低損失でスイッチする大きなパワー半導体スイッチを駆動することができる。
また、実施の形態３の信号生成回路２１００であれば、第１入力信号の強度の調整によって、立ち上がりのゲートピーク電流の調整ができる。
また、実施の形態３の信号生成回路２１００であれば、第２入力信号の強度の調整によって、オン状態の時の出力するゲート電圧の大きさを調整することができる。
なお、実施の形態３において示された構成の一部が、適宜、選択的に、実施の形態１または実施の形態２における信号生成回路の構成として、用いられてもよい。
なお、上述の実施の形態１〜３においては、「２つの素子間の接続」（例えば、ある素子が別の素子に接続する）とは、直接的な接続だけでなく、電気的な接続、および、それら２つの素子間に他の素子（例えば、実施の形態の機能を損なわない、配線、抵抗素子、など）が介在する接続を、意味してもよい。
なお、本開示は、これらの実施の形態またはその変形例に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態またはその変形例に施したもの、あるいは異なる実施の形態またはその変形例における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
本開示は、例えば、電力変換器やパワーシステムなどに利用され得る。
１１０ 充電電圧生成部
１２０ 出力電圧生成部
Ｓ１ 第１スイッチング素子
Ｓ２ 第２スイッチング素子
Ｃａ 電荷蓄積素子
３０３ 信号出力端子
３０４ 信号出力基準端子

Claims (19)

  1. 充電電圧生成部と、出力電圧生成部と、
    第１スイッチング素子と、第２スイッチング素子と、
    電荷蓄積素子と、
    信号出力端子と、信号出力基準端子と、
    を備え、
    前記充電電圧生成部は、第１信号入力端子と、第１信号入力基準端子と、充電電圧出力端子と、充電電圧出力基準端子と、を備え、
    前記出力電圧生成部は、第２信号入力端子と、第２信号入力基準端子と、出力電圧出力端子と、出力電圧出力基準端子と、を備え、
    前記第１信号入力端子は、前記第１信号入力基準端子を基準とする第１入力信号が入力される端子であり、
    前記第２信号入力端子は、前記第２信号入力基準端子を基準とする第２入力信号が入力される端子であり、
    前記充電電圧生成部は、前記第１入力信号から、前記電荷蓄積素子を充電する電圧を生成し、
    前記出力電圧生成部は、前記第２入力信号から、前記信号出力端子から出力される前記信号出力基準端子を基準とする電圧を生成し、
    前記充電電圧出力端子は、前記第１スイッチング素子の第１端子と、第１接続点において、接続され、
    前記充電電圧出力基準端子は、前記第１スイッチング素子の第２端子と、第２接続点において、接続され、
    前記出力電圧出力端子は、前記第２スイッチング素子の第１端子と、第３接続点において、接続され、
    前記出力電圧出力基準端子は、前記第２スイッチング素子の第２端子と、第４接続点において、接続され、
    前記第３接続点は、前記信号出力端子と、接続され、
    前記第４接続点は、前記信号出力基準端子と、接続され、
    前記第２接続点と前記第３接続点とは、互いに、接続されており、
    前記電荷蓄積素子の第１端子は、前記第１接続点と、接続され、
    前記電荷蓄積素子の第２端子は、前記第４接続点と、接続される、
    信号生成回路。
  2. 前記充電電圧生成部は、前記第１入力信号から、前記第１スイッチング素子をオフ状態とする電圧を生成して、前記第１スイッチング素子の導通制御端子に出力し、
    前記出力電圧生成部は、前記第２入力信号から、前記第２スイッチング素子をオフ状態とする電圧を生成して、前記第２スイッチング素子の導通制御端子に出力する、
    請求項１に記載の信号生成回路。
  3. 前記第１入力信号は、第１の振幅を有する第１信号と、第２の振幅を有する第２信号と、を含み、
    前記第１の振幅は、前記第２の振幅よりも大きい振幅であり、
    前記第２入力信号は、第３の振幅を有する第３信号と、第４の振幅を有する第４信号と、を含み、
    前記第４の振幅は、前記第３の振幅よりも大きい振幅であり、
    前記充電電圧生成部は、前記第１信号から、前記電荷蓄積素子を充電する電圧を生成し、
    前記充電電圧生成部は、前記第１信号から、前記第１スイッチング素子をオフ状態とする電圧を生成して、前記第１スイッチング素子の導通制御端子に出力し、
    前記出力電圧生成部は、前記第４信号から、前記信号出力端子から出力する電圧を生成し、
    前記出力電圧生成部は、前記第４信号から、前記第２スイッチング素子をオフ状態とする電圧を生成して、前記第２スイッチング素子の導通制御端子に出力し、
    前記第１信号入力端子に前記第１信号が入力される期間の一部と、前記第２信号入力端子に前記第３信号が入力される期間の一部とは、重なり、
    前記第１信号入力端子に前記第２信号が入力される期間の一部と、前記第２信号入力端子に前記第４信号が入力される期間の一部とは、重なる、
    請求項２に記載の信号生成回路。
  4. 前記充電電圧生成部は、第１整流部と、第２整流部と、を備え、
    前記第１整流部は、整流される信号が入力される入力端子と、入力基準端子と、整流後の信号が出力される出力端子と、出力基準端子と、を備え、
    前記第２整流部は、整流される信号が入力される入力端子と、入力基準端子と、整流後の信号が出力される出力端子と、出力基準端子と、を備え、
    前記第１信号入力端子は、前記第１整流部の入力端子と、前記第２整流部の入力端子と、に接続され、
    前記第１信号入力基準端子は、前記第１整流部の入力基準端子と、前記第２整流部の入力基準端子と、に接続され、
    前記第１整流部の出力端子は、前記充電電圧出力端子と、接続され、
    前記第１整流部の出力基準端子は、前記充電電圧出力基準端子と、接続され、
    前記第２整流部の出力端子は、前記第１スイッチング素子の導通制御端子と、第５接続点において、接続され、
    前記第２整流部の出力基準端子は、前記第２接続点と、接続され、
    前記第２接続点と前記第５接続点とは、互いに、接続されている、
    請求項１〜３のいずれかに記載の信号生成回路。
  5. 前記第１入力信号は、第１の振幅を有する第１信号と、第２の振幅を有する第２信号と、を含み、
    前記第１の振幅は、前記第２の振幅よりも大きい振幅であり、
    前記第１信号の一部が前記第１整流部により整流されることで、前記電荷蓄積素子を充電する電圧が生成され、
    前記第１信号の一部が前記第２整流部により整流されることで、前記第１スイッチング素子をオフ状態とする電圧が生成される、
    請求項４に記載の信号生成回路。
  6. 第１抵抗素子を備え、
    前記第１抵抗素子は、前記第２接続点と前記第５接続点との間に、接続される、
    請求項４または５に記載の信号生成回路。
  7. コンデンサＣｂ１と、コンデンサＣｂ２と、を備え、
    前記コンデンサＣｂ１は、前記第１信号入力端子と前記第１整流部の入力端子との間に、接続され、
    前記コンデンサＣｂ２は、前記第１信号入力端子と前記第２整流部の入力端子との間に、接続され、
    前記コンデンサＣｂ１の容量は、前記コンデンサＣｂ２の容量とは、異なる、
    請求項４〜６のいずれかに記載の信号生成回路。
  8. ダイオードＤａ１を備え、
    前記ダイオードＤａ１は、前記第２接続点と前記第１スイッチング素子の導通制御端子との間に、接続される、
    請求項４〜７のいずれかに記載の信号生成回路。
  9. 前記第１スイッチング素子は、ノーマリオン型のトランジスタであり、
    前記第１整流部の出力端子から、前記第１整流部の出力基準端子を基準とする正の電圧が出力され、
    前記第２整流部の出力端子から、前記第２整流部の出力基準端子を基準とする負の電圧が出力される、
    請求項４〜８のいずれかに記載の信号生成回路。
  10. 前記第１整流部は、インダクタＬ１と、コンデンサＣｃ１と、ダイオードＤｂ１と、を備え、
    前記第１整流部の入力基準端子は、前記第１整流部の出力基準端子と、接続され、
    前記インダクタＬ１は、前記第１整流部の入力端子と前記第１整流部の出力端子との間に、接続され、
    前記コンデンサＣｃ１の第１端子は、前記インダクタＬ１と前記第１整流部の出力端子とをつなぐ経路に、接続され、
    前記コンデンサＣｃ１の第２端子は、前記第１整流部の出力基準端子と、接続され、
    前記ダイオードＤｂ１のカソードは、前記インダクタＬ１と前記第１整流部の入力端子とをつなぐ経路に、接続され、
    前記ダイオードＤｂ１のアノードは、前記第１整流部の入力基準端子と、接続され、
    前記第２整流部は、インダクタＬ２と、コンデンサＣｃ２と、ダイオードＤｂ２と、を備え、
    前記第２整流部の入力基準端子は、前記第２整流部の出力基準端子と、接続され、
    前記インダクタＬ２は、前記第２整流部の入力端子と前記第２整流部の出力端子との間に、接続され、
    前記コンデンサＣｃ２の第１端子は、前記インダクタＬ２と前記第２整流部の出力端子とをつなぐ経路に、接続され、
    前記コンデンサＣｃ２の第２端子は、前記第２整流部の出力基準端子と、接続され、
    前記ダイオードＤｂ２のアノードは、前記インダクタＬ２と前記第２整流部の入力端子とをつなぐ経路に、接続され、
    前記ダイオードＤｂ２のカソードは、前記第２整流部の入力基準端子と、接続され、
    請求項９に記載の信号生成回路。
  11. 前記出力電圧生成部は、第３整流部と、第４整流部と、を備え、
    前記第３整流部は、整流される信号が入力される入力端子と、入力基準端子と、整流後の信号が出力される出力端子と、出力基準端子と、を備え、
    前記第４整流部は、整流される信号が入力される入力端子と、入力基準端子と、整流後の信号が出力される出力端子と、出力基準端子と、を備え、
    前記第２信号入力端子は、前記第３整流部の入力端子と、前記第４整流部の入力端子と、に接続され、
    前記第２信号入力基準端子は、前記第３整流部の入力基準端子と、前記第４整流部の入力基準端子と、に接続され、
    前記第３整流部の出力端子は、前記出力電圧出力端子と、接続され、
    前記第３整流部の出力基準端子は、前記出力電圧出力基準端子と、接続され、
    前記第４整流部の出力端子は、前記第２スイッチング素子の導通制御端子と、第６接続点において、接続され、
    前記第４整流部の出力基準端子は、前記第４接続点と、接続され、
    前記第４接続点と前記第６接続点とは、互いに、接続されている、
    請求項１〜１０のいずれかに記載の信号生成回路。
  12. 前記第２入力信号は、第３の振幅を有する第３信号と、第４の振幅を有する第４信号と、を含み、
    前記第４の振幅は、前記第３の振幅よりも大きい振幅であり、
    前記第４信号の一部が前記第３整流部により整流されることで、前記信号出力端子から出力される電圧が生成され、
    前記第４信号の一部が前記第４整流部により整流されることで、前記第２スイッチング素子をオフ状態とする電圧が生成される、
    請求項１１に記載の信号生成回路。
  13. 第２抵抗素子を備え、
    前記第２抵抗素子は、前記第４接続点と前記第６接続点との間に、接続される、
    請求項１１または１２に記載の信号生成回路。
  14. コンデンサＣｂ３と、コンデンサＣｂ４と、を備え、
    前記コンデンサＣｂ３は、前記第２信号入力端子と前記第３整流部の入力端子との間に、接続され、
    前記コンデンサＣｂ４は、前記第２信号入力端子と前記第４整流部の入力端子との間に、接続され、
    前記コンデンサＣｂ３の容量は、前記コンデンサＣｂ４の容量とは、異なる、
    請求項１１〜１３のいずれかに記載の信号生成回路。
  15. ダイオードＤａ２を備え、
    前記ダイオードＤａ２は、前記第４接続点と前記第２スイッチング素子の導通制御端子との間に、接続される、
    請求項１１〜１４のいずれかに記載の信号生成回路。
  16. 前記第２スイッチング素子は、ノーマリオン型のトランジスタであり、
    前記第３整流部の出力端子から、前記第３整流部の出力基準端子を基準とする正の電圧が出力され、
    前記第４整流部の出力端子から、前記第４整流部の出力基準端子を基準とする負の電圧が出力される、
    請求項１１〜１５のいずれかに記載の信号生成回路。
  17. 前記第３整流部は、インダクタＬ３と、コンデンサＣｃ３と、ダイオードＤｂ３と、を備え、
    前記第３整流部の入力基準端子は、前記第３整流部の出力基準端子と、接続され、
    前記インダクタＬ３は、前記第３整流部の入力端子と前記第３整流部の出力端子との間に、接続され、
    前記コンデンサＣｃ３の第１端子は、前記インダクタＬ３と前記第３整流部の出力端子とをつなぐ経路に、接続され、
    前記コンデンサＣｃ３の第２端子は、前記第３整流部の出力基準端子と、接続され、
    前記ダイオードＤｂ３のカソードは、前記インダクタＬ３と前記第３整流部の入力端子とをつなぐ経路に、接続され、
    前記ダイオードＤｂ３のアノードは、前記第３整流部の入力基準端子と、接続され、
    前記第４整流部は、インダクタＬ４と、コンデンサＣｃ４と、ダイオードＤｂ４と、を備え、
    前記第４整流部の入力基準端子は、前記第４整流部の出力基準端子と、接続され、
    前記インダクタＬ４は、前記第４整流部の入力端子と前記第４整流部の出力端子との間に、接続され、
    前記コンデンサＣｃ４の第１端子は、前記インダクタＬ４と前記第４整流部の出力端子とをつなぐ経路に、接続され、
    前記コンデンサＣｃ４の第２端子は、前記第４整流部の出力基準端子と、接続され、
    前記ダイオードＤｂ４のアノードは、前記インダクタＬ４と前記第４整流部の入力端子とをつなぐ経路に、接続され、
    前記ダイオードＤｂ４のカソードは、前記第４整流部の入力基準端子と、接続される、
    請求項１６に記載の信号生成回路。
  18. 第１絶縁素子と、第２絶縁素子と、を備え、
    前記第１入力信号は、前記第１絶縁素子を介して絶縁伝送された信号であり、
    前記第２入力信号は、前記第２絶縁素子を介して絶縁伝送された信号である、
    請求項１〜１７のいずれかに記載の信号生成回路。
  19. 前記第１絶縁素子は、第１電磁界共鳴結合器であり、
    前記第２絶縁素子は、第２電磁界共鳴結合器であり、
    前記第１入力信号は、前記第１電磁界共鳴結合器を介して絶縁伝送された高周波信号であり、
    前記第２入力信号は、前記第２電磁界共鳴結合器を介して絶縁伝送された高周波信号である、
    請求項１８に記載の信号生成回路。
JP2016101697A 2015-05-25 2016-05-20 信号生成回路 Expired - Fee Related JP6767714B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015105059 2015-05-25
JP2015105059 2015-05-25

Publications (2)

Publication Number Publication Date
JP2016220210A true JP2016220210A (ja) 2016-12-22
JP6767714B2 JP6767714B2 (ja) 2020-10-14

Family

ID=57399144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016101697A Expired - Fee Related JP6767714B2 (ja) 2015-05-25 2016-05-20 信号生成回路

Country Status (3)

Country Link
US (1) US10158280B2 (ja)
JP (1) JP6767714B2 (ja)
CN (1) CN106208628B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054349A (ja) * 2017-09-13 2019-04-04 パナソニックＩｐマネジメント株式会社 ゲート駆動回路、および、パワースイッチングシステム
WO2019187484A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路
WO2015015708A1 (ja) * 2013-07-31 2015-02-05 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015015709A1 (ja) * 2013-07-30 2015-02-05 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015015707A1 (ja) * 2013-07-30 2015-02-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
WO2015059854A1 (ja) * 2013-10-25 2015-04-30 パナソニックＩｐマネジメント株式会社 ゲート駆動装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065254A1 (ja) * 2011-11-01 2013-05-10 パナソニック株式会社 ゲート駆動回路
WO2013114818A1 (ja) * 2012-01-30 2013-08-08 パナソニック株式会社 ゲート駆動回路
WO2015015709A1 (ja) * 2013-07-30 2015-02-05 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015015707A1 (ja) * 2013-07-30 2015-02-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
WO2015015708A1 (ja) * 2013-07-31 2015-02-05 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
WO2015029363A1 (ja) * 2013-08-27 2015-03-05 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
WO2015059854A1 (ja) * 2013-10-25 2015-04-30 パナソニックＩｐマネジメント株式会社 ゲート駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054349A (ja) * 2017-09-13 2019-04-04 パナソニックＩｐマネジメント株式会社 ゲート駆動回路、および、パワースイッチングシステム
WO2019187484A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置

Also Published As

Publication number Publication date
CN106208628A (zh) 2016-12-07
CN106208628B (zh) 2020-02-18
JP6767714B2 (ja) 2020-10-14
US10158280B2 (en) 2018-12-18
US20160352122A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
RU2672260C2 (ru) Резонансный dc-dc преобразователь мощности с управлением включением и выключением
US9673722B2 (en) Quasi-resonant half-bridge converter and control method thereof
US9065357B2 (en) Power conversion circuit
US9362827B2 (en) Soft-switching bi-directional power converter and method of operating the same
CN104838571B (zh) 用于操作非常低输入电压的反激式转换器电路
US8901900B2 (en) Buck power factor correction system
JP6544580B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
JP6557074B2 (ja) ドライブ回路およびモジュール
JP2016158240A (ja) 駆動装置
US9397582B2 (en) Power converter, and inverter device including the power converter
EP2638628B1 (en) Voltage converter comprising a storage inductor with one winding and a storage inductor with two windings
JP6767714B2 (ja) 信号生成回路
US9762118B2 (en) Lossless snubber circuit and operation method thereof
US9601996B2 (en) Switching power supply apparatus
US20210265909A1 (en) Power conversion system
JP2019054349A (ja) ゲート駆動回路、および、パワースイッチングシステム
US6657872B2 (en) Voltage converter
US10033262B2 (en) Gate voltage control device
JP6681532B2 (ja) 駆動装置
JP2019161853A (ja) コンバータ装置
JP6088869B2 (ja) Ｄｃ−ｄｃコンバータ
US10439487B2 (en) Voltage converter circuit and method for operating a voltage converter circuit
JP2017099100A (ja) スイッチング回路
KR101422939B1 (ko) 역률 보상 회로 구동 장치
JP6274580B2 (ja) 絶縁型Ｃｕｋコンバータ、電力伝送制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R151 Written notification of patent or utility model registration

Ref document number: 6767714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees