JP6088869B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、絶縁型のトランスを有するＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータとして、スイッチング素子をフルブリッジで構成したインバータ回路と、一方向性素子とコンデンサとを有するハーフブリッジ回路とをトランスで接続したものがある（例えば、特許文献１）。このＤＣ−ＤＣコンバータは、トランスの巻数比を１：１とした場合に、共振用インダクタとトランスの２次側のハーフブリッジ回路を構成する共振用のコンデンサとの共振動作によって、入力電圧以上、最大で入力電圧のほぼ２倍の出力電圧を得ることができる。

特開２０１０−４７２４号公報

しかし、上記のＤＣ−ＤＣコンバータにおいて、出力電流の大きさに応じて、トランスの２次側のハーフブリッジ回路が倍電圧整流回路として動作するので、最大でトランスの２次巻線の電圧のほぼ２倍に等しい出力電圧を得ることができるが、幅広い入力電圧、電力範囲でこのＤＣ−ＤＣコンバータを動作させた場合に、これに対応した広い範囲の出力電圧、電力を実現することが難しいという課題がある。

そこで、本発明は、広い入力電圧、電力範囲に対応した出力電圧、電力を実現できるＤＣ−ＤＣコンバータを提供することを目的とする。

本発明に係るＤＣ−ＤＣコンバータは、１次巻線と２次巻線とを有するトランスと、互いに直列に接続されたスイッチング素子と、互いに直列に接続されたコンデンサと、それぞれの前記スイッチング素子及びそれぞれの前記コンデンサに並列に接続されたダイオードとを有し、第１端子側と第２端子側とに接続された第１回路と、第１レグ及び第２レグの上下アームを構成するスイッチング素子と、前記第１レグ及び第２レグの上下アームのそれぞれのスイッチング素子に並列に接続されたダイオードとを有し、第３端子側と第４端子側とに接続される第２回路と、互いに直接に接続される前記第１回路のスイッチング素子の接続点側と互いに直接に接続される前記第１回路のコンデンサの接続点側とに前記１次巻線を介して接続された又は前記第２回路の第１レグの上下アームのスイッチング素子の接続点側と前記第２レグの上下アームのスイッチング素子の接続点側とに前記２次巻線を介して接続されたインダクタンス手段と、前記第３、第４端子側から入力される電力を前記第１、第２端子側へ供給させる場合に前記第１、第２端子側の出力電圧をトランスの巻数比で換算した換算出力電圧が前記第３、第４端子側の入力電圧よりも高くなるように、前記第２回路の第１レグ又は第２レグの上アームのスイッチング素子と前記第２レグ又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせ、前記組となる第２回路のスイッチング素子が共にオン状態のときに、前記第１回路のスイッチング素子の一方を導通させて前記インダクタンス手段に前記第３、第４端子側から入力されるエネルギーを蓄積し、前記オン状態にある第１回路のスイッチング素子をオフさせる制御回路と、を備えることを特徴とする。

本発明に係るＤＣ−ＤＣコンバータは、広い入力電圧、電力範囲に対応した出力電圧、電力を実現できる。

本発明の実施形態に係るＤＣ−ＤＣコンバータの構成の一例を示す図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの電流の一例を示す波形図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの各タイミングで形成される回路図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの電流の一例を示す波形図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの各タイミングで形成される回路図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの電流の一例を示す波形図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの各タイミングで形成される回路図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの電流の一例を示す波形図である。 本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの各タイミングで形成される回路図である。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明の実施形態の説明においては、図１〜図９を適宜参照することとする。本明細書の以下の実施形態及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

また、以下の実施形態は本発明の一形態であり、本発明はこれらの実施形態に限定されるものではない。

図１は、本発明の実施形態に係るＤＣ−ＤＣコンバータの構成の一例を示す図である。図１に示すように、ＤＣ−ＤＣコンバータは、トランス３と、トランス３の１次巻線３ａ側に接続される第１回路１と、トランス３の２次巻線３ｂ側に接続される第２の回路２と、インダクタンス手段Ｌと、制御回路６とを備える。

このＤＣ−ＤＣコンバータは、図１に示す矢印Ｘ方向に電力を供給する場合は、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換して第１回路１から出力し、トランス３を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ供給する。これとは反対に、図１に示す矢印Ｙ方向に電力を供給する場合は、第３端子Ｔ３及び第４端子Ｔ４側から入力される直流を交流に変換して第２回路２から出力し、トランス３を介して第１回路１で交流を直流に変換して出力側の第１端子Ｔ１、第２端子Ｔ２側へ電力を供給する。

例えば、第１端子Ｔ１、第２端子Ｔ２側又は第３端子Ｔ３、第４端子Ｔ４側が入力側となるときは外付けの入力電源が接続され、第３端子Ｔ３、第４端子Ｔ４側又は第１端子Ｔ１、第２端子Ｔ２側が出力側となるときは外付けの負荷が接続される。これらの入力電源又は負荷は、コンバータやインバータ、電池等を介して第１端子Ｔ１、第２端子Ｔ２側又は第３端子Ｔ３、第４端子Ｔ４側に接続されてもよい。

第１端子Ｔ１、第２端子Ｔ２側にはコンデンサ４及び第１回路１が接続される。第１回路１は、互いに直列に接続されたスイッチング素子１１Ｓ、１２Ｓとこれらのスイッチング素子１１Ｓ、１２Ｓにそれぞれ逆並列に接続されたダイオード１１Ｄ、１２Ｄと、互いに直列に接続されたコンデンサ１３Ｃ、１４Ｃとこれらのコンデンサ１３Ｃ、１４Ｃにそれぞれ並列に接続されたダイオード１３Ｄ、１４Ｄとを有するハーフブリッジ回路を構成する。

第２回路２は、第３端子Ｔ３側と第４端子Ｔ４側に接続され、さらに第３端子Ｔ３側と第４端子Ｔ４側にはコンデンサ５が接続される。第２回路２は、第１レグ２１及び第２レグ２２の上下アームをスイッチング素子２１Ｓ〜２４Ｓで構成したフルブリッジの回路となっている。第１レグ２１の上下アームのスイッチング素子２１Ｓ、２２Ｓは互いに直列に接続される。スイッチング素子２１Ｓ、２２Ｓにはそれぞれ逆並列にダイオード２１Ｄ、２２Ｄが接続される。第２レグ２２の上下アームのスイッチング素子２３Ｓ、２４Ｓは互いに直列に接続される。スイッチング素子２３Ｓ、２４Ｓにはそれぞれ逆並列にダイオード２３Ｄ、２４Ｄが接続される。

第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃは、第１レグ２１の上下アームのスイッチング素子２１Ｓ、２２Ｓにそれぞれ並列に接続される。なお、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃは、第２レグ２２の上下アームのスイッチング素子２３Ｓ、２４Ｓにそれぞれ並列に接続されてもよい。

１次巻線３ａと２次巻線３ｂとを有するトランス３は、第１回路１と第２回路２とを接続する。図１では、第１回路１に接続される１次巻線３ａは、インダクタンス手段Ｌを介して、スイッチング素子１１Ｓ、１２Ｓが直列に接続される接続点側及びコンデンサ１３Ｃ、１４Ｃが直列に接続される接続点側に接続される。第２回路２に接続される２次巻線３ｂは、第１レグ２１の上下アームのスイッチング素子２１Ｓと２２Ｓとの接続点側及び第２レグ２２の上下アームのスイッチング素子２３Ｓ、２４Ｓの接続点側に接続される。

インダクタンス手段Ｌは、図１では、第１回路１のスイッチング素子１１Ｓ、１２Ｓが直列に接続される接続点側に接続されているが、第１回路１のコンデンサ１３Ｃ、１４Ｃの接続点側に接続されてもよい。また、図１では、インダクタンス手段Ｌをトランス３の１次巻線３ａ側に接続したが、２次巻線３ｂ側に接続してもよい。この場合は、インダクタンス手段Ｌの一端を第２回路２のスイッチング素子２１Ｓ、２２Ｓの接続点側又はスイッチング素子２３Ｓ、２４Ｓの接続点側に、インダクタンス手段Ｌの他端を２次巻線３ｂ側に接続する。

制御回路６は、第１回路１のスイッチング素子１１Ｓ、１２Ｓ及び第２回路２のスイッチング素子２１Ｓ〜２４Ｓにそれぞれ駆動信号を与えて、各スイッチング素子のオンオフ制御をするものである。

第１回路１の電圧検出手段７は第１端子Ｔ１及び第２端子Ｔ２間の電圧を検出し、第２回路２の電圧検出手段８は第３端子Ｔ３及び第４端子Ｔ４間の電圧を検出するものであり、電圧検出手段７、８で検出された電圧検出値は制御回路６に入力される。制御回路６は、この電圧検出値にもとづいて第１回路１のスイッチング素子１１Ｓ、１２Ｓ及び第２回路２のスイッチング素子２１Ｓ〜２４Ｓをオンオフさせて、第２回路２の出力電圧を制御する。例えば、制御回路６は、電圧検出値を負荷条件に応じた目標電圧値に近づけるように第１回路１のスイッチング素子１１Ｓ、１２Ｓ及び第２回路２のスイッチング素子２１Ｓ〜２４Ｓのパルス幅や周波数等を変調させるパルス制御を行う。電圧検出手段７、８は、例えば、第１端子Ｔ１と第２端子Ｔ２との間、第３端子Ｔ３と第４端子Ｔ４との間に抵抗を接続し、この抵抗に印加される電圧を検出する。

なお、駆動信号については、第１回路１のスイッチング素子、第２回路２のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。

次に動作について説明する。本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて、図１に示す矢印Ｙ方向、すなわち第２回路２から第１回路１へ電力を供給する場合と、図１に示す矢印Ｘ方向、すなわち第１回路１から第２回路２へ電力を供給する場合とがある。このＹ方向又はＸ方向の場合において、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときとトランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときについてそれぞれ説明する。
図１に示す矢印Ｙ方向に電力を供給する場合は、第２回路２の第１レグ２１又は第２レグ２２の上アームのスイッチング素子２１Ｓ、２３Ｓと第２レグ２２又は第１レグ２１の下アームのスイッチング素子２４Ｓ、２２Ｓとを組にして交互にオンオフさせる。

まず、矢印Ｙ方向に電力を供給する場合において、第１端子Ｔ１、第２端子Ｔ２側の出力電圧をトランス３の１次巻数３ａと２次巻線３ｂとの巻数比で換算した換算出力電圧が第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも高くなるようにする動作について説明する。

制御回路６は、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓ又はスイッチング素子２１Ｓ、２４Ｓが共にオン状態のときに、第１回路のスイッチング素子１１Ｓ、１２Ｓの一方を導通させる。インダクタンス手段Ｌに、第３端子Ｔ３、第４端子Ｔ４側から入力されるエネルギーを蓄積させてから、オン状態にある第１回路１のスイッチング素子１１Ｓ又はスイッチング素子１２Ｓをオフさせる。その後に組となる第２回路のスイッチング素子２２Ｓ、２３Ｓ又はスイッチング素子２１Ｓ、２４Ｓについては、第２コンデンサ２２Ｃ又は第１コンデンサ２１Ｃが並列に接続された第１レグのスイッチング素子２２Ｓ又はスイッチング素子２１Ｓを先にオフさせてから第２レグ２２のスイッチング素子２３Ｓ又はスイッチング素子２４Ｓを後からオフさせる。

次に、矢印Ｙ方向に電力を供給する場合において、第１端子Ｔ１、第２端子Ｔ２側の出力電圧をトランス３の１次巻数３ａと２次巻線３ｂとの巻数比で換算した換算出力電圧が第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも低くなるようにする動作について説明する。

この場合、制御回路６は、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓ又はスイッチング素子２１Ｓ、２４Ｓが共にオン状態のときに、インダクタンス手段Ｌと第１回路１のコンデンサ１３Ｃ、コンデンサ１４Ｃとの共振電流を第１回路１のスイッチング素子１１Ｓ又はスイッチング素子１２Ｓに並列に接続されたダイオード１１Ｄ又はダイオード１２Ｄの順方向に流すように制御する。

反対に、図１に示す矢印Ｘ方向に電力を供給する場合は、第１回路１のスイッチング素子１１Ｓとスイッチング素子１２Ｓと交互にオンオフする。

まず、第３端子Ｔ３、第４端子Ｔ４側の出力電圧をトランス３の１次巻数３ａと２次巻線３ｂとの巻数比で換算した換算出力電圧が第１端子Ｔ１、第２端子Ｔ２側の入力電圧よりも高くなるようにする動作について説明する。

制御回路６は、第１回路１のスイッチング素子１１Ｓ、スイッチング素子１２Ｓの一方がオン状態のときに、第２コンデンサ２２Ｃ又は第１コンデンサ２１Ｃが並列に接続された第１レグ２１のスイッチング素子２２Ｓ又はスイッチング素子２１Ｓをオンさせる。第１端子Ｔ１、第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させてから、オン状態にある第２回路２の第１レグ２１のスイッチング素子２２Ｓ又はスイッチング素子２１Ｓをオフさせる。その後に、第１回路１のスイッチング素子２３Ｓ又はスイッチング素子２４Ｓをオフさせる。

次に、第３端子Ｔ３、第４端子Ｔ４側の出力電圧をトランス３の１次巻数３ａと２次巻線３ｂとの巻数比で換算した換算出力電圧が第１端子Ｔ１、第２端子Ｔ２側の入力電圧よりも低くなるようにする動作について説明する。

制御回路６は、第１回路１のスイッチング素子１１Ｓ、スイッチング素子１２Ｓの一方がオン状態のときに、第１回路１のコンデンサ１３Ｃ、スイッチング素子１４Ｃとインダクタンス手段Ｌによる共振電流を、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓ又はスイッチング素子２１Ｓ、２４Ｓにそれぞれ並列に接続されたダイオード２２Ｄ、２３Ｄ又はダイオード２１Ｄ、２４Ｄの順方向に流すように制御する。

次に、矢印Ｙ方向の動作について、さらに詳細に説明する。

本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて、第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるようにする動作の一例について説明する。

図２は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの電流の一例を示す波形図である。図２では、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓの駆動信号及び第１回路１のスイッチング素子１１Ｓ、１２Ｓ、ダイオード１１Ｄ、１２Ｄ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓ、ダイオード２１Ｄ〜２４Ｄ、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃの電流を示している。

また、図３は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランスの巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの各タイミングで形成される回路図である。

ここで、図２に示す電流波形では、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓを順方向に流れる電流及びコンデンサ１３Ｃ、１４Ｃ、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃを充電する方向に流れる電流をプラスとしている。一方、第１回路１のダイオード１１Ｄ〜１４Ｄ、第２回路２のダイオード２１Ｄ〜２４Ｄを順方向に流れる電流、コンデンサ１３Ｃ、１４Ｃ、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃを放電する方向に流れる電流及び第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓを逆方向に流れる電流をマイナスとしている。

図２において、いま、時刻ｔ１で、組となる第２回路２のスイッチング素子２２Ｓ、スイッチング素子２３Ｓ及び第１回路１のスイッチング素子１１Ｓにオン信号が与えられたとすると、スイッチング素子２２Ｓ、スイッチング素子２３Ｓ及びスイッチング素子１１Ｓは導通可能な状態となる。スイッチング素子２２Ｓ、スイッチング素子２３Ｓ及びスイッチング素子１１Ｓが順方向に導通すると、図３（ａ）の回路が形成される。第２回路２では、第３端子Ｔ３からスイッチング素子２３Ｓ、２次巻線３ｂ、スイッチング素子２２Ｓ、第４端子Ｔ４の方向に電流が流れる。第１回路１では、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流が、第１回路１のスイッチング素子１１Ｓを導通してインダクタンス手段Ｌ、１次巻線３ａを介して流れる。第１回路１のスイッチング素子１１Ｓがオン状態となることで、コンデンサ１３Ｃとインダクタンス手段Ｌと１次巻線３ａとによる直列回路がスイッチング素子１１Ｓで短絡されることになる。このため、インダクタンス手段Ｌには、第１回路１のスイッチング素子１１Ｓをオンさせない場合と比べてその両端に大きな電圧が印加されるので、インダクタンス手段Ｌには時間に対する変化分が大きい電流が流れることが図２の第２回路２のスイッチング素子２３Ｓ、スイッチング素子２２Ｓ及び第１回路１のスイッチング素子１１Ｓに流れる電流からわかる。

図２では、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓ及び第１回路１のスイッチング素子１１Ｓに駆動信号が与えられた時刻ｔ１のときにそれぞれのスイッチング素子は導通可能な状態となる。図２のスイッチング素子２２Ｓ、コンデンサ２２Ｃ、ダイオード２２Dの電流及びスイッチング素子２３Ｓ、ダイオード２３Ｄの電流の波形は、時刻ｔ１のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子２２Ｓ、スイッチング素子２３Ｓを順方向に導通し始め、このときに第１回路１のスイッチング素子１１Ｓの電流も順方向に導通し始めている。つまり、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓが共に順方向に導通するときに、第１回路１のスイッチング素子１１Ｓを順方向に導通させている。なお、組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓのうち先にオフさせるスイッチング素子２２Ｓの駆動信号は時刻ｔ１よりも前から与えておいてもよい。

時刻ｔ２で第１回路１のスイッチング素子１１Ｓがオフしたとすると図３（ｂ）の回路が形成される。第２回路２では、時刻ｔ１から引続きスイッチング素子２３Ｓ、スイッチング素子２２Ｓを介して電流が流れている。第１回路１では、スイッチング素子１１Ｓがオフするとダイオード１２Ｄが導通し始め、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流がダイオード１２Ｄ、インダクタンス手段Ｌ、１次巻線３ａを介して流れる。図２に示すように、第２回路２の組となるスイッチング素子２２Ｓ、２３Ｓ及び第１回路１のダイオード１２Ｄの電流は、コンデンサ１３Ｃ、１４Ｃとインダクタンス手段Ｌとの共振動作により正弦波状となっている。

時刻ｔ３でコンデンサ１３Ｃ、コンデンサ１４Ｃ及びインダクタンス手段Ｌとの共振電流がほぼゼロになると図３（ｃ）の回路が形成される。第２回路２では、スイッチング素子２２Ｓ、２３Ｓ及び２次巻線３ｂを介してトランス３の励磁電流が流れる。このとき、第１回路１のスイッチング素子１２Ｓはオフ状態である。充電状態にあるコンデンサ１４Ｃの極性はダイオード１２Ｄを逆バイアスする向きとなるので、コンデンサ１４Ｃの放電電流を流す電流経路が形成されない。同様に、両端電圧がほぼゼロ状態にあるコンデンサ１３Ｃを充電する電流経路も形成されない。

時刻ｔ４では、第２回路２のスイッチング素子２２Ｓがオフすると図３（ｄ）の回路が形成される。第２回路２では、スイッチング素子２２Ｓに並列に接続された第２コンデンサ２２Ｃを充電する電流及び第１コンデンサ２１Ｃからは放電電流がそれぞれスイッチング素子２３Ｓを介して流れる。第１回路では、時刻ｔ３から引続き電流が流れる経路が形成されていない。ここでは、組となる第２回路２のスイッチング素子２２Ｓと２３Ｓのうち、第２コンデンサ２２Ｃが並列に接続されたスイッチング素子２２Ｓを先にオフさせている。

時刻ｔ５では、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃの充放電動作が終わると図３（ｅ）の回路が形成される。第２回路２ではダイオード２１Ｄが導通し始め、スイッチング素子２３Ｓを介して電流が流れる。

時刻ｔ６で第２回路２のスイッチング素子２３Ｓがオフすると図３（ｆ）の回路が形成される。第２回路２では、第２回路２のダイオード２１Ｄを流れていた電流がダイオード２４Ｄを介して流れ始める。なお、このダイオード２１Ｄ又はダイオード２４Ｄの導通は、スイッチング素子２１Ｓ又はスイッチング素子２４Ｓを逆方向に導通させるものであってもよい。

時刻ｔ７で他方の組となる第２回路２のスイッチング素子２１Ｓ、２４Ｓ及び第１回路１のスイッチング素子１２Ｓにオン信号が与えられたとすると、スイッチング素子２１Ｓ、２４Ｓ及びスイッチング素子１２Ｓは導通可能な状態となる。図２のスイッチング素子２１Ｓ、コンデンサ２１Ｃ、ダイオード２１Ｄの電流及びスイッチング素子２４Ｓ、ダイオード２４Ｄの電流の波形は、時刻ｔ７のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子２１Ｓ、スイッチング素子２４Ｓを順方向に導通し始め、このときに第１回路１のスイッチング素子１２Ｓの電流も順方向に導通し始めている。スイッチング素子２１Ｓ、２４Ｓ及びスイッチング素子１２Ｓが順方向に導通すると、図３（ｇ）の回路が形成される。第２回路２では、第３端子Ｔ３からスイッチング素子２１Ｓ、２次巻線３ｂ、スイッチング素子２４Ｓ、第４端子Ｔ４の方向に電流が流れる。第１回路１では、コンデンサ１４Ｃの放電電流及びコンデンサ１３Ｃの充電電流が、第１回路１のスイッチング素子１２Ｓを導通してインダクタンス手段Ｌを介して流れる。時刻ｔ１から時刻ｔ７までの動作が半周期の動作となる。なお、第１コンデンサ２１Ｃを放電させて、時刻ｔ７の直前にはスイッチング素子２１Ｓの両端電圧をほぼゼロ電圧の状態にし、時刻ｔ７でスイッチング素子２１Ｓを順方向に導通させることでゼロ電圧スイッチングを実現できる。

時刻ｔ７以後は、他方の組となる第２回路２のスイッチング素子２１Ｓ、２４Ｓ及び第１回路１のスイッチング素子１２Ｓに対して上記の一方の組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓ及び第１回路１のスイッチング素子１１Ｓのときと同様の動作を行う。この動作を交互に繰り返し行う。

なお、図２では、スイッチング素子２２Ｓ、２３Ｓ又はスイッチング素子２１Ｓ、２４Ｓのオン信号を同時に与えているが、第２コンデンサ２２Ｃ又は第１コンデンサ２１Ｃが接続されているスイッチング素子２２Ｓ又はスイッチング素子２１Ｓのオン信号を与える時点をスイッチング素子２３Ｓ又はスイッチング素子２４Ｓのオン信号を与える時点より前としてもよい。

上述の通り、本発明に係るＤＣ−ＤＣコンバータは、第１回路１のスイッチング素子１１Ｓ又は１２Ｓをオンさせてコンデンサ１３Ｃ又は１４Ｃとインダクタンス手段Ｌと１次巻線３ａとを有する直列回路をスイッチング素子１１Ｓ又は１２Ｓで短絡状態にする。インダクタンス手段Ｌには、第１回路１のスイッチング素子１１Ｓ又は１２Ｓをオンさせない場合と比べてその両端に大きな電圧が印加されるので、インダクタンス手段Ｌには時間に対する変化分が大きい電流が流れ、インダクタンス手段Ｌに蓄積されるエネルギー量を大きくすることができる。このため、本発明に係るＤＣ−ＤＣコンバータは、第１端子Ｔ１、第２端子Ｔ２側の出力電圧をトランス３の巻数比で換算した換算出力電圧が第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも高くできる。特に第３端子Ｔ３、第４端子Ｔ４側の入力電圧が低いときにも、トランス３の巻数比で換算した換算出力電圧が入力電圧値の２倍よりも大きな値となるＤＣ−ＤＣコンバータを実現できる。

次に、第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるようにする動作の一例について説明する。

図４は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの電流の一例を示す波形図である。図４では、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓの駆動信号及び第１回路１のスイッチング素子１１Ｓ、１２Ｓ、ダイオード１１Ｄ、１２Ｄ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓ、ダイオード２１Ｄ〜２４Ｄ、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃの電流を示している。

また、図５は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第２回路２から第１回路１へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの各タイミングで形成される回路図である。ここで、図５に示す電流波形の極性については、前述の図２の場合と同様とする。

図４において、いま、時刻ｔ１１で、組となる第２回路２のスイッチング素子２２Ｓ及び２３Ｓにオン信号が与えられたとすると、スイッチング素子２２Ｓ及びスイッチング素子２３Ｓは導通可能な状態となる。図４のスイッチング素子２２Ｓ、コンデンサ２２Ｃ、ダイオード２２Ｄの電流及びスイッチング素子２３Ｓ、ダイオード２３Ｄの電流の波形は、時刻ｔ１１のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子２２Ｓ及びスイッチング素子２３Ｓが順方向に導通し始める。スイッチング素子２２Ｓ及びスイッチング素子２３Ｓが順方向に導通すると、図５（ａ）の回路が形成される。第２回路２では、第３端子Ｔ３からスイッチング素子２３Ｓ、２次巻線３ｂ、スイッチング素子２２Ｓ、第４端子Ｔ４の方向に電流が流れる。第１回路１では、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流が、ダイオード１２Ｄを導通してインダクタンス手段Ｌ、１次巻線３ａを介して流れる。第２回路２のスイッチング素子２２Ｓ、２３Ｓ及び第１回路のダイオード１２Ｄには、コンデンサ１３Ｃ、１４Ｃとインダクタンス手段Ｌとの共振動作による正弦波状の電流が流れる。

時刻ｔ１２でコンデンサ１３Ｃ、１４Ｃとインダクタンス手段Ｌとの共振動作による電流がほぼゼロになると図５（ｂ）の回路が形成される。第２回路２では、スイッチング素子２２Ｓ、２３Ｓ及び２次巻線３ｂを介してトランス３の励磁電流が流れる。このとき、第１回路１のスイッチング素子１２Ｓはオフ状態である。充電状態にあるコンデンサ１４Ｃの極性はダイオード１２Ｄを逆バイアスする向きとなるので、コンデンサ１４Ｃの放電電流を流す電流経路が形成されない。同様に、両端電圧がほぼゼロ状態にあるコンデンサ１３Ｃを充電する電流経路は形成されない。

時刻ｔ１３で第２回路２のスイッチング素子２２Ｓがオフすると図５（ｃ）の回路が形成される。第２回路２では、スイッチング素子２２Ｓに並列に接続された第２コンデンサ２２Ｃを充電する電流及び第１コンデンサ２１Ｃからは放電電流がそれぞれスイッチング素子２３Ｓを介して流れる。第１回路では、時刻ｔ１３から引続き電流経路が形成されていない。ここでは、組となる第２回路２のスイッチング素子２２Ｓと２３Ｓのうち、第２コンデンサ２２Ｃが並列に接続されたスイッチング素子２２Ｓを先にオフさせている。

時刻ｔ１４で第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃの充放電動作が終わるとダイオード２１Ｄが導通し始め、図５（ｄ）の回路が形成される。第２回路２ではダイオード２１Ｄ及びスイッチング素子２３Ｓを介してトランス３の励磁電流が流れる。

時刻ｔ１５で第２回路２のスイッチング素子２３Ｓがオフすると図５（ｅ）の回路が形成される。第２回路２では、第２回路２のダイオード２１Ｄを流れていた電流がダイオード２４Ｄを介して流れ始める。

時刻ｔ１６で他方の組となる第２回路２のスイッチング素子２１Ｓ、２４Ｓにオン信号が与えられたとすると、スイッチング素子２１Ｓ及びスイッチング素子２４Ｓは導通可能な状態となる。図４のスイッチング素子２１Ｓ、コンデンサ２１Ｃ、ダイオード２１Ｄの電流及びスイッチング素子２４Ｓ、ダイオード２４Ｄの電流の波形は、時刻ｔ１６のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子２１Ｓ及びスイッチング素子２４Ｓが順方向に導通し始める。スイッチング素子２１Ｓ及びスイッチング素子２４Ｓが順方向に導通すると、図５（ｆ）の回路が形成される。第２回路２では、第３端子Ｔ３からスイッチング素子２１Ｓ、２次巻線３ｂ、スイッチング素子２４Ｓ、第４端子Ｔ４の方向に電流が流れる。第１回路１では、コンデンサ１４Ｃの放電電流及びコンデンサ１３Ｃの充電電流が、第１回路１のダイオード１１Ｄを導通して１次巻線３ａ、インダクタンス手段Ｌを介して流れる。なお、第１コンデンサ２１Ｃを放電させて、時刻ｔ１６の直前にはスイッチング素子２１Ｓの両端電圧をほぼゼロ電圧の状態にし、時刻ｔ１６でスイッチング素子２１Ｓを順方向に導通させることでゼロ電圧スイッチングを実現できる。特に、スイッチング素子２２Ｓ又は２１Ｓに流れる電流が大きい状態でスイッチング素子２２Ｓ又は２１Ｓをオフさせた場合に、第１コンデンサ２１Ｃ又は第２コンデンサ２２の充放電動作により、スイッチング素子２２Ｓ又は２１Ｓのオフ時に発生する損失を低減させることができる。

上述の時刻ｔ１１から時刻ｔ１６までが半周期の動作となる。時刻ｔ１６以後は、他方の組となる第２回路２のスイッチング素子２１Ｓ、２４Ｓに対して上記の一方の組となる第２回路２のスイッチング素子２２Ｓ、２３Ｓのときと同様の動作を行う。この動作を繰り返し行う。

上述の動作により、本発明に係るＤＣ−ＤＣコンバータは、トランス３の巻数比で換算した第１端子Ｔ１、第２端子Ｔ２側の出力電圧の換算出力電圧を第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも低くできる。

また、図１の矢印Ｙ方向に電力を供給する場合に、第１端子Ｔ１、第２端子Ｔ２側の出力電圧をトランス３の巻数比で換算した換算出力電圧が第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも高く又は低くする動作を行うことで、第３端子Ｔ３、第４端子Ｔ４側の入力電圧、電力範囲が広い場合であっても、これに対応した広範囲の出力電圧、電力を第１端子Ｔ１、第２端子Ｔ２側で得ることができるＤＣ−ＤＣコンバータを実現できる。

本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて、第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるようにする動作の一例について説明する。

図６は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの電流の一例を示す波形図である。図６では、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓの駆動信号及び第１回路１のスイッチング素子１１Ｓ、１２Ｓ、ダイオード１１Ｄ、１２Ｄ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓ、ダイオード２１Ｄ〜２４Ｄ、第１コンデンサ２１Ｃ、第２コンデンサ２２Ｃの電流を示している。

また、図７は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも高くなるように動作させたときの各タイミングで形成される回路図である。ここで、図６に示す電流波形の極性については、前述の図２の場合と同様とする。

図６において、いま、時刻ｔ２１で、第２回路２のスイッチング素子２２Ｓにオン信号が与えられている状態で第１回路１のスイッチング素子１１Ｓにオン信号が与えられたとすると、スイッチング素子１１Ｓは導通可能な状態となる。図６のスイッチング素子１１Ｓ、ダイオード１１Ｄの電流波形は、時刻ｔ２１のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子１１Ｓを順方向に導通し始める。スイッチング素子１１Ｓが順方向に導通すると、図７（ａ）の回路が形成される。第１回路１では、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流が、第１回路１のスイッチング素子１１Ｓを導通してインダクタンス手段Ｌ、１次巻線３ａを介して流れる。第２回路２では、スイッチング素子２２Ｓを導通し、ダイオード２４Ｄ、２次巻線３ｂを介した回路が形成される。２次巻線３ｂがスイッチング素子２２Ｓ及びダイオード２４Ｄにより短絡状態となり、第１端子Ｔ１、第２端子Ｔ２側から入力される電力がインダクタンス手段Ｌに蓄積される。インダクタンス手段Ｌには、第２回路２のスイッチング素子２２Ｓをオンさせない場合と比べて大きな電圧が印加されるので、図６に示すようにインダクタンス手段Ｌには時間に対する変化分が大きな電流が流れる。

時刻ｔ２２で第２回路２のスイッチング素子２２Ｓがオフしたとすると図７（ｂ）の回路が形成される。第１回路１では、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流が、スイッチング素子１１Ｓを介して流れる。第２回路２では、第１コンデンサ２１Ｃの放電電流とオフしたスイッチング素子２２Ｓに並列に接続された第２コンデンサ２２Ｃの充電電流とがダイオード２４Ｄを介して流れる。この時刻ｔ２２でスイッチング素子２２Ｓをオフする際に流れる電流値が大きい場合であっても、第１コンデンサ２１Ｃ及び第２コンデンサ２２Ｃの充放電動作により、スイッチング素子２２Ｓをオフ時のスイッチング損失を低減させることができる。

第２回路２では、第１コンデンサ２１Ｃ及び第２コンデンサ２２Ｃの充放電動作が終わると、図７（ｃ）の回路が形成される。第１回路１では、引続きコンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流が、スイッチング素子１１Ｓを介して流れている。第２回路２では、ダイオード２１Ｄが導通してダイオード２４を介して電流が流れる。図６に示すように、第１回路１のスイッチング素子１１Ｓ、第２回路２のダイオード２１Ｄ、２４Ｄには、コンデンサ１３Ｃ、１４Ｃとインダクタンス手段Ｌとによる共振電流が流れている。

時刻ｔ２３でコンデンサ１３Ｃ、コンデンサ１４Ｃ及びインダクタンス手段Ｌとの共振電流がほぼゼロになるとすると図７（ｄ）の回路が形成される。第１回路１では、スイッチング素子１１Ｓ、ダイオード１３Ｄを導通して電流が流れる。第２回路２では、あらかじめオン信号を入れておいたスイッチング素子２１Ｓが順方向に導通しダイオード２３Ｄを介して循環電流が流れる。第１コンデンサ２１Ｃを放電して時刻ｔ２３の直前にはスイッチング素子２１Ｓの両端電圧をほぼゼロ状態としてからスイッチング素子２１Ｓが順方向に導通するのでゼロ電圧スイッチングを実現できる。

時刻ｔ２４で第１回路１のスイッチング素子１１Ｓがオフすると図７（ｅ）の回路が形成される。第１回路１では、ダイオード１２Ｄが導通しダイオード１３Ｄを介してトランス３の励磁電流が流れる。第２回路２では、時刻ｔ２３から引続きスイッチング素子２１Ｓとダイオード２３Ｄを通じて循環電流が流れる。

時刻ｔ２５で第１回路１のスイッチング素子１２Ｓにオン信号が与えられたとすると、スイッチング素子１２Ｓは導通可能な状態となる。図６のスイッチング素子１２Ｓ、ダイオード１２Ｄの電流波形は、時刻ｔ２５のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子１２Ｓを順方向に導通し始める。スイッチング素子１２Ｓが順方向に導通すると、図７（ｆ）の回路が形成される。第１回路１では、コンデンサ１４Ｃの放電電流及びコンデンサ１３Ｃの充電電流がスイッチング素子１２Ｓを介して流れる。２次巻線３ｂはスイッチング素子２１Ｓ及びダイオード２３Ｄにより短絡され、第１端子Ｔ１、第２端子Ｔ２側から入力される電力がインダクタンス手段Ｌに蓄積される。時刻ｔ２１から時刻２６までの動作が半周期の動作となる。

時刻２６以後は、第１回路１のスイッチング素子１２Ｓ及び第２回路２のスイッチング素子２１Ｓに対して上記の第１回路１のスイッチング素子１１Ｓ及び第２回路２のスイッチング素子２２Ｓのときと同様の動作を行う。この動作を交互に繰り返し行う。

上述の通り、本発明に係るＤＣ−ＤＣコンバータは、第２回路２のスイッチング素子２１Ｓ又は２２Ｓをオンさせて２次巻線３ｂをスイッチング素子２１Ｓ又は２２Ｓとダイオード２３Ｄ又は２４Ｄとで短絡させる。インダクタンス手段Ｌには、第２回路２のスイッチング素子２１Ｓ又は２２Ｓをオンさせない場合と比べてその両端に大きな電圧が印加されるので、インダクタンス手段Ｌには時間に対する変化分が大きい電流が流れ、インダクタンス手段Ｌに蓄積されるエネルギー量を大きくすることができる。

このため、本発明に係るＤＣ−ＤＣコンバータは、トランス３の巻数比で換算した第１端子Ｔ１、第２端子Ｔ２側の出力電圧の換算出力電圧を第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも高くできる。特に第１端子Ｔ１、第２端子Ｔ２側の入力電圧が低いときにも、トランス３の巻数比で換算した換算出力電圧が入力電圧よりも大きいＤＣ−ＤＣコンバータを実現できる。

次に、第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるようにする動作の一例について説明する。

図８は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの電流の一例を示す波形図である。図８では、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓの駆動信号及び第１回路１のスイッチング素子１１Ｓ、１２Ｓ、ダイオード１１Ｄ、１２Ｄ、第２回路２のダイオード２１Ｄ〜２４Ｄの電流を示している。

また、図９は、本発明の実施形態に係るＤＣ−ＤＣコンバータにおいて第１回路１から第２回路２へ電力を供給する場合に、トランス３の巻数比で換算した出力電圧が入力電圧よりも低くなるように動作させたときの各タイミングで形成される回路図である。ここで、図８に示す電流波形の極性については、前述の図２の場合と同様とする。

図８において、いま、時刻ｔ３１で第１回路１のスイッチング素子１１Ｓにオン信号が与えられたとすると、スイッチング素子１１Ｓは導通可能な状態となる。図８のスイッチング素子１１Ｓ、ダイオード１１Ｄの電流波形は、時刻ｔ３１のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子１１Ｓを順方向に導通し始める。スイッチング素子１１Ｓが順方向に導通すると、図９（ａ）の回路が形成される。第１回路１では、コンデンサ１３Ｃの放電電流及びコンデンサ１４Ｃの充電電流がスイッチング素子１１Ｓを介して流れる。第２回路２では、ダイオード２１Ｄ、ダイオード２４Ｄを介して電流が流れる。第１回路１のスイッチング素子１１Ｓ及び第２回路のダイオード２１Ｄ、２４Ｄには、インダクタンス手段Ｌと第１回路１のコンデンサ１３Ｃ、１４Ｃとの共振動作による正弦波状の電流が流れる。

時刻ｔ３２でコンデンサ１３Ｃ、１４Ｃとインダクタンス手段Ｌとの共振動作による電流がほぼゼロになると図９（ｂ）の回路が形成される。第１回路１では、ダイオード１３Ｄが導通しスイッチング素子１１Ｓを介してトランス３の励磁電流が流れる。

時刻ｔ３３で第１回路１のスイッチング素子１１Ｓがオフすると図９（ｃ）の回路が形成される。第１回路１では、ダイオード１２Ｄが導通しダイオード１３Ｄを介してトランス３の励磁電流が流れる。

時刻ｔ３４で第１回路１のスイッチング素子１２Ｓにオン信号が与えられたとすると、スイッチング素子１２Ｓは導通可能な状態となる。図８のスイッチング素子１２Ｓ、ダイオード１２Ｄの電流波形は、時刻ｔ３４のときにマイナス側に流れていた電流がゼロとなった後にスイッチング素子１２Ｓを順方向に導通し始める。スイッチング素子１２Ｓが順方向に導通すると、図９（ｄ）の回路が形成される。第１回路１では、コンデンサ１４Ｃの放電電流及びコンデンサ１３Ｃの充電電流がスイッチング素子１２Ｓを介して流れる。第２回路２では、ダイオード２２Ｄ、ダイオード２３Ｄを導通して電流が流れる。第１回路１のスイッチング素子１２Ｓ及び第２回路のダイオード２２Ｄ、２３Ｄには、インダクタンス手段Ｌと第１回路１のコンデンサ１３Ｃ、１４Ｃとの共振動作による正弦波状の電流が流れる。

上記の時刻ｔ３１から時刻ｔ３４までの動作が半周期の動作となる。時刻ｔ３４以後は、第１回路１のスイッチング素子１２Ｓに対して上記の第１回路１のスイッチング素子１１Ｓのときと同様の動作を行う。この第１回路１のスイッチング素子１１Ｓ、１２Ｓの動作を交互に繰り返し行う。

上述の動作により、本発明に係るＤＣ−ＤＣコンバータは、トランス３の巻数比で換算した第３端子Ｔ３、第４端子Ｔ４側の出力電圧の換算出力電圧を第１端子Ｔ１、第２端子Ｔ２側の入力電圧よりも低くできる。

また、図１の矢印Ｘ方向に電力を供給する場合に、第３端子Ｔ３、第４端子Ｔ４側の出力電圧をトランス３の巻数比で換算した換算出力電圧が第１端子Ｔ１、第２端子Ｔ２側の入力電圧よりも高く又は低くする動作を行うことで、第１端子Ｔ１、第２端子Ｔ２の入力電圧、電力範囲が広い場合であっても、これに対応した広い範囲の出力電圧、電力を第３端子Ｔ３、第３端子Ｔ３側で得ることができるＤＣ−ＤＣコンバータを実現できる。

さらに、本発明に係るＤＣ−ＤＣコンバータにおいて、上述の図１の矢印Ｘ方向及び矢印Ｙ方向の電力供給を行うことで、双方向に動作するＤＣ−ＤＣコンバータを実現できる。すなわち、図１の矢印Ｙ方向に電力を供給する場合に、第１端子Ｔ１、第２端子Ｔ２側の出力電圧をトランス３の巻数比で換算した換算出力電圧が第３端子Ｔ３、第４端子Ｔ４側の入力電圧よりも高く又は低くする動作を行い、反対に、図１の矢印Ｘ方向に電力を供給する場合には、第３端子Ｔ３、第４端子Ｔ４側の出力電圧をトランス３の巻数比で換算した換算出力電圧が第１端子Ｔ１、第２端子Ｔ２側の入力電圧よりも高く又は低くする動作を行うことで、第３端子Ｔ３、第４端子Ｔ４側又は第１端子Ｔ１、第２端子Ｔ２側の入力電圧、電力範囲が広い場合であっても、これに対応した広い範囲の出力電圧、電力を第１端子Ｔ１、第２端子Ｔ２側又は第３端子Ｔ３、第３端子Ｔ３側で得ることができる双方向のＤＣ−ＤＣコンバータを実現できる。

上記の実施形態において、第１回路１、第２回路２のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓにそれぞれ並列に接続されるダイオード１１Ｄ、１２Ｄ、ダイオード２１Ｄ〜２４Ｄは、スイッチング素子内蔵のダイオードであっても別部品を外付けしたものであってもよい。

第２回路２のスイッチング素子２１Ｓ、２２Ｓに並列に接続される第１、第２コンデンサ２１Ｃ、２２Ｃは、外付けされる容量、スイッチング素子２１Ｓ、２２Ｓの寄生容量、又はこれらの組み合わせであってもよい。第２回路２のスイッチング素子２３Ｓ、２４Ｓにおいても、外付けされる容量、スイッチング素子２３Ｓ、２４Ｓの寄生容量がコンデンサとしてスイッチング素子２３Ｓ、２４Ｓに並列に接続されていてもよい。上記の実施形態において、組となる第２回路２のスイッチング素子２１Ｓ、２４Ｓ又は２２Ｓ、２３Ｓのうち、並列に接続されるコンデンサの容量が大きい、例えばスイッチング素子２１Ｓ、２２Ｓを後からオフされるスイッチング素子２３Ｓ、２４Ｓよりも先にオフさせることでスイッチング損失の低減を図ることができる。

上記の実施形態において、第１回路１のスイッチング素子１１Ｓ、１２Ｓ、第２回路２のスイッチング素子２１Ｓ〜２４Ｓの駆動信号は、それぞれのスイッチング素子を順方向に導通させる時点より前に与えておいてもよい。また、ダイオード１１Ｄ、１２Ｄ、ダイオード２１Ｄ〜２４Ｄの順方向に流す電流を、これらのダイオードに並列に接続される内部インピーダンスの低いスイッチング素子を逆方向に導通させることで導通時の損失の低減を図ることができる。

本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明に係るＤＣ−ＤＣコンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。より具体的には、例えば、スイッチング素子、半導体素子、ダイオード、コンデンサ、インダクタンス手段などとして記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。

Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、１・・・第１回路、１１Ｓ、１２Ｓ・・・第１回路１のスイッチング素子、１３Ｃ、１４Ｃ・・・第１回路１のコンデンサ、１１Ｄ〜１４Ｄ・・・第１回路１のダイオード、２・・・第２回路、２１・・・第１レグ、２２・・・第２レグ、２１Ｓ〜２４Ｓ・・・第２回路２のスイッチング素子、２１Ｄ〜２４Ｄ・・・第２回路２のダイオード、２１Ｃ・・・第１コンデンサ、２２Ｃ・・・第２コンデンサ、Ｌ・・・インダクタンス手段、３・・・トランス、３ａ・・・トランス３の１次巻線、３ｂ・・・トランス３の２次巻線、４、５・・・コンデンサ、６・・・制御回路、７、８・・・電圧検出手段

Claims (6)

1. １次巻線と２次巻線とを有するトランスと、
   互いに直列に接続されたスイッチング素子と、互いに直列に接続されたコンデンサと、
   それぞれの前記スイッチング素子及びそれぞれの前記コンデンサに並列に接続されたダイオードとを有し、第１端子側と第２端子側とに接続され、前記スイッチング素子と前記コンデンサのハーフブリッジ回路を構成する第１回路と、
   第１レグ及び第２レグの上下アームを構成するスイッチング素子と、前記第１レグ及び第２レグの上下アームのそれぞれのスイッチング素子に並列に接続されたダイオードとを有し、第３端子側と第４端子側とに接続される第２回路と、
   互いに直接に接続される前記第１回路のスイッチング素子の接続点側と互いに直接に接続される前記第１回路のコンデンサの接続点側とに前記１次巻線を介して接続された又は前記第２回路の第１レグの上下アームのスイッチング素子の接続点側と前記第２レグの上下アームのスイッチング素子の接続点側とに前記２次巻線を介して接続されたインダクタンス手段と、
   前記第３、第４端子側から入力される電力を前記第１、第２端子側へ供給させる場合に前記第１、第２端子側の出力電圧をトランスの巻数比で換算した換算出力電圧が前記第３、第４端子側の入力電圧よりも高くなるように、前記第２回路の第１レグ又は第２レグの上アームのスイッチング素子と前記第２レグ又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせ、前記組となる第２回路のスイッチング素子が共にオン状態のときに、前記第１回路のスイッチング素子の一方を導通させて前記インダクタンス手段に前記第３、第４端子側から入力されるエネルギーを蓄積し、前記オン状態にある第１回路のスイッチング素子をオフさせる制御回路と、を備えることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記制御回路は、前記第３、第４端子側から入力される電力を前記第１、第２端子側へ供給させる場合に前記第１、第２端子側の出力電圧をトランスの巻数比で換算した換算出力電圧が前記第３、第４端子側の入力電圧よりも低くなるように、前記第２回路の第１レグ又は第２レグの上アームのスイッチング素子と前記第２レグ又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせ、前記組となる第２回路のスイッチング素子が共にオン状態のときに、前記インダクタンス手段と前記第１回路のコンデンサとの共振電流を前記第１回路のスイッチング素子に並列に接続された前記ダイオードの順方向に流すことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記組となる第２回路のスイッチング素子が共にオン状態のときに、第１コンデンサ又は第２コンデンサが並列に接続された前記第２回路の第１レグ又は第２レグの上下アームの一方のスイッチング素子を先にオフさせてから前記第２レグ又は第１レグのスイッチング素子を後からオフさせることを特徴とする請求項１又は請求項２に記載のＤＣ−ＤＣコンバータ。
4. 前記制御回路は、前記第１、第２端子側から入力される電力を前記第３、第４端子側へ供給させる場合に前記第３、第４端子側の出力電圧をトランスの巻数比で換算した換算出力電圧が前記第１、第２端子側の入力電圧よりも高くなるように、前記第１回路のスイッチング素子を交互にオンオフさせ、前記第１回路のスイッチング素子の一方がオン状態のときに、前記第２回路の第１レグ又は第２レグの上下アームの一方のスイッチング素子をオンさせて前記第１、第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積し、前記オン状態にある第１レグ又は第２レグの上下アームの一方のスイッチング素子をオフさせることを特徴とする請求項１から請求項３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記第１回路のスイッチング素子の一方がオン状態のときに、第１コンデンサ又は第２コンデンサが並列に接続された前記第２回路の第１レグ又は第２レグの上下アームの一方のスイッチング素子をオンさせることを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記制御回路は、前記第１、第２端子側から入力される電力を前記第３、第４端子側へ供給させる場合に前記第３、第４端子側の出力電圧をトランスの巻数比で換算した換算出力電圧が前記第１、第２端子側の入力電圧よりも低くなるように、前記第１回路のスイッチング素子を交互にオンオフさせ、前記第１回路のスイッチング素子の一方がオン状態のときに、前記第１回路のコンデンサと前記インダクタンス手段による共振電流を前記組となる第２回路のスイッチング素子にそれぞれ並列に接続されたダイオードの順方向に流すことを特徴とする請求項１から請求項５のいずれかに記載のＤＣ−ＤＣコンバータ。

Images