JP5992820B2

JP5992820B2 - コンバータ及び双方向コンバータ

Info

Publication number: JP5992820B2
Application number: JP2012279151A
Authority: JP
Inventors: 基久人見
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2012-12-21
Filing date: 2012-12-21
Publication date: 2016-09-14
Anticipated expiration: 2032-12-21
Also published as: WO2014098221A1; JP2014124050A

Description

本発明は、コンバータ及び双方向コンバータに関する。

一般的にＤＣ−ＤＣコンバータには、入力側と出力側を絶縁するためのトランスが用いられる。また、このトランスの入力側と出力側との巻数比に応じて、入力される直流電圧を昇圧又は降圧して出力することができる。ＤＣ−ＤＣコンバータとして、高周波交流電圧矩形波を発生させトランスで昇圧し全波整流するようにしたものがある（例えば、特許文献１参照）。また、入力された直流電圧をインバータのデューティー比制御によって交流にし、得られた交流をトランスで変圧し整流して直流電圧を出力するようにしたものがある（例えば、特許文献２参照）。

さらには、広範囲な入出力電圧電流に対応でき、スイッチング損失を低減したコンバータ及び双方向コンバータとして、例えば、本出願人の先の出願である特願２０１２−２２３１３３の図１及び図１１に示されるコンバータ及び双方向コンバータがある。このコンバータ及び双方向コンバータでは、例えば、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーを第３端子Ｔ３及び第４端子Ｔ４側に電力を供給する場合に、２つの動作を切替えることで広範囲な入出力電圧電流に対応させることができる。上記の２つの動作のうちの１つ目の動作は、組となる第１回路１のスイッチング素子Ｓ１及びＳ４又はＳ２及びＳ３がオンしている間に、第２回路２のスイッチング素子Ｓ６又はＳ５を導通させて２次巻線１１ｂを短絡状態にしてインダクタンス手段Ｌにエネルギーを蓄積させ、その後スイッチング素子Ｓ６又はＳ５をオフさせてインダクタンス手段Ｌに蓄積されたエネルギーを第３端子Ｔ３及び第４端子Ｔ４側に供給させる。２つ目の動作は、第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能させている。

このコンバータ及び双方向コンバータでは、上記の２つの動作において、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーを第３端子Ｔ３及び第４端子Ｔ４側に電力を供給する場合に、第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせる。このとき、組となるスイッチング素子のうち第１又は第２コンデンサが並列に接続された一方のスイッチング素子を先にオフさせてから、他方のスイッチング素子を後からオフさせている。

特開２００８−２７８７２３号公報特開平１１−１８７６５４号公報

しかし、上記のコンバータ及び双方向コンバータにおいて、出力側となる第２回路２のブリッジ接続回路をフルブリッジの整流回路として機能するように動作させている場合に、例えば、軽負荷時などに第１回路１の組となるスイッチング素子Ｓ１とＳ４とが共にオンしている時間の割合を小さくすると、先にスイッチング素子Ｓ４をオフさせた後にスイッチング素子Ｓ１を介して流れる電流が振動してしまうことがある。これは、トランス１１の２次巻線１１ｂ側のコンデンサとインダクタンス手段Ｌによる共振動作の影響を受けるためである。この場合、後からオフさせるスイッチング素子Ｓ１のオフ後に次にオンさせるスイッチング素子Ｓ２をゼロ電圧まで下げてからオンさせるゼロ電圧スイッチングが実現できなくなり、スイッチング損失が生じてしまうことがある。

そこで、本発明は、スイッチング損失を低減したコンバータ及び双方向コンバータを提供することを目的とする。

本発明に係るコンバータは、１次巻線と２次巻線とを有するトランスと、逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグと、前記第１レグもしくは第２レグの上下アームの一方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの一方のスイッチング素子に並列に接続される第１コンデンサと、前記第１レグもしくは第２レグの上下アームの他方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの他方のスイッチング素子に並列に接続される第２コンデンサとを有し、前記１次巻線側に接続される第１回路と、ブリッジ接続される一方向性素子のうち少なくとも２つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路と、前記ブリッジ接続回路内の少なくとも２つの前記スイッチング素子にそれぞれ並列に接続される第３コンデンサと第４コンデンサとを有し、前記２次巻線側に接続される第２回路と、前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち前記第１又は第２コンデンサが並列に接続されたスイッチング素子を先にオフさせた後、前記トランスの励磁電流が前記１次巻線と後からオフさせる前記スイッチング素子とを有する１次側循環経路に流れている間に前記第２回路の前記第３又は第４コンデンサが並列に接続されたスイッチ素子を順方向に導通させてからオフし、前記第３コンデンサとこれに並列に接続される前記並列コンデンサと前記第４コンデンサとこれに並列に接続される前記並列コンデンサと前記インダクタンス手段とによる共振作用の影響によって重畳されたことによる前記励磁電流よりも大きい電流を前記1次側循環経路に流す制御回路とを備えることを特徴とする。

本発明のコンバータ及び双方向コンバータは、スイッチング損失を低減することができる。

本発明の第１の実施形態に係るコンバータの説明図である。本発明の第１の実施形態に係るコンバータにおいて第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧及び電流の一例を示す波形図である。本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６の電圧、電流及び一方向性素子Ｄ７、Ｄ８の電圧、電流の一例を示す波形図である。本発明の第１の実施形態に係るコンバータにおいて各タイミングで形成される回路図である。本発明の第２の実施形態に係る双方向コンバータの構成図である。

（第１の実施形態）
本発明に係る第１の実施形態のコンバータについて説明する。図１は、本発明の第１の実施形態に係るコンバータの説明図であり、図１（ａ）は本発明の第１の実施形態に係るコンバータの構成図、図１（ｂ）は本発明の第１の実施形態に係るコンバータのスイッチング素子の駆動タイミングの説明図である。図１（ａ）に示すように、コンバータは、トランス１１と、トランス１１の１次巻線１１ａ側に接続される第１回路１と、トランス１１の２次巻線１１ｂ側に接続される第２の回路２と、インダクタンス手段Ｌと、制御回路３とを備える。このコンバータは、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力し、トランス１１を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ電力を供給する。

第１端子Ｔ１、第２端子Ｔ２には外付けされる電源からの直流電力が入力される。第１端子Ｔ１、第２端子Ｔ２の間にはコンデンサ１６が接続され、直流電圧となる。さらに第１端子Ｔ１、第２端子Ｔ２間には第１回路１が接続され、第１回路１は、第１レグ１２及び第２レグ１３の上下アームをスイッチング素子Ｓ１〜Ｓ４で構成したフルブリッジの回路となっている。

第１回路１の第１レグ１２、第２レグ１３は、第１端子Ｔ１と第２端子Ｔ２との間にそれぞれ並列に接続される。第１レグ１２は、スイッチング素子Ｓ１、Ｓ２を上下アームとし、第２レグ１３は、スイッチング素子Ｓ３、Ｓ４を上下アームとする。図１（ａ）では、スイッチング素子Ｓ１〜Ｓ４はスイッチ素子Ｑ１〜Ｑ４に逆並列ダイオードＤ１〜Ｄ４が内蔵され並列コンデンサＣ１〜Ｃ４がそれぞれ並列に内蔵されたものを用いている。つまり、逆並列ダイオードＤ１〜Ｄ４はスイッチング素子Ｓ１〜Ｓ４の内部ダイオードであり、並列コンデンサＣ１〜Ｃ４はスイッチング素子Ｓ１〜Ｓ４の寄生容量である。

なお、本発明においては、スイッチ素子Ｑ１〜Ｑ４に並列に接続された逆並列ダイオードＤ１〜Ｄ４は、図１（ａ）に示したようにスイッチング素子Ｓ１〜Ｓ４の内蔵ダイオードを用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、スイッチ素子Ｑ１〜Ｑ４に並列に接続された並列コンデンサＣ１〜Ｃ４は、図１（ａ）に示したようにスイッチング素子Ｓ１〜Ｓ４の寄生容量を用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

第１コンデンサＣａ、第２コンデンサＣｂは、組となる第１回路１のスイッチング素子Ｓ１とＳ４又はＳ２とＳ３のうち先にオフさせるスイッチング素子にそれぞれ並列に接続される。図１（ａ）では、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせる第２レグ１３の上下アームのスイッチング素子Ｓ３、Ｓ４にそれぞれ並列に接続している。

次に、第２回路２は、一方向性素子Ｄ７、Ｄ８と２つのスイッチング素子Ｓ５、Ｓ６とを備えるブリッジ接続回路と、２つのスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続される第３コンデンサＣｃと第４コンデンサＣｄとを有し、トランス１１の２次巻線１１ｂ側に接続される。図１（ａ）では、スイッチング素子Ｓ５、Ｓ６は、一方向性素子Ｄ５、Ｄ６が内蔵され並列コンデンサＣ５、Ｃ６が寄生容量としてそれぞれスイッチ素子Ｑ５、Ｑ６に並列に接続されたものを用いている。また、一方向性素子Ｄ５とＤ６とが同じ極性で直列に接続されたスイッチング素子Ｓ５とＳ６との直列回路と、同じ極性で直列に接続された一方向性素子Ｄ７とＤ８との直列回路とが、それぞれ第３端子Ｔ３、第４端子Ｔ４間側に並列に接続される。

図１（ａ）では、スイッチ素子Ｑ５、Ｑ６に逆並列ダイオードＤ５、Ｄ６と並列コンデンサＣ５、Ｃ６とがそれぞれ並列に接続されたスイッチング素子Ｓ５、Ｓ６を用いている。つまり、一方向性素子Ｄ５、Ｄ６はスイッチング素子Ｓ５、Ｓ６の内部ダイオードであり、並列コンデンサＣ５、Ｃ６はスイッチング素子Ｓ５、Ｓ６の寄生容量である。なお、本発明においては、一方向性素子Ｄ５、Ｄ６は、図１（ａ）に示したようにスイッチング素子Ｓ５、Ｓ６の内蔵ダイオードを用いてもよく、スイッチング素子Ｓ５、Ｓ６とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサＣ５、Ｃ６は、図１（ａ）に示したようにスイッチング素子Ｓ５、Ｓ６の寄生容量を用いてもよく、スイッチング素子Ｓ５、Ｓ６とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

第２回路２のブリッジ接続回路内で、一方向性素子Ｄ５、Ｄ６が同じ極性で直列に接続される接続点側と一方向性素子Ｄ７、Ｄ８が同じ極性で直列に接続される他方の接続点側とには、トランス１１の２次巻線１１ｂが接続される。また、第３端子Ｔ３、第４端子Ｔ４の間にはコンデンサ１７が接続され、直流電圧が第３端子Ｔ３、第４端子Ｔ４の間に出力される。

次に、インダクタンス手段Ｌは、第１レグ１２の上下アームの接続点側と第２レグ１３の上下アームの接続点側とにトランス１１の１次巻線１１ａを介して接続される。このインダクタンス手段Ｌは、第２回路２のブリッジ接続回路内で一方向性素子Ｄ５、Ｄ６が同じ極性で直列に接続される接続点側と一方向性素子Ｄ７、Ｄ８が同じ極性で直列に接続される他方の接続点側とにトランス１１の２次巻線１１ｂを介して接続させてもよい。また、図１（ａ）では、インダクタンス手段Ｌの一端が第１レグ１２の上下アームの接続点側に、他端がトランス１１の１次巻線１１ａ側に接続されるが、インダクタンス手段Ｌの一端を第２レグ１３の上下アームの接続点側に、他端をトランス１１の１次巻線１１ａ側に接続させてもよい。インダクタンス手段Ｌが２次巻線１１ｂを介して接続される場合も同様である。

制御回路３は、第１回路１のスイッチング素子Ｓ１〜Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ駆動信号を与えて、各スイッチング素子のオンオフ制御をする。図１（ａ）のコンバータは、第１レグ１２又は第２レグ１３の上アームのスイッチング素子Ｓ１又はＳ３と第２レグ１３又は第１レグ１２の下アームのスイッチング素子Ｓ４又はＳ２とがそれぞれ一組となって交互にオンオフする。例えば、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、第２のコンデンサＣｂが並列に接続されたスイッチング素子Ｓ４を先にオフさせて、その後に、スイッチング素子Ｓ１を後からオフさせる。同様に、他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３のうち、第１のコンデンサＣａが並列に接続されたスイッチング素子Ｓ３を先にオフさせて、その後に、スイッチング素子Ｓ２を後からオフさせる。

また、制御回路３は、第１回路１の組となるスイッチング素子Ｓ１とＳ４又はＳ２とＳ３とが共にオンしている時間の割合が小さい場合にも、先にオフさせるスイッチング素子Ｓ４又はＳ３をオフさせるときには第２回路２のスイッチング素子Ｓ５又はＳ６を導通させておく。そして、後からオフさせるスッチング素子Ｓ１又はＳ２をオフさせるよりも前に導通させている第２回路２のスイッチング素子Ｓ５又はＳ６をオフする。

なお、制御回路３は、第１回路１の組となるスイッチング素子Ｓ１とＳ４又はＳ２とＳ３が同時にオンしている期間に、第２回路２のスイッチング素子Ｓ５、Ｓ６のオンオフ制御を行い、第２回路を整流回路として機能させる動作と２次巻線１１ｂを短絡状態にさせる動作とを切替えることで広範囲な入出力電圧電流に対応させることができる。

前者の第２回路を整流回路として機能させる動作では、スイッチング素子Ｓ１とＳ４又はＳ２とＳ３が同時にオンしている期間には、第２回路２のスイッチング素子Ｓ５又はＳ６のスイッチ素子Ｑ５又はＱ６を順方向に導通させず、第１端子Ｔ１、第２端子Ｔ２側から入力される電力はインダクタンス手段Ｌから一方向性素子Ｄ５とＤ８又はＤ６とＤ７とを介して第３端子Ｔ３、第４端子Ｔ４側に供給させる。

後者の２次巻線１１ｂを短絡状態にさせる動作では、スイッチング素子Ｓ１とＳ４又はＳ２とＳ３が同時にオンしている期間に第２回路２のスイッチング素子Ｓ６又はＳ５を導通させて第１端子Ｔ１、第２端子Ｔ２側から入力される電力をインダクタンス手段Ｌに一旦蓄積させてからオフし、インダクタンス手段Ｌに蓄積されたエネルギーを一方向性素子Ｄ５、Ｄ８を介して第３端子Ｔ３、第４端子Ｔ４側に供給させる。

図１（ａ）に示した第２回路２の出力電圧検出手段１８は、第３端子Ｔ３及び第４端子Ｔ４間に出力される第２回路２の出力電圧を検出する。この出力電圧検出値は制御回路３に入力される。制御回路３は、出力電圧検出値にもとづいて第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせて、第２回路２の出力電圧を制御する。例えば、制御回路３は、出力電圧検出値を負荷条件に応じた目標電圧値に近づけるように第１回路１のスイッチング素子Ｓ１〜Ｓ４のパルス幅や周波数等を変調させるパルス制御を行う。第２回路２の出力電圧検出手段１８は、例えば出力側に抵抗を接続し、この抵抗に印加される電圧を検出する。

なお、駆動信号については、第１回路１のスイッチング素子、第２回路２のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。

次に、本発明の第１の実施形態に係るコンバータの動作の一例について説明する。第１回路１側から第２回路２側へ電力を供給するときに、入力側となる第１回路１の組となるスイッチング素子Ｓ１とＳ４又はＳ２とＳ３とが共にオンしている時間の割合が小さい場合のコンバータの動作について説明する。

図１（ｂ）は、本発明の第１の実施形態に係るコンバータにおいて第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５、Ｓ６の駆動信号の一例を示す波形図である。

図１（ｂ）において、いま、時刻ｔ１で組となる第１回路１のスイッチング素子Ｓ１及びＳ４にオン信号が与えられ、スイッチング素子Ｓ５のオン信号が時刻ｔ１〜ｔ２の間で与えられたとする。なお、図１（ｂ）ではスイッチング素子Ｓ５のオン信号を時刻ｔ１〜ｔ２の間に与えているが、１次巻線１１ａを通じて流れる電流の振動を防止するためにはスイッチ素子Ｑ５が順方向に導通する時点ｔ３のときにオン信号が与えられていればよい。

図２は、本発明の第１の実施形態に係るコンバータにおいて第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧及び電流の一例を示す波形図であり、図３は、本発明の第１の実施形態に係るコンバータにおいて第２回路２のスイッチング素子Ｓ５、Ｓ６の電圧、電流及び一方向性素子Ｄ７、Ｄ８の電圧、電流の一例を示す波形図である。また、図４は、本発明の第１の実施形態に係るコンバータにおいて各動作タイミングで形成される回路図である。

ここで、図２及び図３に示す電流波形では、第１回路１のスイッチング素子Ｓ１〜Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６を順方向に流れる電流をプラスとし、第１回路１のスイッチング素子Ｓ１〜Ｓ４、第２回路２のスイッチング素子Ｓ５、Ｓ６を逆方向に流れる電流及び一方向性素子Ｄ７、Ｄ８を順方向に流れる電流をマイナスとしている。

図２に示すように、時刻ｔ１ではスイッチング素子Ｓ１の電流及びスイッチング素子Ｓ４の電流はマイナス側、つまりダイオードＤ１及びＤ４を導通しているが、その後プラス側、つまりスイッチ素子Ｑ１及びＱ４を順方向に導通する。

図４（ａ）は、時刻ｔ１後のスイッチ素子Ｑ１及びＱ４を順方向に導通しているときの電流の流れを示したものである。トランス１１の１次巻線１１ａ側では電流がスイッチ素子Ｑ１、Ｑ４を通じて流れ、２次巻線１１ｂ側では一方向性素子Ｄ５、Ｄ８を介して電流が流れる。第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

時刻ｔ２で、例えば、第２回路２の出力電圧検出手段１８で検出された第３端子Ｔ３、第４端子Ｔ４間の電圧検出値が目標値に近づくように、制御回路３は、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち先にオフさせるスイッチング素子Ｓ４にオフ信号を与える。このため、図２に示すように、電流値が比較的大きな状態でスイッチ素子Ｑ４がオフすることになる。時刻ｔ２でスイッチ素子Ｑ４がオフすると、図４（ｂ）に示すように、１次巻線１１ａ側では、オフしたスイッチ素子Ｑ４に並列に接続された並列コンデンサＣ４及び第２コンデンサＣｂを充電する方向にスイッチ素子Ｑ１を通じて電流が流れる。一方、並列コンデンサＣ３及び第１コンデンサＣａからは、スイッチ素子Ｑ１を通じて放電電流が流れる。そこで、先にオフさせる第１回路１のスイッチング素子Ｓ４、Ｓ３に並列に接続されるコンデンサの容量を大きくし、スイッチング素子Ｓ４の両端電圧の上昇を緩やかにさせることで、第１回路１のスイッチング素子Ｓ４のオフ時のスイッチング損失の低減を図っている。スイッチング素子Ｓ３についても同様に、並列コンデンサＣ３に第１コンデンサＣａを並列に接続することでスイッチング素子Ｓ３のオフ時のスイッチング損失を低減させている。なお、２次巻線１１ｂ側の電流は、時刻ｔ１から継続して一方向性素子Ｄ５、Ｄ８を通じて流れている。

並列コンデンサＣ３及び第１コンデンサＣａの放電、並列コンデンサＣ４及び第２コンデンサＣｂの充電動作が終わるとスイッチ素子Ｑ３に並列に接続された逆並列ダイオードＤ３が導通する。１次巻線１１ａ側ではインダクタンス手段Ｌに蓄積されたエネルギー及びトランス１１の励磁電流によって、直前に１次巻線１１ａ、インダクタンス手段Ｌに流れていた電流と同じ方向に、１次巻線１１ａと後からオフさせるスイッチング素子Ｓ１とを有する１次側循環経路、ここでは、図４（ｃ）に示すように、１次巻線１１ａ、逆並列ダイオードＤ３、スイッチ素子Ｑ１、インダクタンス手段Ｌによって形成された経路に電流が流れる。

２次巻線１１ｂ側の電流は、時刻ｔ１から継続して一方向性素子Ｄ５、Ｄ８を順方向に流れているが、時刻ｔ３で一方向性素子Ｄ５を順方向の導通が終了するとスイッチ素子Ｑ５を順方向に流れ始める。なお、スイッチング素子Ｓ５のオン信号は、１次側循環経路を流れる電流が振動しないように一方向性素子Ｄ５を順方向の導通が終了する時点ｔ３には与えておく。

一方向性素子Ｄ５が順方向に導通すると、図４（ｃ）に示すように、２次巻線１１ｂ側では、トランス１１の励磁電流がスイッチ素子Ｑ５及び一方向性素子Ｄ７を介して流れる。このため、トランス１１の励磁電流は、１次巻線１１ａ側の１次側循環経路と２次巻線１１ｂ側とに分流することになる。

トランス１１の励磁電流が２次巻線１１ｂ側にも分流するため、図２のスイッチング素子Ｓ１及びＳ３の電流に示すように１次側循環経路に流れる電流は非常に小さくなる。この状態で後からオフさせるスイッチング素子Ｓ１をオフすると、スイッチング素子Ｓ１と同じレグ１２の他方のスイッチング素子Ｓ２をオンさせる時にゼロ電圧スイッチングを実現させることができない場合がある。スイッチング素子Ｓ１をオフさせた後に、トランス１１の励磁電流によってコンデンサＣ１を充電し、かつ次にオンさせるスイッチング素子Ｓ２のコンデンサＣ２をゼロ電圧まで放電させないと、スイッチング素子Ｓ２をゼロ電圧の状態でオンさせられないからである。

本発明では、後からオフさせるスイッチング素子Ｓ１をオフする前に、導通状態にあるスイッチング素子Ｓ５をオフさせ、２次巻線１１ｂ側のコンデンサ、すなわち、コンデンサＣ５、第３のコンデンサＣｃ、コンデンサＣ６、第４のコンデンサＣｄの合成容量とインダクタＬとの共振動作を利用してコンデンサＣ１、Ｃ２の充放電時に１次側循環経路に流れる電流を大きくする。

この動作について具体的に説明する。図１（ｂ）に示すように時刻ｔ４でスイッチング素子Ｓ５の駆動信号をオフにする。すると、図４（ｄ）に示すように２次巻線１１ｂ側では、コンデンサＣ５及び第３のコンデンサＣｃを充電し、コンデンサＣ６及び第４のコンデンサＣｄを放電する電流が流れ、図３のスイッチング素子Ｓ５、Ｓ６の電圧及び電流波形は、インダクタンス手段と２次側のコンデンサとの共振動作を反映した波形となっている。この２次巻線側１１ｂの共振電流は、トランス１１を介して１次巻線１１ａ側の1次側循環経路に流れる電流に重畳される。図４（ｄ）に示すように１次巻線１１ａ側では継続して1次側循環経路に電流が流れ、図２のスイッチング素子Ｓ１の電流波形は、時刻ｔ４まではトランス１１の励磁電流値であった電流値が時刻ｔ４の後に上昇する。つまり、1次側循環経路には、２次巻線１１ｂ側のコンデンサの合成容量とインダクタンス手段Ｌとによる共振作用の影響によって重畳されたことによる励磁電流よりも大きい電流が流れる。

時刻ｔ５で、組となるスイッチング素子Ｓ１、Ｓ４のうち後からオフさせるスイッチング素子Ｓ１をオフすると、図４（ｅ）に示すように、１次巻線１１ａ側では、ダイオードＤ３を介してコンデンサＣ１、Ｃ２を充放電する電流が流れる。上記の共振動作を利用して時刻ｔ５の時に１次側循環経路に流れていた電流をコンデンサＣ１、Ｃ２の充放電を行うのに十分な大きさにしたので、図２のスイッチング素子Ｓ２の電圧波形は時刻ｔ５以降にほぼゼロボルトまで下がっている。ここでは、２次巻線１１ｂ側のコンデンサの合成容量とインダクタンス手段Ｌとの共振動作を開始してからスイッチング素子Ｓ１をオフするまでの時刻ｔ４〜ｔ５の期間は、上述の共振動作における共振一周期の１／２以内の時間とする。１次側循環経路に流れる励磁電流に共振電流分が重畳された電流は、共振動作開始後共振一周期の１／２の時までは上昇し、共振一周期の１／２でピーク値となり、その後は減少するためである。一方、図４（ｅ）の２次巻線１１ｂ側では、コンデンサＣ５及び第３のコンデンサＣｃを放電し、コンデンサＣ６及び第４のコンデンサＣｄが充電する電流が流れている。

時刻ｔ６で並列コンデンサＣ１、Ｃ２の充放電が終わると、図４（ｆ）に示すように、逆並列ダイオードＤ２が導通する。１次巻線１１ａ側では、時刻ｔ６の直前に１次巻線１１ａに流れていた電流と同じ方向に、１次巻線１１ａから、逆並列ダイオードＤ３、Ｄ２を通じて電流が流れる。一方、２次巻線１１ｂ側では、コンデンサＣ５、第３のコンデンサＣｃ、コンデンサＣ６、第４のコンデンサＣｄとインダクタＬとの共振動作により、再びコンデンサＣ５及び第３のコンデンサＣｃを充電し、コンデンサＣ６及び第４のコンデンサＣｄが放電する電流が流れる。なお、逆並列ダイオードＤ２が導通を開始する時刻ｔ６の時に、２次巻線１１ｂ側の電流は、図４（ｆ）に示すコンデンサＣ５及び第３のコンデンサＣｃが放電し、コンデンサＣ６及び第４のコンデンサＣｄを充電する電流が流れている状態でもよい。

時刻ｔ７で図２に示すように他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３にオン信号を与える。時刻ｔ７では、図３に示すように、スイッチング素子Ｓ２、Ｓ３の電流はマイナス側、つまり逆並列ダイオードＤ２、Ｄ３を流れているが、その後スイッチング素子Ｓ２、Ｓ３の電流はプラス側、つまりスイッチ素子Ｑ２、Ｑ３を流れる。図４（ｇ）は、１次巻線１１ａ側の電流がスイッチ素子Ｑ２、Ｑ３を介して流れる動作を示したものである。このとき、２次巻線１１ｂ側の電流は、一方向性素子Ｄ６、Ｄ７を介して流れている。図４（ａ）の場合と同様に、第１端子Ｔ１、第２端子Ｔ２間から入力された電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

スイッチ素子Ｑ２、Ｑ３が順方向に導通する直前にスイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続される逆並列ダイオードＤ２，Ｄ３が導通しているため、図２に示すように、第１回路１のスイッチング素子Ｓ２，Ｓ３はオン時にゼロ電圧スイッチングを実現している。上述のように１次側循環経路に流れる励磁電流を小さい場合であっても、共振動作を利用して１次側循環経路に流れる電流を大きくすることによって、後からオフさせるスイッチング素子のオン時にゼロ電圧スイッチングを実現させることができる。

時刻ｔ７後の他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の動作ついては、上述の組となるスイッチング素子Ｓ１、Ｓ４の時刻ｔ１から時刻ｔ７と同様に動作させる。すなわち、例えば、第３端子Ｔ３、第４端子Ｔ４間の出力電圧が所望の値となるように、制御回路３は、組となるスイッチング素子Ｓ２、Ｓ３のうち第１コンデンサＣａが並列に接続されたスイッチ素子Ｑ３を先にオフさせる。次にスイッチ素子Ｑ６を導通させてトランス１１の励磁電流が１、２次巻線１１ａ、１１ｂ側に分流している状態でスイッチ素子Ｑ６をオフする。スイッチ素子Ｑ６のオフ後の２次巻線１１ｂ側のコンデンサの合成容量とインダクタンス手段Ｌとの共振動作を利用して１次側循環経路に流れる電流を上昇させた状態で後からオフさせるスイッチ素子Ｑ２をオフさせる。このように動作させることによって、組となるスイッチング素子Ｓ１とＳ４又はＳ２とＳ３とが共にオンしている時間の割合が小さい場合など１次側循環経路に流れる励磁電流が小さいときにも、後からオフさせるスイッチング素子のゼロ電圧スイッチングに必要な電流を確保することができる。

ここで、第２回路２の一方向性素子Ｄ５が順方向導通する期間にスイッチング素子Ｓ５にオン信号を与えて同期整流を行ってもよい。通常、逆方向導通時のスイッチ素子Ｓ５の電圧降下は一方向性素子Ｄ５の順方向導通時の電圧降下よりも小さいので、スイッチ素子Ｑ５を逆方向に導通させることによりの導通損失を低減させることができる。第２回路２の一方向性素子Ｄ６及びスイッチ素子Ｑ６についても同様である。さらに、上記の実施形態１の説明では、第２回路２の一方向性素子Ｄ７、Ｄ８としてダイオードで示したが、この一例に限定されることなく電流を一方向へ導通させる素子であればよい。例えば、一方向性素子Ｄ７、Ｄ８として、一方向性素子Ｄ７、Ｄ８を外付けした又は内部ダイオードＤ７、Ｄ８を有したスイッチング素子Ｓ７、Ｓ８を用いてもよい。上述の一方向性素子Ｄ５、Ｄ６と同様に、一方向性素子Ｄ７、Ｄ８が順方向導通する期間に逆方向導通時の電圧降下が小さいスイッチ素子Ｑ７、Ｑ８を逆方向に導通させることで導通損失の低減を図ることができる。

図１（ｂ）に示すように、後からオフさせるスイッチング素子Ｓ１、Ｓ２の駆動信号が共にオフ信号となる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２のゼロ電圧スイッチングを実現させるために両端電圧がゼロまで下がる期間程度とする。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。

なお、図１（ｂ）及び図２に示すように、時刻ｔ７で第１回路１のスイッチング素子Ｓ２、Ｓ３の駆動信号であるオン信号を同時に与えており、その後、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始めている動作の一例を示した。しかし、上記の実施形態の動作の一例に限定されることなく、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時刻ｔ７は、逆並列ダイオードＤ２、Ｄ３が導通している期間であればよい。また、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点とスイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始め時点とを時刻ｔ７で一致させてもよい。スイッチ素子Ｑ２、Ｑ３の逆方向導通時の電圧降下が逆並列ダイオードＤ２、Ｄ３の順方向導通時の電圧降下よりも小さい場合には、スイッチング素子Ｓ２、Ｓ３のオン信号を与えてスイッチング素子Ｓ２、Ｓ３の導通損失を低減させることができる。これらの内容はもう一方の組となる第１回路１のスイッチング素子Ｓ１、Ｓ４の場合についても同様である。

上記の第１の実施形態では、組となる第１回路１のスイッチング素子Ｓ１及びＳ４、Ｓ２及びＳ３のうち第２レグ１３の上下アームのスイッチング素子Ｓ４、Ｓ３を先にオフさせているが、第１レグ１２の上下アームのスイッチング素子Ｓ１、Ｓ２を先にオフさせてもよい。この場合、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせるスイッチング素子Ｓ１、Ｓ２にそれぞれ接続させる。また、先にオフさせる第１回路１のスイッチング素子を、第１レグ１２と第２レグ１３との上アームのスイッチング素子Ｓ１、Ｓ３、又は、第１レグ１２と第２レグ１３との下アームのスイッチング素子Ｓ２、Ｓ４としてもよい。この場合、第１コンデンサＣａ、第２コンデンサＣｂを、先にオフさせるスイッチング素子Ｓ１、Ｓ３又はスイッチング素子Ｓ２、Ｓ４にそれぞれ並列に接続させる。

また、上記の第１の実施形態において、図１に示した第２回路２のブリッジ接続回路内で、第３端子Ｔ３、第４端子Ｔ４間に接続されるスイッチング素子Ｓ５、Ｓ６の直列回路と一方向性素子Ｄ７，Ｄ８の直列回路との位置が入れ替わってもよい。この場合も、第３コンデンサＣｃ、第４コンデンサＣｄは、オンオフさせる第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続される。また、第２回路２において一方向性素子Ｄ７又はＤ８と第２回路２のスイッチング素子Ｓ５又はＳ６との直列回路をそれぞれ第３端子Ｔ３、第４端子Ｔ４間に接続する混合ブリッジ接続の回路構成にしてもよい。この場合も、第３コンデンサＣｃ、第４コンデンサＣｄは、オンオフさせる第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ並列に接続させる。

（第２の実施形態）
図５に、本発明の第２の実施形態に係る双方向コンバータの電気回路図を示す。本発明の第２の実施形態に係る双方向コンバータにおいて、第１の実施形態に係るコンバータと符号が同じ構成要素は、相互に同一のものを示すものとする。ここでは、主に第１の実施形態に係るコンバータと異なる構成及び動作について説明する。

第２の実施形態に係る双方向コンバータでは、双方向で動作させるため、第２回路は、第１回路と同様の構成になるようにする。このため、図５では、第２回路２２は、スイッチング素子を２つのレグの上下アームとした回路構造にする。また、第２回路２２のスイッチング素子Ｓ７、Ｓ８にも駆動信号を与えることからも、ここでは、制御回路２３とする。なお、第１回路１の第１レグ１２、第２レグ１３及び第２回路２２の第３レグ１４については、第１の実施形態で述べた図１に示す構成と同様である。また、図１と同様に、図５では、インダクタンス手段Ｌは、１次巻線１１ａ側に接続されているが、２次巻線１１ｂ側に接続させてもよい。

第１回路１で組となる第１回路１のスイッチング素子Ｓ１とＳ４、Ｓ２とＳ３のうち、先にオフさせる一方のレグの上下アーム、ここでは第１レグ１２の上下アームのスイッチング素子Ｓ３、Ｓ４が直列に接続される。先にオフさせる第１回路１のスイッチング素子Ｓ３、Ｓ４には、それぞれ第１、第２コンデンサＣａ、Ｃｂが並列に接続される。

図５に示すように、第２回路２２の第３レグ２４、第４レグ２５は、第３端子Ｔ３と第４端子Ｔ４との間にそれぞれ並列に接続される。第３レグ２４、第４レグ２５は、上下アームをスイッチング素子Ｓ５〜Ｓ８で構成したフルブリッジ接続の回路となる。また、スイッチング素子Ｓ５〜Ｓ８は、スイッチ素子Ｑ５〜Ｑ８と一方向性素子Ｄ５〜Ｄ８と並列コンデンサＣ５〜Ｃ８とがそれぞれ並列に接続される。なお、第１の実施形態と同様に、一方向性素子Ｄ５〜Ｄ８は、図５に示したように第２回路２２のスイッチング素子Ｓ５〜Ｓ８の内蔵ダイオードを用いてもよく、第２回路２２のスイッチング素子Ｓ５〜Ｓ８とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサＣ５〜Ｃ８は、図５に示したように第２回路２２のスイッチング素子Ｓ５〜Ｓ８の寄生容量を用いてもよく、第２回路２２のスイッチング素子Ｓ５〜Ｓ８とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。

第２回路２２から第１回路１側へ電力を供給する場合に、第２回路２２で組となるスイッチング素子Ｓ５とＳ８、Ｓ６とＳ７のうち、先にオフさせる一方のレグの上下アーム、ここでは第３レグ２４の上下アームのスイッチング素子Ｓ５、Ｓ６が直列に接続される。また先にオフさせるスイッチング素子Ｓ５、Ｓ６には、それぞれ第３、第４コンデンサＣｃ、Ｃｄが並列に接続される。

第１回路１から第２回路２２側へ電力を供給する場合は、上記の実施形態１で述べたのと同様の動作を行う。また、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、第２回路２２で組となるスイッチング素子Ｓ５とＳ８、Ｓ６とＳ７のうち、第３、第４コンデンサＣｃ，Ｃｄがそれぞれ並列に接続されたスイッチング素子Ｓ５、Ｓ６を先にオフさせる。第２回路２２の組となるスイッチング素子Ｓ５とＳ８又はＳ６とＳ７とが共にオンしている時間の割合が小さい場合には、第２回路２２の組となるスイッチング素子のうち先にオフさせるスイッチング素子Ｓ５又はＳ６をオフさせた後に、トランス１１の励磁電流が２次巻線１１ｂと後からオフさせるスイッチング素子Ｓ８又はＳ７とを有する２次側循環経路に流れている間にスイッチング素子Ｓ４又はＳ３を順方向に導通させる。そして、後からオフさせるスイッチング素子Ｓ８又はＳ７をオフする前に、スイッチング素子Ｓ４又はＳ３をオフすることによって１次巻線１１ａ側のコンデンサＣ３、第１のコンデンサＣａ、コンデンサＣ４、第２のコンデンサＣｂの合成容量とインダクタＬとの共振動作を利用して、コンデンサＣ７、Ｃ８の充放電の時に２次側循環経路に流れる電流を大きくする。２次側循環経路に流れる電流を大きくすることで、並列コンデンサＣ８又はＣ７をゼロ電圧になるまで放電させることができるので、後からオフさせるスイッチング素子Ｓ８又はＳ７のゼロ電圧スイッチングを実現できる。

第１の実施形態と同様に、第２回路２２又は第１回路１の一方向性素子（逆並列ダイオード）Ｄ５、Ｄ６又は逆並列ダイオードＤ３、Ｄ４が順方向導通する期間にスイッチング素子Ｓ５、Ｓ６又はＳ３、Ｓ４にオン信号を与えて同期整流を行ってもよい。通常、逆方向導通時のスイッチ素子Ｑ５、Ｑ６の電圧降下は一方向性素子Ｄ５、Ｄ６の順方向導通時の電圧降下よりも小さいので、スイッチ素子Ｑ５、Ｑ６を逆方向に導通させることによりの導通損失を低減させることができる。第１回路１の逆並列ダイオードＤ３、Ｄ４及びスイッチ素子Ｑ３、Ｑ４についても同様である。また、第２回路２２のスイッチング素子Ｓ７、Ｓ８又は第１回路１のスイッチング素子Ｓ１、Ｓ２についても同様に、一方向性素子（逆並列ダイオード）Ｄ７、Ｄ８又は逆並列ダイオードＤ１、Ｄ２が順方向導通する期間に逆方向導通時の電圧降下が小さいスイッチ素子Ｑ７、Ｑ８又はＱ１、Ｑ２を逆方向に導通させることで導通損失の低減を図ることができる。

上述のように本発明では、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２又は第２回路２２のスイッチング素子Ｓ７、Ｓ８をオフさせた時の電流を、第２回路のコンデンサ又は第１回路のコンデンサとインダクタンス手段Ｌとの共振動作により大きくすることによって、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２又は第２回路２２のスイッチング素子Ｓ７、Ｓ８についてゼロ電圧スイッチングを実現させ、オフ時に生じるスイッチング損失を低減させている。

また、本発明に係るコンバータ及び双方向コンバータでは、制御回路３、２３が、第１回路１又は第２回路２２のスイッチング素子のパルス幅や周波数を変調させ、出力側の第２回路２２又は第１回路１ではスイッチング素子のオンオフのタイミングを変えることで広範囲な入出力電圧電流に対応させることができる。さらに、入力側の第１又は第２回路の組となるスイッチ素子のうち、先にオフさせるスイッチ素子に並列に接続されるコンデンサの容量が、後にオフさせるスイッチ素子に並列に接続されるコンデンサの容量よりも大きくすることで第１回路又は第２回路のスイッチング素子のオフ時に生じるスイッチング損失を低減させることができる。同様に、オンオフさせる出力側の第２回路又は第１回路のスイッチング素子についても並列にコンデンサを接続することでオフ時に生じるスイッチング損失を低減させることができる。

なお、第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを大きな値に設定すると、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサＣ１又はＣ２がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。第２回路２２のスイッチング素子Ｓ７、Ｓ８についても同様である。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、第１回路１のスイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、第１回路１のスイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。第２回路２２の並列コンデンサＣ７、Ｃ８についても同様である。

本発明では、上述の説明において、励磁電流を適切な大きさにするためにトランス１１の１次巻線又は２次巻線に並列に設けられるインダクタンス成分も上述のトランス１１の励磁インダクタンスに含まれる。また、上述の説明において、トランス１１の励磁インダクタンスとこれに並列に設けられるインダクタンス成分とによる合成インダクタンスによって流れる電流も上述の励磁電流に含まれる。トランス１１の励磁インダクタンスは、トランスの構造において、例えば、コアのギャップ幅、巻線の巻数量、コアの材質などによって調整することができる。

上記の第１、第２の実施形態では、制御回路３、２３は、第２回路の出力電圧検出手段１８、第１回路の出力電圧検出手段１９によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。

本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。

より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。

Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、１・・・第１回路、２、２２・・・第２回路、３、２３・・・制御回路、１１・・・トランス、１２・・・第１レグ、１３・・・第２レグ、２４・・・第３レグ、２５・・・第４レグ、１６、１７・・・コンデンサ、１８・・・第２回路の出力電圧検出手段、１９・・・第１回路の出力電圧検出手段、Ｓ１〜Ｓ４・・・第１回路のスイッチング素子、Ｑ１〜Ｑ４・・・スイッチ素子、Ｄ１〜Ｄ４・・・逆並列ダイオード、Ｃ１〜Ｃ４・・・並列コンデンサ、Ｄ５〜Ｄ８・・・一方向性素子（逆並列ダイオード）、Ｓ５〜Ｓ８・・・第２回路のスイッチング素子、Ｑ５〜Ｑ８・・・スイッチ素子、Ｃ５〜Ｃ８・・・並列コンデンサ、Ｃａ〜Ｃｄ・・・第１〜第４コンデンサ、Ｌ・・・インダクタンス手段

Claims

１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグと、前記第１レグもしくは第２レグの上下アームの一方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの一方のスイッチング素子に並列に接続される第１コンデンサと、前記第１レグもしくは第２レグの上下アームの他方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの他方のスイッチング素子に並列に接続される第２コンデンサとを有し、前記１次巻線側に接続される第１回路と、
ブリッジ接続される一方向性素子のうち少なくとも２つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路と、前記ブリッジ接続回路内の少なくとも２つの前記スイッチング素子にそれぞれ並列に接続される第３コンデンサと第４コンデンサとを有し、前記２次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち前記第１又は第２コンデンサが並列に接続されたスイッチング素子を先にオフさせた後、前記トランスの励磁電流が前記１次巻線と後からオフさせる前記スイッチング素子とを有する１次側循環経路に流れている間に前記第２回路の前記第３又は第４コンデンサが並列に接続されたスイッチ素子を順方向に導通させてからオフし、前記第３コンデンサとこれに並列に接続される前記並列コンデンサと前記第４コンデンサとこれに並列に接続される前記並列コンデンサと前記インダクタンス手段とによる共振作用の影響によって重畳されたことによる前記励磁電流よりも大きい電流を前記1次側循環経路に流す制御回路とを備えることを特徴とするコンバータ。
前記制御回路は、前記第３又は第４コンデンサが並列に接続された一方向性素子が導通しているときに該一方向性素子と並列に接続された前記スイッチング素子にオン信号を与えることを特徴とする請求項１に記載のコンバータ。
前記第１回路の前記スイッチング素子のスイッチ素子に並列に接続された前記逆並列ダイオードは、前記第１回路のスイッチング素子の内蔵ダイオード、前記第１回路のスイッチング素子とは別に外付けされたダイオード、又はこれらを組み合わせたものであり、前記第１回路の前記スイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサは、前記第１回路のスイッチング素子の寄生容量、前記第１回路のスイッチング素子とは別に外付けされたコンデンサ、又はこれらを組み合わせたものであり、
前記第２回路の前記スイッチング素子のスイッチ素子に並列に接続された前記一方向性素子は、前記第２回路のスイッチング素子の内蔵ダイオード、前記第２回路のスイッチング素子とは別に外付けされるダイオード、又はこれらを組み合わせものであり、前記第２回路の前記スイッチング素子のスイッチ素子に並列に接続された並列コンデンサは、前記第２回路のスイッチング素子の寄生容量、前記第２回路のスイッチング素子とに別に外付けされるコンデンサ、又はこれらを組み合わせものであることを特徴とする請求項１又は請求項２に記載のコンバータ。
前記第１回路の前記第１又は第２レグの上下アームとして前記第１コンデンサが並列に接続された前記第１回路のスイッチング素子と前記第２コンデンサが並列に接続された前記第１回路のスイッチング素子とが接続され、
前記第２回路の前記ブリッジ接続回路は前記一方向性素子と前記並列コンデンサとがそれぞれ並列に接続された前記スイッチ素子を有する前記第２回路のスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグで構成され、前記第３又は第４レグの上下アームとして前記第３コンデンサが並列に接続された前記第２回路のスイッチング素子と前記第４コンデンサが並列に接続された前記第２回路のスイッチング素子とが接続され、
前記制御回路は、前記第３又は第４レグの上アームの第２回路のスイッチング素子と前記第４又は第３レグの下アームの第２回路のスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる第２回路のスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる第３又は第４レグの上アームの第２回路のスイッチング素子と第４又は第３レグの下アームの第２回路のスイッチング素子とのうち前記第３又は第４コンデンサが並列に接続された第２回路のスイッチング素子を先にオフさせた後、前記トランスの励磁電流が前記２次巻線と後からオフさせる前記第２回路のスイッチング素子とを有する２次側循環経路に流れている間に前記第１回路の前記第１又は第２コンデンサが並列に接続されたスイッチ素子を順方向に導通させてからオフし、前記第１コンデンサとこれに並列に接続される前記並列コンデンサと前記第２コンデンサとこれに並列に接続される前記並列コンデンサと前記インダクタンス手段とによる共振作用の影響によって重畳させたことによる前記励磁電流よりも大きい電流を前記２次側循環経路に流すことを特徴とする請求項１から請求項３のいずれかに記載のコンバータを備えた双方向コンバータ。