JP5535290B2 - 双方向コンバータ - Google Patents

Description

本発明は、双方向に動作する双方向コンバータに関する。

一般的にＤＣ−ＤＣコンバータには、入力側と出力側を絶縁するためのトランスが用いられる。また、このトランスの入力側と出力側との巻数比に応じて、入力される直流電圧を昇圧又は降圧して出力することができる。従来のＤＣ−ＤＣコンバータとして、例えば特許文献１のＤＣ−ＤＣコンバータでは、昇圧用のトランス１６を用いている。このＤＣ−ＤＣコンバータは、特許文献１の図４（ａ）に示されるように第１、第４スイッチング素子１５ａ，１５ｄがオンのとき、第２、第３スイッチング素子１５ｂ，１５ｃをオフとし、次の期間でこれらの動作を反転させて各期間を交互に発生させることで、高周波交流電圧矩形波を発生させている。この動作により生じた高周波交流電圧矩形波は、トランス１６で昇圧され、全波整流回路１７を介して出力される。コンバータ制御部２０は、所望の出力電圧が得られると、インバータ回路１４の第１、第４スイッチング素子１５ａ，１５ｄ又は第２、第３スイッチング素子１５ｂ，１５ｃをオフさせるように制御する。

同様に、特許文献２の図７に示されるＤＣ−ＤＣコンバータでは、入力された直流電圧をインバータ８のデューティー比制御によって交流にし、得られた交流をトランス９で変圧し、整流回路１０を介して直流電圧を出力している。このＤＣ−ＤＣコンバータでは、入力電圧の変動に応じてインバータ８のデューティー比を変動させている。この特許文献２のものでは、入力電圧が大きく変動した場合に、デューティー比が小さくなるとトランス９の損失が大きくなってしまう。このため、特許文献２の図８に示されるＤＣ−ＤＣコンバータでは、インバータ８の前に降圧回路７を挿入させ、入力電圧が大きい場合には降圧回路７を動作させている。また、特許文献２の図１に示されるＤＣ−ＤＣコンバータでは、接続切替回路１８を設け、入力電圧が大きい場合には接続切替回路１８を介して出力電圧を下げている。

特開２００８−２７８７２３号公報 特開平１１−１８７６５４号公報

しかし、これらの上記のＤＣ−ＤＣコンバータでは、所望の出力電圧となったときにインバータ回路のスイッチをオフさせるので、スイッチング損失が大きいという問題がある。また、広範囲な入出力電圧電流の実現のため、インバータ内のスイッチング素子をデューティー比制御で対応させるとトランスの損失が大きくなり、トランスの損失を低減させるために降圧回路や切替回路を設けると回路や制御が複雑になるという問題がある。

そこで、本発明は、広範囲な入出力電圧電流に対応でき、スイッチング素子をオフさせたときに発生するスイッチング損失を低減した双方向コンバータを提供することを目的とする。

本発明に係る双方向コンバータは、１次巻線と２次巻線とを有するトランスと、逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグとを有し、前記１次巻線側に接続される第１回路と、逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグとを有し、前記２次巻線側に接続される第２回路と、前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記第３又は第４レグの上アームのスイッチング素子と前記第４又は第３レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させる制御回路とを備え、前記トランスは、後にオフさせる前記第１回路又は第２回路のスイッチング素子のスイッチ素子と同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧をゼロ近辺まで下げるように前記並列コンデンサの電荷を放電させる大きさの励磁電流を流す励磁インダクタンスを有し、前記制御回路は、前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第２回路のスイッチング素子の導通により前記２次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第３、第４端子側に供給させるように前記導通状態にある第２回路のスイッチング素子をオフし、前記共にオン状態にある組となる第１回路のスイッチング素子のうち一方の前記第１回路のスイッチング素子を先にオフさせてから他方の前記第１回路のスイッチング素子を後からオフさせ、前記第１及び第２端子間側から出力される電圧、電流もしくは電力の検出値又は前記第３及び第４端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる前記第３又は第４レグの上アームのスイッチング素子と前記第４又は第３レグの下アームのスイッチング素子とが共にオン状態の期間に前記第１回路のスイッチング素子の導通により前記１次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第１、第２端子側に供給するように前記導通状態にある第１回路のスイッチング素子をオフさせ、前記共にオン状態にある組となる第２回路のスイッチング素子のうち一方の前記第２回路のスイッチング素子を先にオフさせてから他方の前記第２回路のスイッチング素子を後からオフさせ、後にオフさせる前記第１回路又は第２回路のスイッチング素子のスイッチ素子と同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧が前記トランスの励磁電流によってゼロ近辺まで下がるまで、前記後にオフさせる第１回路又は第２回路のスイッチング素子のスイッチ素子とそれと同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子とを共にオフさせる期間を設けることを特徴とする。

本発明の双方向コンバータは、広範囲な入出力電圧電流に対応でき、スイッチング損失を低減することができる。

本発明の第１の実施形態に係る双方向コンバータの構成図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８の駆動信号の一例を示す波形図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合の第２回路２のスイッチング素子Ｓ５〜Ｓ８の電圧、電流の一例を示す波形図である。 図３の波形図の一部を拡大した波形図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる場合に各タイミングで形成される回路図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８の駆動信号を示す波形図の一例である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第２回路２のスイッチング素子Ｓ５〜Ｓ８の電圧、電流の一例を示す波形図である。 本発明の第１の実施形態に係る双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときに第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作について各タイミングで形成される回路図である。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、以下の実施形態は本発明の一形態であり、本発明はこれらの実施形態に限定されるものではない。また、本明細書の以下の実施形態及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（第１の実施形態）
図１〜図６によって本発明に係る第１の実施形態の双方向コンバータについて説明する。図１に、本発明の第１の実施形態に係る双方向コンバータの構成図を示す。図１に示される双方向コンバータは、トランス１１と、トランス１１の１次巻線１１ａ側に接続される第１回路１と、トランス１１の２次巻線１１ｂ側に接続される第２の回路２と、インダクタンス手段Ｌと、制御回路３とを備える。この双方向コンバータは、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力し、トランス１１を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ電力を供給する。

第１端子Ｔ１、第２端子には外付けされる電源からの電力が入力される。第１端子Ｔ１、第２端子Ｔ２の間にはコンデンサ１６が接続され、直流電圧となる。さらに第１端子Ｔ１、第２端子間には第１回路１が接続され、第１回路１は、第１レグ１２及び第２レグ１３の上下アームをスイッチング素子Ｓ１〜Ｓ４で構成したフルブリッジの回路となっている。

第１レグ１２、第２レグ１３は、第１端子と第２端子との間にそれぞれ並列に接続される。第１レグ１２は、スイッチング素子Ｓ１、Ｓ２を上下アームとし、第２レグ１３は、スイッチング素子Ｓ３、Ｓ４を上下アームとする。図１では、スイッチ素子Ｑ１〜Ｑ４に逆並列ダイオードＤ１〜Ｄ４と並列コンデンサＣ１〜Ｃ４とがそれぞれ並列に接続されたスイッチング素子Ｓ１〜Ｓ４を用いている。つまり、逆並列ダイオードＤ１〜Ｄ４はスイッチング素子Ｓ１〜Ｓ４の内部ダイオードであり、並列コンデンサＣ１〜Ｃ４はスイッチング素子Ｓ１〜Ｓ４の寄生容量である。

第２回路２は、第３レグ１４、第４レグ１５は、第３端子と第４端子との間にそれぞれ並列に接続される。第３レグ１４は、スイッチング素子Ｓ５、Ｓ６を上下アームとし、第４レグ１５は、スイッチング素子Ｓ６、Ｓ７を上下アームとする。図１では、第１回路１と同様に第２回路２においても、スイッチ素子Ｑ５〜Ｑ８に逆並列ダイオードＤ５〜Ｄ８と並列コンデンサＣ５〜Ｃ８とがそれぞれ並列に接続されたスイッチング素子Ｓ５〜Ｓ８を用いている。つまり、逆並列ダイオードＤ５〜Ｄ８はスイッチング素子Ｓ５〜Ｓ８の内部ダイオードであり、並列コンデンサＣ５〜Ｃ８はスイッチング素子Ｓ５〜Ｓ８の寄生容量である。

なお、本発明においては、第１回路１のスイッチ素子Ｑ１〜Ｑ４に並列に接続された逆並列ダイオードＤ１〜Ｄ４は、図1に示したようにスイッチング素子Ｓ１〜Ｓ４の内蔵ダイオードを用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、第１回路１のスイッチ素子Ｑ１〜Ｑ４に並列に接続された並列コンデンサＣ１〜Ｃ４は、図1に示したようにスイッチング素子Ｓ１〜Ｓ４の寄生容量を用いてもよく、スイッチング素子Ｓ１〜Ｓ４とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。第２回路２のスイッチ素子Ｑ５〜Ｑ８に並列に接続された逆並列ダイオードＤ５〜Ｄ８及び並列コンデンサＣ５〜Ｃ８についても同様である。

第２回路２の第３レグ１４の上下アームの接続点側と第４レグ１５の上下アームの接続点側とには、トランス１１の２次巻線１１ｂが接続される。また、第３端子Ｔ３、第４端子Ｔ４の間にはコンデンサ１７が接続され、直流電圧が第３端子Ｔ３、第４端子Ｔ４の間に出力される。

インダクタンス手段Ｌは、第１レグ１２の上下アームの接続点側と第２レグ１３の上下アームの接続点側とにトランス１１の１次巻線１１ａを介して接続される。このインダクタンス手段Ｌは、第２回路２の第３レグ１４の上下アームの接続点側と第４レグ１５の上下アームの接続点側とにトランス１１の２次巻線１１ｂを介して接続させてもよい。また、図１では、インダクタンス手段Ｌの一端が第１レグ１２の上下アームの接続点側に、他端がトランス１１の１次巻線１１ａ側に接続されるが、インダクタンス手段Ｌの一端を第２レグ１３の上下アームの接続点側に、他端をトランス１１の１次巻線１１ａ側に接続させてもよい。インダクタンス手段Ｌが２次巻線１１ｂを介して接続される場合も同様である。

制御回路３は、図１の双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給する場合は、第１レグ１２又は第２レグ１３の上アームのスイッチング素子Ｓ１又はＳ３と第２レグ１３又は第１レグ１２の下アームのスイッチング素子Ｓ４又はＳ２とを組にして交互にオンオフさせて第１端子Ｔ１、第２端子Ｔ２側から入力される直流を交流に変換させて第１回路１から出力させる。ここでは、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、スイッチング素子Ｓ４を先にオフさせて、その後に、スイッチング素子Ｓ１を後からオフさせる。同様に、他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３のうち、スイッチング素子Ｓ３を先にオフさせて、その後に、スイッチング素子Ｓ２を後からオフさせる。

上述とは逆向きに第２回路２から第１回路１側へ電力を供給する場合は、第３レグ１４又は第４レグ１５の上アームのスイッチング素子Ｓ５又はＳ７と第４レグ１５又は第３レグ１４の下アームのスイッチング素子Ｓ８又はＳ６とを組にして交互にオンオフさせて第３端子Ｔ３、第４端子Ｔ４側から入力される直流を交流に変換させて第２回路２から出力させる。ここでは、組となる第２回路２のスイッチング素子Ｓ５、Ｓ８のうち、スイッチング素子Ｓ５を先にオフさせて、その後に、スイッチング素子Ｓ８を後からオフさせる。同様に、他方の組となる第２回路２のスイッチング素子Ｓ６、Ｓ７のうち、スイッチング素子Ｓ６を先にオフさせて、その後に、スイッチング素子Ｓ７を後からオフさせる。

図１に示した第３、第４端子間側電圧検出手段１８は第３端子Ｔ３及び第４端子Ｔ４間側の電圧を検出し、第１、第２端子間側電圧検出手段１９は第１端子Ｔ１及び第２端子Ｔ２間側の電圧を検出する。第３、第４端子間側の電圧検出値及び第１、第２端子間側の電圧検出値は制御回路３に入力される。制御回路３は、第３、第４端子間側の電圧検出値、第１、第２端子間側の電圧検出値にもとづいて第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８をオンオフさせて、第２回路２の出力電圧を制御する。例えば、制御回路３は、出力電圧となる第３、第４端子間側の電圧検出値又は第１、第２端子間側の電圧検出値を負荷条件に応じた目標電圧値に近づけるように第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８のパルス幅や周波数等を変調させるパルス制御を行う。第３、第４端子間側電圧検出手段１８及び第１、第２端子間側電圧検出手段１９は、例えば出力側に抵抗を接続し、この抵抗に印加される電圧を検出する。

第１回路１から第２回路２側へ電力を供給するときに出力側の第２回路のスイッチング素子をオンオフさせて、入力側である第１端子Ｔ１及び第２端子Ｔ２側からインダクタンス手段Ｌに蓄積させるエネルギー量を制御する。この場合は、制御回路３は、第２回路２のスイッチング素子Ｓ５、Ｓ６にそれぞれ駆動信号を与える。組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第２回路２のスイッチング素子Ｓ６又はＳ５をオン状態にさせることで、トランス１１の２次巻線１１ｂ側を短絡状態にする。これにより、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させる。

次に、組となる第１回路１のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態を継続している期間に、第２回路２のスイッチング素子Ｓ６又はＳ５をオフ状態とさせる。これにより、インダクタンス手段Ｌに蓄積させていたエネルギーが第３端子Ｔ３、第４端子Ｔ４側に供給される。その後、共にオン状態にある組となる第１回路のスイッチング素子Ｓ１とＳ４のうち一方のスイッチング素子Ｓ４を先にオフさせてから他方のスイッチング素子Ｓ１を後からオフさせる。

また、制御回路３は、第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合に、第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。具体的には、制御回路３は、組となる第１回路のスイッチング素子Ｓ１とＳ４同士又はスイッチング素子Ｓ２とＳ３同士がオン状態にある期間に、第１端子Ｔ１及び第２端子Ｔ２側から入力されるエネルギーをインダクタンス手段Ｌを介して、第３端子Ｔ３及び第４端子Ｔ４側に供給させるように第１回路のスイッチング素子をパルス制御し、かつ第２回路のスイッチング素子Ｓ５、Ｓ６を順方向に導通しないように動作をさせる。この動作では、制御回路３は、第２回路２のスイッチング素子Ｓ５〜Ｓ８を順方向に導通させないため、第２回路２は、逆並列ダイオードＤ５〜Ｄ８が導通するフルブリッジの整流回路として機能する。

上述とは逆方向の場合、つまり第２回路２から第１回路１側へ電力を供給するとき出力側の第１回路のスイッチング素子をオンオフさせて、入力側である第３端子Ｔ３及び第４端子Ｔ４側からインダクタンス手段Ｌに蓄積させるエネルギー量を制御する。この場合は、組となる第２回路２のスイッチング素子Ｓ５とＳ８同士又はスイッチング素子Ｓ６とＳ７同士がオン状態にある期間に、第１回路１のスイッチング素子Ｓ３又はＳ４をオン状態にさせることで、トランス１１の１次巻線１１ａ側を短絡状態にする。これにより、第３端子Ｔ３及び第４端子Ｔ４側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させる。

次に、組となる第２回路２のスイッチング素子Ｓ５とＳ８同士又はスイッチング素子Ｓ６とＳ７同士がオン状態を継続している期間に、オン状態にある第１回路１のスイッチング素子Ｓ３又はＳ４をオフさせる。これにより、インダクタンス手段Ｌに蓄積させていたエネルギーが第１端子Ｔ１、第２端子Ｔ２側に供給される。その後、共にオン状態にある組となる第２回路のスイッチング素子Ｓ５とＳ８のうち一方のスイッチング素子Ｓ５を先にオフさせてから他方のスイッチング素子Ｓ８を後からオフさせる。

また、制御回路３は、第１端子Ｔ１及び第２端子Ｔ２側間に出力される電圧を上述の第１回路２のスイッチング素子Ｓ３、Ｓ４をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合に、第２回路のスイッチング素子をパルス制御し、かつ第１回路のスイッチング素子Ｓ３、Ｓ４を順方向に導通しないように動作をさせる。具体的には、制御回路３は、組となる第２回路のスイッチング素子Ｓ５とＳ８同士又はスイッチング素子Ｓ６とＳ７同士がオン状態にある期間に、第３端子Ｔ３及び第４端子Ｔ４側から入力されるエネルギーをインダクタンス手段Ｌを介して、第１端子Ｔ１及び第２端子Ｔ２側に供給させるように第２回路のスイッチング素子をパルス制御し、かつ第１回路のスイッチング素子Ｓ３、Ｓ４を順方向に導通しないように動作をさせる。この動作では、制御回路３は、第１回路１のスイッチング素子Ｓ１〜Ｓ４を順方向に導通させない。このため、第１回路１は、逆並列ダイオードＤ１〜Ｄ４が導通するフルブリッジの整流回路として機能する。

なお、駆動信号については、第１回路１のスイッチング素子、第２回路２のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。

次に、図１に示される双方向コンバータにおいて、第１回路１から第２回路２側へ電力を供給するときの一例の動作について説明する。まずは、図２から図６を用いて双方向コンバータの第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作を行う場合について説明する。図２は、第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８の駆動信号の一例を示す波形図である。図３は、第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。図４は、第２回路２のスイッチング素子Ｓ５〜Ｓ８の電圧、電流の一例を示す波形図である。また、図５は、図３の波形図の一部の時間Ｔｘ部分を拡大した図である。図６は、各タイミングで形成される回路図である。なお、図３から図５に示す電流波形では、第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８を順方向に流れる電流をプラスとし、第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８を逆方向に流れる電流をマイナスとしている。

時刻ｔ１で、組となる第１回路１のスイッチング素子Ｓ１及びＳ４にオン信号を与えられたとする。第２回路２のスイッチング素子Ｓ６のオン信号は、時刻ｔ１以前にすでに与えられているとする。そうすると、スイッチ素子Ｑ１、Ｑ４及びスイッチ素子Ｑ６は順方向に導通する。この状態では、図６（ａ）に示されるように、第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力によって、電流が、第１端子Ｔ１側からスイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａ、スイッチ素子Ｑ４、第２端子Ｔ２側に流れる。トランス１１の２次巻線１１ｂ側では、２次巻線１１ｂ、スイッチ素子Ｑ６、逆並列ダイオードＤ８を通じて電流が流れ、２次巻線１１ｂ側は短絡状態となる。このため、第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力によって、インダクタンス手段Ｌにエネルギーが蓄積される。また、コンデンサ１７からは、第３端子Ｔ３、第４端子Ｔ４側へ電力が供給される。

時刻ｔ２で、例えば、第３、第４端子間側電圧検出手段１８によって検出された第３、第４端子間側の電圧検出値が目標値に近づくように制御回路３で決めたタイミングで第２回路２のスイッチング素子Ｓ６にオフ信号が与えられたとすると、インダクタンス手段Ｌに蓄積されたエネルギーによる第２回路２の出力側への供給が開始される。図６（ｂ）に示すように、トランス１１の１次巻線１１ａ側は時刻ｔ１から継続して同じ経路で電流が流れるが、２次巻線１１ｂ側ではスイッチ素子Ｑ６がオフ状態となる。

時刻ｔ２でスイッチ素子Ｑ６がオフすると、図６（ｂ）に示すように、２次巻線１１ｂ側では、オフしたスイッチ素子Ｑ６に並列に接続された並列コンデンサＣ６を充電する方向に、電流が２次巻線１１ｂから並列コンデンサＣ６、逆並列ダイオードＤ８を流れる。一方、並列コンデンサＣ５からは、第３端子Ｔ３、第４端子Ｔ４側、逆並列ダイオードＤ８、２次巻線１１ｂを介して放電電流が流れる。

時刻ｔ３で第２回路２の並列コンデンサＣ６及び並列コンデンサＣ５の充放電が終わると、図６（ｃ）に示すように、逆並列ダイオードＤ５が導通する。２次巻線１１ｂ側の電流は、２次巻線１１ｂから、逆並列ダイオードＤ５、第３端子Ｔ３、第４端子Ｔ４側、逆並列ダイオードＤ８を介して流れる。上述の時刻ｔ１から時刻ｔ２の間にインダクタンス手段Ｌに蓄積されたエネルギーが第２回路２の出力側へ供給される。なお、上述のインダクタンス手段Ｌに蓄積されたエネルギーによる第２回路２の出力側への供給では、第３端子Ｔ３、第４端子Ｔ４の先に接続される負荷への供給の他に、時刻ｔ１から時刻ｔ２の間に放電されたコンデンサ１７を充電する。また、１次巻線１１ａ側の電流は、時刻ｔ１からスイッチ素子Ｑ４がオフする時刻ｔ４までの期間は同じ電流経路で流れ続ける。

時刻ｔ４で、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、先にオフさせる第１回路１のスイッチング素子Ｓ４に制御回路３からオフ信号が与えられる。時刻ｔ４でスイッチ素子Ｑ４がオフすると、図６（ｄ）に示すように、１次巻線１１ａ側では、オフしたスイッチ素子Ｑ４に並列に接続された並列コンデンサＣ４を充電する方向に、電流がインダクタンス手段Ｌ、１次巻線１１ａ、並列コンデンサＣ４、第２端子Ｔ２、第１端子Ｔ１側からスイッチ素子Ｑ１を通じて流れる。一方、並列コンデンサＣ３からは、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａを通じて放電電流が流れる。

時刻ｔ５で並列コンデンサＣ３及び並列コンデンサＣ４の充電が終わると、図６（ｅ）に示すように、スイッチ素子Ｑ３に並列に接続された逆並列ダイオードＤ３が導通する。１次巻線１１ａ側では、インダクタンス手段Ｌに蓄積されたエネルギー及びトランス１１の励磁電流によって、時刻ｔ５の直前に１次巻線１１ａ、インダクタンス手段Ｌに流れていた電流と同じ方向に、インダクタンス手段Ｌ、１次巻線１１ａから逆並列ダイオードＤ３、スイッチ素子Ｑ１を通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ３から継続して２次巻線１１ｂ、逆並列ダイオードＤ５、第３端子Ｔ３側、第４端子Ｔ４側、逆並列ダイオードＤ８を通じて流れている。この２次巻線１１ｂ側の電流経路に流れる期間は、逆並列ダイオードＤ５の導通時から後に逆並列ダイオードＤ５に流れる電流がほぼゼロになるまで続く。

時刻ｔ６では、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、後にオフさせるスイッチング素子Ｓ１の駆動信号をオフ信号にする。スイッチ素子Ｑ１がオフするため、時刻ｔ６の直前に流れていたトランスの励磁電流によって、１次巻線１１ａから逆並列ダイオードＤ３、並列コンデンサＣ１、インダクタンス手段Ｌを通じて電流が流れ、並列コンデンサＣ１を充電する。一方、並列コンデンサＣ２からは、インダクタンス手段Ｌ、１次巻線１１ａ、逆並列ダイオードＤ３、第１端子Ｔ１側、第２端子Ｔ２側を通じて放電電流が流れる。このとき、スイッチ素子Ｑ１に電流がまだ流れている状態でオフさせることになるが、この電流を、非常に値の小さなトランス１１の励磁電流にすることができる。よって、スイッチング素子Ｓ１は後からオフさせることでオフ時の電流値を小さくすることができるので、先にオフさせるスイッチ素子Ｑ４のオフ時と比べて、スイッチング損失を小さくすることができる。

時刻ｔ７で並列コンデンサＣ１、Ｃ２の充放電が終わると、図６（ｇ）に示すように、逆並列ダイオードＤ２が導通する。１次巻線１１ａ側ではトランス１１の励磁電流によって、時刻ｔ７の直前に１次巻線１１ａに流れていた電流と同じ方向に、１次巻線１１ａから、逆並列ダイオードＤ３、第１端子Ｔ１側、第２端子Ｔ２側、逆並列ダイオードＤ２、インダクタンス手段Ｌを通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ３から継続して２次巻線１１ｂ、逆並列ダイオードＤ５、第３端子Ｔ３側、第４端子Ｔ４側、逆並列ダイオードＤ８を通じて流れている。この２次巻線１１ｂ側の電流経路に流れる期間は、逆並列ダイオードＤ５の導通時から後に逆並列ダイオードＤ５に流れる電流がほぼゼロになるまで続く。

時刻ｔ８で他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の駆動信号をオン信号にする。図６（ｈ）に示すように、１次巻線１１ａ側では、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し、第１端子Ｔ１側、スイッチ素子Ｑ３、１次巻線１１ａ、インダクタンス手段Ｌ、スイッチ素子Ｑ２、第２端子Ｔ２側を通じて電流が流れる。２次巻線１１ｂ側では、時刻ｔ８より以前に第２回路２のスイッチング素子Ｓ５の駆動信号にオン信号が与えられており、時刻ｔ８にはスイッチ素子Ｑ５が順方向に導通できる状態となっている。このため、スイッチ素子Ｑ５が順方向に導通すると、２次巻線１１ｂから、逆並列ダイオードＤ７、スイッチ素子Ｑ５を通じて電流が流れ、２次巻線１１ｂ側は短絡状態となる。よって、第１端子Ｔ１、第２端子Ｔ２間から入力された電力によってインダクタンス手段Ｌにエネルギーが蓄積される。

本発明では、時刻ｔ８の直前に、スイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続される逆並列ダイオードＤ２，Ｄ３が導通しているため、図５に示されるように、第１回路１のスイッチング素子Ｓ２，Ｓ３はオン時にゼロ電圧スイッチングを実現させることができる。

また、時刻ｔ８の直前にスイッチ素子Ｑ５に並列の逆並列ダイオードＤ５が導通しているため、スイッチ素子Ｑ５はゼロ電圧でオンさせることができる。なお、スイッチ素子Ｑ５のゼロ電圧スイッチングを実現させるためには、第２回路２のスイッチング素子Ｓ５の駆動信号であるオン信号は、逆並列ダイオードＤ５が導通している期間である時刻ｔ３から時刻８の期間に与えておけばよい。

時刻ｔ８後の他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の動作については、上述の組となるスイッチング素子Ｓ１、Ｓ４の時刻ｔ１から時刻ｔ８と同様に動作させる。すなわち、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が導通している期間に、例えば、第２回路２の出力側である第３端子Ｔ３、第４端子Ｔ４間の電圧検出値が所定値になるように制御回路３で決めたタイミングで第２回路２のスイッチング素子Ｓ５にオフ信号を与える。これにより、インダクタンス手段Ｌに蓄積されたエネルギーを第３端子Ｔ３、第４端子Ｔ４側に供給する。

その後、組となるスイッチング素子Ｓ２、Ｓ３のうちの一方のスイッチ素子Ｑ３を先にオフさせ、後に他方のスイッチ素子Ｑ２をオフさせる。このとき、後からオフさせるスイッチ素子Ｑ２に電流がまだ流れている状態でオフさせることになるが、この電流を非常に値の小さなトランス１１の励磁電流にすることができるので、先にオフさせるスイッチ素子Ｑ３のオフ時と比べて、スイッチング損失を小さくすることができる。

次に、再び組となる第１回路１のスイッチング素子Ｓ１、Ｓ４の駆動信号をオン信号にする。このときには第２回路２のスイッチング素子Ｓ６の駆動信号にオン信号が与えられており、スイッチ素子Ｑ６が順方向に導通できる状態となっている。第１回路１のスイッチング素子Ｓ１、Ｓ４にオン信号を与えられる直前には、スイッチング素子Ｓ１、Ｓ４のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列に接続される逆並列ダイオードＤ１，Ｄ４が導通しているため、第１回路１のスイッチング素子Ｓ１，Ｓ４はオン時にゼロ電圧スイッチングを実現させることができる。同様に、第２回路２のスイッチング素子Ｓ６にオン信号を与えられる直前には、スイッチング素子Ｓ６のスイッチ素子Ｑ６に並列の逆並列ダイオードＤ６が導通しているため、スイッチ素子Ｑ５はゼロ電圧でオンさせることができる。

なお、本発明では、図1に示すように、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２が直列に接続されている。この後にオフさせるスイッチング素子Ｓ１、Ｓ２についてゼロ電圧スイッチングを実現させるために、例えば、スイッチング素子Ｓ１をオフさせる場合、これと同じ第１レグにある他方の下アームのスイッチング素子Ｓ２の両端電圧をゼロに下げてからスイッチ素子Ｑ２にオン信号を与える。ここで、スイッチ素子Ｑ１にオフ信号を与えてからスイッチ素子Ｑ２にオン信号を与えるまでの期間、すなわちスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間をＴｄとする。

このスイッチング素子Ｓ２の両端電圧をゼロに下げる、つまりコンデンサＣ２電圧がゼロになるまで放電させる放電動作は上述の励磁電流が流れることによる。よって、後にオフさせるスイッチング素子Ｓ２のゼロ電圧スイッチングを実現させるためには、まず励磁電流をスイッチング素子Ｓ２の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子Ｓ２の両端電圧をゼロまで下げることができるようなスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。後にオフさせる第１回路１のスイッチング素子Ｓ１について、ゼロ電圧スイッチングを実現させる場合も同様である。スイッチング素子Ｓ１の両端電圧をゼロまで下げることができるような大きさの励磁電流とスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。

なお、第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを大きな値に設定すると、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサＣ１又はＣ２がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。

次に、図１の双方向コンバータ回路図及び図７から図１０を用いて、第３端子Ｔ３及び第４端子Ｔ４側間に出力される電圧を上述の第２回路２のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる場合に、第２回路２をフルブリッジの整流回路として機能させる動作について説明する。図７は、この動作での第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８の駆動信号を示す波形図の一例である。図８は、この動作での第１回路１のスイッチング素子Ｓ１〜Ｓ４の電圧、電流及びトランス１１の励磁電流の一例を示す波形図である。図９は、この動作での第２回路２のスイッチング素子Ｓ５〜Ｓ８の電圧、電流の一例を示す波形図である。また、図１０は、この動作での各タイミングで形成される回路図である。なお、図８、図９に示す電流波形では、第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８を順方向に流れる電流をプラスとし、第１回路１のスイッチング素子Ｓ１〜Ｓ４及び第２回路２のスイッチング素子Ｓ５〜Ｓ８を逆方向に流れる電流をマイナスとしている。

この動作の場合は、図１の双方向コンバータ回路は、第２回路２のスイッチング素子Ｓ５〜Ｓ８の逆並列ダイオードＤ５〜Ｄ８が導通するフルブリッジの整流回路として機能する。このため、双方向コンバータは、少なくとも第２回路２は逆並列ダイオードＤ５〜Ｄ８があればよいので、図７に示すように、第２回路２のスイッチング素子Ｓ５〜Ｓ８の駆動信号にはオン信号は与えていない。

時刻ｔ２１は、組となる第１回路１のスイッチング素子Ｓ１及びＳ４にオン信号を与える時点である。このとき、第２回路２のスイッチング素子Ｓ５〜Ｓ８にはオン信号は与えない。図１０（ａ）に示すように、トランス１１の１次巻線１１ａ側では、電流が、第１端子Ｔ１側から、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａ、スイッチ素子Ｑ４、第２端子Ｔ２側に流れる。トランス１１の２次巻線１１ｂ側では、２次巻線１１ｂから、逆並列ダイオードＤ５、第３端子Ｔ３、第４端子Ｔ４側から、逆並列ダイオードＤ８を通じて電流が流れる。第１端子Ｔ１及び第２端子Ｔ２側から供給される入力電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

時刻ｔ２２で、例えば、第３、第４端子間側電圧検出手段１８によって検出された第３端子Ｔ３、第４端子Ｔ４間側の電圧検出値が目標値と近づくように、制御回路３は、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち先にオフさせるスイッチング素子Ｓ４にオフ信号を与える。時刻ｔ２２でスイッチ素子Ｑ４がオフすると、図１０（ｂ）に示すように、１次巻線１１ａ側では、オフしたスイッチ素子Ｑ４に並列に接続された並列コンデンサＣ４を充電する方向に、インダクタンス手段Ｌ、１次巻線１１ａ、並列コンデンサＣ４、第２端子Ｔ２、第１端子Ｔ１側からスイッチ素子Ｑ１を通じて電流が流れる。一方、並列コンデンサＣ３からは、スイッチ素子Ｑ１、インダクタンス手段Ｌ、１次巻線１１ａを通じて放電電流が流れる。

時刻ｔ２３で並列コンデンサＣ３及び並列コンデンサＣ４の充電が終わると、図１０（ｃ）に示すように、スイッチ素子Ｑ３に並列に接続された逆並列ダイオードＤ３が導通する。１次巻線１１ａ側ではインダクタンス手段Ｌに蓄積されたエネルギー及びトランス１１の励磁電流によって、時刻ｔ２３の直前に１次巻線１１ａ、インダクタンス手段Ｌに流れていた電流と同じ方向に、インダクタンス手段Ｌ、１次巻線１１ａから逆並列ダイオードＤ３、スイッチ素子Ｑ１を通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ２１から継続して２次巻線１１ｂ、逆並列ダイオードＤ５、第３端子Ｔ３側、第４端子Ｔ４側、逆並列ダイオードＤ８を通じて流れている。

時刻ｔ２４では、組となる第１回路１のスイッチング素子Ｓ１、Ｓ４のうち、後にオフさせるスイッチング素子Ｓ１の駆動信号をオフ信号にする。スイッチ素子Ｑ１がオフするため、時刻ｔ２３の直前に流れていたトランスの励磁電流によって、図１０（ｄ）に示すように、１次巻線１１ａから逆並列ダイオードＤ３、並列コンデンサＣ１、インダクタンス手段Ｌを通じて電流が流れ、並列コンデンサＣ１を充電する。一方、並列コンデンサＣ２からは、インダクタンス手段Ｌ、１次巻線１１ａ、逆並列ダイオードＤ３、第１端子Ｔ１、第２端子Ｔ２側を通じて放電電流が流れる。このとき、スイッチ素子Ｑ１に電流がまだ流れている状態でオフさせることになるが、先にオフさせたスイッチ素子Ｑ４のときよりも小さい値の電流にすることができる。よって、先にオフさせるスイッチ素子Ｑ４のオフ時と比べて、後からオフさせるスイッチ素子Ｑ１のスイッチング損失を小さくすることができる。

時刻ｔ２５で並列コンデンサＣ１、Ｃ２の充放電が終わると、図１０（ｅ）に示すように、逆並列ダイオードＤ２が導通する。１次巻線１１ａ側ではトランス１１の励磁電流によって、時刻ｔ２５の直前に１次巻線１１ａに流れていた電流と同じ方向に、１次巻線１１ａから、逆並列ダイオードＤ３、第１端子Ｔ１、第２端子Ｔ２側、逆並列ダイオードＤ２、インダクタンス手段Ｌを通じて電流が流れる。なお、２次巻線１１ｂ側の電流は、時刻ｔ２１から継続して２次巻線１１ｂ、逆並列ダイオードＤ５、第３端子Ｔ３側、第４端子Ｔ４側、逆並列ダイオードＤ８を通じて流れている。

時刻ｔ２６で他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３にオン信号を与える。図１０（ｆ）に示すように、１次巻線１１ａ側では、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し、第１端子Ｔ１側、スイッチ素子Ｑ３、１次巻線１１ａ、インダクタンス手段Ｌ、スイッチ素子Ｑ２、第２端子Ｔ２側を通じて電流が流れる。１次巻線１１ａに流れる電流が今までと逆向きになるので、２次巻線１１ｂ側では、逆並列ダイオードＤ６、逆並列ダイオードＤ７が順方向に導通し、２次巻線１１ｂから、逆並列ダイオードＤ７、第３端子Ｔ３、第４端子Ｔ４側から逆並列ダイオードＤ６を通じて電流が流れる。図１０（ａ）の場合と同様に、第１端子Ｔ１、第２端子Ｔ２間から入力された電力は、インダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給される。

上述の第２回路２のスイッチング素子Ｓ５、Ｓ６をオンオフさせる動作の場合と同様に、第２回路２をフルブリッジの整流回路として機能させる動作でも、時刻ｔ２６の直前に、スイッチ素子Ｑ２，Ｑ３にそれぞれ並列に接続される逆並列ダイオードＤ２，Ｄ３が導通しているため、図８に示されるように、第１回路１のスイッチング素子Ｓ２，Ｓ３はオン時にゼロ電圧スイッチングを実現させることができる。

時刻ｔ２６後の他方の組となる第１回路１のスイッチング素子Ｓ２、Ｓ３の動作については、上述の組となるスイッチング素子Ｓ１、Ｓ４の時刻ｔ２１から時刻ｔ２６と同様に動作させる。すなわち、例えば、第３端子Ｔ３、第４端子Ｔ４間の出力電圧が所望の値となるように、制御回路３は、組となるスイッチング素子Ｓ２、Ｓ３のうちいずれか一方のスイッチ素子Ｑ３を先にオフさせ、後に他方のスイッチ素子Ｑ２をオフさせる。このとき、後からオフさせるスイッチ素子Ｑ２に電流がまだ流れている状態でオフさせることになるが、この電流を非常に値の小さなトランス１１の励磁電流にすることができるので、先にオフさせるスイッチ素子Ｑ３のオフ時と比べて、スイッチング損失を小さくすることができる。

次に、再び組となる第１回路１のスイッチング素子Ｓ１、Ｓ４の駆動信号をオン信号にする。第１回路１のスイッチング素子Ｓ１、Ｓ４にオン信号を与えられる直前には、スイッチング素子Ｓ１、Ｓ４のスイッチ素子Ｑ１，Ｑ４にそれぞれ並列に接続される逆並列ダイオードＤ１，Ｄ４が導通しているため、第１回路１のスイッチング素子Ｓ１，Ｓ４はオン時にゼロ電圧スイッチングを実現させることができる。

上記の双方向コンバータでは、制御回路２３は、出力側の第２回路２又は第１回路１を整流回路として機能させる動作を行っている場合において、第１回路１又は第２回路２のスイッチング素子のパルス幅や周波数を変調させても第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第２回路２又は第１回路１のスイッチング素子をオンオフさせる動作に切り替える。

具体的には、第１回路１又は第２回路２から第２回路２又は第１回路２側へ電力を供給する場合に、制御回路３は、組となる第１回路１又は第２回路２のスイッチング素子がオン状態にある期間に第１端子Ｔ１、第２端子Ｔ２又は第３端子Ｔ３、第４端子Ｔ４側から入力されるエネルギーをインダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４又は第１端子Ｔ１、第２端子Ｔ２側に供給させるように第１回路１又は第２回路２のスイッチング素子をパルス制御する。このとき、第２回路２又は第１回路１のスイッチング素子を順方向に導通させない。この状態から、組となる第１回路１又は第２回路２のスイッチング素子がオン状態にある期間に第１端子Ｔ１、第２端子Ｔ２又は第３端子Ｔ３、第４端子側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるように第２回路２又は第１回路１のスイッチング素子を順方向に導通させる。そして、先にオフさせる第１回路１又は第２回路２のスイッチング素子をオフする前に順方向に導通させている第２回路２又は第１回路１のスイッチング素子をオフさせる動作に切り替える。

逆に、制御回路３は、出力側の第２回路２又は第１回路１のスイッチング素子をオンオフさせる動作を行っている場合において、第２回路２又は第１回路１のスイッチング素子のパルス幅や周波数を変調させても第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第２回路２又は第１回路１を整流回路として機能させる動作に切り替える。

具体的には、第１回路１又は第２回路２から第２回路２又は第１回路１側へ電力を供給する場合に、制御回路３は、組となる第１回路１又は第２回路２のスイッチングがオン状態にある期間に第１端子Ｔ１、第２端子Ｔ２又は第３端子Ｔ３、第４端子Ｔ４間側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるように第２回路２又は第１回路１のスイッチング素子を順方向に導通させる。このとき、先にオフさせる第１回路１又は第２回路２のスイッチング素子をオフする前に順方向に導通させている第２回路２又は第１回路１のスイッチング素子をオフさせる第２回路２又は第１回路１のスイッチングのパルス制御を行っているとする。次に、この動作から、組となる第１回路１又は第２回路２のスイッチング素子がオン状態にある期間に第１端子Ｔ１、第２端子Ｔ２又は第３端子Ｔ３、第４端子Ｔ４間側から入力されるエネルギーをインダクタンス手段Ｌを介して第３端子Ｔ３、第４端子Ｔ４側に供給させるように第２回路２又は第１回路１のスイッチング素子を順方向に導通させない動作に切り替える。

上述のように動作を切り替えて、第３端子Ｔ３及び第４端子Ｔ４又は第１端子Ｔ１、第２端子Ｔ２間側から出力される電圧の検出値を目標値に近づけさせるように、第１回路、第２回路のスイッチング素子のパルス制御を行う。２つの動作を切り替えることで、トランスの巻数比などの回路定数や負荷条件にとらわれずに、広範囲な入出力電圧電流に対応させることができる。

なお、上述の出力側となる第２回路又は第１回路のスイッチング素子をオンオフさせる動作の場合と同様に、出力側となる第２回路又は第１回路をフルブリッジの整流回路として機能させる動作でも、後にオフさせる第１回路１のスイッチング素子Ｓ１、Ｓ２についてゼロ電圧スイッチングを実現させるために、まず励磁電流をスイッチング素子Ｓ２又はＳ１の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子Ｓ２又はＳ１の両端電圧をゼロまで下げることができるようなスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄを設ける必要がある。

第１回路１のスイッチング素子Ｓ１、Ｓ２を共にオフさせる期間Ｔｄは、スイッチング素子Ｓ１又はＳ２の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Ｑ１，Ｑ２に並列に接続されるコンデンサの容量の並列コンデンサＣ１，Ｃ２は、第スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子Ｓ１、Ｓ２内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサＣ１，Ｃ２としてもよい。

なお、図２、図７では、時刻ｔ８、時刻ｔ２６に、第１回路１のスイッチング素子Ｓ２、Ｓ３の駆動信号であるオン信号を同時に与えており、かつ、スイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始めている一例の動作を示した。しかし、上記の実施形態の一例の動作に限定されることなく、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点は同時でなくてもよい。また、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点は、逆並列ダイオードＤ２、Ｄ３が導通している期間であってもよい。この場合は、スイッチング素子Ｓ２、Ｓ３のオン信号を与える時点とスイッチ素子Ｑ２及びスイッチ素子Ｑ３が順方向に導通し始め時点は一致せず、例えば、逆並列ダイオードＤ２、Ｄ３を導通する電流がゼロになってからスイッチ素子Ｑ２及びスイッチ素子Ｑ３を順方向に電流が流れ始める。また、逆方向に電流を流したときのスイッチ素子Ｑ２、Ｑ３の電圧降下が順方向電流を流したときの逆並列ダイオードＤ２、Ｄ３の電圧降下である順電圧よりも小さい場合には、スイッチング素子Ｓ２、Ｓ３のオン信号を与え、スイッチ素子Ｑ２、Ｑ３を逆方向に導通させてスイッチング素子Ｓ２、Ｓ３の導通損失を低減させることができる。もう一方の組となる第１回路１のスイッチング素子Ｓ１、Ｓ４の場合についても同様である。

上記では、第１回路１から第２回路２側へ電力を供給するときについて説明したが、第２回路２から第１回路１側へ電力を供給するときも同様である。本発明では、後からオフさせる第２回路のスイッチング素子Ｓ７、Ｓ８のスイッチ素子Ｑ７、Ｑ８に電流がまだ流れている状態でオフさせることになるが、この電流を非常に値の小さなトランス１１の励磁電流にすることができるので、先にオフさせるスイッチング素子Ｓ５、Ｓ６のスイッチ素子Ｑ５、Ｑ６のオフ時と比べて、スイッチング損失を小さくすることができる。

また、組となる入力側の第２回路２のスイッチング素子Ｓ５とＳ８又はＳ６とＳ７をオンさせる直前にこれらのスイッチング素子Ｓ５とＳ８又はＳ６とＳ７のスイッチ素子Ｑ５とＱ８又はＱ６とＱ７にそれぞれ並列に接続される逆並列ダイオードＤ５とＤ８又はＤ６とＤ７を導通させておくことで、ゼロ電圧スイッチングを実現させることができる。さらに、出力側となる第１回路１のスイッチング素子をオンオフさせる動作の場合は、第１回路１のスイッチング素子Ｓ３又はＳ４をオンする直前にスイッチング素子Ｓ３又はＳ４のスイッチ素子Ｑ３又はＱ４にそれぞれ並列に接続される逆並列ダイオードＤ３又はＤ４を導通させておくことで、ゼロ電圧スイッチングを実現させることができる。

このために、トランス１１は、後にオフさせる第２回路のスイッチング素子のスイッチ素子と同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された並列コンデンサの両端電圧をゼロ近辺まで下げるように並列コンデンサの電荷を放電させる大きさの励磁電流を流す励磁インダクタンスを有する必要がある。また、制御回路は、励磁電流によって後にオフさせる第２回路のスイッチング素子のスイッチ素子と同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された並列コンデンサの両端電圧がゼロ近辺まで下がるまで、後にオフさせる第１回路又は第２回路のスイッチング素子のスイッチ素子とそれと同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子とを共にオフさせる期間Ｔｄを設ける必要がある。

なお、第２回路のスイッチング素子を共にオフさせる期間Ｔｄは、スイッチング素子の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせる第２回路のスイッチング素子のスイッチ素子に並列に接続されるコンデンサの容量の並列コンデンサは、スイッチング素子内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、第２回路のスイッチング素子内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサとしてもよい。

上記では、第１回路１から第２回路２側へ電力を供給する場合に、組となる第１回路１のスイッチング素子Ｓ１及びＳ４、Ｓ２及びＳ３のうち第２レグ１３の上下アームのスイッチング素子Ｓ４とＳ３を先にオフさせているが、第１レグ１２の上下アームのスイッチング素子Ｓ１とＳ２を先にオフさせてもよい。また、先にオフさせる第１回路１のスイッチング素子を、第１レグ１２と第２レグ１３との上アームのスイッチング素子Ｓ１とＳ３、又は、第１レグ１２と第２レグ１３との下アームのスイッチング素子Ｓ２とＳ４としてもよい。

また、上記において、第１回路１から第２回路２側へ電力を供給するときの出力側の第２回路のスイッチング素子をオンオフさせる動作の場合に、図１に示した第３レグ１４の上下アームにあるスイッチング素子Ｓ５、Ｓ６をオンオフさせているが、第４レグ１５の上下アームにあるスイッチング素子Ｓ７とＳ８をオンオフさせてもよい。また、この動作のときにオンオフさせる第２回路のスイッチング素子を、第３レグ１４と第４レグ１５との上アームのスイッチング素子Ｓ５とＳ７、又は、第３レグ１４と第４レグ１５との下アームのスイッチング素子Ｓ６とＳ８としてもよい。

同様に、第２回路２から第１回路１側へ電力を供給する場合について、組となる第２回路２のスイッチング素子Ｓ５とＳ８又はＳ６とＳ７のうち、先にオフさせるスイッチング素子を、第３レグ１４の上下アームのスイッチング素子Ｓ５とＳ６、又は、第４レグ１５の上下アームのスイッチング素子Ｓ７とＳ８としてもよく、第３レグ１４と第４レグ１５との上アームのスイッチング素子Ｓ５とＳ７、又は、第３レグ１４と第４レグ１５との下アームのスイッチング素子Ｓ６とＳ８としてもよい。

さらに、第２回路２から第１回路１側へ電力を供給するときの出力側となる第１回路１のスイッチング素子をオンオフさせる動作の場合に、オンオフさせる第２回路２のスイッチング素子は、第２レグ１３の上下アームにあるスイッチング素子Ｓ３とＳ４、又は、第１レグ１２の上下アームにあるスイッチング素子Ｓ１とＳ２をオンオフさせてもよく、第１レグ１２と第２レグ１３との上アームのスイッチング素子Ｓ１とＳ３、又は、第１レグ１２と第２レグ１３との下アームのスイッチング素子Ｓ２とＳ４としてもよい。

上記の動作の説明において、逆並列ダイオードＤ５、Ｄ６が導通する期間に、例えば、図１のスイッチング素子Ｓ５、Ｓ６にオン信号を与えて、スイッチ素子Ｑ５、Ｑ６を逆方向、すなわち逆並列ダイオードＤ５、Ｄ６の順方向に導通させてもよい。逆方向に電流を流したときのスイッチ素子Ｑ５、Ｑ６の電圧降下が順方向電流を流したときの逆並列ダイオードＤ５、Ｄ６の電圧降下である順電圧よりも小さい場合には、逆並列ダイオードＤ５、Ｄ６の導通損失よりも低減させることができる。同様に、逆並列ダイオードＤ７、Ｄ８を含むスイッチング素子Ｓ７、Ｓ８又は逆並列ダイオードＤ７、Ｄ８と並列に接続したスイッチング素子Ｓ７、Ｓ８を用いた場合も、スイッチ素子Ｑ７、Ｑ８を逆方向に導通させて逆並列ダイオードＤ７、Ｄ８の導通損失よりも低減させることができる。

本発明では、上述の説明において、励磁電流を適切な大きさにするためにトランス１１の１次巻線又は２次巻線に並列に設けられるインダクタンス成分も上述のトランスの励磁インダクタンスに含まれる。また、上述の説明において、トランス１１の励磁インダクタンスとこれに並列に設けられるインダクタンス成分とによる合成インダクタンスによって流れる電流も上述の励磁電流に含まれる。トランスの励磁インダクタンスは、トランスの構造において、例えば、コアのギャップ幅、巻線の巻数量、コアの材質などによって調整することができる。

上記では、制御回路３は、第３、第４端子間側電圧検出手段１８、第１、第２端子間側電圧検出手段１９によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。

本発明は、トランスの１次巻線又は２次巻線側に接続されるインダクタンス手段を用い、出力側となる第２回路又は第１回路のスイッチング素子をオンオフさせる動作と第２回路又は第１回路をフルブリッジの整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、入力側の組となる第１回路又は第２回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができ、さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。

本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。

より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。

Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、１・・・第１回路、２・・・第２回路、３・・・制御回路、１１・・・トランス、１２・・・第１レグ、１３・・・第２レグ、１４・・・第３レグ、１５・・・第４レグ、１６、１７・・・コンデンサ、１８・・・第３、第４端子間側電圧検出手段、１９・・・第１、第２端子間側電圧検出手段、Ｓ１〜Ｓ４・・・第１回路のスイッチング素子、Ｑ１〜Ｑ４・・・スイッチ素子、Ｄ１〜Ｄ４・・・逆並列ダイオード、Ｃ１〜Ｃ４・・・並列コンデンサ、Ｄ５〜Ｄ８・・・一方向性素子（逆並列ダイオード）、Ｓ５〜Ｓ８・・・第２回路のスイッチング素子、Ｑ５〜Ｑ８・・・スイッチ素子、Ｃ５〜Ｃ８・・・並列コンデンサ、Ｌ・・・インダクタンス手段

Claims (5)

1. １次巻線と２次巻線とを有するトランスと、
   逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグとを有し、前記１次巻線側に接続される第１回路と、
   逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第３端子と第４端子との間にそれぞれ並列に接続された第３レグと第４レグとを有し、前記２次巻線側に接続される第２回路と、
   前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線を介して又は前記第３レグの上下アームの接続点側と前記第４レグの上下アームの接続点側との間に前記２次巻線を介して接続されるインダクタンス手段と、
   前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記第３又は第４レグの上アームのスイッチング素子と前記第４又は第３レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させる制御回路とを備え、
   前記トランスは、後にオフさせる前記第１回路又は第２回路のスイッチング素子のスイッチ素子と同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧をゼロ近辺まで下げるように前記並列コンデンサの電荷を放電させる大きさの励磁電流を流す励磁インダクタンスを有し、
   前記制御回路は、前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とが共にオン状態の期間に前記第２回路のスイッチング素子の導通により前記２次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第３、第４端子側に供給させるように前記導通状態にある第２回路のスイッチング素子をオフし、前記共にオン状態にある組となる第１回路のスイッチング素子のうち一方の前記第１回路のスイッチング素子を先にオフさせてから他方の前記第１回路のスイッチング素子を後からオフさせ、
   前記第１及び第２端子間側から出力される電圧、電流もしくは電力の検出値又は前記第３及び第４端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる前記第３又は第４レグの上アームのスイッチング素子と前記第４又は第３レグの下アームのスイッチング素子とが共にオン状態の期間に前記第１回路のスイッチング素子の導通により前記１次巻線を短絡状態にさせて前記インダクタンス手段に溜めたエネルギーを前記第１、第２端子側に供給するように前記導通状態にある第１回路のスイッチング素子をオフさせ、前記共にオン状態にある組となる第２回路のスイッチング素子のうち一方の前記第２回路のスイッチング素子を先にオフさせてから他方の前記第２回路のスイッチング素子を後からオフさせ、
   後にオフさせる前記第１回路又は第２回路のスイッチング素子のスイッチ素子と同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧が前記トランスの励磁電流によってゼロ近辺まで下がるまで、前記後にオフさせる第１回路又は第２回路のスイッチング素子のスイッチ素子とそれと同じ前記レグにある他の上又は下アームのスイッチング素子のスイッチ素子とを共にオフさせる期間を設けることを特徴とする双方向コンバータ。
2. 前記制御回路は、出力側となる前記第３、第４端子又は第１、第２端子間側に出力される電圧を出力側の前記第２又は第１回路のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合には、前記組となる第１又は第２回路のスイッチング素子がオン状態にある期間に前記第１、第２端子又は第３、第４端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第３、第４端子又は第１、第２端子側に供給させるように前記第２又は第１回路のスイッチング素子を順方向に導通させないことを特徴とする請求項１に記載の双方向コンバータ。
3. 前記制御回路は、前記組となる第１回路又は第２回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子又は第３及び第４端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第３及び第４端子又は第１及び第２端子側に供給させるように前記第１回路又は第２回路のスイッチング素子をパルス制御し、かつ前記第２回路又は第１回路のスイッチング素子を順方向に導通させない動作から、前記組となる第１回路又は第２回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子又は第３及び第４端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路又は第１回路のスイッチング素子を順方向に導通させ、前記先にオフさせる第１回路又は第２回路のスイッチング素子をオフする前に前記順方向に導通させている第２回路又は第１回路のスイッチング素子をオフさせる動作に切り替えて、前記第３及び第４端子間又は第１及び第２端子側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間又は前記第３及び第４端子間側から入力される電圧、電流又は電力の検出値を目標値に近づけさせることを特徴とする請求項１または請求項２に記載の双方向コンバータ。
4. 前記制御回路は、前記組となる第１回路又は第２回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子又は前記第３及び第４端子間側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路又は第１回路のスイッチング素子を順方向に導通させ、前記先にオフさせる第１回路又は第２回路のスイッチング素子をオフする前に前記順方向に導通させている第２回路又は第１回路のスイッチング素子をオフさせる前記第２回路のスイッチング素子のパルス制御を行う動作から、前記組となる第１回路又は第２回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子又は前記第３及び第４端子間側から入力されるエネルギーを前記インダクタンス手段を介して前記第３及び第４端子又は第１及び第２端子間側に供給させるように前記第２回路又は第１回路のスイッチング素子を順方向に導通させない動作に切り替えて、前記第３及び第４端子又は第１及び第２端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値を目標値に近づけさせることを特徴とする請求項１から請求項３のいずれかに記載の双方向コンバータ。
5. 前記第１回路の前記スイッチング素子のスイッチ素子に並列に接続された前記逆並列ダイオードは、前記第１回路のスイッチング素子の内蔵ダイオード、前記第１回路のスイッチング素子とは別に外付けされたダイオード、又はこれらを組み合わせたものであり、前記第１回路の前記スイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサは、前記第１回路のスイッチング素子の寄生容量、前記第１回路のスイッチング素子とは別に外付けされたコンデンサ、又はこれらを組み合わせたものであり、
   前記第２回路の前記スイッチング素子のスイッチ素子に並列に接続された前記逆並列ダイオードは、前記第２回路のスイッチング素子の内蔵ダイオード、前記第２回路のスイッチング素子とは別に外付けされるダイオード、又はこれらを組み合わせものであり、前記第２回路の前記スイッチング素子のスイッチ素子に並列に接続された並列コンデンサは、前記第２回路のスイッチング素子の寄生容量、前記第２回路のスイッチング素子とに別に外付けされるコンデンサ、又はこれらを組み合わせものであることを特徴とする請求項１から請求項４のいずれかに記載の双方向コンバータ。

Images