JP5256432B1 - フルブリッジ電力変換装置 - Google Patents

Abstract

【課題】フルブリッジ回路が動作するときに発生するリップル電流とコモンモードノイズとを抑制するフルブリッジ電力変換装置を提供する。
【解決手段】制御部３０は、スイッチ素子１１〜１４のオン・オフ動作を制御する制御信号をスイッチ素子毎に生成して、スイッチ素子１１とスイッチ素子１２とを交互に、また、スイッチ素子１３とスイッチ素子１４とを交互にオン・オフさせて、フルブリッジ回路１０から負荷３へ供給する供給電流を出力させ、供給電流が出力されない期間に、スイッチ素子１１及びスイッチ素子１３を共にオン状態としてインダクタ１６，１７に蓄えられたエネルギーを放出させて慣性電流を流し、フィルタコンデンサ１９，２０は、インダクタ１６と出力コンデンサ１８とを接続する出力ライン及びインダクタ１７と出力コンデンサ１８とを接続する出力ラインに生じるコモンモードノイズ成分の電荷を吸収する。
【選択図】図１

Description

この発明は、直流電力を変換出力するフルブリッジ電力変換装置に関するものである。

フルブリッジ回路を用いて電力変換を行う場合に、当該フルブリッジ回路の入力点に絶縁電源を接続し、また上記のフルブリッジ回路の出力点に負荷等を接続し、これらの入力点ならびに出力点を接地することなく電位的に浮いた状態で（例えばモータの駆動などのように）動作を行うことがある。これをフローティングの動作と称呼する。

図５は、従来のフローティングで使用されるフルブリッジ電力変換装置の接続を示す説明図である。この図は、フルブリッジ電力変換装置１０１の入力側に絶縁電源１０２が接続され、出力側には負荷１０３が接続されている。また、フルブリッジ電力変換装置１０１の２つの入力端子間には入力コンデンサ１１１が接続されている。
フルブリッジ回路１１０は、４つのスイッチ素子Ｓ１〜Ｓ４を備えている。スイッチ素子Ｓ１とスイッチＳ２は直列接続されており、また、スイッチ素子Ｓ３とスイッチ素子Ｓ４は直列接続されている。
絶縁電源１０２は、直流電力を出力する電源装置であり、電力の出力端子は絶縁出力になっており、この出力端子とアースの間にＹコンデンサＣｙが接続されている。

スイッチ素子Ｓ１とスイッチ素子Ｓ３の接続点は、当該フルブリッジ電力変換装置１０１の一の入力端子に接続されている。
スイッチ素子Ｓ２とスイッチ素子Ｓ４の接続点は、フルブリッジ電力変換装置１０１の他の入力端子に接続されている。
また、スイッチ素子Ｓ１とスイッチ素子Ｓ２の接続点にはインダクタ１１２の一端が接続されており、スイッチ素子Ｓ３とスイッチ素子Ｓ４の接続点にはインダクタ１１３の一端が接続されている。
インダクタ１１２の他端とインダクタ１１３の他端の間には出力コンデンサ１１４が接続されており、この出力コンデンサ１１４の両端にはフルブリッジ電力変換装置１０１の出力端子が接続されている。

フルブリッジ回路１１０の各スイッチ素子Ｓ１〜Ｓ４は、図示を省略した制御部によってスイッチング動作が制御され、スイッチ素子Ｓ１，Ｓ４がオン状態になったときにはスイッチ素子Ｓ２，Ｓ３がオフ状態になり、スイッチ素子Ｓ２，Ｓ３がオン状態になったときにはスイッチ素子Ｓ１，Ｓ４がオフ状態となるように動作する。
絶縁電源１０２から直流電圧が供給されると、フルブリッジ電力変換装置１０１は電位的に浮いているフローティングで電力を負荷１０３に出力する。このとき、フルブリッジ回路１１０の各スイッチ素子がオン・オフ動作を繰り返し、このスイッチング動作によって負荷１０３へ出力される電圧電流の値や極性が制御可能となる。

また、コモンモードにおいて電力変換を行う場合、例えば、特許文献１に開示されているようにブリッジ回路から出力された電力を、一次巻線と二次巻線との間が絶縁されているトランスを介して負荷などへ出力するものがある。このようにトランス等を介在させることにより、ブリッジ回路などによって発生したコモンモードノイズを減少させて電力を出力することが行われている。

特開２０１１−０５０１３４号公報

従来のフルブリッジ回路を用いた電力変換装置は前述のように構成され、２レベル出力となるように各スイッチ素子を動作させている。このスイッチング動作によって入出力電流にリップル成分が発生し、このリップル電流を吸収するために相当のリップル耐量を有する平滑コンデンサを備える必要がある。
特に入力側には、直流の出力電流と同じ実効値を有する非常に大きなリップル電流が発生するため、コンデンサの並列数が増大することになり、装置が大型化しコストも大きくなるという問題点があった。
上記の問題点を解決するためにフルブリッジ回路をコモンモードで動作させる技術があるが、このように動作した場合には大きなコモンモードノイズが発生するため、入力側に接続される絶縁電源の絶縁性能を高め、Ｙコンデンサ等を高インピーダンスにする必要性がある。しかしながら、高インピーダンスとした場合には逆に絶縁電源の内部で発生するノイズを助長することになり、現実的な解決手段ではない。結局、大きなリップル電流に対処する場合には、出力電力をフローティングで使用することが唯一の有効な方法になり、大地アースに接続することができなくなるという問題点があった。

本発明は上記のような課題を解決するためになされたもので、フルブリッジ回路が動作するときに発生するリップル電流とコモンモードノイズとを抑制するフルブリッジ電力変換装置を提供することを目的とする。

この発明に係るフルブリッジ電力変換装置は、第１スイッチ素子の一端と第２スイッチ素子の一端とを直列接続し、第３スイッチ素子の一端と第４スイッチ素子の一端とを直列接続し、前記直列接続された第１及び第２スイッチ素子と前記直列接続された第３及び第４スイッチ素子とを並列接続してなるフルブリッジ回路と、前記第１スイッチ素子から前記第４スイッチ素子のオン・オフ動作を各々制御する制御部と、前記第１スイッチ素子の他端と第３スイッチ素子の他端とを接続する第１接続点、及び、前記第２スイッチ素子の他端と第４スイッチ素子の他端とを接続する第２接続点、の間に接続された入力コンデンサと、前記第１スイッチ素子の一端と第２スイッチ素子の一端とを接続する第３接続点に一端を接続する第１インダクタと、前記第３スイッチ素子の一端と第４スイッチ素子の一端とを接続する第４接続点に一端接続する第２インダクタと、前記第１インダクタの他端と前記第２インダクタの他端との間に接続する出力コンデンサと、前記第１インダクタの他端と前記第１接続点との間に接続する第１フィルタコンデンサと、前記第２インダクタの他端と前記第２接続点との間に接続する第２フィルタコンデンサと、を備え、前記入力コンデンサの両端に直流電圧を出力する電源が接続され、前記出力コンデンサの両端に負荷が接続されたとき、前記制御部は、各スイッチ素子のオン・オフ動作を制御する制御信号をスイッチ素子毎に生成して、前記第１スイッチ素子と第２スイッチ素子とを交互にオン・オフさせると共に前記第３スイッチ素子と第４スイッチ素子とを交互にオン・オフさせて、前記フルブリッジ回路から前記負荷へ供給する供給電流を出力させ、前記供給電流が出力されない期間に、前記第１スイッチ素子及び第３スイッチ素子を共にオン状態とし、前記第２スイッチ素子及び第４スイッチ素子を共にオフ状態として前記第３接続点と第４接続点との間を接続し、前記第１及び第２インダクタに蓄えられたエネルギーを放出させて慣性電流を流し、前記第１スイッチ素子と前記第３スイッチ素子のうちで、オン状態となる時間幅が狭い方の該時間幅をＴｍ、オン状態の時間幅が広い方のスイッチ素子のオン・オフ状態と前記オン状態の時間幅が狭い方のスイッチ素子のオン・オフ状態とが同一になる重なり期間をＴｄ、前記時間幅Ｔｍに対する前記重なり期間Ｔｄの割合を示すドライブ重なり率をＲｄ＝（Ｔｄ／Ｔｍ）×１００％としたとき、前記ドライブ重なり率Ｒｄが５０％以上１００％以下となるように前記各スイッチ素子の動作を制御し、前記第１及び第２フィルタコンデンサは、前記第１インダクタと前記出力コンデンサとを接続する出力ライン及び第２インダクタと前記出力コンデンサとを接続する出力ラインに生じるコモンモードノイズ成分の電荷を蓄える容量を有し、前記第１スイッチ素子及び第３スイッチ素子を共にオン状態とし、前記第２スイッチ素子及び第４スイッチ素子を共にオフ状態としたときに生じるコモンモードノイズを吸収することを特徴とする。

また、前記第１及び第２フィルタコンデンサは、前記フルブリッジ回路へ入力される電圧をＶｉｎ、抑制するコモンモードノイズの周波数をｆ、前記第１及び第２インダクタのインダクタンスをＬとし、前記コモンモードノイズ成分の電荷をＱ＝Ｖｉｎ／（３２Ｌｆ＾２）として求め、前記コモンモードノイズの電圧振幅を電圧ピークトゥピーク値Ｖｐｐ以下に抑えるとき、Ｑ／Ｖｐｐ以上の容量を有することを特徴とする。

この発明によれば、リップル電流を抑えるとともに、出力電力に含まれるコモンモードノイズを低減することができる。

この発明の実施例によるフルブリッジ電力変換装置の概略構成を示す回路図である。 図１のフルブリッジ電力変換装置の各スイッチ素子の動作を示す説明図である。 図１のフルブリッジ電力変換装置の動作を示す説明図である。 図１のフルブリッジ電力変換装置の等価回路図である。 従来のフローティングで使用されるフルブリッジ電力変換装置の接続を示す説明図である。

図５に示したフルブリッジ電力変換装置は、一般的なフルブリッジ回路を備えており、このフルブリッジ回路から出力する線間電圧（ノーマルモード出力電圧）をインダクタ１１２，１１３によって平滑し、直流電力を得ている。
上記のフルブリッジ回路の出力電圧を、コモンモード（対大地間電圧）として観測すると、フルブリッジ回路の２つの出力ラインの電圧は、それぞれ方形波になっており、この回路に入力される直流電圧値の振幅を有している。
上記のフルブリッジ回路は、一般的な２レベル出力を行うように、対称性のあるスイッチング動作を行っており、２つの出力ラインに生じるそれぞれの電圧は逆相となって遷移する。そのため、２つの出力ライン間のコモンモード電圧は、互いに打ち消し合うことになって発生が抑えられている。

フルブリッジ回路に用いられるスイッチ素子は、一般的には寄生ダイオード等を有しており、このダイオード等の特性はスイッチ素子ごとに異なっている場合がある。そのため、上記の特性などの相違によって前述のコモンモード電圧の打ち消し合いが不完全になり、直流電圧のスイッチング波形となっているコモンモード電圧が発生する。一般的な２レベル出力の動作を行うフルブリッジ回路では、意図しない上記のようなコモンモード電圧が発生してしまうことがある。

本発明によるフルブリッジ電力変換装置は、３レベル出力となるようにフルブリッジ回路を動作させており、このフルブリッジ回路の各スイッチ素子は対称性を崩して動作する。ここでは、上記の対称性を崩した動作をコモンモード動作と称呼する。
コモンモード動作では、意図的に対称性を崩してフルブリッジ回路を動作させていることから、必然的にコモンモード電圧が発生する。コモンモード電圧は、前述のようにフルブリッジ回路の入力電圧に相当する振幅を有しているため、出力電圧のノイズとして考えた場合には、非常に大きな値を有している。

本発明において、フルブリッジ回路を３レベル出力となるように動作させた場合、発生するコモンモード電圧はフルブリッジ回路のスイッチングスピードに等しい周波数、もしくは関連する周波数で発生する。
コモンモード電圧は、高周波ノイズに比べて低い周波数で遷移するため、フルブリッジ回路の出力ラインに設けたインダクタンスのみによって減少させることは難しい。
また、発生したコモンモード電圧は、前述のように振幅が大きく、大きな電力エネルギーが変動するため出力ラインから他の電流路へ伝搬し、例えば出力端子などに接続されるＹコンデンサの接地点から筐体グランドへ侵入し、装置各部の大地間電圧に含まれるコモンモードノイズとなってしまう。
本発明のフルブリッジ電力変換装置は、３レベル出力において発生するコモンモードノイズを減少させるためにフィルタコンデンサを備えている。

以下、この発明の実施の一形態を図面に基づいて説明する。
（実施例）
図１は、この発明の実施例によるフルブリッジ電力変換装置の概略構成を示す回路図である。図示したフルブリッジ電力変換装置１は、４つのスイッチ素子１１〜１４を用いて構成したフルブリッジ回路１０を備えており、フルブリッジ回路１０の入力点に絶縁電源２を接続している。
４つのスイッチ素子１１〜１４は、例えばパワーＭＯＳＦＥＴ等であり、十分な電流容量や適当なスイッチング特性を有するバイポーラトランジスタやＩＧＢＴなどを用いてもよい。

フルブリッジ回路１０は、スイッチ素子１１とスイッチ素子１２とを直列接続し、スイッチ素子１３とスイッチ素子１４とを直列接続している。
また、フルブリッジ回路１０は、スイッチ素子１１のスイッチ接点の第１端子とスイッチ素子１３のスイッチ接点の第１端子とを接続している。ここでは、この接続点をフルブリッジ回路１０の第１接続点とする。
また、フルブリッジ回路１０は、スイッチ素子１２のスイッチ接点の第１端子とスイッチ素子１４のスイッチ接点の第１端子とを接続しており、ここでは、この接続点をフルブリッジ回路１０の第２接続点とする。

なお、ここでは、スイッチ素子１１のスイッチ接点の第２端子とスイッチ素子１２のスイッチ接点の第２端子との接続点を、フルブリッジ回路１０の第３接続点とし、スイッチ素子１３のスイッチ接点の第２端子とスイッチ素子１４のスイッチ接点の第２端子との接続点を、フルブリッジ回路１０の第４接続点とする。
第１接続点には、入力コンデンサ１５の一端と絶縁電源２の第１出力端子が接続されている。第２接続点には、入力コンデンサ１５の他端と絶縁電源２の第２出力端子が接続されている。
第３接続点には、インダクタ１６の一端が接続されている。第４接続点にはインダクタ１７の一端が接続されている。インダクタ１６の他端には出力コンデンサ１８の一端が接続され、インダクタ１７の他端には出力コンデンサ１８の他端が接続されている。

また、第１接続点には、フィルタコンデンサ１９の一端が接続され、インダクタ１６と出力コンデンサ１８の接続点にはフィルタコンデンサ１９の他端が接続されている。
第２接続点には、フィルタコンデンサ２０の一端が接続され、インダクタ１７と出力コンデンサ１８の接続点にはフィルタコンデンサ２０の他端が接続されている。
出力コンデンサ１８とフィルタコンデンサ１９との接続点は、フルブリッジ電力変換装置１の第１出力端子になり、出力コンデンサ１８とフィルタコンデンサ２０との接続点は、フルブリッジ電力変換装置１の第２出力端子になる。第１出力端子と第２出力端子との間には、例えば負荷３が接続される。

絶縁電源２は、例えば交流電力を入力して所定電圧の直流電力に変換するもので、第１出力端子から高電位側の電圧を出力し、第２出力端子から低電位側の電圧を出力するように構成されており、低電位側の電圧を出力する第２出力端子等は大地に接地されていない。
また、絶縁電源２は、上記の第１出力端子と第２出力端子との間を接続するＹコンデンサＣｙを備えている。ＹコンデンサＣｙは、二つの平滑コンデンサを直列接続させたもので、その中間点を（フレームグランドとして）大地に電気接続して０［Ｖ］に固定している。

フルブリッジ回路１０は、例えば、スイッチ素子１１〜１４としてｎチャネルＭＯＳＦＥＴを使用した場合には、スイッチ素子１１およびスイッチ素子１３のドレイン同志が接続され、スイッチ素子１１のソースとスイッチ素子１２のドレインが接続される。また、スイッチ素子１３のソースがスイッチ素子１４のドレインに接続され、スイッチ素子１２およびスイッチ素子１４のソース同志が接続される。
スイッチ素子１１〜１４の各ゲートは、制御部３０に各々接続される。
スイッチ素子１１〜１４は、ドレイン・ソース間、即ち接点間に寄生ダイオードを有しており、後述する慣性電流が流れるとき、当該寄生ダイオードではリカバリー特性などが不足する場合には、適当な定格のダイオードが各スイッチ素子の接点間に接続される。

制御部３０は、各スイッチ素子１１〜１４のゲート電圧を制御するもので、プロセッサや、制御プログラム等を記憶格納するメモリなどによって構成されている。また、負荷３の種類や電力供給の目的等に応じて、外部から各スイッチ素子１１〜１４の動作を設定できるように当該制御部３０を構成してもよい。
負荷３は、例えば、蓄積電力の使用後に充電を行い、繰り返し使用が可能な二次電池であり、具体的には車両用、ＥＳＳ（エネルギー貯蔵システム）用などのバッテリーセル、バッテリーモジュール、バッテリーパック等である。
また、負荷３として、他の装置の直流バスなどがフルブリッジ電力変換装置１に接続される。

次に動作について説明する。
図２は、図１のフルブリッジ電力変換装置の各スイッチ素子の動作を示す説明図である。この図は、図１のフルブリッジ回路１０の動作例を示したもので、スイッチ素子１１をＱ１、スイッチ素子１２をＱ２、スイッチ素子１３をＱ３、スイッチ素子１４をＱ４として表し、これらスイッチ素子の動作タイミングを示したタイミングチャートである。図中、ハイレベルを示している期間がオン状態、ローレベルを示している期間がオフ状態である。
図２（ａ）は、各スイッチ素子１１〜１４（Ｑ１〜Ｑ４）のオンデューティを５０％とした場合を示している。

図２（ｂ）は、スイッチ素子１１（Ｑ１）のオンデューティを５０％よりも大きくした場合の各スイッチ素子の動作を示している。詳しくは、上記のスイッチ素子１１（Ｑ１）と共にスイッチ素子１４（Ｑ４）のオンデューティを５０％よりも大きくし、スイッチ素子１２（Ｑ２）とスイッチ素子１３（Ｑ３）のオンデューティを５０％よりも小さくした場合の動作を示している。
図２（ｃ）は、スイッチ素子１１（Ｑ１）のオンデューティを５０％よりも小さくした場合の各スイッチ素子の動作を示している。詳しくは、上記のスイッチ素子１１（Ｑ１）と共にスイッチ素子１４（Ｑ４）のオンデューティを５０％よりも小さくし、スイッチ素子１２（Ｑ２）とスイッチ素子１３（Ｑ３）のオンデューティを５０％よりも大きくした場合の動作を示している。

フルブリッジ回路１０を動作させるとき、第１接続点と第２接続点との間（フルブリッジ回路１０の入力点間）に貫通電流が流れることを防ぐため、スイッチング動作にはデッドタイムが設けられる。
デッドタイムは、例えば図２（ａ）においては、スイッチ素子１２（Ｑ２）をオフ状態へ遷移させた後、スイッチ素子１１（Ｑ１）をオン状態へ遷移させるために付加する遅延時間であり、スイッチ素子のスイッチングスピードが起因となって、直列接続された２つのスイッチ素子がともにオン状態になることを防ぐために設けられている。
なお、デッドタイムは、本実施例におけるフルブリッジ回路１０のスイッチング動作にも設けられているが、本発明の特徴となるスイッチング動作を表した場合には微小な時間になるため、図２等の各図には示されていない。また、この動作説明ではデッドタイムに着目することを省略する。

図２（ａ），（ｂ），（ｃ）に示したスイッチング動作には、高電位側の入力電圧が印加されるスイッチ素子１１（Ｑ１）とスイッチ素子１３（Ｑ３）が共にオン状態になる期間を設けている。また、低電位側の入力電圧が印加されるスイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）が共にオン状態となる期間を設けている。
なお、スイッチ素子１１（Ｑ１）とスイッチ素子１２（Ｑ２）が共にオン状態となる期間と、スイッチ素子１３（Ｑ３）とスイッチ素子１４（Ｑ４）が共にオン状態となる期間は存在しない。また、負荷３へ電力を供給する目的などに応じて、図２（ｂ）に示したスイッチング動作のみを行う場合、図２（ｃ）に示したスイッチング動作のみを行う場合、また図２（ｂ）と図２（ｃ）のスイッチング動作を組み合わせて行う場合などがある。

図２（ａ）に示したように、オンデューティを５０％として、各ステータスの全ての遷移タイミング（全スイッチ素子のオンからオフへの遷移ならびにオフからオンへの遷移）を揃えると、フルブリッジ回路１０の２つの出力点間の電位差がなくなり、電流が流れていてもフルブリッジ回路１０は電力を出力しない。この間、インダクタ１６に事前に蓄えられたエネルギーＷ＝１／２・ＬＩ＾２、ならびにインダクタ１７に蓄えられたエネルギーＷの放出による慣性電流、または、電池等（負荷３）による電流が流れる。ここで、上記のＬはインダクタ１６とインダクタ１７の合成インダクタンス、Ｉはインダクタ１６，１７に流れる電流である。
フルブリッジ回路１０が絶縁電源２から入力した電力を伝達するには、例えば図２（ｂ）または図２（ｃ）に示したように、スイッチ素子１１，１２（Ｑ１，Ｑ２）と、スイッチ素子１３，１４（Ｑ３，Ｑ４）との間において、オンからオフへの遷移タイミング、またはオフからオンへの遷移タイミングのいずれか、あるいは全ての遷移タイミングが同期しないように各スイッチ素子を動作させる。

図２（ｂ）に示したスイッチング動作では、直列接続されているスイッチ素子１１（Ｑ１）とスイッチ素子１２（Ｑ２）のオン・オフ状態を反転させてスイッチングタイミングを同期させ、また、直列接続されているスイッチ素子１３（Ｑ３）とスイッチ素子１４（Ｑ４）のオン・オフ状態を反転させてスイッチングタイミングを同期させている。
また、このスイッチング動作では、スイッチ素子１１（Ｑ１）およびスイッチ素子１３（Ｑ３）のオフ状態からオン状態へ遷移するタイミングを同期させ、さらにスイッチ素子１２（Ｑ２）およびスイッチ素子１４（Ｑ４）のオン状態からオフ状態へ遷移するタイミングを同期させている。

また、このスイッチング動作では、スイッチ素子１１（Ｑ１）がオフ状態へ遷移するタイミングと、スイッチ素子１２（Ｑ２）がオン状態へ遷移するタイミングとを同期させている。また、スイッチ素子１３（Ｑ３）がオフ状態へ遷移するタイミングと、スイッチ素子１４（Ｑ４）がオン状態へ遷移するタイミングとを同期させている、なお、例えばスイッチ素子１１（Ｑ１）がオフ状態へ遷移するタイミングとスイッチ素子１３（Ｑ３）がオフ状態へ遷移するタイミングを同期させていない。このスイッチング動作は、正電圧を出力する場合のものである。
制御部３０は、上記のように正電圧を出力する場合には、スイッチ素子１１（Ｑ１）のオンデューティをスイッチ素子１３（Ｑ３）のオンデューティよりも大きくし、後述する負電圧を出力する場合には逆に小さくする。

上記のように各スイッチ素子の動作を制御することによって、例えば図２（ｂ）に“伝達期間”として示した、スイッチ素子１１（Ｑ１）とスイッチ素子１４（Ｑ４）が共にオン状態になり、なおかつ、スイッチ素子１２（Ｑ２）とスイッチ素子１３（Ｑ３）が共にオフ状態になる期間が生じる。
例えば、各スイッチ素子にｎチャネルＭＯＳＦＥＴを使用し、絶縁電源２から出力される高電位側電圧をスイッチ素子１１（Ｑ１）とスイッチ素子１３（Ｑ３）の接続点（第１接続点）に印加し、また絶縁電源２から出力される低電位側電圧を、スイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）の接続点（第２接続点）に印加した場合、図２（ｂ）に示した“伝達期間”のように各スイッチ素子がオン・オフしているときには、スイッチ素子１１（Ｑ１）のドレイン側から当該スイッチ素子１１（Ｑ１）とスイッチ素子１２（Ｑ２）の接続点（フルブリッジ回路１０の第３接続点）へ電流が流れ、インダクタ１６を介して負荷３へ供給電流が流れる。また、負荷３から帰還する電流がインダクタ１７を介してスイッチ素子１３（Ｑ３）とスイッチ素子１４（Ｑ４）の接続点（フルブリッジ回路１０の第４接続点）へ流れ込み、さらに当該スイッチ素子１４（Ｑ４）のソース側へ流れる。

図２（ｃ）に示したスイッチング動作では、図２（ｂ）に示したものと同様に、直列接続されているスイッチ素子１１（Ｑ１）とスイッチ素子１２（Ｑ２）のオン・オフ状態を反転してスイッチングタイミングを同期させ、また、直列接続されているスイッチ素子１３（Ｑ３）とスイッチ素子１４（Ｑ４）のオン・オフ状態を反転してスイッチングタイミングを同期させている。
また、スイッチ素子１１（Ｑ１）およびスイッチ素子１３（Ｑ３）のオフ状態からオン状態へ遷移するタイミングを同期させ、さらにスイッチ素子１２（Ｑ２）およびスイッチ素子１４（Ｑ４）のオン状態からオフ状態へ遷移するタイミングを同期させている。

また、このスイッチング動作では、スイッチ素子１１（Ｑ１）がオフ状態へ遷移するタイミングとスイッチ素子１２（Ｑ２）がオン状態へ遷移するタイミングとを同期させている。また、スイッチ素子１３（Ｑ３）がオフ状態へ遷移するタイミングとスイッチ素子１４（Ｑ４）がオン状態へ遷移するタイミングとを同期させている。なお、例えばスイッチ素子１１（Ｑ１）がオフ状態へ遷移するタイミングとスイッチ素子１３（Ｑ３）がオフ状態へ遷移するタイミングを同期させていない。
制御部３０は、上記のように各スイッチ素子のスイッチング動作を制御するとき、スイッチ素子１３（Ｑ３）のオンデューティを、スイッチ素子１１（Ｑ１）のオンデューティよりも大きくしている。このとき、出力電圧は負電圧となる。

また、上記のように各スイッチ素子の動作を制御することによって、例えば図２（ｃ）に“伝達期間”として示した、スイッチ素子１１（Ｑ１）とスイッチ素子１４（Ｑ４）が共にオフ状態になり、なおかつ、スイッチ素子１２（Ｑ２）とスイッチ素子１３（Ｑ３）が共にオン状態になる期間が生じる。
上記のように、スイッチ素子１１（Ｑ１）とスイッチ素子１３（Ｑ３）の接続点に絶縁電源２から出力される高電位側電圧を印加し、またスイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）の接続点に低電位側の電圧を印加している場合、図２（ｃ）に示した“伝達期間”のように各スイッチ素子がオン・オフしているときには、スイッチ素子１３（Ｑ３）のドレイン側から当該スイッチ素子１３（Ｑ３）とスイッチ素子１４（Ｑ４）の接続点（フルブリッジ回路１０の第４接続点）へ電流が流れ、この接続点からインダクタ１７を介して負荷３へ供給電流が流れる。また、負荷３から帰還する電流がインダクタ１６を介してスイッチ素子１１（Ｑ１）とスイッチ素子１２（Ｑ２）の接続点（フルブリッジ回路１０の第３接続点）へ流れ込み、さらに当該スイッチ素子１２（Ｑ２）のソース側へ流れる。

フルブリッジ電力変換装置１は、上述のように図２（ｂ）または図２（ｃ）に示した“伝達期間”において、絶縁電源２の出力電圧を用いてフルブリッジ回路１０の出力点（第３および第４接続点）から電流を出力する。このフルブリッジ回路１０の出力点から出力される電流は、インダクタ１６，１７のチョーク作用により直流電流となっており、出力コンデンサ１８によってさらに平滑化されて負荷３へ出力される。

従来のように２レベル出力となるようにフルブリッジ回路を動作させた場合には、入力コンデンサに流れるリップル電流の実効値Ｉｒｍｓは、出力電流と同じになる。例えば出力電流が５００［Ａ］の場合、リップル電流の実効値Ｉｒｍｓ＝５００［Ａ］となる。これに対して、本発明に係るフルブリッジ回路１０のように３レベル出力で動作した場合には、リップル電流の実効値Ｉｒｍｓは、伝達期間の比率（伝達期間／スイッチング動作の１周期）に圧縮される。

この実施例のフルブリッジ電力変換装置１は、３レベル出力となるように動作するもので、前述の正または負の電圧出力時に加えて、この電圧が「０」レベルとなっているときにも電流が流れる。詳しくは、図２（ｂ），（ｃ）に示した各“休止期間”のうち、スイッチ素子１１（Ｑ１）とスイッチ素子１３（Ｑ３）が共にオン状態となり、なおかつスイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）が共にオフ状態になっている期間には、フルブリッジ回路１０の出力点間の電位差がなくなり、図２（ａ）を用いて説明したようにインダクタ１６，１７に蓄えられたエネルギーＷの放出による慣性電流が流れる。
図２（ｂ）に示した動作では、上記の慣性電流は、インダクタ１６から負荷３へ流れ、当該負荷３からインダクタ１７を介してオン状態のスイッチ素子１３（Ｑ３）へ流れ、さらにスイッチ素子１３（Ｑ３）からオン状態のスイッチ素子１１（Ｑ１）を介してインダクタ１６へ流れる。
また、図２（ｃ）に示した動作では、上記の慣性電流はインダクタ１７から負荷３へ流れ、当該負荷３からインダクタ１６を介してオン状態のスイッチ素子１１（Ｑ１）へ流れ、さらにスイッチ素子１１（Ｑ１）からオン状態のスイッチ素子１３（Ｑ３）を介してインダクタ１７へ流れる。

また、図２（ｂ），（ｃ）に示した各休止期間のうち、スイッチ素子１１（Ｑ１）とスイッチ素子１３（Ｑ３）が共にオフ状態となり、なおかつスイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）が共にオン状態になっている期間にも、フルブリッジ回路１０の出力点間の電位差がなくなり、前述のようにインダクタ１６，１７に蓄えられたエネルギーＷの放出による慣性電流が流れる。このときの慣性電流は、オン状態のスイッチ素子１２（Ｑ２）とスイッチ素子１４（Ｑ４）を流れ、それ以外の電流経路は前述の説明と同様である。

図３は、図１のフルブリッジ電力変換装置の動作を示す説明図である。この図は、フルブリッジ回路１０の各スイッチ素子のオン・オフ状態を表すタイミングチャートであり、一のスイッチ素子の動作パターンを表す状態遷移Ａと、他のスイッチ素子の動作パターンを表す状態遷移Ｂとを示している。
図３に示した各状態は、ハイレベルの部分がオン状態を表し、ローレベルの部分がオフ状態を表している。
また、例えば、状態遷移Ａはスイッチ素子１１（Ｑ１）のオン・オフ動作を表し、状態遷移Ｂはスイッチ素子１３（Ｑ３）のオン・オフ動作を表している。

ここで、状態遷移Ａと状態遷移Ｂのうち、オン状態の期間が短い（時間幅の狭い）方の状態遷移における当該時間幅をＴｍ、状態遷移Ａのオン状態と状態遷移Ｂのオン状態が重なる期間をＴｄ、としたとき、時間幅Ｔｍに対する重なり期間Ｔｄの割合を、ドライブ重なり率Ｒｄとする（Ｒｄ＝Ｔｄ／Ｔｍ）。図３に例示したものは、一の状態（ここではオン状態）となっている時間幅が狭い方が状態遷移Ａであり、一の状態（オン状態）の時間幅が広い方が状態遷移Ｂである。

図３（ａ）は、従来から行われている一般的なスイッチング動作を示しており、例えばスイッチ素子１１（Ｑ１）の動作パターンを表す状態遷移Ａと、スイッチ素子１３（Ｑ３）の動作パターンを表す状態遷移Ｂとを示している。
図３（ａ）に例示したスイッチング動作は、各スイッチ素子がオン状態からオフ状態へ遷移する際、またはオフ状態からオン状態へ遷移する際に生じる遅延時間（前述のデッドタイム）は微小であり、「０」とみなしてよい程度である。ここで、状態遷移Ａの中でローレベルになっている期間と、状態遷移Ｂの中でハイレベルになっている期間をそれぞれＴｍとしたとき、期間Ｔｄを「０」とみなすことにより、ドライブ重なり率ＲｄはＴｄ／Ｔｍ＝０になり、インダクタ１６，１７による慣性電流が流れる期間は生じない。
図３（ｂ）は、この実施例によるフルブリッジ回路１０のスイッチング動作の一例を示している。図３（ａ）と同様に、図３（ｂ）の状態遷移Ａは例えばスイッチ素子１１（Ｑ１）の動作パターンを表すもので、状態遷移Ｂはスイッチ素子１３（Ｑ３）の動作パターンを表すものである。

図３（ｂ）において、ハイレベル側の時間幅は、状態遷移Ａよりも状態遷移Ｂの方が狭い。また、ローレベル側の時間幅は、状態遷移Ｂよりも状態遷移Ａの方が狭い。これらの狭い方の時間幅をＴｍとする。また、状態遷移Ｂが時間幅Ｔｍでハイレベルとなっている期間のうち、状態遷移Ａがハイレベルとなっている期間をＴｄとする。また、状態遷移Ａが時間幅Ｔｍでローレベルとなっている期間のうち、状態遷移Ｂがローレベルとなっている期間をＴｄとする。前述の慣性電流は期間Ｔｄの間に流れることから、ドライブ重なり率Ｒｄが大きい程、慣性電流が流れる期間が長くなる。

また、対称的に絶縁電源２の出力電圧を用いた電流が出力される期間が短くなる。換言すると、状態遷移Ａがオン状態で状態遷移Ｂがオフ状態となる期間と、状態遷移Ａがオフ状態で状態遷移Ｂがオン状態となる期間が短くなる。
このように絶縁電源２の出力電圧をスイッチングして電流を出力する期間を抑えてリップル成分の大きさを抑制し、また、電流出力を行わない期間に慣性電流を流し、負荷３へ流れ込む直流電流を維持する。

制御部３０は、例えば１０［ｋＷ］以上の電力を負荷３へ出力する場合には、フルブリッジ回路１０の各スイッチ素子を２０［ｋＨｚ］以下でスイッチングさせ、負荷３が軽い場合には数百［ｋＨｚ］でスイッチングさせる。また、出力電力の大きさに応じて各スイッチ素子のオンデューティを調整し、前述のドライブ重なり率Ｒｄ＝（Ｔｄ／Ｔｍ）×１００％が、例えば５０％以上となるように各スイッチ素子の制御信号を生成し、フルブリッジ回路１０を動作させる。

ここで、フルブリッジ電力変換装置１の出力電流を“Ｉ”としたとき、図３（ａ）に示したようにドライブ重なり率Ｒｄを０％とした動作では、入力コンデンサ１５に流れるリップル電流の実効値Ｉｒｍｓ＝出力電流値Ｉとなる。
また、電流が出力されるオンデューティを“Ｄ”としたとき、ドライブ重なり率Ｒｄを１００％（Ｔｄ＝Ｔｍ）とした動作では、リップル電流の実効値ＩｒｍｓはＩ×（１−２Ｄ）に比例したものになる。

例えば、フルブリッジ回路１０に４０［Ｖ］の電圧が入力され、負荷３の両端に４［Ｖ］の電圧が生じるように動作するとき、制御部３０はオンデューティＤを４５％として各スイッチ素子を稼働させる。この動作において、Ｒｄ＝１００％とした場合には、Ｒｄ＝０％の場合に比べてリップル電流の実効値が１／１０になる。
このように、Ｒｄ＝５０〜１００％となるスイッチング動作により、リップル電流を効果的に減少させることができる。
また、入力コンデンサ１５（平滑コンデンサ）においては、従来のようにＲｄ＝０％で動作するとリップル耐量が３６０［Ａ］必要となる場合でも、Ｒｄ＝１００％で動作させることにより、３６［Ａ］程度のリップル耐量を有するものでも使用することが可能になる。

フルブリッジ電力変換装置１が動作するときには、フルブリッジ回路１０のスイッチング動作によって電圧変動（ノイズ）が発生する。
フルブリッジ回路１０がリップル電流を抑えるように動作し、フルブリッジ回路１０の出力点間の電位差が無くなった状態においても、当該出力点はフレームグランドに対して正または負の電圧を有している。具体的には、例えばスイッチ素子１１とスイッチ素子１３がともにオン状態になったとき、スイッチ素子１１，１３には絶縁電源２から出力される高電位側の電圧が印加されている。そのため、フルブリッジ回路１０の第３接続点と第４接続点にはコモンモード電圧が生じる。

例えば、フルブリッジ回路１０の第３接続点（第１出力点）のフレームグランドに対する電圧をＶ１、フルブリッジ回路１０の第４接続点（第２出力点）のフレームグランドに対する電圧Ｖ２としたとき、出力コンデンサ１８の両端やフルブリッジ電力変換装置１の出力端子間には、コモンモード電圧（Ｖ１＋Ｖ２）／２が生じる。
コモンモード電圧（Ｖ１＋Ｖ２）／２は、各スイッチ素子のオン・オフ動作によって発生するノイズの大きさを示しており、このノイズを含むコモンモードノイズは、フルブリッジ回路１０の第１出力点と第２出力点との間が接続された状態において、インダクタ１６とフルブリッジ電力変換装置１の第１出力端子との間の出力ラインと、インダクタ１７とフルブリッジ電力変換装置１の第２出力端子との間の出力ラインに存在する。

図４は、図１のフルブリッジ電力変換装置の等価回路図である。図中、ノイズ源は、フルブリッジ回路１０の各スイッチ素子、チョークはインダクタ１６（またはインダクタ１７）、Ｃｙは絶縁電源２の出力端子間を接続するＹコンデンサである。また、チョークの出力側とフルブリッジ電力変換装置１の入力端子との間を接続するＣＦは、図１のフィルタコンデンサ１９（またはフィルタコンデンサ２０）に相当する。
フルブリッジ電源力変換装置１の出力ラインに発生したコモンモードノイズは、当該装置の図示を省略した電源回路の接地部位や筐体のフレームグランド接続等を介して、絶縁電源２のＡＣアース、例えば絶縁電源２のＹコンデンサの接地点から当該絶縁電源２の回路へ侵入し、絶縁電源２の出力端子からフルブリッジ電力変換装置１の入力側へ回りこんで上記の出力ライン上で増大する。
そこで、出力ラインに生じたコモンモードノイズを、フィルタコンデンサＣＦとチョークが構成するローパスフィルタによって抽出し、当該フィルタコンデンサＣＦへ吸収する。

前述のフィルタコンデンサＣＦに相当する、例えば図１のフィルタコンデンサ１９は、その両端電圧が、大地への接地（またはフレームグランド）とフルブリッジ電力変換装置１の出力端子との間の電圧になる。
コモンモードノイズの大きさは、前述のように（Ｖ１＋Ｖ２）／２で表すことができ、この電力エネルギーは、フルブリッジ電力変換装置１が負荷電流３６０［Ａ］、出力電圧０［Ｖ］（インダクタンスが最小の場合）となるように動作するとき、当該フルブリッジ電力変換装置１への入力電圧Ｖｉｎをデューティ比５０％で出力する状態に相当する。

フィルタコンデンサ１９とフィルタコンデンサ２０は、図１に示したようにフルブリッジ回路１０の高電位側と低電位側の各入力点に、それぞれ電気回路上において対称的に接続されており、同じ容量を有して同様に作用する。ここではフィルタコンデンサ１９を例示して説明する。
コモンモードノイズを含む電流（フルブリッジ回路１０から、例えばインダクタ１６を介して出力される電流）をＩとしたとき、その電流波形は三角波状になっている。この波形の傾きはｄＩ／ｄｔ＝Ｖｉｎ／２Ｌで表され、その振幅Ｉｐｐは、
Ｉｐｐ＝（ｄＩ／ｄｔ）×（１／２ｆ）
＝Ｖｉｎ／（４ｆＬ）
で表される。フィルタコンデンサ１９，２０にそれぞれ蓄積される電荷Ｑは、上記の電流波形の三角波一つ分（１／２周期分）の面積であり、
Ｑ＝（Ｉｐｐ／２）×（１／（２ｆ））×（１／２）
として求めることができ、
Ｑ＝Ｖｉｎ／（３２Ｌｆ＾２）
と表すことができる。なお、上記のＬはインダクタ１６ならびにインダクタ１７の各インダクタンス、ｆはコモンモードノイズ成分の任意の周波数（例えばフルブリッジ回路１０のスイッチング周波数）である。また、電荷Ｑは、上記のコモンモードノイズ成分を形成する電荷である。

ここで、コモンモードノイズの電圧振幅のピークピーク値をＶｐｐとしたとき、
Ｖｐｐ＝Ｑ／Ｃ
であることから、コモンモードノイズの電圧振幅を電圧ピークトゥピーク値Ｖｐｐにするために必要なフィルタコンデンサ１９，２０の容量Ｃｆは、
Ｃｆ＝Ｑ／Ｖｐｐ
で表される。コモンモードノイズの大きさ（電圧振幅）をＶｐｐ以下に抑えるときには、フィルタコンデンサ１９，２０の容量Ｃｆは、Ｑ／Ｖｐｐ以上の大きさが必要になる。換言すると、フィルタコンデンサ１９，２０は、少なくともＱ／Ｖｐｐの容量を備えることにより、コモンモードノイズの周波数ｆの成分を電圧ピークトゥピーク値Ｖｐｐまで小さくすることができる。

例えば、Ｖｉｎ＝６０［Ｖ］、ｆ＝２０［ｋＨｚ］、Ｌ＝３０［μＨ］とした場合、Ｑ＝１５６［μＣ］となる。このことから、例えばフィルタコンデンサ１９の容量を１５６［μＦ］とした場合には、フィルタコンデンサ１９の両端電圧は１［Ｖ_０−Ｐ］になる。
コモンモードノイズの電圧振幅を例えば１０００分の１程度に抑えるためには、各フィルタコンデンサ１９，２０は電荷Ｑの約１０００倍の容量を備える必要がある。
上記の一例において、フィルタコンデンサ１９の両端電圧、即ち、コモンモードノイズの電圧ピークトゥピーク値を１［ｍＶ］程度に減少させるためには、フィルタコンデンサ１９の容量は１５０００［μＦ］以上が必要になる。このとき、フィルタコンデンサ１９に流れる電流は、１５６［μＣ］×２ｆ＝６［Ａ］になる。
なお、フルブリッジ電力変換装置１に接続される負荷３の種類や、フルブリッジ電力変換装置１の出力電力の使用目的などにより、当該装置の出力電力に含まれるコモンモードノイズの許容できる大きさが定められる。フィルタコンデンサ１９，２０は、このような負荷３の種類や使用目的などに応じた許容大きさに、コモンモードノイズを低減する容量を備えている。

フィルタコンデンサ１９，２０は、前述のように相当の容量を備えるときには、例えばケミコンなどが用いられる。なお、複数のコンデンサを接続して所望の容量となるように構成してもよい。
また、コモンモードノイズには、前述のスイッチング動作による電圧変動の他、様々な要因によって発生する高周波成分も含まれることから、当該高周波成分に対応する容量のコンデンサを含めてフィルタコンデンサ１９，２０を構成する。

図１に示したように、フィルタコンデンサ１９とインダクタ１６によってローパスフィルタが構成され、またフィルタコンデンサ２０とインダクタ１７によって、上記と同様なローパスフィルタが構成される。
フルブリッジ回路１０の第３接続点とフルブリッジ電力変換装置１の第１出力端子との間の出力ラインに生じるコモンモードノイズは、フィルタコンデンサ１９を含むローパスフィルタによってフィルタリングされ、第１出力端子に流れる電流はコモンモードノイズが抑制された安定したものになる。
また、フルブリッジ回路１０の第４接続点とフルブリッジ電力変換装置１の第２出力端子との間の出力ラインに生じるコモンモードノイズは、フィルタコンデンサ２０を含むローパスフィルタによってフィルタリングされ、第２出力端子に流れる電流もコモンモードノイズが抑制された安定したものになる。

前述のドライブ重なり率Ｒｄを大きくして、フルブリッジ回路１０を動作させると、リップル電流を小さくすることはできるが、フルブリッジ回路１０の２つの出力点間が接続される期間が長くなる。
この期間中は、フルブリッジ電源力変換装置１の出力ラインに絶縁電源２の片側の出力端子のみが接続された状態になり、絶縁電源２へ帰還する電流がなくなる。そのため、出力ラインには、絶縁電源２の片側の出力端子から印加される電圧によって電力エネルギーが蓄積し、当該出力ラインに大きなコモンモードノイズが生じる。
フルブリッジ電力変換装置１は、フルブリッジ回路１０の２つの出力点を接続して慣性電流を流すときに、出力ラインに滞留する電力エネルギーをフィルタコンデンサ１９，２０に吸収させ、リップル電流を小さくするように動作したときに大きくなるコモンモードノイズを低減している。

以上のように、この実施例のフルブリッジ電力変換装置によれば、絶縁電源２の出力電圧を用いてフルブリッジ回路１０が電流出力を行う期間を短くし、絶縁電源２の出力電圧を用いた電流が出力されない期間にインダクタ１６ならびにインダクタ１７に蓄積されたエネルギーを用いて慣性電流を流すようにしたので、フルブリッジ回路１０の出力電流に含まれるリップル電流を小さく抑制することができ、高精度の電流を出力することが可能になる。
また、フルブリッジ回路１０の入力側に発生するリップル電流を小さく抑えることができ、リップル耐量の小さい入力コンデンサ１５を使用することが可能になり、さらには周辺回路のコストの抑制、電力ロスの低減による効率化、装置の小型化などを図ることができる。

また、除去すべきコモンモードノイズ成分の周波数に対応し、コモンモードノイズ成分の電荷を蓄えることができる容量のフィルタコンデンサ１９，２０を備えたので、フルブリッジ電力変換装置１の出力ラインに生じるコモンモードノイズを低減することができる。
特に、ドライブ重なり率Ｒｄを５０％以上に設定してフルブリッジ回路１０を動作させたときには、リップル電流とともにコモンモードノイズを抑制した高い精度の電力を出力することができる。

この発明によるフルブリッジ電力変換装置は、リップル電流ならびにコモンモードノイズを抑制した電力を出力することから、高精度の電圧印加や電流供給を要する二次電池への充電や、二次電池の充放電特性を測定する際の電力変換に適している。

１フルブリッジ電力変換装置
２絶縁電源
３負荷
１０フルブリッジ回路
１１〜１４スイッチ素子
１５入力コンデンサ
１６，１７インダクタ
１８出力コンデンサ
１９，２０フィルタコンデンサ
３０制御部

Claims (2)

1. 第１スイッチ素子の一端と第２スイッチ素子の一端とを直列接続し、第３スイッチ素子の一端と第４スイッチ素子の一端とを直列接続し、前記直列接続された第１及び第２スイッチ素子と前記直列接続された第３及び第４スイッチ素子とを並列接続してなるフルブリッジ回路と、
   前記第１スイッチ素子から前記第４スイッチ素子のオン・オフ動作を各々制御する制御部と、
   前記第１スイッチ素子の他端と第３スイッチ素子の他端とを接続する第１接続点、及び、前記第２スイッチ素子の他端と第４スイッチ素子の他端とを接続する第２接続点、の間に接続された入力コンデンサと、
   前記第１スイッチ素子の一端と第２スイッチ素子の一端とを接続する第３接続点に一端を接続する第１インダクタと、
   前記第３スイッチ素子の一端と第４スイッチ素子の一端とを接続する第４接続点に一端接続する第２インダクタと、
   前記第１インダクタの他端と前記第２インダクタの他端との間に接続する出力コンデンサと、
   前記第１インダクタの他端と前記第１接続点との間に接続する第１フィルタコンデンサと、
   前記第２インダクタの他端と前記第２接続点との間に接続する第２フィルタコンデンサと、
   を備え、
   前記入力コンデンサの両端に直流電圧を出力する電源が接続され、前記出力コンデンサの両端に負荷が接続されたとき、
   前記制御部は、
   各スイッチ素子のオン・オフ動作を制御する制御信号をスイッチ素子毎に生成して、
   前記第１スイッチ素子と第２スイッチ素子とを交互にオン・オフさせると共に前記第３スイッチ素子と第４スイッチ素子とを交互にオン・オフさせて、前記フルブリッジ回路から前記負荷へ供給する供給電流を出力させ、
   前記供給電流が出力されない期間に、前記第１スイッチ素子及び第３スイッチ素子を共にオン状態とし、前記第２スイッチ素子及び第４スイッチ素子を共にオフ状態として前記第３接続点と第４接続点との間を接続し、前記第１及び第２インダクタに蓄えられたエネルギーを放出させて慣性電流を流し、
   前記第１スイッチ素子と前記第３スイッチ素子のうちで、オン状態となる時間幅が狭い方の該時間幅をＴｍ、オン状態の時間幅が広い方のスイッチ素子のオン・オフ状態と前記オン状態の時間幅が狭い方のスイッチ素子のオン・オフ状態とが同一になる重なり期間をＴｄ、前記時間幅Ｔｍに対する前記重なり期間Ｔｄの割合を示すドライブ重なり率をＲｄ＝（Ｔｄ／Ｔｍ）×１００％としたとき、前記ドライブ重なり率Ｒｄが５０％以上１００％以下となるように前記各スイッチ素子の動作を制御し、
   前記第１及び第２フィルタコンデンサは、
   前記第１インダクタと前記出力コンデンサとを接続する出力ライン及び第２インダクタと前記出力コンデンサとを接続する出力ラインに生じるコモンモードノイズ成分の電荷を蓄える容量を有し、
   前記第１スイッチ素子及び第３スイッチ素子を共にオン状態とし、前記第２スイッチ素子及び第４スイッチ素子を共にオフ状態としたときに生じるコモンモードノイズを吸収する
   ことを特徴とするフルブリッジ電力変換装置。
2. 前記第１及び第２フィルタコンデンサは、
   前記フルブリッジ回路へ入力される電圧をＶｉｎ、抑制するコモンモードノイズの周波数をｆ、前記第１及び第２インダクタのインダクタンスをＬとし、前記コモンモードノイズ成分の電荷をＱ＝Ｖｉｎ／（３２Ｌｆ＾２）として求め、
   前記コモンモードノイズの電圧振幅を電圧ピークトゥピーク値Ｖｐｐ以下に抑えるとき、Ｑ／Ｖｐｐ以上の容量を有する
   ことを特徴とする請求項１に記載のフルブリッジ電力変換装置。

Images