JPWO2012153764A1 - パルス発生回路 - Google Patents

Abstract

第２半導体スイッチ（２２）のターンオンによる第１半導体スイッチ（２０）の導通に伴う一次巻線（１８）への誘導エネルギーの蓄積と、第２半導体スイッチ（２２）のターンオフによる第１半導体スイッチ（２０）のターンオフに伴ってトランス（１２）の二次側への転流が行われる電流蓄積型のパルス発生回路（１０Ａ）において、トランス（１２）の一次側に、トランス（１２）の二次側への転流後にトランス（１２）の一次側に回生される電流を阻止する回生阻止ダイオード（３２）を接続する。具体的には、一次巻線（１８）の一端（１８ａ）と第１半導体スイッチ（２０）のアノード端子（φＡ）との間に、回生阻止ダイオード（３２）を接続する。

Description

本発明は、正極性のパルスと負極性のパルスとを連続して出力するパルス発生回路に関する。

最近、高電圧パルスの放電によるプラズマにより、脱臭、有害ガスの分解等を行う技術が適用されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

そこで、従来においては、例えば特許第３８１１６８１号公報及び特許第４４１８２１２号公報に示すような高電圧パルス発生回路が提案されている。この高電圧パルス発生回路は、直流電源部の両端にトランス、第１半導体スイッチ及び第２半導体スイッチを直列に接続し、第１半導体スイッチのアノード端子に一端が接続された前記トランスの一次巻線の他端にカソード、第１半導体スイッチのゲート端子にアノードとなるようにダイオードを接続した極めて簡単な回路である。

そして、第２半導体スイッチをオンすることにより、第１半導体スイッチも導通し、トランスの一次巻線に直流電源部の電圧が印加され、該トランスに誘導エネルギーが蓄積される。その後、第２半導体スイッチをオフさせると、第１半導体スイッチも急速にターンオフするため、トランスの二次巻線に非常に急峻に立ち上がる極めて幅の狭い高電圧パルスが発生し、出力端子より高電圧パルスを取り出すことができる。

高電圧パルス発生回路の二次側には、例えば誘電体を有するリアクタが接続される。そして、高電圧パルス発生回路にて発生した高電圧パルスがリアクタに供給されることで、該リアクタにて放電（誘電体バリア放電）が行われることとなる。

この高電圧パルス発生回路によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給することができる。

また、上述した従来の高電圧パルス発生回路においては、第１半導体スイッチと並列で、且つ、第１半導体スイッチのカソード側をアノードとするようにダイオードを接続することで、リアクタにおいて放電に使用されなかった余分なエネルギーを直流電源部に回生することができるという効果を奏する。

ところで、上述した高電圧パルス発生回路の出力端子間に放電負荷を接続し、該放電負荷にて放電を発生させて、滅菌処理、成膜処理、着火処理等を行うことが開発されている。例えば成膜処理では、極性が正のパルス（正パルス）を発生させることで、ラジカルを生成し、続いて極性が負のパルス（負パルス）を発生させることで、ラジカルを移動させて成膜を行うということが挙げられる。この場合、このような放電負荷は、正パルスと連続して負パルスを印加することでエネルギー吸収率が向上することとなる。

しかしながら、従来の高電圧パルス発生回路においては、リアクタにおいて放電に使用されなかった余分なエネルギーを直流電源部に回生することを念頭において構成されているため、正パルスの振幅に対して負パルスの振幅が極端に低くなってしまい、上述した放電負荷に対してエネルギーを効率よく供給することができないという問題がある。

本発明はこのような課題を考慮してなされたものであり、正パルスと連続して負パルスを印加することでエネルギー吸収率が向上する放電負荷に対して、効率よくエネルギーを供給することができ、放電負荷を用いた各種処理を効率よく行わせることができるパルス発生回路を提供することを目的とする。

［１］ 第１の本発明に係るパルス発生回路は、トランスと、前記トランスの一次側に接続された直流電源部と、前記トランスの二次側に接続された放電負荷と、前記トランスの一次巻線の一端と直流電源部との間に接続され、アノード端子、カソード端子及びゲート端子を有する第１半導体スイッチと、前記第１半導体スイッチの前記カソード端子と前記直流電源部との間に接続された第２半導体スイッチと、前記トランスの前記一次巻線の他端にカソードが接続され、前記第１半導体スイッチの前記ゲート端子にアノードが接続されたダイオードとを有し、前記第２半導体スイッチのターンオンによる前記第１半導体スイッチの導通に伴う前記一次巻線への誘導エネルギーの蓄積と、前記第２半導体スイッチのターンオフによる前記第１半導体スイッチのターンオフに伴って前記トランスの二次側への転流が行われる電流蓄積型のパルス発生回路において、前記トランスの一次側に、前記トランスの二次側への転流後に前記トランスの一次側に回生される電流を阻止する回生阻止ダイオードが接続されていることを特徴とする。

［２］ この場合、前記トランスの二次側への転流後に、前記トランスの二次側に共振による振動波形を発生させるようにしてもよい。

［３］ さらに、前記一次巻線の一端と前記第１半導体スイッチのアノード端子との間に、前記回生阻止ダイオードが接続されていてもよい。

［４］ そして、前記回生阻止ダイオードを接続しない場合の回生電流に伴う電荷量をＱａ、前記回生阻止ダイオードを接続した場合の逆回復電流に伴う電荷量をＱｂとしたとき、前記回生阻止ダイオードは、
Ｑｂ≦０．８×Ｑａ
を満足することが好ましい。

［５］ より好ましくは、逆回復電流に伴う電荷量がほぼ０（Ａ・ｓｅｃ）である。

［６］ この場合、前記回生阻止ダイオードとして、ＳｉＣダイオードを用いることが好ましい。

［７］ 第２の本発明に係るパルス発生回路は、トランスと、前記トランスの一次側に並列に接続されたインダクタと、前記トランスの二次側に接続された放電負荷と、前記インダクタの一端と他端間に接続された直流電源部と、前記インダクタの一端と直流電源部との間に接続され、アノード端子、カソード端子及びゲート端子を有する第１半導体スイッチと、前記第１半導体スイッチの前記カソード端子と前記直流電源部との間に接続された第２半導体スイッチと、前記インダクタの他端にカソードが接続され、前記第１半導体スイッチの前記ゲート端子にアノードが接続されたダイオードとを有し、前記第２半導体スイッチのターンオンによる前記第１半導体スイッチの導通に伴う前記一次巻線への誘導エネルギーの蓄積と、前記第２半導体スイッチのターンオフによる前記第１半導体スイッチのターンオフに伴う前記インダクタでのパルス発生と前記トランスでの昇圧が行われる電流蓄積型のパルス発生回路であって、前記インダクタの一端と他端間に、前記インダクタでのパルス発生後に前記直流電源部に回生される電流を阻止する回生阻止ダイオードが接続されていることを特徴とする。

［８］ 第３の本発明に係るパルス発生回路は、トランスと、前記トランスの一次側に接続された直流電源部と、前記トランスの二次側に接続された放電負荷と、前記トランスの一次巻線の一端と直流電源部との間に接続された半導体スイッチと、前記半導体スイッチのターンオンによる前記一次巻線への誘導エネルギーの蓄積と、前記半導体スイッチのターンオフに伴って前記トランスの二次側への転流が行われる電流蓄積型のパルス発生回路であって、前記トランスの一次側に、前記トランスの二次側への転流後に前記トランスの一次側に回生される電流を阻止する回生阻止ダイオードが接続されていることを特徴とする。

以上説明したように、本発明に係るパルス発生回路によれば、正パルスと連続して負パルスを印加することでエネルギー吸収率が向上する放電負荷に対して、効率よくエネルギーを供給することができ、放電負荷を用いた各種処理を効率よく行わせることができる。

第１の実施の形態に係るパルス発生回路（第１パルス発生回路）の構成を示す回路図である。 図２Ａは第１パルス発生回路の制御信号の出力タイミングを示す波形図であり、図２Ｂはトランスの二次側の電圧の変化を示す波形図である。 比較例に係るパルス発生回路の構成を示す回路図である。 図４Ａは比較例に係るパルス発生回路の制御信号の出力タイミングを示す波形図であり、図４Ｂはトランスの二次側の電圧の変化を示す波形図である。 図５Ａは回生阻止ダイオードを接続しない場合（比較例に係るパルス発生回路）のトランスの二次側の電圧の変化を示す波形図であり、図５Ｂは第２半導体スイッチがオンとなっている期間の駆動電流と高電圧パルス発生後に流れる回生電流の変化を示す波形図である。 図６Ａは実施例１に係る回生阻止ダイオードを接続した場合のトランスの二次側の電圧の変化を示す波形図であり、図６Ｂは実施例１に係る回生阻止ダイオードに流れる順方向電流と逆回復電流の変化を示す波形図である。 図７Ａは実施例２に係る回生阻止ダイオードを接続した場合のトランスの二次側の電圧の変化を示す波形図であり、図７Ｂは実施例２に係る回生阻止ダイオードに流れる順方向電流と逆回復電流の変化を示す波形図である。 第２の実施の形態に係るパルス発生回路（第２パルス発生回路）の構成を示す回路図である。 第３の実施の形態に係るパルス発生回路（第３パルス発生回路）の構成を示す回路図である。

以下、本発明に係るパルス発生回路の実施の形態例を図１〜図９を参照しながら説明する。

先ず、第１の本実施の形態に係るパルス発生回路（以下、第１パルス発生回路１０Ａと記す）は、図１に示すように、トランス１２と、該トランス１２の一次側に接続された直流電源部１４と、トランス１２の二次側に接続された放電負荷１６と、トランス１２の一次巻線１８の一端１８ａと直流電源部１４との間に接続され、アノード端子φＡ、カソード端子φＫ及びゲート端子φＧを有する第１半導体スイッチ２０と、該第１半導体スイッチ２０のカソード端子φＫと直流電源部１４との間に接続された第２半導体スイッチ２２と、トランス１２の一次巻線１８の他端１８ｂにカソードが接続され、第１半導体スイッチ２０のゲート端子φＧにアノードが接続されたダイオード２４とを有し、第２半導体スイッチ２２のターンオンによる第１半導体スイッチ２０の導通に伴う一次巻線１８への誘導エネルギの蓄積と、第２半導体スイッチ２２のターンオフによる第１半導体スイッチ２０のターンオフに伴ってトランス１２の二次側への転流が行われる電流蓄積型のパルス発生回路である。

図１の例では、第２半導体スイッチ２２が直流電源部１４の負極端子１４ａ側に設けられているが、正極端子１４ｂ側に設けても同じ効果をもたらすことはいうまでもない。

第２半導体スイッチ２２は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、アバランシェ形ダイオード２６が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタ（以下、パワーＭＯＳＦＥＴ２８と記す）２８を使用している。パワーＭＯＳＦＥＴ２８のゲートには、ゲート駆動回路３０からの制御信号Ｓｃが供給されるようになっており、ゲート駆動回路３０によってパワーＭＯＳＦＥＴ２８のオン及びオフが制御される。

第１半導体スイッチ２０は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、且つ、電圧定格の高いＳＩサイリスタを用いている。

そして、第１パルス発生回路１０Ａにおいては、トランス１２の一次側に、トランス１２の二次側への転流後にトランス１２の一次側に回生される電流を阻止する回生阻止ダイオード３２が接続されて構成されている。具体的には、一次巻線１８の一端１８ａと第１半導体スイッチ２０のアノード端子φＡとの間に、回生阻止ダイオード３２が接続されている。この場合、回生阻止ダイオード３２のアノード端子が一次巻線１８の一端１８ａに接続され、カソード端子が第１半導体スイッチ２０のアノード端子φＡに接続されている。

ここで、第１パルス発生回路１０Ａの動作について、図１の回路図と図２Ａ及び図２Ｂの動作波形図とを参照しながら説明する。

先ず、時点ｔ０において、ゲート駆動回路３０からパワーＭＯＳＦＥＴ２８のゲート−ソース間に制御信号Ｓｃ（図２Ａ参照）が供給されると、パワーＭＯＳＦＥＴ２８がオフからオンになる。

このとき、ダイオード２４の逆極性の極めて大きなインピーダンスにより、第１半導体スイッチ２０は、ゲート端子φＧ及びカソード端子φＫ間に正に印加される電界効果によりターンオンする。第１半導体スイッチ２０のアノード電流の立ち上がりは、トランス１２の一次巻線１８により抑制されるため、電界効果だけでも、正常なターンオンが行われる。なお、ダイオード２４と並列に抵抗を接続するか、あるいは他の電源から抵抗を介して第１半導体スイッチ２０のゲート端子φＧに積極的にゲート電流を流してもよいことはいうまでもない。

このようにして、第２半導体スイッチ２２及び第１半導体スイッチ２０が導通すると、トランス１２の一次巻線１８に直流電源部１４の直流電源電圧と略同じ電圧Ｅが印加され、一次巻線１８のインダクタンスをＬとすると、一次巻線１８の電流Ｉ１は勾配（Ｅ／Ｌ）で時間の経過に伴って直線状に増加する。

第１半導体スイッチ２０がオンとなっている期間Ｔｏｎにおいて、トランス１２の二次巻線３４の出力端子φｏ１及びφｏ２間には、一定の負極性の電圧（負極性パルスＰｏｎ）が出力される（図２Ｂ参照）。この期間Ｔｏｎにおいては、二次巻線３４に流れる電流Ｉ２は放電負荷１６への充電電流、放電電流のみであり、波形も負極性のパルスＰｏｎに準じた波形となる。

その後、時点ｔ１において、第２半導体スイッチ２２のゲート−ソース間への制御信号Ｓｃの供給を停止することにより、第２半導体スイッチ２２がターンオフし、第１半導体スイッチ２０のカソードからの電流も０（Ａ）、つまり、開放状態となるため、一次巻線１８に流れていた電流Ｉ１は遮断され、一次巻線１８は残留電磁エネルギーによって逆誘起電圧を発生させようとするが、ダイオード２４が作用し、一次巻線１８の電流Ｉ１は、第１半導体スイッチ２０のアノード端子φＡ→第１半導体スイッチ２０のゲート端子φＧ→ダイオード２４のアノード→ダイオード２４のカソードで構成される経路で還流する。すなわち、時点ｔ１から第１半導体スイッチ２０に溜まっていたキャリアの排出が開始され、出力電圧Ｖｏｕｔは若干上昇する。

そして、上述したダイオード２４を通じての電流の還流によって、第１半導体スイッチ２０内のキャリアが少なくなり、第１半導体スイッチ２０がオン状態を維持できなくなると、第１半導体スイッチ２０は急速にオフ状態に移行し、高電圧パルスＰｏｕｔの発生が開始されると共に、トランス１２に発生する誘導起電力によって出力電圧Ｖｏｕｔが急峻に上昇する。その後、出力電流Ｉ２が０（Ａ）になった時点ｔ２で、高電圧パルスＰｏｕｔがピークとなる。

高電圧パルスＰｏｕｔのピーク値Ｖｐは、トランス１２の二次側に移行したエネルギーと放電負荷１６の等価容量Ｃ、あるいは放電負荷１６の放電特性（電圧−電流特性）によって決まる。また、第１半導体スイッチ２０の電気容量の等価容量をＣとすると、高電圧パルスＰｏｕｔのパルス幅Ｔｐ（半値幅）は、ほぼ２／３×π√（ＬＣ）となる。

上述のように、第１半導体スイッチ２０がターンオフすることによって、トランス１２の一次側の励磁インダクタンスに流れていた電流がトランス１２を介して出力端子φｏ１及びφｏ２間に接続された放電負荷１６に転流する。このとき、出力端子φｏ１及びφｏ２間に大きなパルス電圧が発生し、放電負荷１６にて放電が発生することになる。

ところで、回生阻止ダイオード３２を接続しない場合は、図３に示す比較例に係るパルス発生回路１００のように、第１半導体スイッチ２０に対して並列にダイオード４０が接続することが考えられる。なお、比較例に係るパルス発生回路１００の制御信号Ｓｃの出力タイミングを図４Ａに示し、トランス１２の二次側の出力電圧波形を図４Ｂに示す。

この比較例に係るパルス発生回路１００では、以下の動作を行うことになる。すなわち、第１半導体スイッチ２０を含む一般の半導体スイッチは、寄生する容量成分が存在するため、トランス１２の二次側に転流する電流はすべて放電負荷１６に流れるわけではなく、第１半導体スイッチ２０の寄生容量の充電のために電流が流れる。

放電負荷１６は、放電によってエネルギーが消費されるが、すべてが消費されなかったり、放電が起こらずにエネルギーが多く残留したりすることがある。

この場合、残ったエネルギーがトランス１２の励磁インダクタンスを介して放出され（トランス１２の励磁インダクタンスに電流が流れ）、再度トランス１２の励磁インダクタンスにエネルギーが移動する。

放電負荷１６にたまった電荷がなくなり、エネルギーが励磁インダクタンスに移動し終わると、２つの経路に電流が流れることとなる。第１の経路は、もう一度放電負荷１６へ向かう経路であり、第２の経路は、直流電源部１４、第２半導体スイッチ２２の逆並列ダイオード２６、第１半導体スイッチ２０に逆並列に接続されたダイオード４０を結ぶ経路である。

このとき、トランス１２の一次巻線１８で発生する電圧は、直流電源部１４と第２半導体スイッチ２２の逆並列ダイオード２６及び第１半導体スイッチ２０の逆並列ダイオード４０で生ずる電圧でクランプされ、電流の多くは第２の経路に流れる。この第２の経路を通じての電流の流れは、直流電源部１４にエネルギーを回生する動作になる。

すなわち、図３に示す比較例に係るパルス発生回路１００では、トランス１２の一次側での回生電流が多く流れることから、トランス１２の二次側での放電負荷１６に向かう電流が少なくなり、高電圧パルスＰｏｕｔが発生した後は、図４Ｂに示すように、極性が負のパルスＰｍがわずかに現れるだけである。ここで、例えば、放電負荷１６の代わりにコンデンサを接続し、さらに、第１半導体スイッチ２０と並列に接続していた逆並列ダイオード４０を外した場合の高電圧パルスＰｏｕｔのピーク値をＶｐ、その後に現れる極性が負のパルスＰｍのピーク値をＶｍとしたとき、｜Ｖｍ｜は｜Ｖｐ｜の４０％未満である。このことから、エネルギー消費を伴う放電負荷１６を接続した場合には、放電負荷１６での高電圧パルスＰｏｕｔで発生したラジカルを、続いて発生する負のパルスＰｍによって移動させて成膜等を行う場合を想定したとき、負のパルスＰｍによるエネルギーが極端に少ないことから、ラジカルを十分に移動させることができず、設計どおりの成膜等を行うことができない場合がある。

上述した放電負荷１６に蓄積したエネルギーを直流電源部１４に回生する方法は、回生効率が低く、電源の効率にあまり寄与しないという問題がある。これは、放電負荷１６に戻すべきエネルギーが無駄にトランス１２の一次側に放出されていることになり、放電負荷１６に対して効率よくエネルギーを供給できないという問題がある。

そこで、第１パルス発生回路１０Ａでは、図１に示すように、一次巻線１８の一端１８ａと第１半導体スイッチ２０との間に回生阻止ダイオード３２を接続する。

これにより、高電圧パルスＰｏｕｔが発生した後は、トランス１２の一次側では回生電流が流れなくなり、また、二次巻線３４と放電負荷１６によって共振回路が構成されることから、トランス１２の二次側には、図２Ｂに示すように、高電圧パルスＰｏｕｔの発生後に残存するエネルギーの共振による振動波形が発生し、この振動波形が放電負荷１６に印加されることになる。

振動波形は、極性が正のパルス（正パルスＰｐ）と極性が負のパルス（負パルスＰｍ）が互い違いに連続した波形であることから、高電圧パルスＰｏｕｔ（Ｐｐ）で発生したラジカルが、続いて出力される負パルスＰｍによってラジカルが移動し、設計どおりの成膜等が行われることとなる。つまり、放電負荷１６は、正パルスＰｐと連続して負パルスＰｍを印加することでエネルギー吸収率が向上する負荷であるが、この放電負荷１６に対して効率よくエネルギーを供給することが可能となる。例えば、放電負荷１６の代わりにコンデンサを接続した場合の負パルスＰｍのピーク値｜Ｖｍ｜としては、該負パルスＰｍに先立って発生する正パルスＰｐのピーク値｜Ｖｐ｜の５０％以上１００％以下であることが好ましく、さらに好ましくは正パルスＰｐのピーク値｜Ｖｐ｜の７０％以上１００％以下である。

次に、回生阻止ダイオード３２として好適なダイオードについて説明する。

先ず、第１半導体スイッチ２０及び第２半導体スイッチ２２が導通している期間Ｔｏｎにおいては、回生阻止ダイオード３２に順バイアス電圧がかかっているため、順方向電流（正方向の電流）が流れる。その後、第２半導体スイッチ２２がターンオフし、続いて第１半導体スイッチ２０がターンオフした段階で高電圧パルスＰｏｕｔが発生することになるが、第１半導体スイッチ２０がオフするまでの期間（第１半導体スイッチ２０内のキャリアが排出されるまでの期間）にかけて順方向電流が流れ、高電圧パルスＰｏｕｔが発生した後、回生動作に移行しようとして、回生阻止ダイオード３２に逆バイアス電圧が印加される形となる。一般に、ダイオードは、順バイアス電圧を印加して、その後、逆バイアス電圧を印加すると、順バイアス電圧を印加していた期間に蓄積されたキャリアが順方向とは逆の方向に移動し、逆方向電流、すなわち、逆回復電流として流れることになる。この逆方向電流が大きいと、回生動作に準じた動作に入ってしまい、上述したような好ましい負パルスＰｍのピーク値Ｖｍ（あるいは振幅）を得ることができなくなるおそれがある。

従って、回生阻止ダイオード３２を接続しない場合の回生電流に伴う電荷量をＱａ、回生阻止ダイオード３２を接続した場合の逆回復電流に伴う電荷量をＱｂとしたとき、回生阻止ダイオード３２は、
Ｑｂ≦０．８×Ｑａ
を満足することが好ましく、より好ましくは、
Ｑｂ≦０．５×Ｑａ
である。

ここで、回生阻止ダイオード３２を接続しない場合と、２種類のダイオード（実施例１及び２に係るダイオード）をそれぞれ回生阻止ダイオード３２として使用した実験結果を図５Ａ〜図７Ｂに示す。実施例１に係るダイオードはファストリカバリダイオードであり、実施例２に係るダイオードはＳｉＣダイオードである。

回生阻止ダイオード３２を接続しない場合は、高電圧パルスＰｏｕｔが発生した後、図３に示すように、一次巻線１８に誘起される電圧が電源電圧Ｅとダイオード２６の順方向電圧とダイオード４０の順方向電圧の和になった時点から、図５Ｂに示すように、回生電流Ｉａが流れ始める。

その結果、図５Ａに示すように、放電負荷１６の代わりにコンデンサを接続した場合に、高電圧パルスＰｏｕｔ（Ｐｐ）と連続して発生する負パルスＰｍのピーク値｜Ｖｍ｜は、高電圧パルスＰｏｕｔのピーク値｜Ｖｐ｜の４０％以下であり、放電負荷１６に効率よくエネルギーを供給することができない。

一方、実施例１に係るダイオードは、図６Ａ及び図６Ｂに示すように、第１半導体スイッチ２０及び第２半導体スイッチ２２が導通していた期間Ｔｏｎでは順方向電流Ｉｄが流れ、高電圧パルスＰｏｕｔが発生した後、図１に示すように、一次巻線１８に誘起される電圧が電源電圧Ｅとダイオード２６の順方向電圧の和になった時点から逆回復電流Ｉｂが流れる。この逆回復電流Ｉｂに伴う電荷量Ｑｂは、回生阻止ダイオード３２を接続しない場合の回生電流Ｉａに伴う電荷量Ｑａの４５％程度であり、Ｑｂ≦０．５×Ｑａを満足している。その結果、放電負荷１６の代わりにコンデンサを接続した場合に、高電圧パルスＰｏｕｔと連続して発生する負パルスＰｍのピーク値｜Ｖｍ｜は、高電圧パルスＰｏｕｔのピーク値｜Ｖｐ｜の８０％程度となり、回生阻止ダイオード３２を接続しない場合よりも負パルスＰｍのピーク値｜Ｖｍ｜が大きくなっている。従って、実施例１に係るダイオードを回生阻止ダイオード３２として使用することで、回生阻止ダイオード３２を接続しない場合よりも放電負荷１６に効率よくエネルギーを供給することができる。

実施例２に係るダイオードは、図７Ａ及び図７Ｂに示すように、逆回復電流Ｉｂはほぼ０（Ａ）であり、これに伴い、逆回復電流Ｉｂに伴う電荷量Ｑｂはほぼ０（Ａ・ｓｅｃ）である。その結果、放電負荷１６の代わりにコンデンサを接続した場合に、高電圧パルスＰｏｕｔと連続して発生する負パルスＰｍのピーク値｜Ｖｍ｜は、高電圧パルスＰｏｕｔのピーク値｜Ｖｐ｜の９０％程度となり、実施例１よりも負パルスＰｍのピーク値｜Ｖｍ｜が大きくなっている。従って、実施例２に係るダイオードを回生阻止ダイオード３２として使用することで、さらに放電負荷１６に効率よくエネルギーを供給することができる。

上述の例では、回生阻止ダイオード３２を一次巻線１８の一端１８ａと第１半導体スイッチ２０のアノード端子φＡとの間に接続した例を示したが、この位置に限ることはなく、回生電流を阻止できるところであれば、接続場所は任意である。例えば直流電源部１４の正極端子１４ｂと一次巻線１８の他端１８ｂとの間、第１半導体スイッチ２０のカソード端子φＫと第２半導体スイッチ２２との間、第２半導体スイッチ２２と直流電源部１４の負極端子１４ａとの間等である。好ましい接続位置としては、図１に示すように、第２半導体スイッチ２２がターンオフした後の第１半導体スイッチ２０のオフ移行期における電流の還流経路が挙げられる。

次に、第２の実施の形態に係るパルス発生回路（以下、第２パルス発生回路１０Ｂと記す）について図８を参照しながら説明する。

この第２パルス発生回路１０Ｂは、上述した第１パルス発生回路１０Ａとほぼ同様の構成を有するが、トランス１２の一次側に並列にインダクタ５０が接続され、このインダクタ５０の一端５０ａに回生阻止ダイオード３２のアノード端子とトランス１２の一次巻線１８の一端１８ａとが接続され、インダクタ５０の他端５０ｂに直流電源部１４の正極端子１４ｂとダイオード２４のカソードとトランス１２の一次巻線１８の他端１８ｂとが接続されている点で異なる。この場合、トランス１２は昇圧トランスとして機能する。

そして、この第２パルス発生回路１０Ｂでは、第２半導体スイッチ２２及び第１半導体スイッチ２０が導通すると、インダクタ５０に誘導エネルギーが蓄積される。その後、第２半導体スイッチ２２をオフすると、第１半導体スイッチ２０も急速にターンオフするため、インダクタ５０に高電圧パルスＰｏｕｔが発生し、この高電圧パルスＰｏｕｔがトランス１２によって昇圧されて放電負荷１６に印加されることになる。高電圧パルスＰｏｕｔが発生した後は、回生阻止ダイオード３２の存在によって、直流電源部１４に向かう回生電流は流れなくなり、また、インダクタ５０と放電負荷１６によって共振回路が構成されることから、この共振回路には、高電圧パルスＰｏｕｔの発生後の残存するエネルギーの共振による振動波形が発生し、この振動波形が放電負荷１６に印加されることになる。

従って、この第２パルス発生回路１０Ｂにおいても、正パルスＰｐと連続して負パルスＰｍを印加することでエネルギー吸収率が向上する放電負荷１６に対して効率よくエネルギーを供給することが可能となる。

通常、トランス１２や放電負荷１６では、共振に伴って電磁ノイズが発生する場合がある。この電磁ノイズは例えば第２半導体スイッチ２２への制御信号Ｓｃに重畳し、第２半導体スイッチ２２が誤動作を引き起こすおそれがある。しかし、この第２パルス発生回路１０Ｂでは、トランス１２と放電負荷１６を第２半導体スイッチ２２及びゲート駆動回路３０から距離的に離すことができるため、トランス１２や放電負荷１６で発生する電磁ノイズが第２半導体スイッチ２２への制御信号Ｓｃに重畳することを回避することができる。

ところで、工場の生産ライン（成膜、表面処理等）や脱臭設備、有害ガスの分解設備等のような大型設備にパルス発生回路を使用する場合は、直流電源部１４の直流電圧として高電圧を供給することができることと、パルス発生回路に対する小型化要請が二次的なものであることから、第１半導体スイッチ２０として大型のＳＩサイリスタを用いることができ、これにより、第２半導体スイッチ２２として、パワーＭＯＳＦＥＴ２８を用いることができた（特許第４４１８２１２号公報及び特許第４４１８２１２号公報参照）。

最近では、配置スペースに制約がある自動車への応用や滅菌処理への応用等が考えられている。この場合、パルス発生回路の小型化要請が強くなることは必至である。

そこで、第３の実施の形態に係るパルス発生回路（以下、第３パルス発生回路１０Ｃと記す）は、図９に示すように、第１半導体スイッチ２０及びダイオード２４の接続を省略している。

すなわち、この第３パルス発生回路１０Ｃは、上述したトランス１２、直流電源部１４及び放電負荷１６と、トランス１２の一次巻線１８の一端１８ａと直流電源部１４との間に接続され、上述した第２半導体スイッチ２２と同様の構成を有する半導体スイッチ５２とを備え、半導体スイッチ５２のターンオンによる該半導体スイッチ５２の導通に伴う一次巻線１８への誘導エネルギーの蓄積と、半導体スイッチ５２のターンオフによるトランス１２の二次側への転流が行われる電流蓄積型のパルス発生回路である。

そして、この第３パルス発生回路１０Ｃにおいては、トランス１２の一次側に、トランス１２の二次側への転流後にトランス１２の一次側に回生される電流を阻止する回生阻止ダイオード３２が接続されて構成されている。具体的には、一次巻線１８の一端１８ａと半導体スイッチ５２との間に、回生阻止ダイオード３２が接続されている。この場合も、回生阻止ダイオード３２のアノード端子が一次巻線１８の一端１８ａに接続され、カソード端子が半導体スイッチ５２に接続されている。

ここで、第３パルス発生回路１０Ｃの動作について簡単に説明すると、ゲート駆動回路３０から半導体スイッチ５２のゲート−ソース間に制御信号Ｓｃが供給されると、半導体スイッチ５２がオフからオンになる。

半導体スイッチ５２のオンに伴って該半導体スイッチ５２が導通すると、トランス１２の一次巻線１８に直流電源部１４の直流電源電圧と略同じ電圧Ｅが印加され、一次巻線１８のインダクタンスをＬとすると、一次巻線１８の電流Ｉ１は勾配（Ｅ／Ｌ）で時間の経過に伴って直線状に増加する。

半導体スイッチ５２がオンとなっている期間Ｔｏｎにおいて、トランス１２の二次巻線３４の出力端子φｏ１及びφｏ２間には、一定の負極性の電圧（負極性パルスＰｏｎ）が出力される。この期間Ｔｏｎにおいては、二次巻線３４に流れる電流Ｉ２の波形も負極性のパルスＰｏｎに準じた波形となる。

その後、半導体スイッチ５２のゲート−ソース間への制御信号Ｓｃの供給を停止することにより、半導体スイッチ５２がターンオフする。この半導体スイッチ５２のターンオフによって、トランス１２の一次側の励磁インダクタンスに流れていた電流がトランス１２を介して出力端子φｏ１及びφｏ２間に接続された放電負荷１６に転流する。このとき、出力端子φｏ１及びφｏ２間に大きな高電圧パルスＰｏｕｔが発生し、放電負荷１６にて放電が発生することになる。

高電圧パルスＰｏｕｔが発生した後は、トランス１２の一次側では回生電流が流れなくなり、また、二次巻線３４と放電負荷１６によって共振回路が構成されることから、トランス１２の二次側には、高電圧パルスＰｏｕｔの発生後の残存するエネルギーの共振による振動波形が発生し、この振動波形が放電負荷１６に印加されることになる。

振動波形は、正パルスＰｐと負パルスＰｍが互い違いに連続した波形であることから、放電負荷１６に対して効率よくエネルギーを供給することが可能となる。この第３パルス発生回路１０Ｃにおいても、回生阻止ダイオード３２として、例えば上述した実施例１に係るダイオード又は実施例２に係るダイオードを使用することで、上述した好ましい範囲の振幅を有する負パルスＰｍを、正パルスＰｐと連続して出力することができる。なお、第１半導体スイッチ２０を省略した場合、第２半導体スイッチ２２には耐圧を超える高電圧が印加されるおそれがあるが、第２半導体スイッチ２２にかかる電圧を低くするには、トランス１２の巻数比ｎを大きくすることが挙げられる。

このように、第３パルス発生回路１０Ｃでは、スイッチング素子として、大型の第１半導体スイッチ２０（例えばＳＩサイリスタ等）及びダイオード２４を接続する必要がなく、半導体スイッチ５２（パワーＭＯＳＦＥＴ２８等）のみでよいため、回生阻止ダイオード３２と合わせてもサイズの小型化を図ることができ、配置スペースに制約がある自動車への応用や滅菌処理への応用へも容易に適用させることができる。

なお、本発明に係るパルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

Claims (8)

1. トランス（１２）と、
   前記トランス（１２）の一次側に接続された直流電源部（１４）と、
   前記トランス（１２）の二次側に接続された放電負荷（１６）と、
   前記トランス（１２）の一次巻線（１８）の一端（１８ａ）と前記直流電源部（１４）との間に接続され、アノード端子（φＡ）、カソード端子（φＫ）及びゲート端子（φＧ）を有する第１半導体スイッチ（２０）と、
   前記第１半導体スイッチ（２０）の前記カソード端子（φＫ）と前記直流電源部（１４）との間に接続された第２半導体スイッチ（２２）と、
   前記トランス（１２）の前記一次巻線（１８）の他端（１８ｂ）にカソードが接続され、前記第１半導体スイッチ（２０）の前記ゲート端子（φＧ）にアノードが接続されたダイオード（２４）とを有し、
   前記第２半導体スイッチ（２２）のターンオンによる前記第１半導体スイッチ（２０）の導通に伴う前記一次巻線（１８）への誘導エネルギーの蓄積と、前記第２半導体スイッチ（２２）のターンオフによる前記第１半導体スイッチ（２０）のターンオフに伴って前記トランス（１２）の二次側への転流が行われる電流蓄積型のパルス発生回路において、
   前記トランス（１２）の一次側に、前記トランス（１２）の二次側への転流後に前記トランス（１２）の一次側に回生される電流を阻止する回生阻止ダイオード（３２）が接続されていることを特徴とするパルス発生回路。
2. 請求項１記載のパルス発生回路において、
   前記トランス（１２）の二次側への転流後に、前記トランス（１２）の二次側に共振による振動波形を発生させることを特徴とするパルス発生回路。
3. 請求項２記載のパルス発生回路において、
   前記一次巻線（１８）の一端（１８ａ）と前記第１半導体スイッチ（２０）のアノード端子（φＡ）との間に、前記回生阻止ダイオード（３２）が接続されていることを特徴とするパルス発生回路。
4. 請求項１〜３のいずれか１項に記載のパルス発生回路において、
   前記回生阻止ダイオード（３２）を接続しない場合の回生電流に伴う電荷量をＱａ、前記回生阻止ダイオード（３２）を接続した場合の逆回復電流に伴う電荷量をＱｂとしたとき、前記回生阻止ダイオード（３２）は、
   Ｑｂ≦０．８×Ｑａ
   を満足することを特徴とするパルス発生回路。
5. 請求項１〜３のいずれか１項に記載のパルス発生回路において、
   前記回生阻止ダイオード（３２）は、
   逆回復電流に伴う電荷量がほぼ０（Ａ・ｓｅｃ）であることを特徴とするパルス発生回路。
6. 請求項１〜３のいずれか１項に記載のパルス発生回路において、
   前記回生阻止ダイオード（３２）は、ＳｉＣダイオードであることを特徴とするパルス発生回路。
7. トランス（１２）と、
   前記トランス（１２）の一次側に並列に接続されたインダクタ（５０）と、
   前記トランス（１２）の二次側に接続された放電負荷（１６）と、
   前記インダクタ（５０）の一端（５０ａ）と他端（５０ｂ）間に接続された直流電源部（１４）と、
   前記インダクタ（５０）の一端（５０ａ）と前記直流電源部（１４）との間に接続され、アノード端子（φＡ）、カソード端子（φＫ）及びゲート端子（φＧ）を有する第１半導体スイッチ（２０）と、
   前記第１半導体スイッチ（２０）の前記カソード端子（φＫ）と前記直流電源部（１４）との間に接続された第２半導体スイッチ（２２）と、
   前記インダクタ（５０）の他端（５０ｂ）にカソードが接続され、前記第１半導体スイッチ（２０）の前記ゲート端子（φＧ）にアノードが接続されたダイオード（２４）とを有し、
   前記第２半導体スイッチ（２２）のターンオンによる前記第１半導体スイッチ（２０）の導通に伴う一次巻線（１８）への誘導エネルギーの蓄積と、前記第２半導体スイッチ（２２）のターンオフによる前記第１半導体スイッチ（２０）のターンオフに伴う前記インダクタ（５０）でのパルス発生と前記トランス（１２）での昇圧が行われる電流蓄積型のパルス発生回路であって、
   前記インダクタ（５０）の一端（５０ａ）と他端（５０ｂ）間に、前記インダクタ（５０）でのパルス発生後に前記直流電源部（１４）に回生される電流を阻止する回生阻止ダイオード（３２）が接続されていることを特徴とするパルス発生回路。
8. トランス（１２）と、
   前記トランス（１２）の一次側に接続された直流電源部（１４）と、
   前記トランス（１２）の二次側に接続された放電負荷（１６）と、
   前記トランス（１２）の一次巻線（１８）の一端（１８ａ）と前記直流電源部（１４）との間に接続された半導体スイッチ（５２）と、
   前記半導体スイッチ（５２）のターンオンによる前記一次巻線（１８）への誘導エネルギーの蓄積と、前記半導体スイッチ（５２）のターンオフに伴って前記トランス（１２）の二次側への転流が行われる電流蓄積型のパルス発生回路であって、
   前記トランス（１２）の一次側に、前記トランス（１２）の二次側への転流後に前記トランス（１２）の一次側に回生される電流を阻止する回生阻止ダイオード（３２）が接続されていることを特徴とするパルス発生回路。

Images