JP4765316B2 - パワーアンプ装置 - Google Patents
パワーアンプ装置 Download PDFInfo
- Publication number
- JP4765316B2 JP4765316B2 JP2004522717A JP2004522717A JP4765316B2 JP 4765316 B2 JP4765316 B2 JP 4765316B2 JP 2004522717 A JP2004522717 A JP 2004522717A JP 2004522717 A JP2004522717 A JP 2004522717A JP 4765316 B2 JP4765316 B2 JP 4765316B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- circuit
- width modulation
- output
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 63
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000013139 quantization Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000005236 sound signal Effects 0.000 description 15
- 102100024462 Cyclin-dependent kinase 4 inhibitor B Human genes 0.000 description 14
- 101000980919 Homo sapiens Cyclin-dependent kinase 4 inhibitor B Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【技術分野】
【０００１】
本発明は、パルス幅変調信号（以下、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号という）によりドライブされるパワーアンプ装置に関する。
【０００２】
本出願は、日本国において２００２年７月１８日に出願された日本特許出願番号２００２−２０９５５７を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
【背景技術】
【０００３】
従来、オーディオ用のパワーアンプ装置として、いわゆるＤ級アンプと呼ばれるデジタルアンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであり、例えば図１に示すように構成されている。
【０００４】
図１に示すパワーアンプ装置は、デジタルオーディオ信号Ｐｉｎが、入力端子Ｔｉｎを通じてＰＷＭ変調回路１１に供給されると共に、クロック生成部１２から所定の周波数のクロック信号がＰＷＭ変調回路１１に供給される。ＰＷＭ変調回路１１に供給されたデジタルオーディオ信号Ｐｉｎは、一対のＰＷＭ信号ＰＡ、ＰＢに変換される。
【０００５】
この場合、図２Ａ、図２Ｂに示すように、ＰＷＭ信号ＰＡ、ＰＢのパルス幅（各ＰＷＭ信号波形において、状態“Ｈ”である時間幅）は、デジタルオーディオ信号Ｐｉｎが示す量子化レベル（信号ＰｉｎをＤ／Ａ変換したときの瞬時レベルに対応。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号ＰＡのパルス幅は、デジタルオーディオ信号Ｐｉｎそのものが示す量子化レベルの大きさに対応するものとされ、他方のＰＷＭ信号ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎが示す量子化レベルの２の補数の大きさに対応するものとされる。
【０００６】
なお、図２Ａ及び図２Ｂに示した例のＰＷＭ信号ＰＡ及びＰＢは、その立ち上がり時点が、ＰＷＭ信号ＰＡ、ＰＢの１サイクル期間（基準周期）ＴＣの開始時点に固定され、その立ち下がり時点がデジタルオーディオ信号Ｐｉｎの示すレベルに対応して変化する、いわゆる片側変調方式のＰＷＭ信号である。
【０００７】
ＰＷＭ信号ＰＡ及びＰＢとしては、図２Ｃ及び図２Ｄに示すように、立ち上がり時点及び立ち下がり時点の両方が同時に変化する、いわゆる両側変調方式のＰＷＭ信号とすることもできる。
【０００８】
ＰＷＭ信号ＰＡ、ＰＢのキャリア周波数ｆｃ（＝１／ＴＣ）は、デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚとされる。
【０００９】
このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰＡがドライブ回路１３に供給されて、図３Ａに示すように、ＰＷＭ信号ＰＡと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス）＋ＰＡ、−ＰＡが形成される。
【００１０】
ドライブ回路１３からのパルス電圧＋ＰＡ、−ＰＡは、一対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｙｐｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１５１、１５２のゲートにそれぞれ供給される。
【００１１】
この場合、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１５１、１５２は、プッシュプル回路１５を構成するものであり、ＦＥＴ１５１のドレインが電源端子２０に接続され、ＦＥＴ１５１のソースがＦＥＴ１５２のドレインに接続され、ＦＥＴ１５２のソースが接地に接続される。電源端子２０には、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖとされている。
【００１２】
そして、ＦＥＴ１５１のソース及びＦＥＴＩ５２のドレインが、コイル及びコンデンサを有するローパスフィルタ１７を通じて、スピーカ１９の一端が接続されるスピーカ端子ＳＰ＋に接続される。
【００１３】
ＰＷＭ変調回路１１からの他方のＰＷＭ信号ＰＢに対しても、ＰＷＭ信号ＰＡに対してと同様に構成される。すなわち、ＰＷＭ信号ＰＢがドライブ回路１４に供給されて、図３Ｂに示すように、信号ＰＢと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス）＋ＰＢ、−ＰＢが形成される。
【００１４】
ドライブ回路１４からのパルス電圧＋ＰＢ、−ＰＢが、プッシュプル回路１６を構成する一対のｎチャンネルのＭＯＳ−ＦＥＴ１６１、１６２のゲートにそれぞれ供給される。
【００１５】
そして、ＦＥＴ１６１のソース及びＦＥＴ１６２のドレインが、コイル及びコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端が接続されるスピーカ端子ＳＰ−に接続される。
【００１６】
したがって、パルス電圧＋ＰＡ＝“Ｈ”のときには、パルス電圧−ＰＡ＝“Ｌ”であり、ＦＥＴ１５１がオンになるとともに、ＦＥＴ１５２がオフになるので、ＦＥＴ１５１、１５２の接続点の電圧ＶＡは、図３Ｃに示すように、電圧＋ＶＤＤとなる。逆に、パルス電圧＋ＰＡ＝“Ｌ”のときには、パルス電圧−ＰＡ＝“Ｈ”であり、ＦＥＴ１５１がオフになると共に、ＦＥＴ１５２がオンになるので、電圧ＶＡ＝０となる。
【００１７】
同様に、パルス電圧＋ＰＢ＝“Ｈ”のときには、パルス電圧−ＰＢ＝“Ｌ”であり、ＦＥＴ１６１がオンになるとともに、ＦＥＴ１６２がオフになるので、ＦＥＴ１６１、１６２の接続点の電圧ＶＢは、図３Ｄに示すように、電圧＋ＶＤＤとなる。逆に、パルス電圧＋ＰＢ＝“Ｌ”のときには、パルス電圧−ＰＢ＝“Ｈ”であり、ＦＥＴ１６１がオフになるとともに、ＦＥＴ１６２がオンになるので、電圧ＶＢ＝０となる。
【００１８】
そして、電圧ＶＡ＝＋ＶＤＤ、かつ、電圧ＶＢ＝０の期間には、図１及び図３Ｅに示すように、ＦＥＴ１５１、１５２の接続点から、ローパスフィルタ１７からスピーカ１９、さらにローパスフィルタ１８に至るラインを通じて、ＦＥＴ１６１、１６２の接続点へと、電流ｉが流れる。
【００１９】
また、電圧ＶＡ＝０、かつ、電圧ＶＢ＝＋ＶＤＤの期間には、ＦＥＴ１６１、１６２の接続点から、ローパスフィルタ１８からスピーカ１９、さらにローパスフィルタ１７に至るラインを通じて、ＦＥＴ１５１、１５２の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ＝ＶＢ＝＋ＶＤＤの期間、及びＶＡ＝ＶＢ＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ（Ｂｒｉｄｇｅ Ｔｉｅｄ Ｌｏａｄ）回路を構成しているためである。
【００２０】
電流ｉの流れる期間は、元のＰＷＭ信号ＰＡ、ＰＢが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐｉｎの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００２１】
こうして、図１に示す回路は、パワーアンプとして動作するが、このとき、ＦＥＴ１５１、１５２、１６１、１６２は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧＋ＶＤＤをスイッチングして、電力増幅をするので、効率が良く、大出力を得ることができる。
【００２２】
ところで、図１の構成のみでは、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ１９とスピーカ端子ＳＰ＋、ＳＰ−とを結線する際などにおいて、スピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方に、一端側が接続されているスピーカコードの他端が、シャーシや金属に触れるなどした場合、図１の出力段のプッシュプル回路の一方には大電流が流れ、当該プッシュプル回路のＦＥＴ１５１、１５２又は１６１、１６２が破壊されるおそれがある。
【００２３】
また、一端側のリード線がスピーカ端子ＳＰ＋あるいはスピーカ端子ＳＰ−に接続されているスピーカの他端側のリード線が金属部分に接触した場合にも、回路に大電流が流れて、出力段のＦＥＴ１５１、１５２、１６１、１６２が破壊されるおそれがあると共に、このときにはスピーカが破壊（焼損）してしまうおそれがある。
【００２４】
このような事態の発生を防止するため、従来から、上述のようなパワーアンプ装置には、過電流保護回路が設けられている。図４は、その過電流保護回路が付加された従来のパワーアンプ装置を示す回路図である。
【００２５】
図４に示すパワーアンプ装置には、過電流検出回路２１が、出力段のプッシュプル回路１５、１６と、電源端子２０との間に設けられる。
【００２６】
すなわち、過電流検出回路２１においては、電源端子２０がコンデンサ２１１を介して接地されると共に、抵抗器２１２及びコンデンサ２１３の直列回路を介して接地される。電源端子２０は、過電流検出用のトランジスタ２１４のエミッタに接続される。抵抗器２１２とコンデンサ２１３との接続点が、ＦＥＴ１５１及び１６１のドレインに接続され、プッシュプル回路１５及び１６には、電源電圧＋ＶＤＤが抵抗器２１２を通じて供給される。
【００２７】
抵抗器２１２とコンデンサ２１３との接続点は、過電流検出用のトランジスタ２１４のベースに接続される。このトランジスタ２１４のコレクタは、トランジスタ２１５のベースに接続される。このトランジスタ２１５のエミッタは接地される。このトランジスタ２１５のコレクタ出力が、過電流検出出力として、マイクロコンピュータ２２に供給される。
【００２８】
マイクロコンピュータ２２は、トランジスタ２１５のコレクタ出力により、過電流が検出されたと判断したときには、この例では、ドライブ回路１３及び１４からのドライブ信号＋ＰＡ、−ＰＡ及び＋ＰＢ、−ＰＢの出力を停止して、ＦＥＴ１５１、１５２、１６１、１６２を常にオフとするように制御する。
【００２９】
この過電流検出回路２１は、次のように動作する。すなわち、図４の構成においては、電源端子２０からの電源電圧＋ＶＤＤは、抵抗器２１２を通じてプッシュプル回路１５及び１６に供給される。
【００３０】
通常動作時には、ＦＥＴ１５１、１５２、１６１、１６２を通じて流れる電流ｉは、所定の値よりは小さく、このため抵抗器２１２による電圧降下は小さいため、過電流検出用トランジスタ２１４はオフである。
【００３１】
一方、前述のような理由により、ＦＥＴ１５１、１５２、１６１、１６２を通じて大電流が流れるようになると、抵抗器２１２における電圧降下は大きくなるため、過電流検出用トランジスタ２１４はオンとなる。このため、トランジスタ２１５もオンとなり、そのコレクタの過電流検出出力がハイレベルからローレベルとなる。
【００３２】
すると、マイクロコンピュータ２２は、この過電流検出出力がローレベルになったことから、ドライブ回路１３、１４に、その出力を停止させる制御信号を供給する。ドライブ回路１３及び１４では、この制御信号を受けて、ドライブ信号＋ＰＡ、−ＰＡ及び＋ＰＢ、−ＰＢの、ＦＥＴ１５１、１５２、１６１、１６２への供給を停止する。これにより、ＦＥＴ１５１、１５２、１６１、１６２は全てオフとされ、過電流は流れなくなり、ＦＥＴ１５１、１５２、１６１、１６２やスピーカ１９が保護される。
【発明の開示】
【発明が解決しようとする課題】
【００３３】
ところで、スピーカ端子ＳＰ＋及びＳＰ−にスピーカ１９が接続されて、このスピーカ１９がＰＷＭ駆動されるときのパワーアンプの出力は、数Ｗ〜１００Ｗを超えるものとなる。
【００３４】
上述した従来の検出回路の場合には、電源電圧＋ＶＤＤが、過電流検出用の抵抗器２１２を介してプッシュプル回路１５、１６に供給される構成であるため、通常動作時においては、スピーカ１９に流れる音声信号電流ｉに応じた電流が抵抗器２１２を流れることにより、プッシュプル回路１５、１６の電源電圧（ＦＥＴ１５１、１６１のドレイン電圧）が変動することになる。
【００３５】
このため、図４の構成では、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られない問題がある。
【課題を解決するための手段】
【００３６】
本発明は、上述したような従来のパワーアンプ装置が有する問題点を解消することができる新規なパワーアンプ装置を提供することにある。
【００３７】
上述したような目的を達成するために提案される本発明に係るパワーアンプ装置は、入力信号を非反転して増幅し、出力端が負荷の一端に接続される第１の増幅回路と、前記入力信号を反転して増幅し、出力端が前記負荷の他端に接続される第２の増幅回路と、 前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段とを備える。
また、本発明に係るパワーアンプ装置は、入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、前記第１のパルス幅変調手段から出力される前記第１のパルス幅変調信号を互いに逆レベルの一対の第１のドライブパルスに変換して出力する第１のドライブ手段と、第１の一対のスイッチング素子がプッシュプル接続されて構成され、前記第１のドライブ手段からの前記一対の第１のドライブパルスが、前記第１の一対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路とを備え、前記入力信号を非反転増幅する第１の増幅回路と、前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、前記第２のパルス幅変調手段から出力される前記第２のパルス幅変調信号を互いに逆レベルの一対の第２のドライブパルスに変換して出力する第２のドライブ手段と、第２の一対のスイッチング素子がプッシュプル接続されて構成され、前記第２のドライブ手段からの前記一対の第２のドライブパルスが、前記第２の一対のスイッチング素子に供給され、出力端が負荷の他端に接続される第２のプッシュプル回路とを備え、前記入力信号を反転増幅する第２の増幅回路と、前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段とを備える。
【００３８】
本発明に係るパワーアンプ装置においては、通常動作時は、負荷の一端が接続される第１の増幅回路の出力端と、負荷の他端が接続される第２の増幅回路の出力端とは、共に電源電圧の中点電位となる。
【００３９】
一方、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ１９とスピーカ端子ＳＰ＋、ＳＰ−とを結線する際などにおいて、スピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方に、一端側が接続されているスピーカコードの他端が、シャーシや金属に触れるなどした場合に、当該スピーカコードが接続されている方のスピーカ端子を出力端とする増幅回路の増幅素子には大電流が流れ、また、この増幅回路の出力端の電位が下がる。
【００４０】
このため、他の増幅回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、動作停止手段は、その検出出力により、増幅回路の動作を実質的に停止させる。これにより、増幅回路の増幅素子や負荷が保護される。
【００４１】
これらの増幅回路として、パルス幅変調信号によるスイッチングアンプとすることができる。この場合には、第１の増幅回路は、入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、第１のパルス幅変調手段から出力される第１のパルス幅変調信号を互いに逆レベルの一対の第１のドライブパルスに変換して出力する第１のドライブ手段と、第１の一対のスイッチング素子がプッシュプル接続されて構成され、第１のドライブ手段からの一対の第１のドライブパルスが、第１の一対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路とを備える。また、第２の増幅回路は、入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、第２のパルス幅変調手段から出力される第２のパルス幅変調信号を互いに逆レベルの一対の第２のドライブパルスに変換して出力する第２のドライブ手段と、第２の一対のスイッチング素子がプッシュプル接続されて構成され、第２のドライブ手段からの第２の一対のドライブパルスが、第２の一対のスイッチング素子に供給され、出力端が負荷の他端に接続される第２のプッシュプル回路とを備える。そして、検出手段は、第１のプッシュプル回路の出力端の電位と、第２のプッシュプル回路の出力端の電位とのずれを検出する。
【００４２】
この場合にも、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方が、シャーシや金属に触れるなどした場合に、接地されたスピーカ端子を出力端とするプッシュプル回路のスイッチング素子には大電流が流れ、また、このプッシュプル回路の出力端の電位が下がる。
【００４３】
このため、他のプッシュプル回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、動作停止手段は、その検出出力により、プッシュプル回路の動作を実質的に停止させる。これにより、プッシュプル回路のスイッチング素子や負荷が保護される。
【００４６】
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
【発明の効果】
【００４７】
本発明によれば、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られないという従来の技術が有している問題点を解決しつつ、過電流時のプッシュプル回路のスイッチング素子や、負荷の保護を図ることができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明に係るパワーアンプ装置を、前述したデジタルオーディオ信号の電力増幅装置に適用した例を挙げて説明する。
【００４９】
図５は、本発明に係るパワーアンプ装置の構成を示す回路図であり、過電流検出回路部分を除くＰＷＭ駆動回路部分は、前述した図１に示したものと全く同様である。
【００５０】
本発明においては、電源端子２０からの電源電圧＋ＶＤＤは、前述した図４に示す従来例の場合と異なり、抵抗器を介さずに直接にプッシュプル回路１５及び１６に供給される。
【００５１】
本発明に係るパワーアンプ装置の過電流検出回路３０においては、プッシュプル回路１５の出力端であるＦＥＴ１５１のソースとＦＥＴ１５２のドレインとの接 続点ＴＰ１５と、プッシュプル回路１６の出力端であるＦＥＴ１６１のソースとＦＥＴ１６２のドレインとの接続点ＴＰ１６との間に、抵抗器３１、３２、３３の直列回路が接続される。中央の抵抗器３２に並列にコンデンサ３４が接続される。このコンデンサ３４は、この過電流検出回路３０が低周波成分についてのみ 動作するようにするために設けられる。
【００５２】
抵抗器３１と３２の接続点が、ＰＮＰ型トランジスタ３５のエミッタに接続されると共に、ＰＮＰ型トランジスタ３６のベースに接続される。抵抗器３２と３３の接続点が、ＰＮＰ型トランジスタ３５のベースに接続されると共に、ＰＮＰ型トランジスタ３６のエミッタに接続される。そして、ＰＮＰ型トランジスタ３５ 及びＰＮＰ型トランジスタ３６のコレクタ同士が接続され、その接続点がトランジスタ３７のベースに接続される。このトランジスタ３７のエミッタは接地され、そのコレクタに得られる過電流検出出力は、マイクロコンピュータ２２に供給される。
【００５３】
以上の構成においては、通常動作時には、接続点ＴＰ１５及びＴＰ１６は、共に中点電位、つまり、＋ＶＤＤ／２となり、ＰＷＭ駆動回路部分は、図４の場合と全く同様にして動作する。このとき、接続点ＴＰ１５及びＴＰ１６は、前述したように、共に中点電位であるため、過電流検出回路３０には電流は、流れず、トランジスタ３５、３６は共にオフ、したがって、トランジスタ３７もオフの状態となる。
【００５４】
この場合に、図４に示す従来例とは異なり、プッシュプル１５及び１６には、電源端子２０からの電源電圧＋ＶＤＤが直接に供給されるので、図４に示す従来例のようなレベル変動がスピーカ１９での再生音声に生じることはなく、音声品質の劣化は生じない。
【００５５】
次に、図５に示すパワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ−側が、前述したような理由で接地されるなどすると、プッシュプル回路１６の出力端、つまり接続点ＴＰ１６の電位が中点電位よりも下がる。
【００５６】
すると、接続点ＴＰ１５から接続点ＴＰ１６側に向かって電流が流れ、抵抗器３２における電圧降下分により、トランジスタ３５がオンとなる。このため、トランジスタ３７がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００５７】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３及び１４を非動作状態に制御して、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフする。これにより、プッシュプル回路１６には過電流が流れなくなり、ＦＥＴ１６１、１６２が保護されると共に、負荷としてのスピーカ１９が接続されている場合には、スピーカ１９も保護される。
【００５８】
図５に示すパワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ＋側が、前述したような理由で接地されるなどすると、プッシュプル回路１５の出力端、つまり接続点ＴＰ１５の電位が中点電位よりも下がる。
【００５９】
すると、接続点ＴＰ１６から接続点ＴＰ１５側に向かって電流が流れ、抵抗器３２における電圧降下分により、トランジスタ３６がオンとなる。このため、トランジスタ３７がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００６０】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３及び１４を非動作状態に制御して、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフする。これにより、プッシュプル回路１５には過電流が流れなくなり、ＦＥＴ１５１、１５２が保護されると共に、負荷としてのスピーカ１９が接続されている場合には、スピーカ１９も保護される。
【００６１】
以上のようにして、本発明に係るパワーアンプ装置の検出回路３０によれば、プッシュプル回路を構成するスイッチング素子としてのＦＥＴ１５１、１５２、１６１、１６２や、負荷としてのスピーカが、過電流に対して保護されると共に、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られる。
【００６２】
なお、上述の例では、マイクロコンピュータ２２は、過電流検出出力によりドライブ回路１３及び１４の動作を制御するようにしたが、マイクロコンピュータ２２は、過電流検出出力によりＰＷＭ変調回路１１の出力ＰＡ、ＰＢを停止するように制御してもよい。
【００６３】
また、マイクロコンピュータ２２は、過電流検出出力により、ＰＷＭ変調回路１１やドライブ回路１３、１４の動作を実質上不能にするために、それらＰＷＭ変調回路１１やドライブ回路１３、１４、プッシュプル回路１５、１６への電源供給を遮断するようにしてもよい。
【００６４】
また、図６に示すように、スピーカ端子ＳＰ＋とフィルタ１７との間及びスピーカ端子ＳＰ−とフィルタ１８との間に、通常はオンとされる出力遮断用のスイッチ回路４１、４２を設け、マイクロコンピュータ２２が、過電流検出出力に基づいて、過電流検出時には、これらのスイッチ回路４１、４２をオフするようにしてもよい。スイッチ回路４１、４２をオフすることにより、負荷側が出力端から切断され、不具合を生じる電流のルートが断たれるからである。
【００６５】
上述した本発明に係るパワーアンプ装置の検出回路３０では、プッシュプル回路１５及び１６の出力端（接続点ＴＰ１５及びＴＰ１６）の間に直列接続された３本の抵抗器を使用して過電流状態を検出したが、両出力端の間の電位変化が検出されればよいので、例えば抵抗器は１本でも構成できることはもちろんである。あるいは、両出力端の電位のずれを検出する回路であってもよい。
【００６６】
なお、上述した検出回路３０では、接続点ＴＰ１５及びＴＰ１６のいずれかの電位が中点電位からずれた場合に、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフするようにしたが、図７に示すように、接続点ＴＰ１５及びＴＰ１６の電位のずれをそれぞれ検出して、どちらのプッシュプル回路が過電流状態となったか判断し、過電流状態となったと判断されたプッシュプル回路のＦＥＴのみをオフとするように制御してもよい。すなわち、接続点ＴＰ１６の電位が中点電位よりも下がった場合は、接続点ＴＰ１５から接続点ＴＰ１６側に向かって電流が流れる抵抗器３２における電圧降下分により、トランジスタ３５がオンとなり、このため、トランジスタ３９がオンとなって、接続点ＴＰ１６側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、プッシュプル回路１６のＦＥＴ１６１、１６２をオフするように制御する。逆に、接続点ＴＰ１５の電位が中点電位よりも下がった場合は、接続点ＴＰ１６から接続点ＴＰ１５側に向かって電流が流れる抵抗器３２における電圧降下分により、トランジスタ３６がオンとなり、このため、トランジスタ３８がオンとなって、接続点ＴＰ１５側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、プッシュプル回路１５のＦＥＴ１５１、１５２をオフするように制御する。もちろん、この例においても、マイクロコンピュータ２２がいずれの過電流検出出力を受け取った場合にプッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフするようにしてもよい。
【００６７】
また、上述した例では、検出回路３０はプッシュプル回路１５及び１６の出力端の間に接続されるが、ローパスフィルタ１７及び１８の出力端の間、つまりスピーカ端子ＳＰ＋とスピーカ端子ＳＰ−との間に接続されるようにしてもよい。この場合、ローパスフィルタ１７及び１８の出力端ではアナログ信号とされた出力が得られるので、検出回路３０の過電流検出用の抵抗器３２及び並列コンデンサ３４による時定数を大きくする必要がある。
【００６８】
なお、上述の例では、入力信号Ｐｉｎがデジタルオーディオ信号の場合である場合を例に挙げて説明したが、アナログオーディオ信号であってもよい。また、ＰＷＭ変調回路１１及びドライブ回路１３、１４を一体化した構成とすることもできる。さらに、ＰＷＭ変調回路１１及びドライブ回路１３、１４はハードウェア構成とすることはもちろん、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やマイクロコンピュータで実行されるソフトウェア処理により各ＰＷＭ信号を得るようにしてもよい。
【００６９】
上述の例では、パワーアンプ部としてプッシュプル回路１５及び１６により説明したが、それぞれスイッチング素子１個によるシングルエンド構成とすることもできる。この場合、ＦＥＴ１５２、１６２の代わりに例えば抵抗器に置き換えればよく、ドライブ回路１３、１４は不要となる。
【００７０】
さらに、パワーアンプ部がアナログ回路である場合にも本発明の技術が適用できる。例えば、図８のパワーアンプ装置は、所謂ＢＴＬタイプの構成を示している。アナログオーディオ信号Ｓｉｎが、入力端子Ｔｉｎより供給され、非反転パワーアンプ回路５１で電力増幅され、スイッチ回路４１を介して、スピーカ１９の一端が接続されるスピーカ端子ＳＰ＋に出力される。一方、アナログオーディオ信号Ｓｉｎがインバータ５３を介して非反転パワーアンプ回路５２に供給される。パワーアンプ回路５２で電力増幅され、スイッチ回路４２を介して、スピーカ１９の他端が接続 されるスピーカ端子ＳＰ−に出力される。インバータ５３及び非反転パワーアンプ回路５２は、反転パワーアンプを構成している。ここで、パワーアンプ回路５１、５２は、例えば正極の直流電圧＋ＶＤＤのみが電源電圧として電源端子２０に供給される、いわゆる片電源方式とされ、その出力端における電位は共に中点電位、つまり、＋ＶＤＤ／２となっているものとする。そして、この例においても、それぞれの出力端、つまり接続点ＴＰ５１及びＴＰ５２の間に過電流検出回路３０が接続され、スピーカ端子ＳＰ＋あるいはＳＰ−が接地されると、上述の実施態様と同様に、過電流状態が検出され、マイクロコンピュータ２２がパワーアンプ回路５１、５２を保護するように制御する。図８では、マイクロコンピュータ２２がスイッチ回路４１、４２をオフするように制御する。
【００７１】
また、上述の例は、本発明をオーディオ用のアンプに適用した例を挙げて説明したが、モータなどの電力機器を駆動するためのアンプとして使用することもできる。また、スピーカ１９に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができると共に、入力信号Ｐｉｎを変更することにより、負荷に供給される電圧の大きさを変更することができる。
【００７２】
なお、上記の例では、過電流検出回路の過電流検出出力を、マイクロコンピュータに供給し、マイクロコンピュータが負荷を切り離したり、ドライブ回路やＰＷＭ変調回路を制御したり、各回路への電源の遮断をコントロールしたりするようにしたが、本発明は、マイクロコンピュータではなく、専用の制御回路を別個に設けて制御を行うようにしてもよい。
【００７３】
なお、本発明は、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
【産業上の利用可能性】
【００７４】
上述したように、本発明によれば、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られないという従来の技術が有している問題点を解決しつつ、過電流時のプッシュプル回路のスイッチング素子や、負荷の保護を図ることができる。
【図面の簡単な説明】
【００７５】
【図１】 ＰＷＭ駆動のパワーアンプ装置の構成例を示す回路図である。
【図２Ａ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｂ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｃ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｄ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ａ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｂ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｃ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｄ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｅ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｆ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図４】 従来の過電流保護回路を備えるパワーアンプ装置を示す回路図である。
【図５】 本発明に係るパワーアンプ装置を示す回路図である。
【図６】 本発明に係るパワーアンプ装置の他の例を示す回路図である。
【図７】 本発明に適用される過電流検出回路の他の例を示す回路図である。
【図８】 本発明に係るパワーアンプ装置の他の例を示すブロック図である。
【符号の説明】
【００７６】
１１ ＰＷＭ変調回路、１２ クロック生成部、１３ ドライブ回路、１４ ドライブ回路、１５ プッシュプル回路、１５１ ＭＯＳ−ＦＥＴ、１５２ ＭＯＳ−ＦＥＴ、１６ プッシュプル回路、１６１ ＭＯＳ−ＦＥＴ、１６２ ＭＯＳ−ＦＥＴ、１７ ローパスフィルタ、１８ ローパスフィルタ、１９ スピーカ、２２ マイクロコンピュータ、ＴＰ１５ 接続点、ＴＰ１６ 接続点、３０ 過電流検出回路、３１ 抵抗器、３２ 抵抗器、３３ 抵抗器、３４ コンデンサ、３５ ＰＮＰ型トランジスタ、３６ ＰＮＰ型トランジスタ、３７ トランジスタ、３８ トランジスタ、３９ トランジスタ
【０００１】
本発明は、パルス幅変調信号（以下、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号という）によりドライブされるパワーアンプ装置に関する。
【０００２】
本出願は、日本国において２００２年７月１８日に出願された日本特許出願番号２００２−２０９５５７を基礎として優先権を主張するものであり、この出願は参照することにより、本出願に援用される。
【背景技術】
【０００３】
従来、オーディオ用のパワーアンプ装置として、いわゆるＤ級アンプと呼ばれるデジタルアンプがある。このＤ級アンプは、スイッチングにより電力増幅を行うものであり、例えば図１に示すように構成されている。
【０００４】
図１に示すパワーアンプ装置は、デジタルオーディオ信号Ｐｉｎが、入力端子Ｔｉｎを通じてＰＷＭ変調回路１１に供給されると共に、クロック生成部１２から所定の周波数のクロック信号がＰＷＭ変調回路１１に供給される。ＰＷＭ変調回路１１に供給されたデジタルオーディオ信号Ｐｉｎは、一対のＰＷＭ信号ＰＡ、ＰＢに変換される。
【０００５】
この場合、図２Ａ、図２Ｂに示すように、ＰＷＭ信号ＰＡ、ＰＢのパルス幅（各ＰＷＭ信号波形において、状態“Ｈ”である時間幅）は、デジタルオーディオ信号Ｐｉｎが示す量子化レベル（信号ＰｉｎをＤ／Ａ変換したときの瞬時レベルに対応。以下同様）に対応して変化するものであるが、一方のＰＷＭ信号ＰＡのパルス幅は、デジタルオーディオ信号Ｐｉｎそのものが示す量子化レベルの大きさに対応するものとされ、他方のＰＷＭ信号ＰＢのパルス幅は、デジタルオーディオ信号Ｐｉｎが示す量子化レベルの２の補数の大きさに対応するものとされる。
【０００６】
なお、図２Ａ及び図２Ｂに示した例のＰＷＭ信号ＰＡ及びＰＢは、その立ち上がり時点が、ＰＷＭ信号ＰＡ、ＰＢの１サイクル期間（基準周期）ＴＣの開始時点に固定され、その立ち下がり時点がデジタルオーディオ信号Ｐｉｎの示すレベルに対応して変化する、いわゆる片側変調方式のＰＷＭ信号である。
【０００７】
ＰＷＭ信号ＰＡ及びＰＢとしては、図２Ｃ及び図２Ｄに示すように、立ち上がり時点及び立ち下がり時点の両方が同時に変化する、いわゆる両側変調方式のＰＷＭ信号とすることもできる。
【０００８】
ＰＷＭ信号ＰＡ、ＰＢのキャリア周波数ｆｃ（＝１／ＴＣ）は、デジタルオーディオ信号Ｐｉｎのサンプリング周波数ｆｓの例えば１６倍とされ、ｆｓ＝４８ｋＨｚとすれば、
ｆｃ＝１６ｆｓ＝１６×４８ｋＨｚ＝７６８ｋＨｚとされる。
【０００９】
このＰＷＭ変調回路１１からの一方のＰＷＭ信号ＰＡがドライブ回路１３に供給されて、図３Ａに示すように、ＰＷＭ信号ＰＡと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス）＋ＰＡ、−ＰＡが形成される。
【００１０】
ドライブ回路１３からのパルス電圧＋ＰＡ、−ＰＡは、一対のスイッチング素子、例えばｎチャンネルのＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｙｐｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１５１、１５２のゲートにそれぞれ供給される。
【００１１】
この場合、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１５１、１５２は、プッシュプル回路１５を構成するものであり、ＦＥＴ１５１のドレインが電源端子２０に接続され、ＦＥＴ１５１のソースがＦＥＴ１５２のドレインに接続され、ＦＥＴ１５２のソースが接地に接続される。電源端子２０には、安定した直流電圧＋ＶＤＤが電源電圧として供給される。なお、電圧＋ＶＤＤは、例えば２０Ｖ〜５０Ｖとされている。
【００１２】
そして、ＦＥＴ１５１のソース及びＦＥＴＩ５２のドレインが、コイル及びコンデンサを有するローパスフィルタ１７を通じて、スピーカ１９の一端が接続されるスピーカ端子ＳＰ＋に接続される。
【００１３】
ＰＷＭ変調回路１１からの他方のＰＷＭ信号ＰＢに対しても、ＰＷＭ信号ＰＡに対してと同様に構成される。すなわち、ＰＷＭ信号ＰＢがドライブ回路１４に供給されて、図３Ｂに示すように、信号ＰＢと非反転及び反転された一対のドライブ用のパルス電圧（ドライブパルス）＋ＰＢ、−ＰＢが形成される。
【００１４】
ドライブ回路１４からのパルス電圧＋ＰＢ、−ＰＢが、プッシュプル回路１６を構成する一対のｎチャンネルのＭＯＳ−ＦＥＴ１６１、１６２のゲートにそれぞれ供給される。
【００１５】
そして、ＦＥＴ１６１のソース及びＦＥＴ１６２のドレインが、コイル及びコンデンサを有するローパスフィルタ１８を通じてスピーカ１９の他端が接続されるスピーカ端子ＳＰ−に接続される。
【００１６】
したがって、パルス電圧＋ＰＡ＝“Ｈ”のときには、パルス電圧−ＰＡ＝“Ｌ”であり、ＦＥＴ１５１がオンになるとともに、ＦＥＴ１５２がオフになるので、ＦＥＴ１５１、１５２の接続点の電圧ＶＡは、図３Ｃに示すように、電圧＋ＶＤＤとなる。逆に、パルス電圧＋ＰＡ＝“Ｌ”のときには、パルス電圧−ＰＡ＝“Ｈ”であり、ＦＥＴ１５１がオフになると共に、ＦＥＴ１５２がオンになるので、電圧ＶＡ＝０となる。
【００１７】
同様に、パルス電圧＋ＰＢ＝“Ｈ”のときには、パルス電圧−ＰＢ＝“Ｌ”であり、ＦＥＴ１６１がオンになるとともに、ＦＥＴ１６２がオフになるので、ＦＥＴ１６１、１６２の接続点の電圧ＶＢは、図３Ｄに示すように、電圧＋ＶＤＤとなる。逆に、パルス電圧＋ＰＢ＝“Ｌ”のときには、パルス電圧−ＰＢ＝“Ｈ”であり、ＦＥＴ１６１がオフになるとともに、ＦＥＴ１６２がオンになるので、電圧ＶＢ＝０となる。
【００１８】
そして、電圧ＶＡ＝＋ＶＤＤ、かつ、電圧ＶＢ＝０の期間には、図１及び図３Ｅに示すように、ＦＥＴ１５１、１５２の接続点から、ローパスフィルタ１７からスピーカ１９、さらにローパスフィルタ１８に至るラインを通じて、ＦＥＴ１６１、１６２の接続点へと、電流ｉが流れる。
【００１９】
また、電圧ＶＡ＝０、かつ、電圧ＶＢ＝＋ＶＤＤの期間には、ＦＥＴ１６１、１６２の接続点から、ローパスフィルタ１８からスピーカ１９、さらにローパスフィルタ１７に至るラインを通じて、ＦＥＴ１５１、１５２の接続点へと、逆向きに電流ｉが流れる。さらに、ＶＡ＝ＶＢ＝＋ＶＤＤの期間、及びＶＡ＝ＶＢ＝０の期間には、電流ｉは流れない。つまり、プッシュプル回路１５、１６がＢＴＬ（Ｂｒｉｄｇｅ Ｔｉｅｄ Ｌｏａｄ）回路を構成しているためである。
【００２０】
電流ｉの流れる期間は、元のＰＷＭ信号ＰＡ、ＰＢが立ち上がっている期間に対応して変化するとともに、電流ｉがスピーカ１９を流れるとき、電流ｉはローパスフィルタ１７、１８により積分されるので、結果として、スピーカ１９を流れる電流ｉは、デジタルオーディオ信号Ｐｉｎの示すレベルに対応したアナログ電流であって、電力増幅された電流となる。つまり、電力増幅された出力がスピーカ１９に供給されることになる。
【００２１】
こうして、図１に示す回路は、パワーアンプとして動作するが、このとき、ＦＥＴ１５１、１５２、１６１、１６２は、入力されたデジタルオーディオ信号Ｐｉｎに対応して電源電圧＋ＶＤＤをスイッチングして、電力増幅をするので、効率が良く、大出力を得ることができる。
【００２２】
ところで、図１の構成のみでは、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ１９とスピーカ端子ＳＰ＋、ＳＰ−とを結線する際などにおいて、スピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方に、一端側が接続されているスピーカコードの他端が、シャーシや金属に触れるなどした場合、図１の出力段のプッシュプル回路の一方には大電流が流れ、当該プッシュプル回路のＦＥＴ１５１、１５２又は１６１、１６２が破壊されるおそれがある。
【００２３】
また、一端側のリード線がスピーカ端子ＳＰ＋あるいはスピーカ端子ＳＰ−に接続されているスピーカの他端側のリード線が金属部分に接触した場合にも、回路に大電流が流れて、出力段のＦＥＴ１５１、１５２、１６１、１６２が破壊されるおそれがあると共に、このときにはスピーカが破壊（焼損）してしまうおそれがある。
【００２４】
このような事態の発生を防止するため、従来から、上述のようなパワーアンプ装置には、過電流保護回路が設けられている。図４は、その過電流保護回路が付加された従来のパワーアンプ装置を示す回路図である。
【００２５】
図４に示すパワーアンプ装置には、過電流検出回路２１が、出力段のプッシュプル回路１５、１６と、電源端子２０との間に設けられる。
【００２６】
すなわち、過電流検出回路２１においては、電源端子２０がコンデンサ２１１を介して接地されると共に、抵抗器２１２及びコンデンサ２１３の直列回路を介して接地される。電源端子２０は、過電流検出用のトランジスタ２１４のエミッタに接続される。抵抗器２１２とコンデンサ２１３との接続点が、ＦＥＴ１５１及び１６１のドレインに接続され、プッシュプル回路１５及び１６には、電源電圧＋ＶＤＤが抵抗器２１２を通じて供給される。
【００２７】
抵抗器２１２とコンデンサ２１３との接続点は、過電流検出用のトランジスタ２１４のベースに接続される。このトランジスタ２１４のコレクタは、トランジスタ２１５のベースに接続される。このトランジスタ２１５のエミッタは接地される。このトランジスタ２１５のコレクタ出力が、過電流検出出力として、マイクロコンピュータ２２に供給される。
【００２８】
マイクロコンピュータ２２は、トランジスタ２１５のコレクタ出力により、過電流が検出されたと判断したときには、この例では、ドライブ回路１３及び１４からのドライブ信号＋ＰＡ、−ＰＡ及び＋ＰＢ、−ＰＢの出力を停止して、ＦＥＴ１５１、１５２、１６１、１６２を常にオフとするように制御する。
【００２９】
この過電流検出回路２１は、次のように動作する。すなわち、図４の構成においては、電源端子２０からの電源電圧＋ＶＤＤは、抵抗器２１２を通じてプッシュプル回路１５及び１６に供給される。
【００３０】
通常動作時には、ＦＥＴ１５１、１５２、１６１、１６２を通じて流れる電流ｉは、所定の値よりは小さく、このため抵抗器２１２による電圧降下は小さいため、過電流検出用トランジスタ２１４はオフである。
【００３１】
一方、前述のような理由により、ＦＥＴ１５１、１５２、１６１、１６２を通じて大電流が流れるようになると、抵抗器２１２における電圧降下は大きくなるため、過電流検出用トランジスタ２１４はオンとなる。このため、トランジスタ２１５もオンとなり、そのコレクタの過電流検出出力がハイレベルからローレベルとなる。
【００３２】
すると、マイクロコンピュータ２２は、この過電流検出出力がローレベルになったことから、ドライブ回路１３、１４に、その出力を停止させる制御信号を供給する。ドライブ回路１３及び１４では、この制御信号を受けて、ドライブ信号＋ＰＡ、−ＰＡ及び＋ＰＢ、−ＰＢの、ＦＥＴ１５１、１５２、１６１、１６２への供給を停止する。これにより、ＦＥＴ１５１、１５２、１６１、１６２は全てオフとされ、過電流は流れなくなり、ＦＥＴ１５１、１５２、１６１、１６２やスピーカ１９が保護される。
【発明の開示】
【発明が解決しようとする課題】
【００３３】
ところで、スピーカ端子ＳＰ＋及びＳＰ−にスピーカ１９が接続されて、このスピーカ１９がＰＷＭ駆動されるときのパワーアンプの出力は、数Ｗ〜１００Ｗを超えるものとなる。
【００３４】
上述した従来の検出回路の場合には、電源電圧＋ＶＤＤが、過電流検出用の抵抗器２１２を介してプッシュプル回路１５、１６に供給される構成であるため、通常動作時においては、スピーカ１９に流れる音声信号電流ｉに応じた電流が抵抗器２１２を流れることにより、プッシュプル回路１５、１６の電源電圧（ＦＥＴ１５１、１６１のドレイン電圧）が変動することになる。
【００３５】
このため、図４の構成では、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られない問題がある。
【課題を解決するための手段】
【００３６】
本発明は、上述したような従来のパワーアンプ装置が有する問題点を解消することができる新規なパワーアンプ装置を提供することにある。
【００３７】
上述したような目的を達成するために提案される本発明に係るパワーアンプ装置は、入力信号を非反転して増幅し、出力端が負荷の一端に接続される第１の増幅回路と、前記入力信号を反転して増幅し、出力端が前記負荷の他端に接続される第２の増幅回路と、 前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段とを備える。
また、本発明に係るパワーアンプ装置は、入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、前記第１のパルス幅変調手段から出力される前記第１のパルス幅変調信号を互いに逆レベルの一対の第１のドライブパルスに変換して出力する第１のドライブ手段と、第１の一対のスイッチング素子がプッシュプル接続されて構成され、前記第１のドライブ手段からの前記一対の第１のドライブパルスが、前記第１の一対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路とを備え、前記入力信号を非反転増幅する第１の増幅回路と、前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、前記第２のパルス幅変調手段から出力される前記第２のパルス幅変調信号を互いに逆レベルの一対の第２のドライブパルスに変換して出力する第２のドライブ手段と、第２の一対のスイッチング素子がプッシュプル接続されて構成され、前記第２のドライブ手段からの前記一対の第２のドライブパルスが、前記第２の一対のスイッチング素子に供給され、出力端が負荷の他端に接続される第２のプッシュプル回路とを備え、前記入力信号を反転増幅する第２の増幅回路と、前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段とを備える。
【００３８】
本発明に係るパワーアンプ装置においては、通常動作時は、負荷の一端が接続される第１の増幅回路の出力端と、負荷の他端が接続される第２の増幅回路の出力端とは、共に電源電圧の中点電位となる。
【００３９】
一方、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ１９とスピーカ端子ＳＰ＋、ＳＰ−とを結線する際などにおいて、スピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方に、一端側が接続されているスピーカコードの他端が、シャーシや金属に触れるなどした場合に、当該スピーカコードが接続されている方のスピーカ端子を出力端とする増幅回路の増幅素子には大電流が流れ、また、この増幅回路の出力端の電位が下がる。
【００４０】
このため、他の増幅回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、動作停止手段は、その検出出力により、増幅回路の動作を実質的に停止させる。これにより、増幅回路の増幅素子や負荷が保護される。
【００４１】
これらの増幅回路として、パルス幅変調信号によるスイッチングアンプとすることができる。この場合には、第１の増幅回路は、入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、第１のパルス幅変調手段から出力される第１のパルス幅変調信号を互いに逆レベルの一対の第１のドライブパルスに変換して出力する第１のドライブ手段と、第１の一対のスイッチング素子がプッシュプル接続されて構成され、第１のドライブ手段からの一対の第１のドライブパルスが、第１の一対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路とを備える。また、第２の増幅回路は、入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、第２のパルス幅変調手段から出力される第２のパルス幅変調信号を互いに逆レベルの一対の第２のドライブパルスに変換して出力する第２のドライブ手段と、第２の一対のスイッチング素子がプッシュプル接続されて構成され、第２のドライブ手段からの第２の一対のドライブパルスが、第２の一対のスイッチング素子に供給され、出力端が負荷の他端に接続される第２のプッシュプル回路とを備える。そして、検出手段は、第１のプッシュプル回路の出力端の電位と、第２のプッシュプル回路の出力端の電位とのずれを検出する。
【００４２】
この場合にも、パワーアンプ装置に電源が投入されている状態において、例えばスピーカ端子ＳＰ＋又はスピーカ端子ＳＰ−の一方が、シャーシや金属に触れるなどした場合に、接地されたスピーカ端子を出力端とするプッシュプル回路のスイッチング素子には大電流が流れ、また、このプッシュプル回路の出力端の電位が下がる。
【００４３】
このため、他のプッシュプル回路の出力端の中点電位に対するずれが生じ、そのずれが検出手段により検出される。そして、動作停止手段は、その検出出力により、プッシュプル回路の動作を実質的に停止させる。これにより、プッシュプル回路のスイッチング素子や負荷が保護される。
【００４６】
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下において図面を参照して説明される実施の形態の説明から一層明らかにされるであろう。
【発明の効果】
【００４７】
本発明によれば、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られないという従来の技術が有している問題点を解決しつつ、過電流時のプッシュプル回路のスイッチング素子や、負荷の保護を図ることができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明に係るパワーアンプ装置を、前述したデジタルオーディオ信号の電力増幅装置に適用した例を挙げて説明する。
【００４９】
図５は、本発明に係るパワーアンプ装置の構成を示す回路図であり、過電流検出回路部分を除くＰＷＭ駆動回路部分は、前述した図１に示したものと全く同様である。
【００５０】
本発明においては、電源端子２０からの電源電圧＋ＶＤＤは、前述した図４に示す従来例の場合と異なり、抵抗器を介さずに直接にプッシュプル回路１５及び１６に供給される。
【００５１】
本発明に係るパワーアンプ装置の過電流検出回路３０においては、プッシュプル回路１５の出力端であるＦＥＴ１５１のソースとＦＥＴ１５２のドレインとの接 続点ＴＰ１５と、プッシュプル回路１６の出力端であるＦＥＴ１６１のソースとＦＥＴ１６２のドレインとの接続点ＴＰ１６との間に、抵抗器３１、３２、３３の直列回路が接続される。中央の抵抗器３２に並列にコンデンサ３４が接続される。このコンデンサ３４は、この過電流検出回路３０が低周波成分についてのみ 動作するようにするために設けられる。
【００５２】
抵抗器３１と３２の接続点が、ＰＮＰ型トランジスタ３５のエミッタに接続されると共に、ＰＮＰ型トランジスタ３６のベースに接続される。抵抗器３２と３３の接続点が、ＰＮＰ型トランジスタ３５のベースに接続されると共に、ＰＮＰ型トランジスタ３６のエミッタに接続される。そして、ＰＮＰ型トランジスタ３５ 及びＰＮＰ型トランジスタ３６のコレクタ同士が接続され、その接続点がトランジスタ３７のベースに接続される。このトランジスタ３７のエミッタは接地され、そのコレクタに得られる過電流検出出力は、マイクロコンピュータ２２に供給される。
【００５３】
以上の構成においては、通常動作時には、接続点ＴＰ１５及びＴＰ１６は、共に中点電位、つまり、＋ＶＤＤ／２となり、ＰＷＭ駆動回路部分は、図４の場合と全く同様にして動作する。このとき、接続点ＴＰ１５及びＴＰ１６は、前述したように、共に中点電位であるため、過電流検出回路３０には電流は、流れず、トランジスタ３５、３６は共にオフ、したがって、トランジスタ３７もオフの状態となる。
【００５４】
この場合に、図４に示す従来例とは異なり、プッシュプル１５及び１６には、電源端子２０からの電源電圧＋ＶＤＤが直接に供給されるので、図４に示す従来例のようなレベル変動がスピーカ１９での再生音声に生じることはなく、音声品質の劣化は生じない。
【００５５】
次に、図５に示すパワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ−側が、前述したような理由で接地されるなどすると、プッシュプル回路１６の出力端、つまり接続点ＴＰ１６の電位が中点電位よりも下がる。
【００５６】
すると、接続点ＴＰ１５から接続点ＴＰ１６側に向かって電流が流れ、抵抗器３２における電圧降下分により、トランジスタ３５がオンとなる。このため、トランジスタ３７がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００５７】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３及び１４を非動作状態に制御して、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフする。これにより、プッシュプル回路１６には過電流が流れなくなり、ＦＥＴ１６１、１６２が保護されると共に、負荷としてのスピーカ１９が接続されている場合には、スピーカ１９も保護される。
【００５８】
図５に示すパワーアンプ装置に電源が投入されている状態において、スピーカ端子ＳＰ＋側が、前述したような理由で接地されるなどすると、プッシュプル回路１５の出力端、つまり接続点ＴＰ１５の電位が中点電位よりも下がる。
【００５９】
すると、接続点ＴＰ１６から接続点ＴＰ１５側に向かって電流が流れ、抵抗器３２における電圧降下分により、トランジスタ３６がオンとなる。このため、トランジスタ３７がオンとなって、過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。
【００６０】
マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、ドライブ回路１３及び１４を非動作状態に制御して、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフする。これにより、プッシュプル回路１５には過電流が流れなくなり、ＦＥＴ１５１、１５２が保護されると共に、負荷としてのスピーカ１９が接続されている場合には、スピーカ１９も保護される。
【００６１】
以上のようにして、本発明に係るパワーアンプ装置の検出回路３０によれば、プッシュプル回路を構成するスイッチング素子としてのＦＥＴ１５１、１５２、１６１、１６２や、負荷としてのスピーカが、過電流に対して保護されると共に、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られる。
【００６２】
なお、上述の例では、マイクロコンピュータ２２は、過電流検出出力によりドライブ回路１３及び１４の動作を制御するようにしたが、マイクロコンピュータ２２は、過電流検出出力によりＰＷＭ変調回路１１の出力ＰＡ、ＰＢを停止するように制御してもよい。
【００６３】
また、マイクロコンピュータ２２は、過電流検出出力により、ＰＷＭ変調回路１１やドライブ回路１３、１４の動作を実質上不能にするために、それらＰＷＭ変調回路１１やドライブ回路１３、１４、プッシュプル回路１５、１６への電源供給を遮断するようにしてもよい。
【００６４】
また、図６に示すように、スピーカ端子ＳＰ＋とフィルタ１７との間及びスピーカ端子ＳＰ−とフィルタ１８との間に、通常はオンとされる出力遮断用のスイッチ回路４１、４２を設け、マイクロコンピュータ２２が、過電流検出出力に基づいて、過電流検出時には、これらのスイッチ回路４１、４２をオフするようにしてもよい。スイッチ回路４１、４２をオフすることにより、負荷側が出力端から切断され、不具合を生じる電流のルートが断たれるからである。
【００６５】
上述した本発明に係るパワーアンプ装置の検出回路３０では、プッシュプル回路１５及び１６の出力端（接続点ＴＰ１５及びＴＰ１６）の間に直列接続された３本の抵抗器を使用して過電流状態を検出したが、両出力端の間の電位変化が検出されればよいので、例えば抵抗器は１本でも構成できることはもちろんである。あるいは、両出力端の電位のずれを検出する回路であってもよい。
【００６６】
なお、上述した検出回路３０では、接続点ＴＰ１５及びＴＰ１６のいずれかの電位が中点電位からずれた場合に、プッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフするようにしたが、図７に示すように、接続点ＴＰ１５及びＴＰ１６の電位のずれをそれぞれ検出して、どちらのプッシュプル回路が過電流状態となったか判断し、過電流状態となったと判断されたプッシュプル回路のＦＥＴのみをオフとするように制御してもよい。すなわち、接続点ＴＰ１６の電位が中点電位よりも下がった場合は、接続点ＴＰ１５から接続点ＴＰ１６側に向かって電流が流れる抵抗器３２における電圧降下分により、トランジスタ３５がオンとなり、このため、トランジスタ３９がオンとなって、接続点ＴＰ１６側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、プッシュプル回路１６のＦＥＴ１６１、１６２をオフするように制御する。逆に、接続点ＴＰ１５の電位が中点電位よりも下がった場合は、接続点ＴＰ１６から接続点ＴＰ１５側に向かって電流が流れる抵抗器３２における電圧降下分により、トランジスタ３６がオンとなり、このため、トランジスタ３８がオンとなって、接続点ＴＰ１５側の過電流状態が検出され、その過電流状態の検出出力がマイクロコンピュータ２２に供給される。マイクロコンピュータ２２は、受け取った過電流検出出力に基づいて、プッシュプル回路１５のＦＥＴ１５１、１５２をオフするように制御する。もちろん、この例においても、マイクロコンピュータ２２がいずれの過電流検出出力を受け取った場合にプッシュプル回路１５及び１６のＦＥＴ１５１、１５２、１６１、１６２の全てをオフするようにしてもよい。
【００６７】
また、上述した例では、検出回路３０はプッシュプル回路１５及び１６の出力端の間に接続されるが、ローパスフィルタ１７及び１８の出力端の間、つまりスピーカ端子ＳＰ＋とスピーカ端子ＳＰ−との間に接続されるようにしてもよい。この場合、ローパスフィルタ１７及び１８の出力端ではアナログ信号とされた出力が得られるので、検出回路３０の過電流検出用の抵抗器３２及び並列コンデンサ３４による時定数を大きくする必要がある。
【００６８】
なお、上述の例では、入力信号Ｐｉｎがデジタルオーディオ信号の場合である場合を例に挙げて説明したが、アナログオーディオ信号であってもよい。また、ＰＷＭ変調回路１１及びドライブ回路１３、１４を一体化した構成とすることもできる。さらに、ＰＷＭ変調回路１１及びドライブ回路１３、１４はハードウェア構成とすることはもちろん、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やマイクロコンピュータで実行されるソフトウェア処理により各ＰＷＭ信号を得るようにしてもよい。
【００６９】
上述の例では、パワーアンプ部としてプッシュプル回路１５及び１６により説明したが、それぞれスイッチング素子１個によるシングルエンド構成とすることもできる。この場合、ＦＥＴ１５２、１６２の代わりに例えば抵抗器に置き換えればよく、ドライブ回路１３、１４は不要となる。
【００７０】
さらに、パワーアンプ部がアナログ回路である場合にも本発明の技術が適用できる。例えば、図８のパワーアンプ装置は、所謂ＢＴＬタイプの構成を示している。アナログオーディオ信号Ｓｉｎが、入力端子Ｔｉｎより供給され、非反転パワーアンプ回路５１で電力増幅され、スイッチ回路４１を介して、スピーカ１９の一端が接続されるスピーカ端子ＳＰ＋に出力される。一方、アナログオーディオ信号Ｓｉｎがインバータ５３を介して非反転パワーアンプ回路５２に供給される。パワーアンプ回路５２で電力増幅され、スイッチ回路４２を介して、スピーカ１９の他端が接続 されるスピーカ端子ＳＰ−に出力される。インバータ５３及び非反転パワーアンプ回路５２は、反転パワーアンプを構成している。ここで、パワーアンプ回路５１、５２は、例えば正極の直流電圧＋ＶＤＤのみが電源電圧として電源端子２０に供給される、いわゆる片電源方式とされ、その出力端における電位は共に中点電位、つまり、＋ＶＤＤ／２となっているものとする。そして、この例においても、それぞれの出力端、つまり接続点ＴＰ５１及びＴＰ５２の間に過電流検出回路３０が接続され、スピーカ端子ＳＰ＋あるいはＳＰ−が接地されると、上述の実施態様と同様に、過電流状態が検出され、マイクロコンピュータ２２がパワーアンプ回路５１、５２を保護するように制御する。図８では、マイクロコンピュータ２２がスイッチ回路４１、４２をオフするように制御する。
【００７１】
また、上述の例は、本発明をオーディオ用のアンプに適用した例を挙げて説明したが、モータなどの電力機器を駆動するためのアンプとして使用することもできる。また、スピーカ１９に代えて任意の負荷を接続すれば、その負荷に動作電圧を供給することができると共に、入力信号Ｐｉｎを変更することにより、負荷に供給される電圧の大きさを変更することができる。
【００７２】
なお、上記の例では、過電流検出回路の過電流検出出力を、マイクロコンピュータに供給し、マイクロコンピュータが負荷を切り離したり、ドライブ回路やＰＷＭ変調回路を制御したり、各回路への電源の遮断をコントロールしたりするようにしたが、本発明は、マイクロコンピュータではなく、専用の制御回路を別個に設けて制御を行うようにしてもよい。
【００７３】
なお、本発明は、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
【産業上の利用可能性】
【００７４】
上述したように、本発明によれば、パワーアンプの最小出力のときと、最大出力のときとで、所期の比率の出力が得られないという従来の技術が有している問題点を解決しつつ、過電流時のプッシュプル回路のスイッチング素子や、負荷の保護を図ることができる。
【図面の簡単な説明】
【００７５】
【図１】 ＰＷＭ駆動のパワーアンプ装置の構成例を示す回路図である。
【図２Ａ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｂ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｃ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図２Ｄ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ａ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｂ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｃ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｄ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｅ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図３Ｆ】 図１に示すパワーアンプ装置の動作の説明に供する図である。
【図４】 従来の過電流保護回路を備えるパワーアンプ装置を示す回路図である。
【図５】 本発明に係るパワーアンプ装置を示す回路図である。
【図６】 本発明に係るパワーアンプ装置の他の例を示す回路図である。
【図７】 本発明に適用される過電流検出回路の他の例を示す回路図である。
【図８】 本発明に係るパワーアンプ装置の他の例を示すブロック図である。
【符号の説明】
【００７６】
１１ ＰＷＭ変調回路、１２ クロック生成部、１３ ドライブ回路、１４ ドライブ回路、１５ プッシュプル回路、１５１ ＭＯＳ−ＦＥＴ、１５２ ＭＯＳ−ＦＥＴ、１６ プッシュプル回路、１６１ ＭＯＳ−ＦＥＴ、１６２ ＭＯＳ−ＦＥＴ、１７ ローパスフィルタ、１８ ローパスフィルタ、１９ スピーカ、２２ マイクロコンピュータ、ＴＰ１５ 接続点、ＴＰ１６ 接続点、３０ 過電流検出回路、３１ 抵抗器、３２ 抵抗器、３３ 抵抗器、３４ コンデンサ、３５ ＰＮＰ型トランジスタ、３６ ＰＮＰ型トランジスタ、３７ トランジスタ、３８ トランジスタ、３９ トランジスタ
Claims (6)
- 入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、前記第１のパルス幅変調手段からのドライブパルスに応じて、スイッチング動作をし、出力端が負荷の一端に接続される第１のスイッチング回路とを備え、前記入力信号を非反転増幅する第１の増幅回路と、
前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、前記第２のパルス幅変調手段からのドライブパルスに応じて、スイッチング動作をし、出力端が前記負荷の他端に接続される第２のスイッチング回路とを備え、前記入力信号を反転増幅する第２の増幅回路と、
前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、
前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、
前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段と
を備えるパワーアンプ装置。 - 前記動作停止手段は、前記第１及び第２の検出手段の検出出力に基づいて、前記第１及び第２のパルス幅変調手段、前記第１及び第２のスイッチング回路の少なくとも何れかへの電源電圧の供給を停止する請求項１に記載のパワーアンプ装置。
- 前記動作停止手段は、前記第１及び第２の検出手段の検出出力に基づいて、前記第１及び／又は第２のパルス幅変調手段からのパルス幅変調信号の出力を停止する請求項１に記載のパワーアンプ装置。
- 入力信号を、その量子化レベルをパルス幅に対応させた第１のパルス幅変調信号に変換して出力する第１のパルス幅変調手段と、前記第１のパルス幅変調手段から出力される前記第１のパルス幅変調信号を互いに逆レベルの一対の第１のドライブパルスに変換して出力する第１のドライブ手段と、第１の一対のスイッチング素子がプッシュプル接続されて構成され、前記第１のドライブ手段からの前記一対の第１のドライブパルスが、前記第１の一対のスイッチング素子に供給され、出力端が負荷の一端に接続される第１のプッシュプル回路とを備え、前記入力信号を非反転増幅する第１の増幅回路と、
前記入力信号を、その量子化レベルの２の補数をパルス幅に対応させた第２のパルス幅変調信号に変換して出力する第２のパルス幅変調手段と、前記第２のパルス幅変調手段から出力される前記第２のパルス幅変調信号を互いに逆レベルの一対の第２のドライブパルスに変換して出力する第２のドライブ手段と、第２の一対のスイッチング素子がプッシュプル接続されて構成され、前記第２のドライブ手段からの前記一対の第２のドライブパルスが、前記第２の一対のスイッチング素子に供給され、出力端が負荷の他端に接続される第２のプッシュプル回路とを備え、前記入力信号を反転増幅する第２の増幅回路と、
前記第１の増幅回路の出力端と前記第２の増幅回路の出力端との間に直列接続された３個の抵抗器と、前記直列接続された３個の抵抗器のうちの中央の抵抗器に並列接続されたコンデンサと、前記中央の抵抗器に第１の方向に電流が流れて電圧降下を生じたことを検出する第１の検出手段と、前記中央の抵抗器に第２の方向に電流が流れて電圧降下を生じたことを検出する第２の検出手段とからなり、前記第１の増幅回路の出力端の電位と前記第２の増幅回路の出力端の電位にずれが生じたこと検出する検出手段と、
前記第１及び第２の検出手段の検出出力に基づき、前記第１の増幅回路及び前記第２の増幅回路の一方が過電流状態になったかを判定する過電流判定手段と、
前記過電流判定手段によって過電流状態になったと判定された増幅回路への電源電圧の供給を停止することによって過電流状態になったと判定された増幅回路のみの動作を停止させる動作停止手段と
を備えるパワーアンプ装置。 - 前記動作停止手段は、前記第１及び第２の検出手段の検出出力に基づいて、前記第１及び／又は第２のパルス幅変調手段からのパルス幅変調信号の出力を停止する請求項４に記載のパワーアンプ装置。
- 前記動作停止手段は、前記第１及び第２の検出手段の検出出力に基づいて、前記第１及び／又は第２のドライブ手段からの一対のドライブパルスの出力を停止する請求項４に記載のパワーアンプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004522717A JP4765316B2 (ja) | 2002-07-18 | 2003-06-06 | パワーアンプ装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002209557 | 2002-07-18 | ||
| JP2002209557 | 2002-07-18 | ||
| PCT/JP2003/007224 WO2004010575A1 (ja) | 2002-07-18 | 2003-06-06 | パワーアンプ装置 |
| JP2004522717A JP4765316B2 (ja) | 2002-07-18 | 2003-06-06 | パワーアンプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004010575A1 JPWO2004010575A1 (ja) | 2005-11-17 |
| JP4765316B2 true JP4765316B2 (ja) | 2011-09-07 |
Family
ID=30767689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004522717A Expired - Fee Related JP4765316B2 (ja) | 2002-07-18 | 2003-06-06 | パワーアンプ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7205834B2 (ja) |
| JP (1) | JP4765316B2 (ja) |
| KR (1) | KR100956098B1 (ja) |
| MY (1) | MY137107A (ja) |
| WO (1) | WO2004010575A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2475949C1 (ru) * | 2012-04-12 | 2013-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Управляемый избирательный усилитель |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4251111B2 (ja) | 2004-05-28 | 2009-04-08 | ソニー株式会社 | 電源制御装置、電源回路の制御方法 |
| US7023269B2 (en) | 2004-09-08 | 2006-04-04 | Gpe International Limited | Digital amplifier and methods for enhancing resolution and dynamic range of a digital amplifier |
| JP2008047945A (ja) * | 2005-03-28 | 2008-02-28 | Nec Saitama Ltd | アンプ装置 |
| CN101175724B (zh) | 2005-05-19 | 2011-12-07 | 安斯泰来制药有限公司 | 吡咯烷衍生物或其盐 |
| GB2445136A (en) * | 2005-12-02 | 2008-06-25 | Bobinados De Transformadores S | Full-bridge class-D power amplifier |
| US7368986B2 (en) * | 2005-12-29 | 2008-05-06 | Stmicroelectronics Sa | Power amplifier with low power distortion at output |
| KR101178819B1 (ko) * | 2006-03-03 | 2012-09-03 | 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 | 클래스-ｄ 증폭기 및 그 방법 |
| US7898310B2 (en) * | 2008-09-30 | 2011-03-01 | Intersil Americas Inc. | Phase doubler |
| US7944302B2 (en) * | 2009-08-24 | 2011-05-17 | Fender Musical Instruments Corporation | Method and apparatus for biasing an amplifier |
| CN103222189A (zh) * | 2011-02-28 | 2013-07-24 | 唯听助听器公司 | 具有h桥输出级的助听器和驱动输出级的方法 |
| JP5250818B1 (ja) * | 2012-05-22 | 2013-07-31 | 東洋システム株式会社 | フルブリッジ電力変換装置 |
| JP5256432B1 (ja) * | 2012-06-27 | 2013-08-07 | 東洋システム株式会社 | フルブリッジ電力変換装置 |
| JP6719346B2 (ja) * | 2016-09-14 | 2020-07-08 | 日立オートモティブシステムズ株式会社 | 車両用電子装置 |
| CN106856371B (zh) * | 2017-02-28 | 2023-06-20 | 重庆西山科技股份有限公司 | 带保护的推挽驱动装置及方法 |
| CN107371095B (zh) * | 2017-08-25 | 2023-12-22 | 东莞精恒电子有限公司 | 一种脉宽调制350w-600w+150w功放模组 |
| JP7149104B2 (ja) * | 2018-05-28 | 2022-10-06 | ローム株式会社 | 半導体集積回路、オーディオ出力装置、電子機器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132217U (ja) * | 1983-02-24 | 1984-09-05 | ソニー株式会社 | Ｂｔｌパワ−アンプ |
| JPS6254241B2 (ja) * | 1981-08-12 | 1987-11-13 | Matsushita Electric Ind Co Ltd | |
| JPS6352482B2 (ja) * | 1978-02-03 | 1988-10-19 | Nippon Denki Kk | |
| JPH06196941A (ja) * | 1992-12-25 | 1994-07-15 | Kenwood Corp | パルス幅変調増幅回路 |
| JPH08316965A (ja) * | 1995-05-18 | 1996-11-29 | Canon Inc | 無線通信システム |
| JPH09116353A (ja) * | 1995-10-05 | 1997-05-02 | Fms Audio Sdn Bhd | Ｂｔｌアンプのバイアスずれ検出回路 |
| JP2000174571A (ja) * | 1998-12-04 | 2000-06-23 | Pioneer Electronic Corp | Ｂｔｌ増幅装置 |
| JP2002158542A (ja) * | 2000-11-16 | 2002-05-31 | Sony Corp | 出力回路 |
| JP2002158544A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4107618A (en) * | 1977-08-04 | 1978-08-15 | Ormond Alfred N | Amplifier system having signal gain independent of a reference voltage |
| JPH0728181B2 (ja) * | 1988-12-28 | 1995-03-29 | パイオニア株式会社 | パルス幅変調増幅回路 |
| US4992749A (en) * | 1988-12-28 | 1991-02-12 | Pioneer Electronic Corporation | Pulse-width modulating amplifier circuit |
| DE69314933T2 (de) * | 1993-02-24 | 1998-06-10 | St Microelectronics Srl | Selbstkonfigurierbarer Doppelbrückenverstärker |
| US5451900A (en) * | 1993-03-17 | 1995-09-19 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
| JP3189605B2 (ja) | 1994-12-20 | 2001-07-16 | ソニー株式会社 | スピーカー駆動回路 |
| DE19525410A1 (de) * | 1995-07-12 | 1997-01-23 | Philips Patentverwaltung | Schaltungsanordnung zum Übertragen von Tonsignalen |
| JP3986105B2 (ja) * | 1996-10-31 | 2007-10-03 | 三洋電機株式会社 | 電力増幅装置 |
| US6396341B1 (en) * | 2000-12-29 | 2002-05-28 | Ericsson Inc. | Class E Doherty amplifier topology for high efficiency signal transmitters |
| KR100828138B1 (ko) * | 2001-02-19 | 2008-05-08 | 소니 가부시끼 가이샤 | 스위칭 전력증폭기 및 스위칭 전력증폭기의 스위칭제어방법 |
| JP2003023328A (ja) * | 2001-07-06 | 2003-01-24 | Niigata Seimitsu Kk | オーディオアンプ |
| JP3947373B2 (ja) * | 2001-07-31 | 2007-07-18 | 株式会社ルネサステクノロジ | 高周波電力増幅器 |
| JP3633541B2 (ja) * | 2001-10-10 | 2005-03-30 | ヤマハ株式会社 | フィルタコイル、ローパスフィルタ及びｂｔｌ出力方式ｄ級アンプ |
| JP3894305B2 (ja) * | 2001-11-19 | 2007-03-22 | ソニー株式会社 | パワーアンプ |
| JP3499236B1 (ja) * | 2002-08-28 | 2004-02-23 | 株式会社フライングモール | ディジタル電力増幅器 |
| KR20040092291A (ko) * | 2003-04-26 | 2004-11-03 | 엘지전자 주식회사 | 전력 증폭기 |
-
2003
- 2003-06-06 JP JP2004522717A patent/JP4765316B2/ja not_active Expired - Fee Related
- 2003-06-06 WO PCT/JP2003/007224 patent/WO2004010575A1/ja active Application Filing
- 2003-06-06 US US10/521,725 patent/US7205834B2/en not_active Expired - Fee Related
- 2003-06-06 KR KR1020047020705A patent/KR100956098B1/ko not_active IP Right Cessation
- 2003-07-17 MY MYPI20032687A patent/MY137107A/en unknown
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352482B2 (ja) * | 1978-02-03 | 1988-10-19 | Nippon Denki Kk | |
| JPS6254241B2 (ja) * | 1981-08-12 | 1987-11-13 | Matsushita Electric Ind Co Ltd | |
| JPS59132217U (ja) * | 1983-02-24 | 1984-09-05 | ソニー株式会社 | Ｂｔｌパワ−アンプ |
| JPH06196941A (ja) * | 1992-12-25 | 1994-07-15 | Kenwood Corp | パルス幅変調増幅回路 |
| JPH08316965A (ja) * | 1995-05-18 | 1996-11-29 | Canon Inc | 無線通信システム |
| JPH09116353A (ja) * | 1995-10-05 | 1997-05-02 | Fms Audio Sdn Bhd | Ｂｔｌアンプのバイアスずれ検出回路 |
| JP2000174571A (ja) * | 1998-12-04 | 2000-06-23 | Pioneer Electronic Corp | Ｂｔｌ増幅装置 |
| JP2002158542A (ja) * | 2000-11-16 | 2002-05-31 | Sony Corp | 出力回路 |
| JP2002158544A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2475949C1 (ru) * | 2012-04-12 | 2013-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Управляемый избирательный усилитель |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050231276A1 (en) | 2005-10-20 |
| KR100956098B1 (ko) | 2010-05-07 |
| KR20050019761A (ko) | 2005-03-03 |
| JPWO2004010575A1 (ja) | 2005-11-17 |
| US7205834B2 (en) | 2007-04-17 |
| MY137107A (en) | 2008-12-31 |
| WO2004010575A1 (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4765316B2 (ja) | パワーアンプ装置 | |
| US8284953B2 (en) | Circuit and method of reducing pop-up noise in a digital amplifier | |
| US6998911B2 (en) | Gate control circuit with soft start/stop function | |
| US7586369B2 (en) | Pulse modulation type electric power amplifier | |
| JP3928515B2 (ja) | Ｄ級増幅器 | |
| JP2009517895A (ja) | ゼロオフセット性能を備えたオペアンプ回路 | |
| JP4048781B2 (ja) | Ｄ級増幅器 | |
| US6603353B2 (en) | Switching power amplifier | |
| JP2003318658A (ja) | ショック音防止回路 | |
| JP2003318656A (ja) | ショック音防止回路 | |
| WO2010032589A1 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
| TWI746405B (zh) | D類放大器 | |
| JP2004056254A (ja) | パワーアンプ装置 | |
| KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
| JP3102781B2 (ja) | パルス幅変調増幅回路 | |
| JP5903994B2 (ja) | 増幅器 | |
| JP4016833B2 (ja) | パルス幅変調増幅器 | |
| JP3124179B2 (ja) | パルス幅変調回路 | |
| JP2004282959A (ja) | 電圧制御型駆動素子の駆動装置 | |
| EP1351380A1 (en) | Class D amplifier energy control | |
| CN213754445U (zh) | 具有保护电路的d类放大器 | |
| JP2009089289A (ja) | Ｄ級増幅器 | |
| JPS6223136Y2 (ja) | ||
| JP2006100918A (ja) | パルス幅変調増幅装置 | |
| JPS6049368B2 (ja) | プッシュプル増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |