JPS6049368B2 - プッシュプル増幅回路 - Google Patents
プッシュプル増幅回路Info
- Publication number
- JPS6049368B2 JPS6049368B2 JP4616379A JP4616379A JPS6049368B2 JP S6049368 B2 JPS6049368 B2 JP S6049368B2 JP 4616379 A JP4616379 A JP 4616379A JP 4616379 A JP4616379 A JP 4616379A JP S6049368 B2 JPS6049368 B2 JP S6049368B2
- Authority
- JP
- Japan
- Prior art keywords
- push
- pull amplifier
- amplifier circuit
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はプッシュプル増幅回路の改良に関する。
本発明はスイッチング歪を減少させたプッシュプル増幅
回路を提供することを目的とする。
回路を提供することを目的とする。
従来のＢ級プッシュプル増幅回路は第１図に示す如くに
構成されている。すなわちその出力段は電源＋Ｂと−Ｂ
との間にコレクタを共通に接続して出力端Ｃとするそれ
ぞれ相補型の出力トランジスタ１および２と抵抗５およ
び６とからなり、その駆動段は出力トランジスタ１およ
び２に各別にインバーゼット・ダーリントン接続された
駆動用トランジスタ３および４と、抵抗７、８、９およ
び１０とからなり、対称型回路て構成されてい−４＆Ｌ
Ａ’壮ィセい 中′旨祐にヨ孜、ク七上び信号電圧源１
３は前駆動段としての電圧増幅回路であつて出力端Ｃ点
の直流電位がほぼ０にバイアスされる回路を簡略化して
示してある。上記の如きＢ級プッシュプル増幅回路にお
いては、そのバイアスを安定化するために駆動用トラン
ジスタ３のベースＡ点と駆動用トランジスタ４のベース
Ｂ点との間に温度補償用および安定化用にダイオード１
４および１５と可変抵抗１６とを直列接続して構整した
バイアス回路が使用される。
構成されている。すなわちその出力段は電源＋Ｂと−Ｂ
との間にコレクタを共通に接続して出力端Ｃとするそれ
ぞれ相補型の出力トランジスタ１および２と抵抗５およ
び６とからなり、その駆動段は出力トランジスタ１およ
び２に各別にインバーゼット・ダーリントン接続された
駆動用トランジスタ３および４と、抵抗７、８、９およ
び１０とからなり、対称型回路て構成されてい−４＆Ｌ
Ａ’壮ィセい 中′旨祐にヨ孜、ク七上び信号電圧源１
３は前駆動段としての電圧増幅回路であつて出力端Ｃ点
の直流電位がほぼ０にバイアスされる回路を簡略化して
示してある。上記の如きＢ級プッシュプル増幅回路にお
いては、そのバイアスを安定化するために駆動用トラン
ジスタ３のベースＡ点と駆動用トランジスタ４のベース
Ｂ点との間に温度補償用および安定化用にダイオード１
４および１５と可変抵抗１６とを直列接続して構整した
バイアス回路が使用される。
このバイアス回路の特性は定電圧特性に近い特性を有し
ている。いま、Ｂ点の電位が下降する入力信号電圧の印
加により駆動用トランジスタ４が導通し、ついで出力ト
ランジスタ２が導通して負荷１１に出力電一方が供給さ
れる。
ている。いま、Ｂ点の電位が下降する入力信号電圧の印
加により駆動用トランジスタ４が導通し、ついで出力ト
ランジスタ２が導通して負荷１１に出力電一方が供給さ
れる。
このときＡ点の電位も下り駆動用トランジスタ３はカッ
トオフ状態になり、出力トランジスタ１もカットオフ状
態となり、またＡ点の電位か上昇する入力信号電圧の印
加により駆動用トランジスタ３が導通し、ついで出力ト
ランフジスタ１が導通して負荷１１に出力電力が供給さ
れる。このときＢ点の電位も上り駆動用トランジスタ４
および出力用トランジスタ２はカットオフ状態となる。
この様に入力信号電圧の極性に従つて出力トランジスタ
１および２、駆動用トランジ５スタ３および４は交互に
増幅作用を行つて負荷１１に出力を発生する。いま無人
力信号時に可変抵抗１６を調整することにより、出力ト
ランジスタ１から出力トランジスタ２に流れる無人力信
号バイアス電流を所定値ｏだけ流す様に設定しておいて
も、入力信号電圧がが印加されて駆動用トランジスタ４
が導通すると、抵抗１０の電圧降下が増大するためにＢ
点とＣ点との間の電位差が大きくなりＡ点とＣ点との間
の電位差が減少するために駆動用トランジスタ３はカッ
トオフ状態になり、出力トランジスタ１もカットオフ状
態になる。
トオフ状態になり、出力トランジスタ１もカットオフ状
態となり、またＡ点の電位か上昇する入力信号電圧の印
加により駆動用トランジスタ３が導通し、ついで出力ト
ランフジスタ１が導通して負荷１１に出力電力が供給さ
れる。このときＢ点の電位も上り駆動用トランジスタ４
および出力用トランジスタ２はカットオフ状態となる。
この様に入力信号電圧の極性に従つて出力トランジスタ
１および２、駆動用トランジ５スタ３および４は交互に
増幅作用を行つて負荷１１に出力を発生する。いま無人
力信号時に可変抵抗１６を調整することにより、出力ト
ランジスタ１から出力トランジスタ２に流れる無人力信
号バイアス電流を所定値ｏだけ流す様に設定しておいて
も、入力信号電圧がが印加されて駆動用トランジスタ４
が導通すると、抵抗１０の電圧降下が増大するためにＢ
点とＣ点との間の電位差が大きくなりＡ点とＣ点との間
の電位差が減少するために駆動用トランジスタ３はカッ
トオフ状態になり、出力トランジスタ１もカットオフ状
態になる。
また入力信号電圧が変化して入力信号電圧によりＡ点の
電位が上昇したときも、駆動用トランジスタ３が導通し
、出力トランジスタ１も導通し、Ａ点とＣ点との間の電
位差が増大し、Ｂ点とＣ点との間の電位差の減少により
駆動用トランジスタ４および出力トランジスタ２はカッ
トオフ状態となる。上記の如く出力トランジスタ１およ
び２に無人力信号時にバイアス電流を流しておいても、
入力信号電圧が印加され大振幅に負荷１１が励振される
と出力トランジスタ１および２にはバイアス電流が流れ
なくなり、正弦波入力信号電圧を印加したとき出力トラ
ンジスタ１には第２図の実線に示したエミッタ電流ｈ１
が、また出力トランジスタ２には第２図の破線に示した
エミッタ電流１０２が流れ、交互に位相差が１８０度で
逆極性のエミッタ電流が流れることになり、スイッチン
グ歪が発生する欠点があつた。
電位が上昇したときも、駆動用トランジスタ３が導通し
、出力トランジスタ１も導通し、Ａ点とＣ点との間の電
位差が増大し、Ｂ点とＣ点との間の電位差の減少により
駆動用トランジスタ４および出力トランジスタ２はカッ
トオフ状態となる。上記の如く出力トランジスタ１およ
び２に無人力信号時にバイアス電流を流しておいても、
入力信号電圧が印加され大振幅に負荷１１が励振される
と出力トランジスタ１および２にはバイアス電流が流れ
なくなり、正弦波入力信号電圧を印加したとき出力トラ
ンジスタ１には第２図の実線に示したエミッタ電流ｈ１
が、また出力トランジスタ２には第２図の破線に示した
エミッタ電流１０２が流れ、交互に位相差が１８０度で
逆極性のエミッタ電流が流れることになり、スイッチン
グ歪が発生する欠点があつた。
本発明は上記の欠点を解消し、スイッチング歪を軽減さ
せたものであり、以下実施例により説明２する。
せたものであり、以下実施例により説明２する。
第３図は本発明の一実施例のプッシュプル増幅回路の回
路図てある。
路図てある。
本実施例では第１図に示したＢ級プッシュプル増幅回路
において、さらに出力トランジスタ１のニベースと接地
端子間に抵抗１７を、出力トランジスタ２のベースと接
地端子間に抵抗１８を接続して構成する。
において、さらに出力トランジスタ１のニベースと接地
端子間に抵抗１７を、出力トランジスタ２のベースと接
地端子間に抵抗１８を接続して構成する。
本実施例のプッシュプル増幅回路は前述の如くバイアス
回路をＢ級増幅用に調整し、かつ無人力３信号時に出力
トランジスタ１および２に適当な値の直流バイアス電流
が流れる様に調整する。
回路をＢ級増幅用に調整し、かつ無人力３信号時に出力
トランジスタ１および２に適当な値の直流バイアス電流
が流れる様に調整する。
そこで入力信号電圧が印加されて正の入力信号電圧すな
わちＡ点の電位が上昇する入力信号電圧が印加されて駆
動用トランジスタ４力幼ツトオフ４ｆ状態になつても抵
抗７と１７により、出力トランジスタ２にバイアス電流
が流れ出力トランジスタ２がカットオフ状態となること
は無い。また負の入力信号電圧すなわちＢ点の電位が下
降する入力信号電圧が印加されて駆動用トランジスタ３
力幼ツトオフ状態となつても抵抗８と１８とにより、出
力トランジスタ１はカットオフ状態となることは無い。
従つて正の入力信号電圧の印加により駆動用トランジス
タ３が導通し、出力トランジスタ１も導通して負荷１１
に正の入力信号を増幅した電力が供給される。
わちＡ点の電位が上昇する入力信号電圧が印加されて駆
動用トランジスタ４力幼ツトオフ４ｆ状態になつても抵
抗７と１７により、出力トランジスタ２にバイアス電流
が流れ出力トランジスタ２がカットオフ状態となること
は無い。また負の入力信号電圧すなわちＢ点の電位が下
降する入力信号電圧が印加されて駆動用トランジスタ３
力幼ツトオフ状態となつても抵抗８と１８とにより、出
力トランジスタ１はカットオフ状態となることは無い。
従つて正の入力信号電圧の印加により駆動用トランジス
タ３が導通し、出力トランジスタ１も導通して負荷１１
に正の入力信号を増幅した電力が供給される。
この場合駆動用トランジスタ４はカットオフ状態となる
が出力トランジスタ２はカツ）トオフ状態となることは
なく、また負の入力信号電圧の印加により駆動用トラン
ジスタ４が動通し、出力トランジスタ２も導通して負荷
１１に負の入力信号を増幅した電力が供給される。この
場合駆動用トランジスタ３はカットオフ状態となるが出
力トランジスタ１はカットオフ状態となることはない。
いま入力信号電圧が正弦波の場合、出力トランジスタ１
および２のそれぞれのエミッタ電流１１Ｃ１およびＩε
２は第４図に示す如くになり、あたかも油級プッシュプ
ル増幅回路の如く作用してスイッチング歪の発生を妨げ
、歪率を低下させる。
が出力トランジスタ２はカツ）トオフ状態となることは
なく、また負の入力信号電圧の印加により駆動用トラン
ジスタ４が動通し、出力トランジスタ２も導通して負荷
１１に負の入力信号を増幅した電力が供給される。この
場合駆動用トランジスタ３はカットオフ状態となるが出
力トランジスタ１はカットオフ状態となることはない。
いま入力信号電圧が正弦波の場合、出力トランジスタ１
および２のそれぞれのエミッタ電流１１Ｃ１およびＩε
２は第４図に示す如くになり、あたかも油級プッシュプ
ル増幅回路の如く作用してスイッチング歪の発生を妨げ
、歪率を低下させる。
つぎに本発明の実施例について説明する。第５図は本発
明の他の実施例のプッシュプル増幅回路の回路図である
。
明の他の実施例のプッシュプル増幅回路の回路図である
。
本実施例は第１図に示したＢ級プッシュプル回路にさら
に、出力トランジスタ１のベースと電源一Ｂとの間に抵
抗１９を、出力トランジスタ２のベースと電源＋Ｂとの
間に抵抗２０を接続して構成する。
に、出力トランジスタ１のベースと電源一Ｂとの間に抵
抗１９を、出力トランジスタ２のベースと電源＋Ｂとの
間に抵抗２０を接続して構成する。
そこで本実施例のプッシュプル増幅回路においても、正
の入力信号電圧が印加されて駆動用トランジスタ４力幼
ツトオフ状態になつても抵抗２０により出力トランジス
タ２はバイアスされてバイアス電流が流れて完全にカッ
トオフ状態になることはなく、また負の入力電圧が印加
されて駆動用トランジスタ３がカットオフ状態になつて
も抵抗１９により出力トランジスタ１はバイアスされて
・くイアス電流が流れて完全にカットオフ状態になるこ
とはない。
の入力信号電圧が印加されて駆動用トランジスタ４力幼
ツトオフ状態になつても抵抗２０により出力トランジス
タ２はバイアスされてバイアス電流が流れて完全にカッ
トオフ状態になることはなく、また負の入力電圧が印加
されて駆動用トランジスタ３がカットオフ状態になつて
も抵抗１９により出力トランジスタ１はバイアスされて
・くイアス電流が流れて完全にカットオフ状態になるこ
とはない。
従つて入力信号電圧が正弦波の場合、出力トラノジスタ
１および２のそれぞれのエミッタ電流１１およびＩ。
１および２のそれぞれのエミッタ電流１１およびＩ。
２は第４図に示す如くになり、あたか）ＡＢ級プッシュ
プル増幅回路の如く作用してスｆツチング歪の発生を妨
げ、歪率を低下させる。
プル増幅回路の如く作用してスｆツチング歪の発生を妨
げ、歪率を低下させる。
なお以上の実施例においてバイアス用の電流路は抵抗て
構成した場合の例で説明したが、電流路は定電流回路で
あつても差支えない。以上説明した如く本発明によれは
出力トランジスタのベースとアース端子または電源との
間にバイアス用の電流径路を設けたことにより、出力ト
ランジスタはカットオフ状態になることはなく、プッシ
ュプル増幅回路の歪率は低下する。
構成した場合の例で説明したが、電流路は定電流回路で
あつても差支えない。以上説明した如く本発明によれは
出力トランジスタのベースとアース端子または電源との
間にバイアス用の電流径路を設けたことにより、出力ト
ランジスタはカットオフ状態になることはなく、プッシ
ュプル増幅回路の歪率は低下する。
またこのための回路構成も極めて簡単である。
【図面の簡単な説明】
第１図は従来のＢ級プッシュプル増幅回路の回路図、第
２図は第１図に示したＢ級プッシュプル増幅回路の出力
トランジスタのエミッタ電流波形図、第３図は本発明の
一実施例のプッシュプル増幅回路の回路図、第４図は本
発明の一実施例および他の実施例のプッシュプル増幅回
路の出力トランジスタのエミッタ電流波形図、第５図は
本発明の他の実施例のプッシュプル増幅回路の回路図。
２図は第１図に示したＢ級プッシュプル増幅回路の出力
トランジスタのエミッタ電流波形図、第３図は本発明の
一実施例のプッシュプル増幅回路の回路図、第４図は本
発明の一実施例および他の実施例のプッシュプル増幅回
路の出力トランジスタのエミッタ電流波形図、第５図は
本発明の他の実施例のプッシュプル増幅回路の回路図。
Claims (1)
- 【特許請求の範囲】 １ 一対の相補型の出力トランジスタのコレクタが出力
端に接続され、前記出力トランジスタにそれぞれ各別に
駆動用トランジスタがインバーテッド・ダーリントン接
続された対称型回路で構成したプッシュプル増幅回路に
おいて、前記出力トランジスタのベースと接続端子また
は電源との間にバイアス用の電流径路を設けたことを特
徴とするプッシュプル増幅回路。 ２ 電流径路は抵抗であることを特徴とする特許請求の
範囲第１項に記載のプッシュプル増幅回路。 ３ 電流径路は定電流回路であることを特徴とする特許
請求の範囲第１項に記載のプッシュプル増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616379A JPS6049368B2 (ja) | 1979-04-16 | 1979-04-16 | プッシュプル増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616379A JPS6049368B2 (ja) | 1979-04-16 | 1979-04-16 | プッシュプル増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55137708A JPS55137708A (en) | 1980-10-27 |
| JPS6049368B2 true JPS6049368B2 (ja) | 1985-11-01 |
Family
ID=12739338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4616379A Expired JPS6049368B2 (ja) | 1979-04-16 | 1979-04-16 | プッシュプル増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049368B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753113A (en) * | 1980-09-17 | 1982-03-30 | Pioneer Electronic Corp | Push-pull amplifier |
| IT1215435B (it) * | 1987-04-21 | 1990-02-14 | Sgs Microelettronica Spa | Stadio di uscita per amplificatore a bassa frequenza in classe ab, integrabile, con controllo della corrente a riposo. |
-
1979
- 1979-04-16 JP JP4616379A patent/JPS6049368B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55137708A (en) | 1980-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017167B2 (ja) | パルス巾変調信号増幅回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPS6411166B2 (ja) | ||
| US3424992A (en) | Wideband power amplifier | |
| JPS6049368B2 (ja) | プッシュプル増幅回路 | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS622722B2 (ja) | ||
| JPS6049369B2 (ja) | プッシュプル増幅回路 | |
| JP2800522B2 (ja) | 電流切換回路 | |
| JPS6223136Y2 (ja) | ||
| JPS6049367B2 (ja) | Ｂ級増幅回路 | |
| JPS6223133Y2 (ja) | ||
| JPS6119547Y2 (ja) | ||
| JPH03154508A (ja) | 増幅器回路 | |
| JPS6123851Y2 (ja) | ||
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPS5913410A (ja) | 電力増幅器 | |
| JPS6123687B2 (ja) | ||
| JP2003152463A (ja) | 他励式パルス幅変調型ｄ級電力増幅器 | |
| JPH0354481B2 (ja) | ||
| JPH10341119A (ja) | 差動増幅回路 | |
| JPS607548Y2 (ja) | 電力増幅器 |