JPS6049367B2 - Ｂ級増幅回路 - Google Patents

Description

【発明の詳細な説明】 本発明はＢ級増幅回路の改良に関する。

本発明はスイッチング歪を減少させたＢ級増幅回路を提
供することを目的とする。

従来のＢ級増幅回路はその前駆動段を含めて示せは第１
図に示した如くに構成されている。

Ｂ級増幅回路は、その出力段は電源＋Ｂおよび−Ｂとの
間にコレクタを共通に接続して出力端Ｃとするそれぞれ
相補型のＰＮＰ出力トランジスタ１と、ＮＰＮ出力トラ
ンジスタ２と、抵抗５および６とからなり、その駆動段
は出力トランジスタ１および２に各別にインバーゼット
・ダーリントン接続されたＮＰＮ駆動用トランジスタ３
とＰＮＰ駆動用トランジスタ４と、抵抗７、８、９およ
び１０とからなり、対称型回路で構成されている。また
コンデンサ１１および抵抗１２は入力回路を、トランジ
スタ１３および１４と、抵抗１５、１６、１７および１
９と、コンデンサ１８とは差動増幅回路を、トランジス
タ２０と、抵抗２１および２２とは前駆動段を、抵抗２
６とコンデンサ２７とはブートストラップ回路をそれぞ
れ構成している。なお２８は負荷である。上記の如きＢ
級増幅回路においては、そのバイアスを安定化するため
に駆動用トランジスタ３のベースＡ点と駆動用トランジ
スタ４のベースＢ点との間に温度補償用と安定化用にダ
イオード２３および２４と可変抵抗２５とで構成したバ
イアス回路が使用される。

このバイアス回路の特性は定電圧特性に近い特性を有し
ている。いま、Ｂ点が負側となる電位の入力信号電圧の
印加により駆動・用トランジスタ４が導通し、ついで出
力トランジスタ２が導通し、負荷２８に出力電力が供給
される。このときＡ点の電位も下るので駆動用トランジ
スタ３はオフ状態となり、出力トランジスタ１もカット
オフ状態となり、駆動用トランジスタ３フと４とは交互
に、また出力トランジスタ１と２とは交互に入力信号の
極性に従つてオン・オフと切替る。いま、無人力信号時
に可変抵抗２５を調整することにより出力トランジスタ
１から出力トランジ５スタ２に流れる無信号バイアス電
流を所定値だけ流す様に設定しておいても、入力信号電
圧が印加されて駆動用トランジスタ４が導通すると、抵
抗１０の電圧降下が増大するためにＢ点とＣ点との間の
電位差が大きくなりＡ点とＣ点との間の電位００差が減
少するため、駆動用トランジスタ３はカツトオフ状態に
なり、出力トランジスタ１もカットオフ状態になる。

また入力信号電圧が変化してス力信号電圧によりＡ点の
電位が上昇した時も、駆動用トランジスタ３が導通し、
出力トランジスタ１も導通し、駆動用トランジスタ４お
よび出力トランジスタ２はカットオフ状態となる。上記
の如く出力トランジスタ１と２に無人力信号時にバイア
ス電流を流しておいても、負荷２８を接続して入力信号
電圧で大振幅に出力が励振されると、出力トランジスタ
１、２にはバイアス電流が流れなくなり、正弦波の入力
信号電圧を印加したとき、出力トランジスタ１には第２
図の実線に示したエミッタ電流が流れ、また出力トラン
ジスタ２には第２図の破線で示した如く出力トランジス
タ１のエミッタ電流と逆極性でかつ位相差が１８０度の
エミッタ電流が流れるように交互に導通状態となり、ス
イッチング歪が発生する欠点があつた。

本発明は上記の欠点を解消したもので、Ｂ級増幅回路が
増幅作用中においても、増幅作用に直接寄与していない
出力トランジスタも含めてバイアス電流が無くなり完全
にカットオフ状態となることを無くしたものてあり、以
下実施例により説明する。

第３図は本発明の第１の実施例のＢ級増幅回路の回路図
であつて、前駆動段以前の回路は簡略化しブートストラ
ップ回路は定電流回路で、前駆動段回路は電圧源て表示
し、出力段と駆動段を抜き出して示したものである。

本実施例は第１図に示したＢ級増幅回路におい！て、さ
らに出力トランジスタ１および２のベース間に抵抗３１
を接続して構成する。

上記の第３図に示した回路の如く、抵抗３１からなる電
流路を加えたことにより出力トランジスタ１および２は
抵抗７，８および３１によりバイ３アスされ、入力信号
電圧の印加により出力トランジスタ１のベース電流が増
加し、駆動用トランジスタ３のエミッタ電流の増加によ
り、駆動用トランジスタ４がカットオフ状態になつても
出力トランジスタ２はカットオフ状態になることはなく
、４また同様に入力信号電圧の印加により出力トランジ
スタ２のベース電流の増加により、駆動用トランジスタ
３がカットオフ状態になつても出力トランジスタ１はカ
ットオフ状態になることは無く、たとえば正弦波の入力
信号電圧が印加されたとき出力トランジスタ１は第４図
の実線に示す如きエミッタ電流が流れ、出力トランジス
タ２には第４図の破線で示したエミッタ電流が流れ、出
力トラ７ンジスタ１および２が増幅作用に寄与していな
いときも完全にカットオフ状態にならず、スイッチング
歪が改善される。

スイッチング歪は出力トランジスタ１および２のエミッ
タの大電流によるものが支配的であるたつめに本実施例
によるときはスイッチング歪は効果的に改善される。

つぎに本実施例の応用例を第５図に示す。

第５図に示したＢ級増幅回路は第３図に示した回路にさ
らに駆動用トランジスタ３と出力トラン門ジスタ１との
間にトランジスタ３８からなるエミッタホロワを、また
駆動用トランジスタ４と出力トランジスタ２との間にト
ランジスタ３９からなるエミッタホロワを接続する。

このエミッタホロワを接続したことにより、出力トラン
ジスタ１および２のコレクタ・ベース間およびエミッタ
・ベース間の容量が大きいために前記エミッタホロワを
接続しない場合に生ずる出力トランジスタ１および２の
エミッタ電流波形の増幅作用時と非増幅作用時の境界部
分が峻別されす、歪も悪化することを妨げる効果がある
。

つぎに本発明の第２の実施例につき説明する。第６図は
本発明の第２の実施例のＢ級増幅回路の回路図である。
本実施例は第６図に示す如く第１の実施例の回路にさら
に駆動用トランジスタ３および４のエミッタ間を抵抗３
２で橋絡してさらに今一つの電流路を形成させたもので
ある。まず、バイアス回路すなわちＡ点とＢ点との間の
電位差は無人力信号時も、入力信号電圧が加えられた時
、入力信号電圧にかかわらずほぼ一定の電圧に保たれて
動作するため、抵抗３２には常に電流が流れ、駆動用ト
ランジスタ３および４は導通して、出力トランジスタ１
および２にもバイアス電流が流れる。そこでいまＡ点の
電位が上昇する入力信号電圧が印加されたとき、出力ト
ランジスタ１は増幅作用を行いそのエミッタ電流は増加
１る。この場合のベース電流の増加した分は駆動用トラ
ンジスタ３のコレクタ、エミッタおよび抵克９を通して
流れ、抵抗９の電圧降下は増加し、Ｂ点とＣ点との間の
電位差は減少する。そこで抵抗１０を流れる電流は減少
するが抵抗３２を通して流れる電流の存在のために、駆
動用トランジスタ４はカットオフ状態にはならず、出力
トランジスタ２もカットオフ状態にはならない。また入
力信号電圧が変化してＢ点の電圧が下る方向の入力．信
号電圧が印加された時においても同様に、出力トランジ
スタ２が増幅作用を行い。そのエミッタ電流は増加する
。この楊合出力トランジスタ２のベース電流の増加した
分は、抵抗１０、駆動用トランジスタのエミッタ、コレ
クタ、出力トランジースタ２のベースの経路て流れ、抵
抗１０の電圧降下は増大し、Ａ点とＣ点との間の電位差
は減少し、抵抗９に流れる電流は減少するが、抵抗３２
を通つて流れる電流が存在するために駆動用トランジス
タ３はカットオフ状態にはならず、出力トランジスタ１
もカットオフ状態になることはない。従つて出力トラン
ジスタ１および２は抵抗３１および３２による電流路を
設けたことによりカットオフ状態になることはなく、よ
り効果的にスイッチング歪が改善される。

つぎに本発明の第３の実施例について説明する。

第７図は本発明の第３の実施例のＢ級増幅回路の回路図
である。

本実施例は第７図に示す如く第２の実施例の回路の抵抗
３１に代つてトランジスタ３３、ダイオード３５，３６
および３７、抵抗３４および４０からなる定電流回路を
出力トランジスタ１および２のベース間に接続して構成
する。前記の定電流回路を接続した第３の実施例の場合
の作用も第２の実施例のＢ級増幅回路の場合の作用と同
一てあつ発明の詳細な説明は省略するが、出力トランジ
スタ１および２はカットオフ状態となることはなくスイ
ッチング歪は改善されなお本実施例の場合は温度上昇が
生じた場合、トランジスタ３３のベースＤ点と出力トラ
ンジスタ２のベースＥ点との間の電圧はダイオード３５
，３６および３７の３個分のドリフトをし、トランジス
タ３３のベース・エミッタ間の電圧■ＢＥのドリフト量
よりも大きいため、トランジスタ３３のコレクタ電流は
減少し、出力トランジスタ１および２の温度上昇による
直流電流のドリフトを補償することもできる。

また第２および第３の実施例において、第１の実施例に
おいて説明した第３図と第５図との関係の如く駆動用ト
ランジスタ３および４と出力トランジスタ１および２の
間にそれぞれ各別にエミッタホロワを接続すれば出力ト
ランジスタのコレクタ●ベース間およびエミッタ●ベー
ス間の容量による悪影響を除去することができる。

以上説明した如く本発明によれば出力トランジスタはカ
ットオフ状態になることが無くなりスイッチング歪が改
善される。

なお前記の例は増幅素子としてバイポーラトランジスタ
を用いた場合で説明したが、ユニポーラトランジスタを
用いた場合も同様に構成することができ、同じ効果を得
ることができる。

【図面の簡単な説明】

第１図は従来のＢ級増幅回路の回路図。 第２図は第１図のＢ級増幅回路の出力トランジスタのエ
ミッタ電流の波形図。第３図は本発明の第１の実施例の
回路図。第４図は第３図のＢ級増幅回路の出力トランジ
スタのエミッタ電流の波形図。第５）図は本発明の第１
の実施例の応用例の回路図。第６図および第７図は本発
明の第２のおよび第３の実施例の回路図。１および２・
・・・・・出力トランジスタ、３および４・・・・駆動
用トランジスタ、３３・・・・・・トランジス５夕、３
５，３６および３７・・・・・・ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ 一対の相補型の出力トランジスタのコレクタまたは
   ドレインが出力端に接続され、前記出力トランジスタの
   それぞれ各別に駆動用トランジスタをインバーテッド・
   ダーリントン接続した対称型回路で構成したＢ級増幅回
   路において、前記出力トランジスタのベースまたはゲー
   ト相互間に前記出力トランジスタが完全にカットオフ状
   態になることを阻止する電流路を設けたことを特徴とす
   るＢ級増幅回路。 ２ 電流路は抵抗であることを特徴とする特許請求の範
   囲第１項に記載のＢ級増幅回路。 ３ 電流路は定電流回路であることを特徴とする特許請
   求の範囲第１項に記載のＢ級増幅回路。