JPS6221070Y2 - - Google Patents
Info
- Publication number
- JPS6221070Y2 JPS6221070Y2 JP1980099046U JP9904680U JPS6221070Y2 JP S6221070 Y2 JPS6221070 Y2 JP S6221070Y2 JP 1980099046 U JP1980099046 U JP 1980099046U JP 9904680 U JP9904680 U JP 9904680U JP S6221070 Y2 JPS6221070 Y2 JP S6221070Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- circuit
- potential difference
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は信号切換回路に関し、特に増幅機能を
有する信号切換回路に関する。
有する信号切換回路に関する。
複数の入力信号に対応して複数の増幅器を設
け、これら増幅器の出力を共通接続して、１つの
増幅器を除いて他のすべての増幅器の増幅機能を
停止せしめて、所望の入力信号の１つを選択的に
出力するようにした信号切換回路がある。
け、これら増幅器の出力を共通接続して、１つの
増幅器を除いて他のすべての増幅器の増幅機能を
停止せしめて、所望の入力信号の１つを選択的に
出力するようにした信号切換回路がある。
第１図はこのような信号切換回路の回路図を示
し、２入力信号IN−１，IN−２に夫々対応した
増幅器１，２が設けられており、これら各増幅出
力が共通接続点OUTにて共通接続され、制御信
号CONT−１，CONT−２に応じて入力信号のい
ずれか１つを出力点OUTに選択的に得るものが
ある。各増幅器１，２の回路構成は同等とされ、
図においては簡単のために増幅器１についてのみ
の回路を示す。
し、２入力信号IN−１，IN−２に夫々対応した
増幅器１，２が設けられており、これら各増幅出
力が共通接続点OUTにて共通接続され、制御信
号CONT−１，CONT−２に応じて入力信号のい
ずれか１つを出力点OUTに選択的に得るものが
ある。各増幅器１，２の回路構成は同等とされ、
図においては簡単のために増幅器１についてのみ
の回路を示す。
入力信号は１対の差動トランジスタQ1，Q2を
有する初段差動アンプの差動入力となつており、
トランジスタQ1，Q2の各コレクタ抵抗R1，R2の
両端電圧が次段の差動アンプの差動入力となる。
この初段差動アンプの電流源としてトランジスタ
Q3，抵抗R3及びバイアスＥより成る回路が設け
られており、トランジスタQ3のベース電位をス
イツチングトランジスタQ4により制御すること
により初段差動アンプの増幅機能を停止したり通
常動作状態にすることが可能となつている。その
ためにトランジスタQ4のベースに制御信号が印
加されている。尚抵抗R4は電流制限用抵抗であ
る。
有する初段差動アンプの差動入力となつており、
トランジスタQ1，Q2の各コレクタ抵抗R1，R2の
両端電圧が次段の差動アンプの差動入力となる。
この初段差動アンプの電流源としてトランジスタ
Q3，抵抗R3及びバイアスＥより成る回路が設け
られており、トランジスタQ3のベース電位をス
イツチングトランジスタQ4により制御すること
により初段差動アンプの増幅機能を停止したり通
常動作状態にすることが可能となつている。その
ためにトランジスタQ4のベースに制御信号が印
加されている。尚抵抗R4は電流制限用抵抗であ
る。
次段の差動アンプは１対の差動トランジスタ
Q5，Q6、エミツタ抵抗R5，R6及びトランジスタ
Q5，Q6の能動負荷としてのカレントミラー回路
を構成するトランジスタQ7、ダイオードD1、抵
抗R7，R8から成つている。トランジスタQ6及び
Q7の各コレクタ出力間には直列接続された２個
のダイオードD2，D3が挿入され、この直列接続
ダイオードの両端から出力プツシユプルトランジ
スタQ8，Q9のベース駆動信号が導出される。出
力トランジスタQ8，Q9はコンプリメンタリトラ
ンジスタであつて互いのエミツタが共通接続され
てエミツタフオロワ構成とされている。このエミ
ツタ共通接続点が出力端となつて他の増幅器の出
力と共通接続され、回路全体の出力OUTとな
る。
Q5，Q6、エミツタ抵抗R5，R6及びトランジスタ
Q5，Q6の能動負荷としてのカレントミラー回路
を構成するトランジスタQ7、ダイオードD1、抵
抗R7，R8から成つている。トランジスタQ6及び
Q7の各コレクタ出力間には直列接続された２個
のダイオードD2，D3が挿入され、この直列接続
ダイオードの両端から出力プツシユプルトランジ
スタQ8，Q9のベース駆動信号が導出される。出
力トランジスタQ8，Q9はコンプリメンタリトラ
ンジスタであつて互いのエミツタが共通接続され
てエミツタフオロワ構成とされている。このエミ
ツタ共通接続点が出力端となつて他の増幅器の出
力と共通接続され、回路全体の出力OUTとな
る。
図の構成において、例えば制御信号CONT−１
が高レベルでCONT−２が低レベルの場合、増幅
器１は増幅機能が停止してオフ状態となつてお
り、よつて入力信号IN−２のみが増幅器２によ
り増幅されて出力OUTへ選択されることにな
る。この状態において、増幅器１は増幅器２の負
荷の一部となるが、出力点OUTより増幅器１を
みたインピーダンスＺは低周波域においては非常
に大きく、増幅器２に与える影響はほとんどな
い。しかしながら、高周波域においては、出力ト
ランジスタQ8，Q9のベース・接地間に寄生する
浮遊容量C1及びC2の存在が無視し得なくなつ
て、当該インピーダンスＺは等価的に第２図に示
す如くなる。こゝに、D8，D9は出力エミツタフ
オロワトランジスタQ8，Q9の各ベース・エミツ
タ間PN接合ダイオードを示す。すなわち、高域
周波数におけるインピーダンスＺはダイオード
D8，D9の非直線性の故に出力点OUTの信号に歪
を与えることになる。
が高レベルでCONT−２が低レベルの場合、増幅
器１は増幅機能が停止してオフ状態となつてお
り、よつて入力信号IN−２のみが増幅器２によ
り増幅されて出力OUTへ選択されることにな
る。この状態において、増幅器１は増幅器２の負
荷の一部となるが、出力点OUTより増幅器１を
みたインピーダンスＺは低周波域においては非常
に大きく、増幅器２に与える影響はほとんどな
い。しかしながら、高周波域においては、出力ト
ランジスタQ8，Q9のベース・接地間に寄生する
浮遊容量C1及びC2の存在が無視し得なくなつ
て、当該インピーダンスＺは等価的に第２図に示
す如くなる。こゝに、D8，D9は出力エミツタフ
オロワトランジスタQ8，Q9の各ベース・エミツ
タ間PN接合ダイオードを示す。すなわち、高域
周波数におけるインピーダンスＺはダイオード
D8，D9の非直線性の故に出力点OUTの信号に歪
を与えることになる。
本考案による信号切換回路は、複数の入力信号
に対応した複数の増幅器を有し、これら増幅器の
各出力を共通に接続して、１つの増幅器を除き他
のすべての増幅器の増幅機能を停止せしめて、所
望の入力信号の１つを選択的に出力共通接続点に
得るようにした回路において、各増幅器の出力段
が電圧フオロワ機能を有する例えばエミツタフオ
ロワトランジスタ構成とされた信号切換回路を対
象とするものであつて、その特徴とするところ
は、出力トランジスタの制御電極と出力共通接続
点との間にそれぞれ電圧電流特性が直線性を有す
る側路用インピーダンス素子を設けて、各出力ト
ランジスタの制御電極と出力共通接続点との間に
存在する非直線性を排除せんとすることにある。
に対応した複数の増幅器を有し、これら増幅器の
各出力を共通に接続して、１つの増幅器を除き他
のすべての増幅器の増幅機能を停止せしめて、所
望の入力信号の１つを選択的に出力共通接続点に
得るようにした回路において、各増幅器の出力段
が電圧フオロワ機能を有する例えばエミツタフオ
ロワトランジスタ構成とされた信号切換回路を対
象とするものであつて、その特徴とするところ
は、出力トランジスタの制御電極と出力共通接続
点との間にそれぞれ電圧電流特性が直線性を有す
る側路用インピーダンス素子を設けて、各出力ト
ランジスタの制御電極と出力共通接続点との間に
存在する非直線性を排除せんとすることにある。
以下に図面により本考案について説明する。
第３図は本考案の一実施例を示す回路図であ
り、第１図と同等部分は同一符号により示されて
おり、本例においても増幅器１についてのみ具体
的回路構成が示されているが増幅器２についても
全く同等の構成である。図においては、出力段の
エミツタフオロワトランジスタQ8，Q9のベー
ス・エミツタ間すなわち制御電極と出力点OUT
との間に直線性特性を有するインピーダンスとし
て例えば抵抗素子R9，R10を夫々接続して、各出
力トランジスタのベース・エミツタ間ダイオード
を側路するようにしたものである。
り、第１図と同等部分は同一符号により示されて
おり、本例においても増幅器１についてのみ具体
的回路構成が示されているが増幅器２についても
全く同等の構成である。図においては、出力段の
エミツタフオロワトランジスタQ8，Q9のベー
ス・エミツタ間すなわち制御電極と出力点OUT
との間に直線性特性を有するインピーダンスとし
て例えば抵抗素子R9，R10を夫々接続して、各出
力トランジスタのベース・エミツタ間ダイオード
を側路するようにしたものである。
増幅器１がオフ状態で増幅器２がオン状態にあ
つて入力信号IN−２を選択的に出力している場
合において、出力点OUTよりみた増幅器１のイ
ンピーダンスＺは高周波域において等価的に第４
図Ａの如くなる。従つて、抵抗R9及びR10のイン
ピーダンスが寄生容量C1及びC2のインピーダン
スに比べて十分小であれば、ダイオードD8，D9
の両端の分圧電圧はほとんどゼロになり、ダイオ
ードD8，D9の導通開始電圧より低くなるから第
４図Ｂの如き等価回路となる。すなわち、出力点
OUTから回り込んだ信号は抵抗R9，R10により側
路されてトランジスタQ8，Q9には流れないこと
になるから、出力トランジスタQ8，Q9のベー
ス・エミツタ間ダイオードの非直線性による出力
点OUTに導出された増幅器２の出力の歪は排除
されることになる。そしてＢに示すインピーダン
スは直線性を示すから、側路用抵抗挿入による信
号歪は生じない。側路用インピーダンス素子とし
て抵抗を用いたが直線性を示す適当な値のインピ
ーダンス素子を用い得るものである。尚、増幅器
１がオン状態のとき抵抗R9，R10のインピーダン
スが極めて小さい場合でもトランジスタQ7、ダ
イオードD1、抵抗R7，R8からなるカレントミラ
ー回路及びダイオードD2，D3によつてトランジ
スタQ8，Q9のベース間の電位差を常時例えば約
1.2VとしてトランジスタQ8，Q9のうちの一方を
能動状態とすることができるので、増幅器１の増
幅機能が損なわれることはない。
つて入力信号IN−２を選択的に出力している場
合において、出力点OUTよりみた増幅器１のイ
ンピーダンスＺは高周波域において等価的に第４
図Ａの如くなる。従つて、抵抗R9及びR10のイン
ピーダンスが寄生容量C1及びC2のインピーダン
スに比べて十分小であれば、ダイオードD8，D9
の両端の分圧電圧はほとんどゼロになり、ダイオ
ードD8，D9の導通開始電圧より低くなるから第
４図Ｂの如き等価回路となる。すなわち、出力点
OUTから回り込んだ信号は抵抗R9，R10により側
路されてトランジスタQ8，Q9には流れないこと
になるから、出力トランジスタQ8，Q9のベー
ス・エミツタ間ダイオードの非直線性による出力
点OUTに導出された増幅器２の出力の歪は排除
されることになる。そしてＢに示すインピーダン
スは直線性を示すから、側路用抵抗挿入による信
号歪は生じない。側路用インピーダンス素子とし
て抵抗を用いたが直線性を示す適当な値のインピ
ーダンス素子を用い得るものである。尚、増幅器
１がオン状態のとき抵抗R9，R10のインピーダン
スが極めて小さい場合でもトランジスタQ7、ダ
イオードD1、抵抗R7，R8からなるカレントミラ
ー回路及びダイオードD2，D3によつてトランジ
スタQ8，Q9のベース間の電位差を常時例えば約
1.2VとしてトランジスタQ8，Q9のうちの一方を
能動状態とすることができるので、増幅器１の増
幅機能が損なわれることはない。
本考案によれば極めて簡単な構成で信号歪を抑
圧し得ることになつて好都合となる。
圧し得ることになつて好都合となる。
尚、図示の回路は単に例示のものにすぎず種々
の変形が可能である。また出力段としてバイポー
ラトランジスタによるエミツタフオロワ構成を用
いているが、接合型電界効果トランジスタによる
ソースフオロワ構成を用いてもよい。更には２入
力信号の切換に限らず多入力信号の切換回路に適
用可能である。
の変形が可能である。また出力段としてバイポー
ラトランジスタによるエミツタフオロワ構成を用
いているが、接合型電界効果トランジスタによる
ソースフオロワ構成を用いてもよい。更には２入
力信号の切換に限らず多入力信号の切換回路に適
用可能である。
第１図は従来の信号切換回路を示す図、第２図
は第１図の回路の１部等価回路図、第３図は本考
案の一実施例回路図、第４図Ａ，Ｂは第３図の１
部等価回路図である。 主要部分の符号の説明、１，２……増幅器、
Q8，Q9……エミツタフオロワトランジスタ、
R9，R10……側路用抵抗素子。
は第１図の回路の１部等価回路図、第３図は本考
案の一実施例回路図、第４図Ａ，Ｂは第３図の１
部等価回路図である。 主要部分の符号の説明、１，２……増幅器、
Q8，Q9……エミツタフオロワトランジスタ、
R9，R10……側路用抵抗素子。
Claims (1)
- 複数の入力信号に対応して設けられ対応する入
力信号を夫々増幅すると共に所定制御信号により
増幅機能が停止するよう構成された複数個の増幅
器を含み、前記増幅器の各出力段は電圧フオロワ
構成とされ且つ互いの出力端子同士が接続されて
コンプリメンタリ回路を形成する２つの出力トラ
ンジスタと、前記２つの出力トランジスタの制御
電極間に所定電位差を与える電位差発生手段とか
らなつており、前記増幅器の各出力を共通接続し
て制御信号により−の増幅器を除いた他のすべて
の増幅器における電位差発生手段の機能を停止せ
しめることにより前記入力信号の一つを選択的に
出力する信号切換回路であつて、前記２つの出力
トランジスタの各々の制御電極と前記出力の共通
接続点との間に接続されかつ直線的な電圧電流特
性を有すると共に前記電位差発生手段の機能が停
止されているとき前記−の増幅器の出力によつて
前記制御電極と前記共通接続点間に生じる電圧が
前記２つの出力トランジスタをオフ状態にするレ
ベルになる程度に小なるインピーダンスを有する
側路用インピータンス素子を設けたことを特徴と
する回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980099046U JPS6221070Y2 (ja) | 1980-07-14 | 1980-07-14 | |
| DE19813127666 DE3127666A1 (de) | 1980-07-14 | 1981-07-13 | Signalschaltschaltung mit verstaerkerfunktion |
| US06/282,693 US4426626A (en) | 1980-07-14 | 1981-07-13 | Signal switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980099046U JPS6221070Y2 (ja) | 1980-07-14 | 1980-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723007U JPS5723007U (ja) | 1982-02-05 |
| JPS6221070Y2 true JPS6221070Y2 (ja) | 1987-05-28 |
Family
ID=14236575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980099046U Expired JPS6221070Y2 (ja) | 1980-07-14 | 1980-07-14 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4426626A (ja) |
| JP (1) | JPS6221070Y2 (ja) |
| DE (1) | DE3127666A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2561472B1 (fr) * | 1984-03-19 | 1991-05-10 | Cit Alcatel | Translateur de niveaux logiques |
| NL8403819A (nl) * | 1984-12-17 | 1986-07-16 | Philips Nv | Schakelinrichting voor het onderdrukken van een signaal. |
| US5805236A (en) * | 1996-12-18 | 1998-09-08 | Eastman Kodak Company | High frequency image capturing device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 |
-
1980
- 1980-07-14 JP JP1980099046U patent/JPS6221070Y2/ja not_active Expired
-
1981
- 1981-07-13 DE DE19813127666 patent/DE3127666A1/de not_active Ceased
- 1981-07-13 US US06/282,693 patent/US4426626A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723007U (ja) | 1982-02-05 |
| US4426626A (en) | 1984-01-17 |
| DE3127666A1 (de) | 1982-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
| US4079336A (en) | Stacked transistor output amplifier | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4240040A (en) | Operational amplifier | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| GB2297447A (en) | Amplifier | |
| JPH0580163B2 (ja) | ||
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS6221070Y2 (ja) | ||
| JPH0766643A (ja) | 電圧−電流変換器 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| KR950000161B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| JP3273813B2 (ja) | 増幅器 | |
| US4481483A (en) | Low distortion amplifier circuit | |
| JPH0580164B2 (ja) | ||
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JP3380927B2 (ja) | オペアンプ | |
| JP2600239B2 (ja) | 増幅器 | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JPH0342741Y2 (ja) | ||
| JPS6123852Y2 (ja) | ||
| KR20010017641A (ko) | 저 전압용 발룬 회로 | |
| JP2600648B2 (ja) | 差動増幅回路 |