JPH0580163B2 - - Google Patents
Info
- Publication number
- JPH0580163B2 JPH0580163B2 JP61056107A JP5610786A JPH0580163B2 JP H0580163 B2 JPH0580163 B2 JP H0580163B2 JP 61056107 A JP61056107 A JP 61056107A JP 5610786 A JP5610786 A JP 5610786A JP H0580163 B2 JPH0580163 B2 JP H0580163B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- current source
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000005283 ground state Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 101150112108 BET2 gene Proteins 0.000 description 4
- 101000662791 Homo sapiens Trafficking protein particle complex subunit 3 Proteins 0.000 description 4
- 102100037494 Trafficking protein particle complex subunit 3 Human genes 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 102100028168 BET1 homolog Human genes 0.000 description 3
- 239000010755 BS 2869 Class G Substances 0.000 description 3
- 101000697381 Homo sapiens BET1 homolog Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 101150072317 CET1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はエミツタが、基準点に結合される負荷
に接続するための第１端子に結合されると共に、
コレクタが第１半導体接合によつて第１供給電圧
用の第２端子に結合される第１トランジスタと； コレクタ−エミツタ通路が前記第１トランジス
タのコレクタ−エミツタ通路に直列に配置され、
コレクタが前記第１供給電圧よりも高い第２供給
電圧用の第３端子に結合される第２トランジスタ
と； エミツタ−ホロワとして配置され、ベースが入
力信号を受信し、かつエミツタが前記第１トラン
ジスタのベースに結合される第３トランジスタ；
とを具えている増幅回路に関するものである。
に接続するための第１端子に結合されると共に、
コレクタが第１半導体接合によつて第１供給電圧
用の第２端子に結合される第１トランジスタと； コレクタ−エミツタ通路が前記第１トランジス
タのコレクタ−エミツタ通路に直列に配置され、
コレクタが前記第１供給電圧よりも高い第２供給
電圧用の第３端子に結合される第２トランジスタ
と； エミツタ−ホロワとして配置され、ベースが入
力信号を受信し、かつエミツタが前記第１トラン
ジスタのベースに結合される第３トランジスタ；
とを具えている増幅回路に関するものである。
本発明は斯種の増幅回路を具えたプツシユプル
増幅回路にも関するものである。
増幅回路にも関するものである。
Ｇ級タイプの斯種増幅回路はオーデイオ信号用
の電力増幅器として用いることができる。Ｇ級増
幅器とは、供給電圧が入力信号に応じて多数段に
増大する増幅器のことである。供給電圧を斯様に
多数段に増大させると増幅器の効率が高くなる。
の電力増幅器として用いることができる。Ｇ級増
幅器とは、供給電圧が入力信号に応じて多数段に
増大する増幅器のことである。供給電圧を斯様に
多数段に増大させると増幅器の効率が高くなる。
斯種の増幅回路については米国特許第3961280
号に記載されている。この従来の増幅回路では、
入力信号をエミツタホロワとして配置した第３ト
ランジスタを介して第１トランジスタと第２トラ
ンジスタのベースに供給している。入力電圧が低
い場合には第２トランジスタがカツト・オフされ
るため、第１トランジスタは第１供給電圧に接続
される。入力電圧が第１供給電圧よりも高くなる
と、第２トランジスタがターン・オフするため、
第１供給電圧が遮断されて、第１トランジスタが
第２供給電圧に接続される。
号に記載されている。この従来の増幅回路では、
入力信号をエミツタホロワとして配置した第３ト
ランジスタを介して第１トランジスタと第２トラ
ンジスタのベースに供給している。入力電圧が低
い場合には第２トランジスタがカツト・オフされ
るため、第１トランジスタは第１供給電圧に接続
される。入力電圧が第１供給電圧よりも高くなる
と、第２トランジスタがターン・オフするため、
第１供給電圧が遮断されて、第１トランジスタが
第２供給電圧に接続される。
第２トランジスタが導通していない場合には、
この第２トランジスタのベース・エミツタ接合間
の電圧はほぼ全第１供給電圧に高々等しくなるだ
けである。この電圧により第２トランジスタのベ
ース・エミツタ接合がブレークダウンしないよう
にするために第２トランジスタのベースラインに
はダイオードを配置する。第２トランジスタがま
だ完全に導通していない場合に第１トランジスタ
が基底状態となり、これによりひずみが発生する
のを防止するために、第１トランジスタのベース
ラインには２個直列に接続したダイオードを配置
する。
この第２トランジスタのベース・エミツタ接合間
の電圧はほぼ全第１供給電圧に高々等しくなるだ
けである。この電圧により第２トランジスタのベ
ース・エミツタ接合がブレークダウンしないよう
にするために第２トランジスタのベースラインに
はダイオードを配置する。第２トランジスタがま
だ完全に導通していない場合に第１トランジスタ
が基底状態となり、これによりひずみが発生する
のを防止するために、第１トランジスタのベース
ラインには２個直列に接続したダイオードを配置
する。
しかし、これらのダイオードは出力信号のスイ
ング（振幅）を制限し、従つて増幅回路の効率を
制限すると云う欠点を持たらす。最大出力の場
合、第３トランジスタのベース電圧は第２供給電
圧にほぼ等しくなる。この場合、増幅回路の出力
端子における電圧は第２供給電圧から第１トラン
ジスタ及び第３トランジスタのベース・エミツタ
電圧と、第１トランジスタのベースラインに配置
した２個のダイオード間のダイオード電圧との和
電圧を差引いた値に等しくなる。
ング（振幅）を制限し、従つて増幅回路の効率を
制限すると云う欠点を持たらす。最大出力の場
合、第３トランジスタのベース電圧は第２供給電
圧にほぼ等しくなる。この場合、増幅回路の出力
端子における電圧は第２供給電圧から第１トラン
ジスタ及び第３トランジスタのベース・エミツタ
電圧と、第１トランジスタのベースラインに配置
した２個のダイオード間のダイオード電圧との和
電圧を差引いた値に等しくなる。
本発明の目的は従来回路に比べて出力電圧のス
イングが改善されたＧ級タイプの増幅回路を提供
することにある。
イングが改善されたＧ級タイプの増幅回路を提供
することにある。
本発明は冒頭にて述べた種類の増幅回路におい
て、−前記第３端子と前記基準点との間に、少な
くとも第１電流源と、第２半導体接合と、第３半
導体接合と、第２電流源との直列回路から成る電
流通路を配置し； − 前記第１トランジスタのコレクタを第４半導
体接合によつて前記電流通路上の前記第１電流
源と前記第２電流源との間に位置する点に接続
し； − 前記第３トランジスタのエミツタを第５半導
体接合によつて前記第２電流源に接続し； − 前記第２トランジスタのベースを前記第１電
流源に接続する； ことを特徴とする。
て、−前記第３端子と前記基準点との間に、少な
くとも第１電流源と、第２半導体接合と、第３半
導体接合と、第２電流源との直列回路から成る電
流通路を配置し； − 前記第１トランジスタのコレクタを第４半導
体接合によつて前記電流通路上の前記第１電流
源と前記第２電流源との間に位置する点に接続
し； − 前記第３トランジスタのエミツタを第５半導
体接合によつて前記第２電流源に接続し； − 前記第２トランジスタのベースを前記第１電
流源に接続する； ことを特徴とする。
上述したような増幅回路の場合には、その増幅
回路の出力を、第２供給電圧から１ベース−エミ
ツタ電圧と２つの飽和電圧との和電圧を差引いた
値に等しい電圧にまで駆動させることができ、こ
れにより出力電圧のスイングが実質上改善され、
従つて増幅器の効率が実質上改善される。また、
上述した本発明増幅回路には、それを完全に集積
化し得ると云う利点もある。
回路の出力を、第２供給電圧から１ベース−エミ
ツタ電圧と２つの飽和電圧との和電圧を差引いた
値に等しい電圧にまで駆動させることができ、こ
れにより出力電圧のスイングが実質上改善され、
従つて増幅器の効率が実質上改善される。また、
上述した本発明増幅回路には、それを完全に集積
化し得ると云う利点もある。
本発明による増幅回路では、第１トランジスタ
と第２トランジスタの各々をダーリントン−ペア
によつて構成するのが好適である。この場合には
最大出力電圧が、単一の第１及び第２トランジス
タの場合よりも１ベース−エミツタ電圧分だけ低
くなる。この場合には最大出力電圧のスイングを
ブートストラツピングによつて１ベース−エミツ
タ電圧分だけ増大させることができる。本発明の
他の好適例では、前記第１電流源を第１抵抗によ
つて前記第３端子に接続し、かつ前記第１端子を
コンデンサによつて前記第１抵抗の前記第３端子
に接続されない側の端子に接続する。
と第２トランジスタの各々をダーリントン−ペア
によつて構成するのが好適である。この場合には
最大出力電圧が、単一の第１及び第２トランジス
タの場合よりも１ベース−エミツタ電圧分だけ低
くなる。この場合には最大出力電圧のスイングを
ブートストラツピングによつて１ベース−エミツ
タ電圧分だけ増大させることができる。本発明の
他の好適例では、前記第１電流源を第１抵抗によ
つて前記第３端子に接続し、かつ前記第１端子を
コンデンサによつて前記第１抵抗の前記第３端子
に接続されない側の端子に接続する。
さらに本発明の他の好適例では、前記第５半導
体接合をエミツタ−ホロワとして配置される第４
トランジスタのベース−エミツタ接合とする。こ
のようにすれば、第２トランジスタがターン・オ
ンされる際に、回路の入力抵抗が突然低減するこ
とによるひずみの発生が排除される。
体接合をエミツタ−ホロワとして配置される第４
トランジスタのベース−エミツタ接合とする。こ
のようにすれば、第２トランジスタがターン・オ
ンされる際に、回路の入力抵抗が突然低減するこ
とによるひずみの発生が排除される。
本発明による増幅回路は２個の相補形増幅回路
を具えているプツシユプル増幅器に使用するのに
極めて好適であり、この場合には相補形の第１ト
ランジスタの各エミツタを共通負荷に接続するた
めの共通の第１端子に接続する。
を具えているプツシユプル増幅器に使用するのに
極めて好適であり、この場合には相補形の第１ト
ランジスタの各エミツタを共通負荷に接続するた
めの共通の第１端子に接続する。
以下図面につき本発明を説明する。
第１図は本発明による増幅回路の一例を示す基
本回路図である。この増幅回路は第1NPNトラン
ジスタT1を具えており、このトランジスタのエ
ミツタを出力端子２に接続する。出力端子２には
負荷RLを接続する。トランジスタT1のコレクタ
をダイオードD1を介して第１供給電圧V1用の端
子４に接続する。トランジスタT1のコレクタ−
エミツタ通路には第2NPNトランジスタT2のコ
レクタ−エミツタ通路を直列に接続し、このトラ
ンジスタT2のコレクタを第１供給電圧V1よりも
高い第２供給電圧V2用の端子１０に接続する。
トランジスタT1のベースはエミツタホロワとし
て配置したNPNトランジスタT3のエミツタに接
続すると共に、このトランジスタT3のエミツタ
は第１電流源５を介して第１供給電圧V1と第２
供給電圧V2に共通の端子１１に接続する。電流I1
を搬送する電流源５はトランジスタT5をもつて
構成し、このトランジスタのベースには基準電圧
VR1を供給する。トランジスタT3のコレクタは第
２供給電圧V2に接続する。トランジスタT3のベ
ース（入力端子）６に入力信号Viを供給する。第
２供給電圧V2用の端子１０と共通端子１１との
間には、電流I2を供給する第２電流源７と、第２
ダイオードD2と、第３ダイオードD3と、電流I3
を搬送する第３電流源８との直列回路から成る第
１電流通路を配置する。第２電流源７はPNPト
ランジスタT4で構成し、このトランジスタのベ
ースに基準電圧VR2を供給する。電流源８が搬送
する電流I3は電流源７が供給する電流I2よりも大
きくする。トランジスタT1のコレクタとトラン
ジスタT2のエミツタとの接続点３をダイオード
D4を介してダイオードD2の陰極９に接続する。
本回路図である。この増幅回路は第1NPNトラン
ジスタT1を具えており、このトランジスタのエ
ミツタを出力端子２に接続する。出力端子２には
負荷RLを接続する。トランジスタT1のコレクタ
をダイオードD1を介して第１供給電圧V1用の端
子４に接続する。トランジスタT1のコレクタ−
エミツタ通路には第2NPNトランジスタT2のコ
レクタ−エミツタ通路を直列に接続し、このトラ
ンジスタT2のコレクタを第１供給電圧V1よりも
高い第２供給電圧V2用の端子１０に接続する。
トランジスタT1のベースはエミツタホロワとし
て配置したNPNトランジスタT3のエミツタに接
続すると共に、このトランジスタT3のエミツタ
は第１電流源５を介して第１供給電圧V1と第２
供給電圧V2に共通の端子１１に接続する。電流I1
を搬送する電流源５はトランジスタT5をもつて
構成し、このトランジスタのベースには基準電圧
VR1を供給する。トランジスタT3のコレクタは第
２供給電圧V2に接続する。トランジスタT3のベ
ース（入力端子）６に入力信号Viを供給する。第
２供給電圧V2用の端子１０と共通端子１１との
間には、電流I2を供給する第２電流源７と、第２
ダイオードD2と、第３ダイオードD3と、電流I3
を搬送する第３電流源８との直列回路から成る第
１電流通路を配置する。第２電流源７はPNPト
ランジスタT4で構成し、このトランジスタのベ
ースに基準電圧VR2を供給する。電流源８が搬送
する電流I3は電流源７が供給する電流I2よりも大
きくする。トランジスタT1のコレクタとトラン
ジスタT2のエミツタとの接続点３をダイオード
D4を介してダイオードD2の陰極９に接続する。
第１図の回路はつぎのように作動する。入力電
圧Viが低い場合には、電流源７からの電流I2がダ
イオードD2及びD3を経て電流源８へと流れる。
電流I3とI2との差電流はダイオードD4及びD1を経
て第１供給電圧V1から取出される。この状態で
はダイオードD5がカツト・オフされる。また、
トランジスタT2のベースとエミツタとの間の電
圧はほぼ0Vである。その理由は、この電圧はダ
イオードD2間の電圧とダイオードD4間の電圧と
の差に等しいからでる。従つて、トランジスタ
T2はカツト・オフされるため、入力電圧が低い
場合にはトランジスタT1のコレクタはダイオー
ドD1を経て第１供給電圧V1の端子４に接続され
る。入力信号Viはエミツタ−ホロワトランジスタ
T3を経てトランジスタT1のベースに供給される。
この入力信号ViはダイオードD5の陽極にも現れ
る。ダイオードD5の陰極１２における電圧は第
１供給電圧V1よりも３つのダイオード間の電圧
分だけ低くなる。これがため、ダイオードD5は
或る特定レベルの入力電圧Viに対してターン・オ
ンし、この場合に入力電圧Viの一部がダイオード
D1の陰極に現れる。入力電圧がさらに高くなる
と、ダイオードD4の導通度が低くなるため、こ
のダイオードD4に流れる電流が減少し、ダイオ
ードD5に流れる電流が増大する。或る特定レベ
ルの入力電圧Vi以上でダイオードD4はターン・
オフする。トランジスタT2のベース電圧はダイ
オードD2，D3及びD5を経る入力電圧Viに追従す
る。これがため、斯かる入力電圧がさらに増大す
ると、トランジスタT2がターン・オンするため、
接続点３の電圧も増大する。或る特定入力電圧で
はダイオードD1がカツト・オフされて、トラン
ジスタT1のコレクタがトランジスタT2のコレク
タ−エミツタ通路を経て高い供給電圧V2の第２
端子１０に接続される。入力電圧がさらに増大す
ると、トランジスタ４が基底状態となるため、ト
ランジスタT2のベース電圧がさらに増大するこ
とは有り得ない。トランジスタT3のベースを電
流源により駆動させる場合には、トランジスタ
T3のベース電圧を第２供給電圧V2からこの電流
源の飽和電圧を差引いた値にまで駆動させること
ができる。この場合トランジスタT1は飽和され
ない。従つて、出力端子２における最大電圧V0
はつぎのようになる。即ち、 VOMAX＝V2−（VCEST3＋VBET3＋VBET1） (1) ここに、 VCEST3＝トランジスタT3の駆動電流源が飽和し
た場合のコレクタ−エミツタ電圧、 VBET3＝トランジスタT3のベース−エミツタ電
圧、 VBET1＝トランジスタT1のベース−エミツタ電
圧。
圧Viが低い場合には、電流源７からの電流I2がダ
イオードD2及びD3を経て電流源８へと流れる。
電流I3とI2との差電流はダイオードD4及びD1を経
て第１供給電圧V1から取出される。この状態で
はダイオードD5がカツト・オフされる。また、
トランジスタT2のベースとエミツタとの間の電
圧はほぼ0Vである。その理由は、この電圧はダ
イオードD2間の電圧とダイオードD4間の電圧と
の差に等しいからでる。従つて、トランジスタ
T2はカツト・オフされるため、入力電圧が低い
場合にはトランジスタT1のコレクタはダイオー
ドD1を経て第１供給電圧V1の端子４に接続され
る。入力信号Viはエミツタ−ホロワトランジスタ
T3を経てトランジスタT1のベースに供給される。
この入力信号ViはダイオードD5の陽極にも現れ
る。ダイオードD5の陰極１２における電圧は第
１供給電圧V1よりも３つのダイオード間の電圧
分だけ低くなる。これがため、ダイオードD5は
或る特定レベルの入力電圧Viに対してターン・オ
ンし、この場合に入力電圧Viの一部がダイオード
D1の陰極に現れる。入力電圧がさらに高くなる
と、ダイオードD4の導通度が低くなるため、こ
のダイオードD4に流れる電流が減少し、ダイオ
ードD5に流れる電流が増大する。或る特定レベ
ルの入力電圧Vi以上でダイオードD4はターン・
オフする。トランジスタT2のベース電圧はダイ
オードD2，D3及びD5を経る入力電圧Viに追従す
る。これがため、斯かる入力電圧がさらに増大す
ると、トランジスタT2がターン・オンするため、
接続点３の電圧も増大する。或る特定入力電圧で
はダイオードD1がカツト・オフされて、トラン
ジスタT1のコレクタがトランジスタT2のコレク
タ−エミツタ通路を経て高い供給電圧V2の第２
端子１０に接続される。入力電圧がさらに増大す
ると、トランジスタ４が基底状態となるため、ト
ランジスタT2のベース電圧がさらに増大するこ
とは有り得ない。トランジスタT3のベースを電
流源により駆動させる場合には、トランジスタ
T3のベース電圧を第２供給電圧V2からこの電流
源の飽和電圧を差引いた値にまで駆動させること
ができる。この場合トランジスタT1は飽和され
ない。従つて、出力端子２における最大電圧V0
はつぎのようになる。即ち、 VOMAX＝V2−（VCEST3＋VBET3＋VBET1） (1) ここに、 VCEST3＝トランジスタT3の駆動電流源が飽和し
た場合のコレクタ−エミツタ電圧、 VBET3＝トランジスタT3のベース−エミツタ電
圧、 VBET1＝トランジスタT1のベース−エミツタ電
圧。
電圧VCEST3は約100mVであるため、出力端子２
は第２供給電圧V2からの２つのベース−エミツ
タ電圧分（約1.2V）差引いた電圧に等しい電圧
にまで駆動させることができ、これは従来の増幅
回路に較べてほぼ２個のダイオード電圧分だけ良
好な出力電圧スイング（振幅）となる。例えば、
ブートストラツプによるように、トランジスタ
T3のベース電圧が第２供給電圧以上となり得る
場合には、トランジスタT1を基底状態として、
ダイオードD2及びD3をカツト・オフさせること
ができる。この場合に、出力端子２における電圧
V0は最大値に達し、これは次式に等しくなる。
即ち、 VOMAX＝V2−（VCEST4＋VBET2＋VCEST1） (2) ここに、 VCEST4＝トランジスタT4の飽和中におけるコレ
ンタ−エミツタ電圧、 VCEST1＝トランジスタT1の飽和中におけるコレ
クタ−エミツタ電圧、 VBET2＝トランジスタT2のベース−エミツタ電
圧。
は第２供給電圧V2からの２つのベース−エミツ
タ電圧分（約1.2V）差引いた電圧に等しい電圧
にまで駆動させることができ、これは従来の増幅
回路に較べてほぼ２個のダイオード電圧分だけ良
好な出力電圧スイング（振幅）となる。例えば、
ブートストラツプによるように、トランジスタ
T3のベース電圧が第２供給電圧以上となり得る
場合には、トランジスタT1を基底状態として、
ダイオードD2及びD3をカツト・オフさせること
ができる。この場合に、出力端子２における電圧
V0は最大値に達し、これは次式に等しくなる。
即ち、 VOMAX＝V2−（VCEST4＋VBET2＋VCEST1） (2) ここに、 VCEST4＝トランジスタT4の飽和中におけるコレ
ンタ−エミツタ電圧、 VCEST1＝トランジスタT1の飽和中におけるコレ
クタ−エミツタ電圧、 VBET2＝トランジスタT2のベース−エミツタ電
圧。
電圧VCEST4及びVCEST1はほぼ100mVであるの
で、上式から出力端子２を駆動させることのでき
る電圧は、第２供給電圧V2から実質上１個のト
ランジスタのベース−エミツタ電圧（約0.6V）
を差引いた値までとなる。このように出力電圧の
スイングが大きくなるために、増幅回路の効率は
高くなる。
で、上式から出力端子２を駆動させることのでき
る電圧は、第２供給電圧V2から実質上１個のト
ランジスタのベース−エミツタ電圧（約0.6V）
を差引いた値までとなる。このように出力電圧の
スイングが大きくなるために、増幅回路の効率は
高くなる。
第１図につき説明したような第２供給電圧の原
理は任意数の供給電圧に拡張することができる。
第２図は供給電圧を３つとした場合の増幅回路で
り、これを第１図の回路と同一部分を示すものに
は同一部番を付して示してある。トランジスタ
T21のコレクタ−エミツタ通路はトランジスタT2
のコレクタ−エミツタ通路と直列に接続し、トラ
ンジスタT21のコレクタを第３供給電圧V3に接続
する。この際トランジスタT2のコレクタをダイ
オードT21を介して第２供給電圧V2に接続すると
共に電流源７を第３供給電圧V3に接続する。ト
ランジスタT21用の駆動回路はトランジスタT2用
の駆動回路と同一タイプのものとする。電流I20
を供給する電流源２７を第３供給電圧V3とトラ
ンジスタT21のベースとの間に配置する。この電
流源２７はトランジスタT24で構成し、このトラ
ンジスタのベースには基準電圧VR2を供給する。
トランジスタT21のベースをダイオードD22と、
ダイオードD23と、電流源２８との直列回路によ
つて共通端子１１に接続する。トランジスタT21
のエミツタとトランジスタT2のコレクタとの接
続点３３と、ダイオードD22とダイオードD23と
の接続点２９との間にダイオードD24を配置す
る。トランジスタT2のベースをダイオードD25を
介してダイオードD23と電流源２８との接続点２
２に接続する。
理は任意数の供給電圧に拡張することができる。
第２図は供給電圧を３つとした場合の増幅回路で
り、これを第１図の回路と同一部分を示すものに
は同一部番を付して示してある。トランジスタ
T21のコレクタ−エミツタ通路はトランジスタT2
のコレクタ−エミツタ通路と直列に接続し、トラ
ンジスタT21のコレクタを第３供給電圧V3に接続
する。この際トランジスタT2のコレクタをダイ
オードT21を介して第２供給電圧V2に接続すると
共に電流源７を第３供給電圧V3に接続する。ト
ランジスタT21用の駆動回路はトランジスタT2用
の駆動回路と同一タイプのものとする。電流I20
を供給する電流源２７を第３供給電圧V3とトラ
ンジスタT21のベースとの間に配置する。この電
流源２７はトランジスタT24で構成し、このトラ
ンジスタのベースには基準電圧VR2を供給する。
トランジスタT21のベースをダイオードD22と、
ダイオードD23と、電流源２８との直列回路によ
つて共通端子１１に接続する。トランジスタT21
のエミツタとトランジスタT2のコレクタとの接
続点３３と、ダイオードD22とダイオードD23と
の接続点２９との間にダイオードD24を配置す
る。トランジスタT2のベースをダイオードD25を
介してダイオードD23と電流源２８との接続点２
２に接続する。
第２図の回路動作は第１図につき説明した原理
によつて極めて簡単に説明することができる。入
力電圧Viが低い場合には、トランジスタT1が第
１供給電圧V1に結合される。この場合、トラン
ジスタT2とT21及びダイオードD5とD25がカツ
ト・オフされる。電流源２７からの電流I20はダ
イオードD22及びD23を経て電流源２８へと流れ
る。この電流源２８によつて搬送される電流I23
は第２供給電圧V2からダイオードD21及びD24を
経て取出される。入力電圧Viが増大すると、ダイ
オードD5が導通し、ついでトランジスタT2が導
通し、第１供給電圧V1への回路が非接続となり、
トランジスタT1のコレクタは第２供給電圧V2に
結合される。入力電圧Viがさらに増大すると、ダ
イオードD25がターン・オンし、これによりトラ
ンジスタT21がターン・オンされ、ダイオード
D24がターン・オフされるため、或る特定の入力
電圧以上では第２供給電圧V2が非接続となり、
トランジスタT1のコレクタが第３供給電圧V3に
供給される。入力電圧Viがさらに増大すると、ト
ランジスタT24は基底状態となる。この場合トラ
ンジスタT21のベース電圧はそれ以上に増大する
ことはない。入力電圧Viが依然さらに増大する場
合、トランジスタT2は基底状態となり、ダイオ
ードD22及びD23がカツト・オフされる。トラン
ジスタT3のベースを第３供給電圧V3から１個の
トランジスタの飽和電圧分を差引いた電圧値にま
で駆動させることができる場合には、出力端子２
の最大電圧は次式に等しくなる。即ち、 VOMAX＝V3−（VCEST5＋VBET3＋VBET1） (3) この最大出力電圧では、トランジスタT1は基
底状態にならない。このトランジスタT3のベー
ス電圧が第３供給電圧の値に達するか、又はそれ
以上となり得る場合に、トランジスタT1は基底
状態となり、ダイオードD2及びD3がカツト・オ
フされる。この場合、出力端子２における最大電
圧はつぎのようになる。即ち、 VOMAX＝V3−（VCEST24＋VBET21＋VCEST2＋VCEST1）
(4) ここに、 VCEST24＝トランジスタT24の飽和時のコレクタ
−エミツタ電圧。
によつて極めて簡単に説明することができる。入
力電圧Viが低い場合には、トランジスタT1が第
１供給電圧V1に結合される。この場合、トラン
ジスタT2とT21及びダイオードD5とD25がカツ
ト・オフされる。電流源２７からの電流I20はダ
イオードD22及びD23を経て電流源２８へと流れ
る。この電流源２８によつて搬送される電流I23
は第２供給電圧V2からダイオードD21及びD24を
経て取出される。入力電圧Viが増大すると、ダイ
オードD5が導通し、ついでトランジスタT2が導
通し、第１供給電圧V1への回路が非接続となり、
トランジスタT1のコレクタは第２供給電圧V2に
結合される。入力電圧Viがさらに増大すると、ダ
イオードD25がターン・オンし、これによりトラ
ンジスタT21がターン・オンされ、ダイオード
D24がターン・オフされるため、或る特定の入力
電圧以上では第２供給電圧V2が非接続となり、
トランジスタT1のコレクタが第３供給電圧V3に
供給される。入力電圧Viがさらに増大すると、ト
ランジスタT24は基底状態となる。この場合トラ
ンジスタT21のベース電圧はそれ以上に増大する
ことはない。入力電圧Viが依然さらに増大する場
合、トランジスタT2は基底状態となり、ダイオ
ードD22及びD23がカツト・オフされる。トラン
ジスタT3のベースを第３供給電圧V3から１個の
トランジスタの飽和電圧分を差引いた電圧値にま
で駆動させることができる場合には、出力端子２
の最大電圧は次式に等しくなる。即ち、 VOMAX＝V3−（VCEST5＋VBET3＋VBET1） (3) この最大出力電圧では、トランジスタT1は基
底状態にならない。このトランジスタT3のベー
ス電圧が第３供給電圧の値に達するか、又はそれ
以上となり得る場合に、トランジスタT1は基底
状態となり、ダイオードD2及びD3がカツト・オ
フされる。この場合、出力端子２における最大電
圧はつぎのようになる。即ち、 VOMAX＝V3−（VCEST24＋VBET21＋VCEST2＋VCEST1）
(4) ここに、 VCEST24＝トランジスタT24の飽和時のコレクタ
−エミツタ電圧。
本発明による増幅回路はプツシユ−プル増幅器
に使用するのに極めて好適であり、その第１例を
第３図に示す。このプツシユ−プル増幅器の入力
段は本例では最も簡単な形態をしており、この入
力段は差動対として配置した２個のトランジスタ
T11及びT12から成り、これらトランジスタの共
通エミツタ端子はトランジスタT10から成る電流
源を介して正の第２供給電圧＋V2に接続する。
トランジスタT10のベースには基準電圧VR3を供
給する。プツシユ−プル増幅器の入力信号Viiは
トランジスタT11及びT12の各ベースに供給する。
トランジスタT12のコレクタは入力段の出力端子
に直接接続し、トランジスタT11のコレクタはト
ランジスタT13とT14とから成る電流ミラー回路
を介して入力段の出力端子に接続し、この出力端
子をミラー段の入力端子に接続する。本例ではこ
のミラー段をトランジスタT15で構成し、このト
ランジスタのエミツタを負の供給電圧−V2に接
続する。トランジスタT15のコレクタとエミツタ
との間には周波数補償コンデンサC1を接続する。
トランジスタT15のコレクタは、直列に接続した
６個のダイオードD6，D7，D8，D9，D10及びD11
と、これに直列に配置したトランジスタT9から
成る電流源とによつて正の供給電圧＋V2に接続
する。トランジスタT9のベースには基準電圧VR3
を供給する。出力段は２つの相補回路をもつて構
成するが、その各相補回路は第１図に示した増幅
回路におけるものとほぼ同じである。これがた
め、この第３図でも第１図に示すものと同一部分
を示すものには同一部番を付して示してあり、相
補部分にはプライム符号を付して示してある。第
３図の回路の出力段と第１図の回路の出力段との
相違点は次の点にある。トランジスタT2とトラ
ンジスタT8をダーリントン−ペアとして配置し、
トランジスタT2のベースとエミツタとの間に抵
抗R1を配置して、ダーリントン−ペアを迅速に
ターン・オフさせる。なお、トランジスタT8の
ベースとエミツタとの間には保護目的のために抵
抗又はダイオードを配置することができ、この
際、ダイオードを用いる場合には、このダイオー
ドの順方向をトランジスタT8のベース−エミツ
タ接合のそれとは反対とする必要がある。同様
に、トランジスタT1はトランジスタT7と共にダ
ーリントン−ペアを形成する。ダイオードD2及
びD3に直列に追加のダイオードD12を配置する。
このダイオードD12は、ダーリントン−ペアT7，
T1が基底状態となる瞬時に第１供給電圧から第
２供給電圧への切換えを行つて、このダーリント
ン−ペアを最適に駆動させるようにする。なお、
ダイオードD4の陰極はダイオードD2の陰極に接
続することもできる。相補出力トランジスタT1
及びT1′のエミツタは共通の出力端子２に接続
し、この出力端子には負荷RLを接続する。トラ
ンジスタT7及びT7′のエミツタ間に接続した抵抗
R2は抵抗R1と同じ作用をする。電流源８は２つ
の相補回路に共通の電流源である。
に使用するのに極めて好適であり、その第１例を
第３図に示す。このプツシユ−プル増幅器の入力
段は本例では最も簡単な形態をしており、この入
力段は差動対として配置した２個のトランジスタ
T11及びT12から成り、これらトランジスタの共
通エミツタ端子はトランジスタT10から成る電流
源を介して正の第２供給電圧＋V2に接続する。
トランジスタT10のベースには基準電圧VR3を供
給する。プツシユ−プル増幅器の入力信号Viiは
トランジスタT11及びT12の各ベースに供給する。
トランジスタT12のコレクタは入力段の出力端子
に直接接続し、トランジスタT11のコレクタはト
ランジスタT13とT14とから成る電流ミラー回路
を介して入力段の出力端子に接続し、この出力端
子をミラー段の入力端子に接続する。本例ではこ
のミラー段をトランジスタT15で構成し、このト
ランジスタのエミツタを負の供給電圧−V2に接
続する。トランジスタT15のコレクタとエミツタ
との間には周波数補償コンデンサC1を接続する。
トランジスタT15のコレクタは、直列に接続した
６個のダイオードD6，D7，D8，D9，D10及びD11
と、これに直列に配置したトランジスタT9から
成る電流源とによつて正の供給電圧＋V2に接続
する。トランジスタT9のベースには基準電圧VR3
を供給する。出力段は２つの相補回路をもつて構
成するが、その各相補回路は第１図に示した増幅
回路におけるものとほぼ同じである。これがた
め、この第３図でも第１図に示すものと同一部分
を示すものには同一部番を付して示してあり、相
補部分にはプライム符号を付して示してある。第
３図の回路の出力段と第１図の回路の出力段との
相違点は次の点にある。トランジスタT2とトラ
ンジスタT8をダーリントン−ペアとして配置し、
トランジスタT2のベースとエミツタとの間に抵
抗R1を配置して、ダーリントン−ペアを迅速に
ターン・オフさせる。なお、トランジスタT8の
ベースとエミツタとの間には保護目的のために抵
抗又はダイオードを配置することができ、この
際、ダイオードを用いる場合には、このダイオー
ドの順方向をトランジスタT8のベース−エミツ
タ接合のそれとは反対とする必要がある。同様
に、トランジスタT1はトランジスタT7と共にダ
ーリントン−ペアを形成する。ダイオードD2及
びD3に直列に追加のダイオードD12を配置する。
このダイオードD12は、ダーリントン−ペアT7，
T1が基底状態となる瞬時に第１供給電圧から第
２供給電圧への切換えを行つて、このダーリント
ン−ペアを最適に駆動させるようにする。なお、
ダイオードD4の陰極はダイオードD2の陰極に接
続することもできる。相補出力トランジスタT1
及びT1′のエミツタは共通の出力端子２に接続
し、この出力端子には負荷RLを接続する。トラ
ンジスタT7及びT7′のエミツタ間に接続した抵抗
R2は抵抗R1と同じ作用をする。電流源８は２つ
の相補回路に共通の電流源である。
トランジスタT5′及びT5のコレクタはそれぞれ
負の供給電圧−V2及び正の供給電圧＋V2にそれ
ぞれ接続する。ミラー段の出力信号はトランジス
タT3及びT3′のベースに供給される。トランジス
タT3のベースとトランジスタT3′のベースとの間
のダイオードD6，D7，D8，D9，D10及びD11は出
力段にAB級のバイアスを与える。プツシユ−プ
ル原理は本来既知であるため、ここではそれにつ
いての説明は省略する。トランジスタT1及びト
ランジスタT7をダーリントン−ペアとして配置
するため、最大出力電圧のスイングは次式に等し
くなる。即ち、 VOMAX＝＋V2−（VCEST9＋VBET3＋VBET7＋VCET1）
(5) 従つて、最大出力電圧は第１図の回路の場合よ
りも１ベース−エミツタ電圧分低くなる。最小出
力電圧は、最大出力電圧が正の供給電圧＋V2以
下でるので、負の供給電圧−V2よりも１ベース
−エミツタ電圧分高い値となる。トランジスタ
T3をそのベース電圧が第２供給電圧以上となる
ような電圧値にまで駆動させることのできる場合
には、最大出力電圧は次式に等しくなる。即ち、 VOMAX＝＋V2−（VCEST4＋VBET8＋VBET2＋VCEST1）
(6) これは、トランジスタT2をトランジスタT8と
共にダーリントン−ペアとして配置するからであ
る。この場合にも最大出力電圧は第１図の対応す
る場合におけるよりも１ベース−エミツタ電圧分
低くなる。
負の供給電圧−V2及び正の供給電圧＋V2にそれ
ぞれ接続する。ミラー段の出力信号はトランジス
タT3及びT3′のベースに供給される。トランジス
タT3のベースとトランジスタT3′のベースとの間
のダイオードD6，D7，D8，D9，D10及びD11は出
力段にAB級のバイアスを与える。プツシユ−プ
ル原理は本来既知であるため、ここではそれにつ
いての説明は省略する。トランジスタT1及びト
ランジスタT7をダーリントン−ペアとして配置
するため、最大出力電圧のスイングは次式に等し
くなる。即ち、 VOMAX＝＋V2−（VCEST9＋VBET3＋VBET7＋VCET1）
(5) 従つて、最大出力電圧は第１図の回路の場合よ
りも１ベース−エミツタ電圧分低くなる。最小出
力電圧は、最大出力電圧が正の供給電圧＋V2以
下でるので、負の供給電圧−V2よりも１ベース
−エミツタ電圧分高い値となる。トランジスタ
T3をそのベース電圧が第２供給電圧以上となる
ような電圧値にまで駆動させることのできる場合
には、最大出力電圧は次式に等しくなる。即ち、 VOMAX＝＋V2−（VCEST4＋VBET8＋VBET2＋VCEST1）
(6) これは、トランジスタT2をトランジスタT8と
共にダーリントン−ペアとして配置するからであ
る。この場合にも最大出力電圧は第１図の対応す
る場合におけるよりも１ベース−エミツタ電圧分
低くなる。
本発明によるプツシユ−プル増幅器の第２例を
第４図につき説明する。なお、ここでは便宜上体
発明に関連する出力段のみを図示し、また第３図
のものと同一部分を示すものには同一部番を付し
て示してある。この例では、トランジスタT4の
エミツタを抵抗R3を介して供給電圧V2用の端子
１０に接続する。抵抗R3の一端１５と出力端子
２との間にコンデンサC2を配置する。出力信号
はコンデンサC2によつてブートストラツプされ
るため、トランジスタT4のコレクタ電圧は供給
電圧＋V2以上に高めることができる。回路の作
動に関する限り、この場合には入力信号の増加に
よりトランジスタT8及びT2がターン・オンされ
る際にトランジスタT4の代わりにトランジスタ
T8が飽和することになる。この際トランジスタ
T8のコレクタは供給電圧＋V2に接続されている
も、トランジスタT8のベースはブートストラツ
ピングにより斯かる供給電圧＋V2以上で駆動さ
せることができる。これがため、最大出力電圧は
次式に等しくなる。即ち、 VOMAX＝V2−（VCEST8＋VBET2＋VCEST1） (7) ここに、 VCEST8＝トランジスタT8が飽和している場合の
このトランジスタのコレクタ−エミツタ電圧であ
る。
第４図につき説明する。なお、ここでは便宜上体
発明に関連する出力段のみを図示し、また第３図
のものと同一部分を示すものには同一部番を付し
て示してある。この例では、トランジスタT4の
エミツタを抵抗R3を介して供給電圧V2用の端子
１０に接続する。抵抗R3の一端１５と出力端子
２との間にコンデンサC2を配置する。出力信号
はコンデンサC2によつてブートストラツプされ
るため、トランジスタT4のコレクタ電圧は供給
電圧＋V2以上に高めることができる。回路の作
動に関する限り、この場合には入力信号の増加に
よりトランジスタT8及びT2がターン・オンされ
る際にトランジスタT4の代わりにトランジスタ
T8が飽和することになる。この際トランジスタ
T8のコレクタは供給電圧＋V2に接続されている
も、トランジスタT8のベースはブートストラツ
ピングにより斯かる供給電圧＋V2以上で駆動さ
せることができる。これがため、最大出力電圧は
次式に等しくなる。即ち、 VOMAX＝V2−（VCEST8＋VBET2＋VCEST1） (7) ここに、 VCEST8＝トランジスタT8が飽和している場合の
このトランジスタのコレクタ−エミツタ電圧であ
る。
斯かるブートストラツピングによつてプツシユ
−プル増幅回路の最大出力電圧のスイングは１ベ
ース−エミツタ電圧分だけ増大する（式(6)参照）。
なお、本例では入力段の電流源トランジスタT10
（第３図参照）を正の供給電圧＋V2に直接接続す
ると共にトランジスタT13，T14及びT15の各エミ
ツタを負の供給電圧−V2に直接接続する。
−プル増幅回路の最大出力電圧のスイングは１ベ
ース−エミツタ電圧分だけ増大する（式(6)参照）。
なお、本例では入力段の電流源トランジスタT10
（第３図参照）を正の供給電圧＋V2に直接接続す
ると共にトランジスタT13，T14及びT15の各エミ
ツタを負の供給電圧−V2に直接接続する。
プツシユ−プル増幅器の第３例を第５図につき
説明する。この第５図でも第４図のものと同一部
分を示すものには同一部番を付して示してある。
本例では電流源トランジスタT4の代わりに抵抗
R4を用いる。ブーストラツプングにより、トラ
ンジスタT8のベースには点15における電圧と同
じ信号電圧が現れる。従つて、抵抗R4間に一定
電圧が得られるため、この抵抗R4は電流源とし
て作動する。
説明する。この第５図でも第４図のものと同一部
分を示すものには同一部番を付して示してある。
本例では電流源トランジスタT4の代わりに抵抗
R4を用いる。ブーストラツプングにより、トラ
ンジスタT8のベースには点15における電圧と同
じ信号電圧が現れる。従つて、抵抗R4間に一定
電圧が得られるため、この抵抗R4は電流源とし
て作動する。
第６図は本発明の第４例に基づくプツシユ−プ
ル増幅器を示したものであり、ここに第５図のも
のと同一部分を示すものには同一部番を付して示
してある。本例と第５図に示したものとは、ダイ
オードD5の代わりにエミツタ−ホロワトランジ
スタT16を用いた点が相違しており、このトラン
ジスタT16のエミツタはダイオードD3の陰極に接
続し、コレクタは正の供給電圧＋V2に接続し、
ベースはトランジスタT3のエミツタに接続する。
第５図に示した例では、トランジスタT8，T2が
ターン・オンされる際にトランジスタT3のエミ
ツタにおける抵抗値が突然低下する。その理由
は、トランジスタT8のベースに見られる抵抗が
トランジスタT7のベースに見られる抵抗と並列
に接続されるからである。これにより回路の入力
抵抗が突然低下し、入力信号をひずませることに
なる。そこで、ダイオードD5の代わりにトラン
ジスタT16を用いると、トランジスタT8及びT2が
ターン・オンされる際にトランジスタT7の入力
抵抗に並列に接続される抵抗がトランジスタT16
の電流利得係数に等しい係数分だけ増大する。従
つて、トランジスタT8，T2がターン・オンされ
ると、トランジスタT3の入力抵抗の低減が実質
上さらに小さくなるため、ひずみも実質上低減さ
れる。なお、第１，２，３及び４図に示した例に
もエミツタ−ホロワトランジスタT16を用いるこ
とができる。
ル増幅器を示したものであり、ここに第５図のも
のと同一部分を示すものには同一部番を付して示
してある。本例と第５図に示したものとは、ダイ
オードD5の代わりにエミツタ−ホロワトランジ
スタT16を用いた点が相違しており、このトラン
ジスタT16のエミツタはダイオードD3の陰極に接
続し、コレクタは正の供給電圧＋V2に接続し、
ベースはトランジスタT3のエミツタに接続する。
第５図に示した例では、トランジスタT8，T2が
ターン・オンされる際にトランジスタT3のエミ
ツタにおける抵抗値が突然低下する。その理由
は、トランジスタT8のベースに見られる抵抗が
トランジスタT7のベースに見られる抵抗と並列
に接続されるからである。これにより回路の入力
抵抗が突然低下し、入力信号をひずませることに
なる。そこで、ダイオードD5の代わりにトラン
ジスタT16を用いると、トランジスタT8及びT2が
ターン・オンされる際にトランジスタT7の入力
抵抗に並列に接続される抵抗がトランジスタT16
の電流利得係数に等しい係数分だけ増大する。従
つて、トランジスタT8，T2がターン・オンされ
ると、トランジスタT3の入力抵抗の低減が実質
上さらに小さくなるため、ひずみも実質上低減さ
れる。なお、第１，２，３及び４図に示した例に
もエミツタ−ホロワトランジスタT16を用いるこ
とができる。
本発明は図示の例にのみ限定されるものでな
く、幾多の変更を加え得ること勿論である。例え
ば、本発明の各例に用いたダイオードはダイオー
ド接続したトランジスタと置換することができ
る。さらに各回路におけるバイポーラトランジス
タのすべて又はその幾つかをMOSトランジスタ
と置換することができ、この場合には「エミツ
タ」、「コレクタ」及び「ベース」をそれぞれ「ソ
ース」、「ドレイン」及び「ゲート」と称する必要
がある。さらに、電流源５及び５′は抵抗と置換
することができる。最後に、第３，４，５及び６
図に示した各例にも第２図に示した増幅回路を設
けることができる。
く、幾多の変更を加え得ること勿論である。例え
ば、本発明の各例に用いたダイオードはダイオー
ド接続したトランジスタと置換することができ
る。さらに各回路におけるバイポーラトランジス
タのすべて又はその幾つかをMOSトランジスタ
と置換することができ、この場合には「エミツ
タ」、「コレクタ」及び「ベース」をそれぞれ「ソ
ース」、「ドレイン」及び「ゲート」と称する必要
がある。さらに、電流源５及び５′は抵抗と置換
することができる。最後に、第３，４，５及び６
図に示した各例にも第２図に示した増幅回路を設
けることができる。
第１図は本発明による増幅回路の一例を示す基
本回路図、第２図は第１図の変形例を示す回路
図、第３図は本発明の第１例に基づくプツシユ−
プル増幅器を示す回路図、第４図は本発明の第２
例に基づくプツシユ−プル増幅器を示す回路図、
第５図は本発明の第３例に基づくプツシユ−プル
増幅器を示す回路図、第６図は本発明の第４例に
基づくプツシユ−プル増幅器を示す回路図であ
る。 ２……増幅回路の出力端子、４……第１供給電
圧用端子、５……第１電流源、６……増幅回路の
入力端子、７……第２電流源、８……第３電流
源、１０……第２供給電圧用端子、１１……共通
端子、T1……第1NPNトランジスタ、T2……第
2NPNトランジスタ、T3……NPNトランジス
タ、D1〜D5……ダイオード、RL……負荷。
本回路図、第２図は第１図の変形例を示す回路
図、第３図は本発明の第１例に基づくプツシユ−
プル増幅器を示す回路図、第４図は本発明の第２
例に基づくプツシユ−プル増幅器を示す回路図、
第５図は本発明の第３例に基づくプツシユ−プル
増幅器を示す回路図、第６図は本発明の第４例に
基づくプツシユ−プル増幅器を示す回路図であ
る。 ２……増幅回路の出力端子、４……第１供給電
圧用端子、５……第１電流源、６……増幅回路の
入力端子、７……第２電流源、８……第３電流
源、１０……第２供給電圧用端子、１１……共通
端子、T1……第1NPNトランジスタ、T2……第
2NPNトランジスタ、T3……NPNトランジス
タ、D1〜D5……ダイオード、RL……負荷。
Claims (1)
- 【特許請求の範囲】 １− エミツタが、基準点に結合される負荷に
接続するための第１端子に結合されると共に、
コレクタが第１半導体接合によつて第１供給電
圧用の第２端子に結合される第１トランジスタ
と； − コレクタ−エミツタ通路が前記第１トランジ
スタのコレクタ−エミツタ通路に直列に配置さ
れ、コレクタが前記第１供給電圧よりも高い第
２供給電圧用の第３端子に結合される第２トラ
ンジスタと； − エミツタ−ホロワとして配置され、ベースが
入力信号を受信し、かつエミツタが前記第１ト
ランジスタのベースに結合される第３トランジ
スタ； とを具えている増幅回路において、 − 前記第３端子と前記基準点との間に、少なく
とも第１電流源と、第２半導体接合と、第３半
導体接合と、第２電流源との直列回路から成る
電流通路を配置し； − 前記第１トランジスタのコレクタを第４半導
体接合によつて前記電流通路上の前記第１電流
源と前記第２電流源との間に位置する点に接続
し； − 前記第３トランジスタのエミツタを第５半導
体接合によつて前記第２電流源に接続し； 前記第２トランジスタのベースを前記第１電
流源に接続する； ことを特徴とする増幅回路。 ２ 前記第１トランジスタ及び前記第２トランジ
スタの各々をダーリントン−ペアによつて構成す
ることを特徴とする特許請求の範囲第１項に記載
の増幅回路。 ３ 前記第１電流源を第１抵抗によつて前記第３
端子に接続し、かつ前記第１端子をコンデンサに
よつて前記第１抵抗の前記第３端子に接続されな
い側の端子に接続することを特徴とする特許請求
の範囲第１又は２項のいずれか１項に記載の増幅
回路。 ４ 前記第１電流源を第２抵抗によつて構成する
ことを特徴とする特許請求の範囲第３項に記載の
増幅回路。 ５ 前記第５半導体接合をエミツタ−ホロワとし
て配置される第４トランジスタのベース−エミツ
タ接合とすることを特徴とする特許請求の範囲第
１，２，３または４項のいずれか１項に記載の増
幅回路。 ６ 相補形の第１トランジスタの各エミツタを共
通負荷に接続するための共通第１端子に接続し
て、２個の相補形の増幅回路によつてプツシユプ
ル増幅器を構成するようにしたことを特徴とする
特許請求の範囲第１〜５項のいずれか１項に記載
の増幅回路。 ７ ２個の相補形増幅回路の第２電流源を、共通
の第２電流源を構成するように共通としたことを
特徴とする特許請求の範囲第６項に記載の増幅回
路。 ８ １個以上のバイポーラトランジスタを電界効
果トランジスタと置換したことを特徴とする特許
請求の範囲第１〜７項のいずれか１項に記載の増
幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500769A NL8500769A (nl) | 1985-03-18 | 1985-03-18 | Versterkerschakeling. |
| NL8500769 | 1985-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214807A JPS61214807A (ja) | 1986-09-24 |
| JPH0580163B2 true JPH0580163B2 (ja) | 1993-11-08 |
Family
ID=19845695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61056107A Granted JPS61214807A (ja) | 1985-03-18 | 1986-03-15 | 増幅回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4688001A (ja) |
| EP (1) | EP0196703B1 (ja) |
| JP (1) | JPS61214807A (ja) |
| KR (1) | KR950000162B1 (ja) |
| CA (1) | CA1236890A (ja) |
| DE (1) | DE3667578D1 (ja) |
| HK (1) | HK88591A (ja) |
| NL (1) | NL8500769A (ja) |
| SG (1) | SG112692G (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387876A (en) * | 1993-12-20 | 1995-02-07 | Peavey Electronics Corporation | High efficiency amplifier with reduced switching distortion |
| JP3191606B2 (ja) * | 1995-02-28 | 2001-07-23 | 安藤電気株式会社 | ２値出力回路 |
| DE19544368A1 (de) * | 1995-11-29 | 1997-06-05 | Thomson Brandt Gmbh | Leistungsverstärker für eine induktive Last |
| US5825228A (en) * | 1996-01-29 | 1998-10-20 | Linear Technology Corp. | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same |
| US5898342A (en) * | 1998-01-20 | 1999-04-27 | Advanced Micro Devices | Power amplifier arrangement and method for data signal interface |
| EP1024592B1 (en) * | 1999-01-29 | 2007-02-21 | Alcatel | Power amplifier arrangement |
| US6236273B1 (en) * | 1999-11-18 | 2001-05-22 | Pairgain Technologies, Inc. | High efficiency power amplifier |
| US6417736B1 (en) * | 2000-11-01 | 2002-07-09 | Lewyn Consulting, Inc. | Multiple-voltage supply power amplifier with dynamic headroom control |
| KR100490445B1 (ko) * | 2001-03-15 | 2005-05-17 | 블루텍 주식회사 | 오디오 전력 증폭 장치 및 방법 |
| WO2002095934A1 (en) * | 2001-05-22 | 2002-11-28 | Elantec Semiconductor, Inc. | A compensation method in a class-g amplifier output stage |
| US7782141B2 (en) * | 2008-12-29 | 2010-08-24 | Texas Instruments Incorporated | Adaptive signal-feed-forward circuit and method for reducing amplifier power without signal distortion |
| JP5383426B2 (ja) * | 2009-10-23 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 異常検出時急速放電回路 |
| FR3110660B1 (fr) | 2020-05-19 | 2022-07-29 | Fernbach Musy Franck | Dispositif de raccordement entre deux conduits présentant deux zones de contact concentriques |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872247A (en) * | 1971-05-20 | 1975-03-18 | Robert W Saville | Low cost of high fidelity high power variable class a amplifier-speaker combination |
| JPS5045549A (ja) * | 1973-08-25 | 1975-04-23 | ||
| JPS58111507A (ja) * | 1981-12-25 | 1983-07-02 | Nippon Gakki Seizo Kk | 電力増幅器 |
-
1985
- 1985-03-18 NL NL8500769A patent/NL8500769A/nl not_active Application Discontinuation
-
1986
- 1986-03-11 US US06/838,966 patent/US4688001A/en not_active Expired - Fee Related
- 1986-03-12 EP EP86200397A patent/EP0196703B1/en not_active Expired
- 1986-03-12 DE DE8686200397T patent/DE3667578D1/de not_active Expired - Lifetime
- 1986-03-14 CA CA000504178A patent/CA1236890A/en not_active Expired
- 1986-03-15 KR KR1019860001905A patent/KR950000162B1/ko not_active IP Right Cessation
- 1986-03-15 JP JP61056107A patent/JPS61214807A/ja active Granted
-
1991
- 1991-11-07 HK HK885/91A patent/HK88591A/xx not_active IP Right Cessation
-
1992
- 1992-11-02 SG SG1126/92A patent/SG112692G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CA1236890A (en) | 1988-05-17 |
| HK88591A (en) | 1991-11-15 |
| EP0196703B1 (en) | 1989-12-13 |
| DE3667578D1 (de) | 1990-01-18 |
| NL8500769A (nl) | 1986-10-16 |
| KR860007777A (ko) | 1986-10-17 |
| EP0196703A1 (en) | 1986-10-08 |
| US4688001A (en) | 1987-08-18 |
| KR950000162B1 (ko) | 1995-01-10 |
| SG112692G (en) | 1993-01-29 |
| JPS61214807A (ja) | 1986-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| JPS6245724B2 (ja) | ||
| JPH0580163B2 (ja) | ||
| US4229705A (en) | Differential amplifiers | |
| US4431972A (en) | Push-pull amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4333059A (en) | Power amplifying circuit | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4922208A (en) | Output stage for an operational amplifier | |
| US4357578A (en) | Complementary differential amplifier | |
| US5132640A (en) | Differential current amplifier circuit | |
| US4401951A (en) | Bias circuit for use in a single-ended push-pull circuit | |
| KR950000161B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| US6903609B2 (en) | Operational amplifier | |
| EP0156410B1 (en) | Amplifier arrangement | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US5122759A (en) | Class-A differential amplifier and method | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JP2001284969A (ja) | 電力増幅器 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JPS6231523B2 (ja) | ||
| USRE30587E (en) | Differential amplifier circuit | |
| KR830001979B1 (ko) | 전력 증폭 회로 |