JPS61214807A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一エミッタが、基準点に結合される負荷に接続
するための第１端子に結合されると共に、コレクタが第
１半導体接合によって第１供給電圧用の第２端子に結合
される第１トランジスタと；−コレクタ−エミッタ通路
が前記第１トランジスタのコレクタ−エミッタ通路に直
列に配置され、コレクタが前記第１供給電圧よりも高い
第２供給電圧用の第３端子に結合される第２トランジス
タと； −エミッタ−ホロワとして配置され、ベースが入力信号
を受信し、かつエミッタが前記第１トランジスタのベー
スに結合される第３トランジスタ；とを具えている増幅
回路に関するものでる。

本発明は斯種の増幅回路を具えたプッシュプル増幅回路
にも関するものである。

０級タイプの斯種増幅回路はオーディオ信号用の電力増
幅器として用いることができる。Ｇ級増幅器とは、供給
電圧が入力信号に応じて多数段に増大する増幅器のこと
である。供給電圧を斯様に多数段に増大させると増幅器
の効率が高くなる。

斯種の増幅回路については米国特許第３．９６１，２８
０号に記載されている。この従来の増幅回路では、入力
信号をエミッタホロワとして配置した第３トランジスタ
を介して第１トランジスタと第２トランジスタのべ・−
スに供給している。入力端子が低い場合には第２トラン
ジスタがカット・オフされるため、第１トランジスタは
第１供給電圧に接続される。入力電圧が第１供給電圧よ
りも高くなると、第２トランジスタがターン・オフする
ため、第１供給電圧が遮断されて、第１トランジスタが
第２供給電圧に接続される。

第２トランジスタが導通していない場合には、この第２
トランジスタのベース・エミッタ接合間の電圧はほぼ全
第１供給電圧に高々等しくなるだけである。この電圧に
より第２トランジスタのベー゛ス・エミッタ接合がブレ
ークダウンしないようにするために第２トランジスタの
ベースラインにはダイオードを配置する。第２トランジ
スタがまだ完全に導通していない場合に第１トランジス
タが基底状態となり、これによりひずみが発生するのを
防止するために、第１トランジスタのベースラインには
２個直列に接続したダイオードを配置する。

しかし、これらのダイオードは出力信号のスイング（振
幅）を制限し、従って増幅回路の効率を制限すると云う
欠点を持たらす。最大出力の場合、第３トランジスタの
ベース電圧は第２供給電圧にほぼ等しくなる。この場合
、増幅回路の出力端子における電圧は第２供給電圧から
第１トランジスタ及び第３トランジスタのベース・エミ
ッタ電圧と、第１トランジスタのベースラインに配置し
た２個のダイオード間のダイオード電圧との和電圧を差
引いた値に等しくなる。

本発明の目的は従来回路に比べて出力電圧のスイングが
改善された０級タイプの増幅回路を提供することにある
。

本発明は冒頭にて述べた種類の増幅回路において、−前
記第３端子と前記基準点との間に、少なくとも第１電流
源と、第２半導体接合と、第３半導体接合と、第２電流
源との直列回路から成る電流通路を配置し； 一前記第１トランジスタのコレクタを第４半導体接合に
よって前記電流通路上の前記第１電流源と前記第２電流
源との間に位置する点に接続し；〜前記第３トランジス
タのエミッタを第５半導体接合によって前記第２電流源
に接続し；−前記第２トランジスタのベースを前記第１
電流源に接続する１ ことを特徴とする。

上述したような増幅回路の場合には、その増幅回路の出
力を、第２供給電圧から１ベース−エミッタ電圧と２つ
の飽和電圧との和電圧を差引いた値に等しい電圧にまで
駆動させることができ、これにより出力電圧のスイング
が実質上改善され、従って増幅器の効率が実質上改善さ
れる。また、上述した本発明増幅回路には、それを完全
に集積化し得ると云う利点もある。

本発明による増幅回路では、第１トランジスタと第２ト
ランジスタの各々をダーリントン−ペアによって構成す
るのが好適である。この場合には最大出力電圧が、単一
の第１及び第２トランジスタの場合よりも１ベース−エ
ミッタ電圧骨だけ低くなる。この場合には最大出力電圧
のスイングをブートストラッピングによって１ベース−
エミッタ電圧骨だけ増大させることができる。本発明の
他の好適例では、前記第１電流源を第１抵抗によって前
記第３端子に接続し、かつ前記第１端子をコンデンサに
よって前記第１抵抗の前記第３端子に接続されない側の
端子に接続する。

さらに本発明の他の好適例では、前記第５半導体接合を
エミッタ−ホロワとして配置される第４トランジスタの
ベース−エミッタ接合とする。このようにすれば、第２
トランジスタがターン・オンされる際に、回路の入力抵
抗が突然低減することによるひずみの発生が排除される
。

本発明による増幅回路は２個の相補形増幅回路を具えて
いるプッシュプル増幅器に使用するのに極めて好適であ
り、この場合には相補形の第１トランジスタの各エミッ
タを共通負荷に接続するための共通の第１端子に接続す
る。

以下図面につき本発明を説明する。

第１図は本発明による増幅回路の一例を示す基本回路図
である。この増幅回路は第１ＮＰＮ）ランジスタＴ、を
具えており、このトランジスタのエミッタを出力端子２
に接続する。出力端子２には負荷ＲＬを接続する。トラ
ンジスタＴ、のコレクタをダイオードＤ、を介して第１
供給電圧Ｖ、用の端子４に接続する。トランジスタＴ、
のコレクタ−エミッタ通路には第２ＮＰＮトランジスタ
Ｔ２のコレクタ−エミッタ通路を直列に接続し、このト
ランジスタＴ２のコレクタを第１供給電圧ｖ１よりも高
い第２供給電圧Ｖｔ用の端子１０に接続する。トランジ
スタＴＩのベースはエミッタホロワとして配置したＮＰ
Ｎ　　トランジスタＴ、のエミッタに接続すると共に、
このトランジスタＴ３のエミッタは第１電流源５を介し
て第１供給電圧Ｖ、と第２供給電圧Ｖｔに共通の端子１
１に接続する。電流１１を搬送する電流源５はトランジ
スタＴ、をもって構成し、このトランジスタのベースに
は基準電圧Ｖｌｌ＋を供給する。トランジスタＴ３のコ
レクタは第２供給電圧ｖｔに接続する。トランジスタＴ
、のベース（入力端子）６に入力信号Ｖ！を供給する。

第２供給電圧ｖ２用の端子１０と共通端子１１との間に
は、電流１．を供給する第２電流源７と、第２ダイオー
ドＤ２と、第３ダイオードＤ。

と、電流１．を搬送する第３電流源８との直列回路から
成る第１電流通路を配置する。第２電流源７はＰＮＰ　
　）ランジスタＴ、で構成し、このトランジスタのベー
スに基準電圧ｖＲｔを供給する。電流源８が搬送する電
流■、は電流源７が供給する電流■２よりも大きくする
。トランジスタＴ、のコレクタとトランジスタＴ２のエ
ミッタとの接続点３をダイオードＤ４を介してダイオー
ドＤ２の陰極９に接続する。

トランジスタＴ、のエミッタをダイオードＤ、を介して
ダイオードＤ、の陰極１２に接続する。

第１図の回路はつぎのように作動する。入力電圧Ｖｌが
低い場合には、電流源７からの電流Ｉ２がダイオードＤ
２及びＤ３を経て電流源８へと流れる。

電流■３と１．との差電流はダイオードＤ４及びり、を
経て第１供給電圧ｖ１から取出される。この状態ではダ
イオードＤ、がカット・オフされる。また、トランジス
タＴ２のベースとエミッタとの間の電圧はほぼＯ■であ
る。その理由は、この電圧はダイオード０．間の電圧と
ダイオード間４間の電圧との差に等しいからでる。従っ
て、トランジスタＴｚはカット・オフされるため、入力
電圧が低い場合にはトランジスタＴ１のコレクタはダイ
オードＤ、を経て第１供給電圧Ｖ、の端子４に接続され
る。入力信号Ｖ、はエミッタ−ホロワトランジスタＴ、
を経てトランジスタＴ１のベースに供給される。この入
力信号ｖｉはダイオードＤ、の陽極にも現れる。ダイオ
ードＤＳの陰極１２における電圧は第１供給電圧ｖ１よ
りも３つのダイオード間の電圧骨だけ低くなる。これが
ため、ダイオードＤ、は成る特定レベルの入力電圧ｖ１
に対してターン・オンし、この場合に入力電圧ｖ１の一
部がダイオードＤ１の陰極に現れる。入′力電圧がさら
に高くなると、ダイオード間オの導通度が低くなるため
、このダイオードＤ＃に流れる電流が減少し、ダイオー
ドＤｓに流れる電流が増大する。成る特定レベルの入力
電圧Ｖ五以上でダイオードＤ４はターン・オフする。ト
ランジスタＴ２のベース電圧はダイオード０１．０！及
びり、を経る入力電圧Ｖ、に追従する。これがため、斯
かる入力電圧がさらに増大すると、トランジスタＴ２が
ターン・オンするため、接続点３の電圧も増大する。成
る特定入力電圧ではダイオードＤ、がカット・オフされ
て、トランジスタＴ、のコレクタがトランジスタＴ、の
コレクタ−エミッタ通路を経て高い供給電圧ｖ２の第２
端子１０に接続される。入力電圧がさらに増大すると、
トランジスタ４が基底状態となるため、トランジスタＴ
２のベース電圧がさらに増大することは有り得ない。ト
ランジスタＴ、のベースを電流源により駆動させる場合
には、トランジスタＴ、のベース電圧を第２供給電圧Ｖ
、からこの電流源の飽和電圧を差引いた値にまで駆動さ
せることができる。この場合トランジスタＴ、は飽和さ
れない。

従って、出力端子２における最大電圧ｖ０はつぎのよう
になる。即ち、 ＶＯＩＩＡＸ　＝Ｖｚ　　（Ｖｃｔｓｔｚ　＋　Ｖ＊ｔ
ｔ＋＋　Ｖ＋＋ｔｔ＋）　　（１）ここに、 ｖｃｔｓｔ３”　）ランジスタＴ３の駆動電流源が飽和
した場合のコレクタ−エミッタ電圧、 ＶｌｌＥ？３　　”　トランジスタＴ３のベースーエミ
・７り電圧、 Ｖｓｉｔ＋　　＝）ランジスタＴ、のベース−エミッタ
電圧。

電圧ｖｃｔｓア、は約１００ｍＶであるため、出力端子
２は第２供給電圧ｖｚからの２つのベース−エミッタ電
圧骨（約１．２Ｖ）差引いた電圧に等しい電圧にまで駆
動させることができ、これは従来の増幅回路に較べてほ
ぼ２個のダイオード電圧骨だけ良好な出力電圧スイング
（振幅）となる。例えば、ブートストラップによるよう
に、トランジスタＴ、のベース電圧が第２供給電圧以上
となり得る場合には、トランジスタＴ、を基底状態とし
て、ダイオードＤ、及びり、をカット・オフさせること
ができる。

この場合に、出力端子２における電圧ｖ０は最大値に達
し、これは次式に等しくなる。即ち、Ｖ１１ＮＡＸ＝Ｖ
！　　　ＣＶｃｔｓｔａ　　＋　　Ｖｓｔｖｚ＋　　Ｖ
Ｃ！！？Ｉ）　　　　　（２）ここに、 ＶＣｌ５□−トランジスタＴ４の飽和中におけるコレク
タ−エミッタ電圧、 ＶＣＥ！Ｔ、−）ランジスタＴ、の飽和中におけるコレ
クタ−エミッタ電圧、 ｖ０ア、−トランジスタＴ２のベース−エミッタ電圧。

電圧ＶＣ１ＳＴ４及びｖｃｔｓｔｔははホ１００Ｉｌｌ
ｖテアルノで、上式から出力端子２を駆動させることの
できる電圧は、第２供給電圧ｖ２から実質上１個のトラ
ンジスタのベース−エミッタ電圧（約０．６Ｖ）を差引
いた値までとなる。このように出力電圧のスイングが大
きくなるために、増幅回路の効率は高くなる。

第１図につき説明したような第２供給電圧の原理は任意
数の供給電圧に拡張することができる。

第２図は供給電圧を３つとした場合の増幅回路でり、こ
れを第１図の回路と同一部分を示すものには同一部番を
付して示しである。トランジスタＴ’ｔ＋のコレクタ−
エミッタ通路はトランジスタ↑、のコレクタ−エミッタ
通路と直列に接続し、トランジスタＴｚＩ　のコレクタ
を第３供給電圧ｖ３に接続する。

この際トランジスタＴ２のコレクタをダイオード’ｈｔ
を介して第２供給電圧ｖ２に接続すると共に電流源７を
第３供給電圧Ｖ、に接続する。トランジスタ’ｒｚ＋用
の駆動回路はトランジスタＴ２用の駆動回路と同一タイ
プのものとする。電流Ｉｔ、ｏを供給する電流源２７を
第３供給電圧Ｖ、とトランジスタＴＲＩのベースとの間
に配置する。この電流源２７はトランジスタＴｔ４で構
成し、このトランジスタのベースには基準電圧ｖ０を供
給する。トランジスタＴ！ｌのベースをダイオードＤ０
と、ダイオードＤ０と、電流源２８との直列回路によっ
て共通端子１１に接続する。トランジスタＴ！Ｉのエミ
ッタとトランジスタＴ２のコレクタとの接続点３３と、
ダイオードＤ！ｆｆｉとダイオードＤ。との接続点２９
との間にダイオードＤ２４を配置する。トランジスタＴ
２のベースをダイオードＯＺＳを介してダイオードＤｔ
３と電流源２８との接続点２２に接続する。

第２図の回路動作は第１図につき説明した原理に、よっ
て極めて簡単に説明することができる。入力電圧Ｖ、が
低い場合には、トランジスタＴ１が第１供給電圧Ｖｌに
結合される。この場合、トランジスタＴ２とＴ□及びダ
イオードＤ、とＤｔ％がカット・オフされる。電流源２
７からの電流■２゜はダイオード０１２及びＤ！３を経
て電流源２８へと流れる。この電流源２８によって搬送
される電流■２３は第２供給電圧ｖ２からダイオードＤ
ｔｌ及びＯＺ４を経て取出される。入力電圧Ｖｉが増大
すると、ダイオードＤ５が導通し、ついでトランジスタ
Ｔｔが導通し、第１供給電圧ｖ１への回路が非接続とな
り、トランジスタＴ＋のコレクタは第２供給電圧ｖｔに
結合される。

入力電圧Ｖ！がさらに増大すると、ダイオードＤｔｓが
ターン・オンし、これによりトランジスタＴ’ｔ　＋が
ターン・オンされ、ダイオードＤｔ４がターン・オフさ
れるため、成る特定の入力電圧以上では第２供給電圧Ｖ
、が非接続となり、トランジスタＴ、のコレクタが第３
供給電圧ＶＺに供給される。入力電圧ｖｉがさらに増大
すると、トランジスタＴｔ４は基底状態となる。この場
合トランジスタ１１１のベース電圧はそれ以上に増大す
ることはない。入力電圧Ｖ、が依然さらに増大する場合
、トランジスタＴｔは基底状態となり、ダイオードＤ、
及びＤわがカット・オフされる。トランジスタＴ、のベ
ースを第３供給電圧Ｖ、から１個のトランジスタの飽和
電圧分を差引いた電圧値にまで駆動させることができる
場合には、出力端子２の最大電圧は次式に等しくなる。

即ち、 ＶＯＭＡＸ　＝Ｖｌ　　（Ｖｃｔｓｔｓ　＋ν５ｔｙｉ
＋　Ｖｉｔｔ＋）　　（３）この最大出力電圧では、ト
ランジスタＴ、は基底状態にならない。このトランジス
タＴ３のベース電圧が第３供給電圧の値に達するか、又
はそれ以上となり得る場合に、トランジスタＴ、は基底
状態となり、ダイオードＤｚ及びＤ３がカット・オフさ
れる。

この場合、出力端子２における最大電圧はつぎのように
なる。即ち、 Ｖｏｘａｘ＝Ｖｚ　　　（Ｖｃｉｓｔｔ４＋Ｖ＋ｔｔｚ
＋　＋ＶｃＥｓｔｚ＋Ｖｃｗｓｔ＋）　　　　　（４１
ここに、 ｖ４，７□４＝トランジスタＴ２４の飽和時のコレクタ
−エミッタ電圧。

本発明による増幅回路はブツシュ−プル増幅器に使用す
るのに極めて好適であり、その第１例を第３図に示す。

このブツシュ−プル増幅器の入力段は本例では最も簡単
な形態をしており、この入力段は差動対として配置した
２個のトランジスタＴ１１及びＴＩ！から成り、これら
トランジスタの共通エミッタ端子はトランジスタＴＩＧ
から成る電流源を介して正の第２供給電圧＋ｖｚに接続
する。トランジスタＴ、。のベースには基準電圧ＶＲ３
を供給する。ブツシュ−プル増幅器の入力信号Ｖｉｌは
トランジスタＴｌｌ及びＴ１□の各ベースに供給する。

トランジスタＴｌ！のコレクタは入力段の出力端子に直
接接続し、トランジスタＴ１１のコレクタはトランジス
タＴＩ３とＴ１４とから成る電流ミラー回路を介して入
力段の出力端子に接続し、この出力端子をミラ一段の入
力端子に接続する。本例ではこのミラ一段をトランジス
タＴＩ５で構成し、このトランジスタのエミッタを負の
供給電圧−ｖ２に接続する。トランジスタＴ１５のコレ
クタとエミッタとの間には周波数補償コンデンサＣ６を
接続する。トランジスタＴＩＳのコレクタは、直列に接
続した６個のダイオードＤｈ、　Ｄ？、　Ｄｌ、　Ｄ９
．　ＤＩ。及び０１１　と、これに直列に配置したトラ
ンジスタＴ、から成る電流源とによって正の供給電圧＋
ｖ２に接続する。トランジスタＴ、のベースには基準電
圧Ｖｌｌｊｌを供給する。出力段は２つの相補回路をも
って構成するが、その各相補回路は第１図に示した増幅
回路におけるものとほぼ同じである。これがため、この
第３図でも第１図に示すものと同一部分を示すものには
同一部番を付して示してあり、相補部分にはプライム符
号を付して示しである。第３図の回路の出力段と第１図
の回路の出力段との相違点は次の点にある。トランジス
タＴ２とトランジスタＴ、をダーリントン−ペアとして
配置し、トランジスタＴ２のベースとエミッタとの間に
抵抗Ｒ１を配置して、ダーリントン−ペアを迅速にター
ン・オフさせる。

なお、トランジスタＴ、のベースとエミッタとの間には
保護目的のために抵抗又はダイオードを配置することが
でき、この際、ダイオードを用いる場合には、このダイ
オードの順方向をトランジスタＴ、のベース−エミッタ
接合のそれとは反対とする必要がある。同様に、トラン
ジスタＴ、はトランジスタＴ７と共にダーリントン−ペ
アを形成する。ダイオ−トロ、及び０３に直列に追加の
ダイオード０゜を配置する。このダイオードＤｌｚは、
ダーリントン−ペアＴ、、　Ｔ、が基底状態となる瞬時
に第１供給電圧から第２供給電圧への切換えを行って、
このダーリントン−ペアを最適に駆動させるようにする
。なお、ダイオードＤ□の陰極はダイオードＤ２の陽極
に接続することもできる。相補出力トランジスタＴ、及
びＴｌ′のエミッタは共通の出力端子２に接続し、この
出力端子には負荷ＲＬを接続する。

トランジスタＴ？及びＴ？”　のエミッタ間に接続した
抵抗Ｒ１は抵抗Ｒ１と同じ作用をする。電流源８は２つ
の相補回路に共通の電流源である。

トランジスタＴ５′及びＴ、のコレクタはそれぞれ負の
供給電圧−ｖ２及び正の供給電圧＋ｖ２にそれぞれ接続
する。ミラ一段の出力信号はトランジスタＴ３及びＴ、
′　のベースに供給される。トランジスタＴ３のベース
とトランジスタＴ３′のベースとの間のダイオードＤ６
＋　Ｄｌｌ　ＤＩｌｌ　０９１　ＤＩＧ及びＤｌｌ　は
出力段にＡＢ級のバイアスを与える。ブツシュ−プル原
理は本来既知であるため、ここではそれについての説明
は省略する。トランジスタＴ、及びトランジスタＴ、を
ダーリントン−ペアとして配置するため、最大出力電圧
のスイングは次式に等しくなる。即ち・　　　　　　　
　　　　　　　　　　　　　　　　（５）ＶｏｘＡｘ　
＝　＋Ｖｔ　−（Ｖｃｔｓｔｑ　＋　ＶｌｌＥＴ３　＋
　Ｖａｉｙｔ　＋　Ｖｃｔ丁υ従って、最大出力電圧は
第１図の回路の場合よりも１ベース−エミッタ電圧骨低
くなる。最小出力電圧は、最大出力電圧が正の供給電圧
＋ｖ２以下でるので、負の供給電圧−ｖ２よりも１ベー
スーエミ電圧分高い値となる。トランジスタＴ、をその
ベース電圧が第２供給電圧以上となるような電圧値にま
で駆動させることのできる場合には、最大出力電圧は次
式に等しくなる。即ち、 Ｖａｘａｘ−＋Ｖｚ　　　（Ｖｃｇｓｙ４＋ＶｍＥｔｓ
”Ｖｍｔｙｚ＋Ｖｃｔｓ丁＋）　　　　　（６）これは
、トランジスタＴ２をトランジスタＴｌｌと共にダーリ
ントン−ペアとして配置するからである。

この場合にも最大出力電圧は第１図の対応する場合にお
けるよりも１．ベース−エミッタ電圧骨低くなる。

本発明によるブツシュ−プル増幅器の第２例を第４図に
つき説明する。なお、ここでは便宜上本発明に関連する
出力段のみを図示し、また第３図のものと同一部分を示
すものには同一部番を付して示しである。この例では、
トランジスタＴ４のエミッタを抵抗Ｒ５を介して供給電
圧ｖ２用の端子１０に接続する。抵抗Ｒ１の一端１５と
出力端子２との間にコンデンサＣ２を配置する。出力信
号はコンデンサＣ２によってブートストラップされるた
め、トランジスタＴ４のコレクタ電圧は供給電圧＋ｖｔ
以上に高めることができる。回路の作動に関する限り、
この場合には人力信号の増加によりトランジスタ１日及
びＴ２がターン・オンされる際にトランジスタＴ４の代
わりにトランジスタＴ、が飽和することになる。

この際トランジスタＴｌｌのコレクタは供給電圧＋ｖ２
に接続されているも、トランジスタＴ、のベースはブー
トストラッピングにより斯かる供給電圧＋Ｖｔ以上で駆
動させることができる。これがため、最大出力電圧は次
式に等しくなる。即ち、Ｖｏ　Ｍａｘ＝Ｖｚ　　　　（
Ｖｃｔｓｔｓ　　　＋　　Ｖｓｔｔｚ＋　　Ｖｃｔｓｔ
＋）　　　　　　（７）ここに、 ｖｃｔｓ□＝トランジスタＴ、が飽和している場合のこ
のトランジスタのコレクタ−エ ミッタ電圧である。

斯かるブートストラッピングによってブツシュ−プル増
幅回路の最大出力電圧のスイングは１ベース−エミッタ
電圧分だけ増大する（式（６）参照）。

なお、本例では入力段の電流源トランジスタＴ１゜（第
３図参照）を正の供給電圧＋ｖ２に直接接続すると共に
トランジスタＴｌ３４１４及びＴｌｓの各エミッタを負
の供給電圧−ｖ２に直接接続する。

ブツシュ−プル増幅器の第３例を第５図につき説明する
。この第５図でも第４図のものと同一部分を示すものに
は同一部番を付して示しである。

本例では電流源トランジスタＴ４の代わりに抵抗Ｒ４を
用いる。ブーストラップングにより、トランジスタＴ、
のベースには点１５における電圧と同じ信号電圧が現れ
る。従って、抵抗Ｒ４間に一定電圧が得られるため、こ
の抵抗Ｒ４は電流源として作動する。

第６図は本発明の第４例に基づくブツシュ−プル増幅器
を示したものであり、ここに第５図のものと同一部分を
示すものには同一部番を付して示しである。本例と第５
図に示したものとは、ダイオードＤ、の代わりにエミッ
タ−ホロワトランジスタＴＩ＆を用いた点が相違してお
り、このトランジスタＴＩ＆のエミッタはダイオードＤ
３の陰極に接続し、コレクタは正の供給電圧＋ｖ２に接
続し、ベースはトランジスタＴ、のエミッタに接続する
。第５図に示した例では、トランジスタＴｓ、　Ｔｚが
ターン・オンされる際にトランジスタＴ、のエミッタに
おける抵抗値が突然低下する。その理由は、トランジス
タＴ、のベースに見られる抵抗がトランジスタＴ７のベ
ースに見られる抵抗と並列に接続されるからである。こ
れにより回路の入力抵抗が突然低下し、入力信号をひず
ませることになる。そこで、ダイオードＤ５の代わりに
トランジスタＴｌ１ｋを用いると、トランジスタＴａ及
びＴ２がターン・オンされる際にトランジスタＴ、の入
力抵抗に並列に接続される抵抗がトランジスタＴＩ＆の
電流利得係数に等しい係数分だけ増大する。従って、ト
ランジスタＴ、、Ｔ、がターン・オンされると、トラン
ジスタＴ３の人力抵抗の低減が実質上さらに小さくなる
ため、ひずみも実質上低減される。なお、第１．　２．
　３及び４図に示した例にもエミッタ−ホロワトランジ
スタＴＩ＆を用いることができる。

本発明は図示の例にのみ限定されるものでなく、幾多の
変更を加え得ること勿論である。例えば、本発明の各側
に用いたダイオードはダイオード接続したトランジスタ
と置換することができる。さらに各回路におけるバイポ
ーラトランジスタのすべて又はその幾つかをＭＯＳ　　
）ランジスタと置換することができ、この場合には「エ
ミッタ」、「コレクタ」及び「ベース」をそれぞれ「ソ
ース」、「ドレイン」及び「ゲート」と称する必要があ
る。

さらに、電流源５及び５′は抵抗と置換することができ
る。最後に、第３．４．５及び６図に示した各側にも第
２図に示した増幅回路を設けることができる。

【図面の簡単な説明】

第１図は本発明による増幅回路の一例を示す基本回路図
； 第２図は第１図の変形例を示す回路図；第３図は本発明
の第１例に基づくブツシュ−プル増幅器を示す回路図； 第４図は本発明の第２例に基づくブツシュ−プル増幅器
を示す回路図； 第５図は本発明の第３例に基づくブツシュ−プル増幅器
を示す回路図； 第６図は本発明の第４例に基づくプッシューブル増幅器
を示す回路図である。 ２・・・増幅回路の出力端子　４・・・第１供給電圧用
端子５・・・第１電流源　　　　　６・・・増幅回路の
入力端子７・・・第２電流源　　　　　８・・・第３電
流源１０・・・第２供給電圧用端子　１１・・・共通端
子Ｔ、・・・第１ＮＰＮ）ランジスタＴ２・・・第２Ｎ
ＰＮ　　）ランジスタＴ３・・・ＮＰＮ　　）ランジス
タ　　Ｄ１〜Ｄ、・・・ダイオードＲＬ・・・負荷

Claims (1)

1. 【特許請求の範囲】 １、−エミッタが、基準点に結合される負荷に接続する
   ための第１端子に結合されると共に、コレクタが第１半
   導体接合によって第１供給電圧用の第２端子に結合され
   る第１トランジスタと； −コレクタ−エミッタ通路が前記第１トラ ンジスタのコレクタ−エミッタ通路に直列に配置され、
   コレクタが前記第１供給電圧よりも高い第２供給電圧用
   の第３端子に結合される第２トランジスタと； −エミッタ−ホロワとして配置され、ベー スが入力信号を受信し、かつエミッタが前記第１トラン
   ジスタのベースに結合される第３トランジスタ； とを具えている増幅回路において、 −前記第３端子と前記基準点との間に、少 なくとも第１電流源と、第２半導体接合と、第３半導体
   接合と、第２電流源との直列回路から成る電流通路を配
   置し； −前記第１トランジスタのコレクタを第４ 半導体接合によって前記電流通路上の前記第１電流源と
   前記第２電流源との間に位置する点に接続し； −前記第３トランジスタのエミッタを第５ 半導体接合によって前記第２電流源に接続し；−前記第
   ２トランジスタのベースを前記第 １電流源に接続する； ことを特徴とする増幅回路。 ２、前記第１トランジスタ及び前記第２トランジスタの
   各々をダーリントン−ペアによって構成することを特徴
   とする特許請求の範囲第１項に記載の増幅回路。 ３、前記第１電流源を第１抵抗によって前記第３端子に
   接続し、かつ前記第１端子をコンデンサによって前記第
   １抵抗の前記第３端子に接続されない側の端子に接続す
   ることを特徴とする特許請求の範囲第１又は２項のいず
   れか一項に記載の増幅回路。 ４、前記第１電流源を第２抵抗によって構成することを
   特徴とする特許請求の範囲第３項に記載の増幅回路。 ５、前記第５半導体接合をエミッタ−ホロワとして配置
   される第４トランジスタのベース−エミッタ接合とする
   ことを特徴とする特許請求の範囲第１、２、３または４
   項のいずれか一項に記載の増幅回路。 ６、相補形の第１トランジスタの各エミッタを共通負荷
   に接続するための共通第１端子に接続して、２個の相補
   形の増幅回路によってプッシュプル増幅器を構成するよ
   うにしたことを特徴とする特許請求の範囲第１〜５項の
   いずれか一項に記載の増幅回路。 ７、２個の相補形増幅回路の第２電流源を、共通の第２
   電流源を構成するように共通としたことを特徴とする特
   許請求の範囲第６項に記載の増幅回路。 ８、１個以上のバイポーラトランジスタを電界効果トラ
   ンジスタと置換したことを特徴とする特許請求の範囲第
   １〜７項のいずれか一項に記載の増幅回路。