JPH10145221A

JPH10145221A - 出力回路装置

Info

Publication number: JPH10145221A
Application number: JP8303213A
Authority: JP
Inventors: Toshiyuki Umeda; 俊之梅田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1998-05-29
Anticipated expiration: 2016-11-14
Also published as: JP3200021B2

Abstract

(57)【要約】【課題】高速性を損なわず、また消費電力を増大させず
にレーザダイオードのような低インピーダンス負荷を安
定に電流駆動できる出力回路装置を提供する。【解決手段】コレクタが出力端子ＯＵＴ１，ＯＵＴ２に
接続された差動トランジスタＱ１，Ｑ２と低電流源Ｉ１
で構成される出力段差動回路１を備えた出力回路装置に
おいて、差動トランジスタ対Ｑ１，Ｑ２のオン側のトラ
ンジスタのベース・コレクタ間電圧とベース・エミッタ
間電圧が共に正極性で、かつコレクタ・エミッタ間電圧
が飽和電圧となるようにトランジスタＱ１，Ｑ２を駆動
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザダイオード
のような低インピーダンス負荷を高速で電流駆動するの
に適した出力回路装置に関する。

【０００２】

【従来の技術】１０Ｇｂｐｓクラスの高速光通信用のレ
ーザダイオードを駆動する回路は、立ち上がり、立ち下
がり時間の短い高速信号を大きな電流出力に変換してレ
ーザダイオードに供給するために、出力段のトランジス
タサイズが大きいことが要求される。高速化のため通
常、出力段は一対のトランジスタで差動回路を構成し、
トランジスタのコレクタ側を負荷であるレーザダイオー
ドに接続する、いわゆるオープンコレクタ形式となって
いる。出力段の差動回路は、さらに前段の差動回路から
の信号がバッファ回路を介して与えられることによって
駆動される。

【０００３】出力段差動回路を構成する差動トランジス
タ対は、入力信号に応じて数十ｍＶのベース電位の変動
によってスイッチングが行われる。一方、ノイズマージ
ンを確保するために、回路は内部の信号振幅が数百ｍＶ
となるように設計される。従って、高速スイッチング時
にはベース電位の変動が出力段差動回路における差動ト
ランジスタ対の共通エミッタに数百ｍＶの電位変動を与
える。この電位変動は、サイズの大きい出力段差動回路
のトランジスタの寄生容量に作用して過渡電流を発生さ
せ、動作の不安定化を招く。

【０００４】また、差動トランジスタ対の共通エミッタ
の電位変動は、ベースに帰還されるが、ベースから前段
の回路を見た出力インピーダンスが有限値であるため、
ベースに帰還された電位変動は再び差動トランジスタ対
で増幅される。この現象が差動回路に生じる発振現象、
すなわちリンギング現象であり、これは出力電流波形を
劣化させる。

【０００５】このリンギング現象に対処するために、従
来では出力段差動回路の差動トランジスタ対のベースに
入力される信号の波形を積分回路等で鈍らせ、立ち上が
りおよび立ち下がり時間を長くすることで発振が生じな
いようにするか、あるいは出力段差動回路の前段の回路
の出力インピーダンスをできる限り下げて、リンギング
現象を少なくする方法をとっていた。

【０００６】しかし、前者の方法は必然的に高速性を損
なうことになり、高速信号の入力に対応して電流出力を
発生するという出力回路装置本来の機能を損なう。後者
の方法は、回路の消費電流を上げることになり、消費電
力の増大、発熱の増大といった問題を引き起こす。

【０００７】

【発明が解決しようとする課題】上述のように、レーザ
ダイオードのような負荷を高速で電流駆動する出力回路
装置においては、出力段のトランジスタがトランジスタ
の本質的な特性から過渡電流の発生、リンギング現象の
発生などの不安定状態に陥るという問題がある。これを
回避するために、積分回路等を用いて出力段のトランジ
スタのベースに入力される信号の波形を鈍らせる方法
は、高速性を損なうという問題があり、また出力段の前
段回路の出力インピーダンスを下げる方法は、消費電力
が増大して発熱が大きくなるという問題があった。

【０００８】本発明は、高速性を損なうことなく、また
消費電力の増大を伴うことなくレーザダイオードのよう
な低インピーダンス負荷を安定に駆動できる出力回路装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するた
め、本発明は制御電極を入力端子とし、第１主電極を出
力端子とするトランジスタを出力段に用いた出力回路装
置において、トランジスタのオン時の制御電極から第１
主電極および第２主電極をそれぞれ見た電圧が同一極性
となるように、好ましくはさらに第１主電極と第２主電
極間の電圧が該トランジスタの飽和電圧付近となるよう
に該トランジスタを駆動する手段を有することを特徴と
する。

【００１０】また、本発明はこのような出力回路装置に
おいて、該トランジスタの制御電極および第１主電極の
少なくとも一方の電位を調整するための調整手段を有す
ることを特徴とする。

【００１１】本発明における出力段のトランジスタとし
ては、制御電極と第１主電極間の接合電位差と、制御電
極と第２主電極間の接合電位差が異なるトランジスタ、
例えばへテロ接合バイポーラトランジスタ（ＨＢＴ）を
用いることが望ましい。

【００１２】さらに、本発明は第２主電極を共通接続し
て差動トランジスタ対を構成し、この差動トランジスタ
対の共通の前記第２主電極に接続された電流源を有する
出力段差動回路を備え、差動トランジスタ対のオン側の
トランジスタの制御電極から第１主電極および第２主電
極をそれぞれ見た電圧が同一極性となるように該差動ト
ランジスタを駆動する手段を有することを特徴とする。

【００１３】この出力回路装置で使用するトランジスタ
は、バイポーラトランジスタおよび電界効果トランジス
タ（ＦＥＴ）のいずれであってもよく、バイポーラトラ
ンジスタの場合はベースが制御電極、コレクタが第１主
電極、エミッタが第２主電極にそれぞれ相当し、ＦＥＴ
の場合はゲートが制御電極、ドレインが第１主電極、ソ
ースが第２主電極にそれぞれ相当する。

【００１４】本発明による出力回路装置の作用を出力段
のトランジスタにバイポーラトランジスタを用いた場合
を例にとって説明すると、出力段のトランジスタはオン
時にはベース・エミッタ間電圧Ｖｂｅおよびベース・コ
レクタ電圧Ｖｂｃが同一極性となるように駆動される。
例えば、出力段のトランジスタがＮＰＮトランジスタの
場合、このトランジスタは従来の出力回路装置ではＶｂ
ｅが正極性、Ｖｂｃが負極性の条件で駆動されるのに対
して、本発明ではＶｂｅおよびＶｂｃが共に正極性の電
圧となるように駆動される。

【００１５】また、このときトランジスタが飽和状態と
なるように、すなわちコレクタ・エミッタ間電圧Ｖｃｅ
が飽和電圧付近となるようにＶｂｅ，Ｖｂｃを設定し
て、トランジスタを飽和状態にすることが望ましい。こ
の状態ではベースへの入力信号がコレクタ側に抜ける分
があるため、トランジスタの増幅率は劣化する。

【００１６】ここで、へテロ接合バイポーラトランジス
タ（ＨＢＴ）のように、ベース・コレクタ間電流Ｉｂｃ
がコレクタ電流Ｉｃの増幅に寄与しない項が支配的なト
ランジスタでは、Ｉｂｃはベースからコレクタを通して
エミッタに流れる成分のみであり、コレクタ電流Ｉｃと
して出力には現れない。この場合、出力段のトランジス
タのスイッチングに伴うエミッタ電位の変動は従来の出
力回路装置と同様にベースに帰還されるが、べース電位
の変動によるコレクタ電流Ｉｃの変動は、ベース・エミ
ッタ間電圧Ｖｂｅの変動に指数関数的に比例する項と、
ベース・コレクタ間電流Ｉｂｃとの和で近似される。

【００１７】リンギング発生時は、ベース・エミッタ間
電圧Ｖｂｅの解が振動項を持つ状態であり、この項を消
去することは原理的に不可能である。従って、Ｖｂｅの
振動的変動に対してコレクタ電流Ｉｃが振動的に追従し
ようとするが、本発明の条件に従うと、すなわちＶｂ
ｅ，Ｖｂｃが共に正極性の電圧となるようにトランジス
タを駆動すると、Ｉｃ，Ｖｂｅ，Ｖｂｃの値を適切に調
整することで、ベース・コレクタ間電流Ｉｂｃの変動に
よってコレクタ電流Ｉｃの変動を補償することができ、
リンギングによる出力電流波形の変動が軽減もしくは防
止される。

【００１８】そして、この場合さらにトランジスタをオ
ン時に飽和状態とすれば、Ｉｂｃの変動の大きさをＩｃ
の変動が相殺される程度にまで大きくすることができ、
一層効果的となる。

【００１９】このように本発明の出力回路装置では、高
速動作時の安定性を増すことができるため、リンギング
等の発振現象を抑制して、立ち上がりおよび立ち下がり
時間の短い高速の出力電流波形を出力することが可能と
なる。

【００２０】

【発明の実施の形態】以下、本発明の実施形態を図面に
従って説明する。以下の実施形態では、トランジスタに
ＮＰＮ型バイポーラトランジスタを用いた場合について
説明するが、ＰＮＰ型バイポーラトランジスタを用いて
もよく、またＮチャネル型あるいはＰチャネル型のＦＥ
Ｔを用いてもよい。

【００２１】（第１の実施形態）図１は、本発明の第１
の実施形態に係る出力回路装置の回路図である。この出
力回路装置は、大きく分けて出力段差動回路１、前段差
動回路２、および出力段差動回路１と前段差動回路２の
間に挿入されたバッファ回路３からなる。

【００２２】出力段差動回路１は、エミッタが共通接続
されたトランジスタＱ１，Ｑ２からなる差動トランジス
タ対と、トランジスタＱ１，Ｑ２の共通エミッタと回路
電源Ｖ１の低電位側（この例ではマイナス側）に接続さ
れた定電流源Ｉ１により構成される。トランジスタＱ
１，Ｑ２のコレクタは一対の出力端子ＯＵＴ１，ＯＵＴ
２にそれぞれ接続されており、出力端子ＯＵＴ１は終端
負荷抵抗Ｒ４を介して回路電源Ｖ１の高電位側（この例
では接地側）に直接接続され、出力端子ＯＵＴ２は終端
負荷抵抗Ｒ５および負荷であるレーザダイオードＬＤを
介して回路電源Ｖ１の高電位側に接続されている。な
お、トランジスタＱ１，Ｑ２としては、例えばへテロ接
合バイポーラトランジスタ（ＨＢＴ）が用いられる。

【００２３】前段差動回路２は、エミッタが共通接続さ
れたトランジスタＱ７，Ｑ８からなる差動トランジスタ
対と、トランジスタＱ７，Ｑ８の共通エミッタに接続さ
れた定電流源Ｉ６と、トランジスタＱ７，Ｑ８のコレク
タにそれぞれの一端が接続された負荷抵抗Ｒ１，Ｒ２
と、これら負荷抵抗Ｒ１，Ｒ２の他端と回路電源Ｖ１の
接地側との間に接続されたレベルシフト抵抗Ｒ３により
構成されており、一対の入力端子ＩＮ１，ＩＮ２に入力
される差動入力信号を電圧増幅してバッファ回路３へ供
給する。差動入力信号は、例えば数Ｇｂｐｓ〜１０Ｇｂ
ｐｓオーダの高速パルス列からなる。

【００２４】ここで、レベルシフト抵抗Ｒ３は、負荷抵
抗Ｒ１，Ｒ２の回路電源Ｖ１側（この例では接地側）の
電位を負方向にシフトするために設けられており、バッ
ファ回路３を介して出力段差動回路１のトランジスタＱ
１，Ｑ２のベース電位を負方向にシフトする働きを持
つ。

【００２５】バッファ回路３は、前段差動回路２の出力
信号を信号レベルと出力インピーダンスを所定量だけ下
げて出力段差動回路１に供給する回路であり、トランジ
スタとそのエミッタ負荷としての定電流源からなるエミ
ッタフォロワを複数個用いて構成される。すなわち、前
段差動回路のトランジスタＱ７のコレクタからの出力
は、トランジスタＱ５と定電流源Ｉ５およびトランジス
タＱ３と定電流源Ｉ３からなる二段のエミッタフォロワ
を介して出力段差動回路１のトランジスタＱ１のベース
に供給される。また、前段差動回路のトランジスタＱ８
のコレクタからの出力も同様に、トランジスタＱ６と定
電流源Ｉ６およびトランジスタＱ４と定電流源Ｉ４から
なる二段のエミッタフォロワを介して出力段差動回路１
のトランジスタＱ２のベースに供給される。

【００２６】次に、本実施形態の出力回路装置の動作を
説明する。入力端子ＩＮ１，ＩＮ２に差動入力信号が入
力されたときの出力段差動回路のトランジスタＱ１，Ｑ
２のベースに入力される信号の電位は、前段差動回路２
のレベルシフト抵抗Ｒ３での電圧降下と、バッファ回路
３のエミッタフォロワでの電圧降下で決定される。

【００２７】例えば、回路電源Ｖ１が０／−７Ｖ（高電
位側が０Ｖ、低電位側が−７Ｖ）の条件で、トランジス
タＱ７，Ｑ８がそれぞれオンの時のレベルシフト抵抗Ｒ
３での電圧降下が１Ｖ、前段差動回路２の負荷抵抗Ｒ
１，Ｒ２の両端に生じる信号振幅が０．５Ｖであり、エ
ミッタフォロワ一段当たりの電位降下がそれぞれ１．３
Ｖであるとすると、トランジスタＱ１，Ｑ２のベースに
入力される信号のハイレベル（Ｑ１，Ｑ２のオン時のレ
ベル）は、−（１＋０＋１．３＋１．３）＝−３．６
Ｖ、ローレベル（Ｑ１，Ｑ２のオフ時のレベル）は、−
（１＋０．５＋１．３＋１．３）＝−４．１Ｖとなる。

【００２８】一方、トランジスタＱ１，Ｑ２のコレクタ
電位は終端負荷抵抗Ｒ４，Ｒ５の両端に生じる信号振幅
で決定され、Ｑ１，Ｑ２の飽和電圧（飽和時のコレクタ
・ベース間電圧）を０．５Ｖとすると、Ｑ１，Ｑ２のオ
ン時のベース・エミッタ間電圧を１．３Ｖとして、コレ
クタ電位のローレベル（Ｑ１，Ｑ２のオン時のレベル）
が−３．６−１．３＋０．５＝−４．４Ｖ以下の場合
に、Ｑ１，Ｑ２は飽和状態となる。

【００２９】図２に、この条件での出力段差動回路１の
トランジスタ単体の等価回路モデルを示す。このモデル
では、ベース・コレクタ間の接合ダイオードＤ１と、ベ
ース・エミッタ間の接合ダイオードＤ２およびコレクタ
・エミッタ間の定電流源Ｉａでトランジスタを表現して
いる。

【００３０】ベース・コレクタ間電圧Ｖｂｃによる電流
増幅が無い場合、定電流源Ｉａの値は、Ｉａ＝Ｉｓｅｘｐ（Ｖｂｅ／Ｖｔ）＋Ｉｂｃで表すことができる。ここで、Ｖｂｅはベース・エミッ
タ間電圧、Ｖｔ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：
絶対温度、ｑ：素電荷）、Ｉｓは接合飽和電流、Ｉｂｃ
はベース・コレクタ間電流である。このモデルでエミッ
タ電位の不安定性による変動が生じた場合、この変動は
ベース電位に帰還され、再びベース・エミッタ間電圧Ｖ
ｂｅの変動に寄与してＩａの値に影響を与え、コレクタ
電流を変動させることになり、トランジスタの不安定性
が持続する。

【００３１】しかし、本発明によると、ベース・コレク
タ間電流Ｉｂｃの値を適当に調整することにより、ベー
ス・エミッタ間電圧Ｖｂｅのリンギングによる変動分か
ら起こるコレクタ電流Ｉｃの変動をベース・コレクタ間
電流Ｉｂｃによって補償することが可能である。

【００３２】特に、図３に示すように、出力段差動回路
１のトランジスタＱ１，Ｑ２をオン時に領域Ａ、すなわ
ち飽和領域で動作させると、ＩｂｃをＩｃの変動が補償
されるに適当な値まで大きくすることができる。因み
に、従来の出力回路装置では、出力段差動回路のトラン
ジスタはオン時には図３の領域Ｂに示される活性領域で
動作している。なお、トランジスタがＨＢＴの場合、図
３に示されるように飽和領域Ａでのコレクタ・エミッタ
間電圧Ｖｃｅは０．２〜０．３Ｖ程度であり、活性領域
ＢでのＶｃｅは２〜３Ｖ程度である。

【００３３】一方、入力端子ＩＮ１，ＩＮ２からの差動
入力信号に対しては、トランジスタＱ１，Ｑ２のコレク
タ・エミッタ間電位Ｖｃｅはベース電位がオン状態とな
った条件で、すなわちベース・エミッタ間電圧Ｖｂｅが
正になったとき飽和状態となり、トランジスタＱ１，Ｑ
２の信号入力によるスイッチングの過渡時は、飽和状態
に達する以前の条件であるため、Ｉｂｃ＝０である。従
って、スイッチングの立ち上がりおよび立ちがり時の出
力電流波形は、何ら劣化することはない。

【００３４】従って、コレクタ外部から見たコレクタ電
流の変動は、入力信号波形を忠実に再現した良好な波形
として出力される。図４は、本実施形態による出力回路
装置の信号出力電流の時間変動を示し、図５にはこのと
きのコレクタ・ベース間電圧Ｖｃｂ、ベース電位Ｖｂお
よびエミッタ電位Ｖｅの時間変動の測定結果を示す。図
４に示されるように、信号出力電流波形はリンキング等
による振動を生じておらず、良好な矩形波となってい
る。また、図５に示されるように、このときのコレクタ
・ベース間電圧Ｖｃｂは、べース電位Ｖｂがハイレベル
のとき、つまりトランジスタのオン時に−１．２Ｖ前後
まで低くなっており、飽和状態にあることが明らかであ
る。

【００３５】一方、従来の出力回路装置のようにコレク
タ・エミッタ間電圧Ｖｃｅを常に活性領域となるような
条件に電位条件を与えた場合の信号出力電流の時間変動
を図６に示し、図７にはこのときのコレクタ・ベース間
電圧Ｖｃｂ、ベース電位Ｖｂおよびエミッタ電位Ｖｅの
時間変動の測定結果を示す。図６に示されるように、信
号出力電流波形には大きな振幅の持続的な振動波形、す
なわちリンギングが発生している。また、図７に示され
るように、このときのコレクタ・ベース間電圧Ｖｃｂは
飽和状態まで至らず、活性領域で電圧波形が振動してい
る。さらに、ベース電位Ｖｂもリンギングのために真の
信号波形が判別できない状態となっている。

【００３６】このように本実施形態の出力回路装置によ
ると、レーザダイオードＬＤのような負荷を高速で電流
駆動する場合においても、リンギングのような不安定現
象を回避することが可能であり、負荷に良好な矩形波の
出力電流を供給することができる。

【００３７】また、リンギングの発生を避けるために従
来のように積分回路などでトランジスタに入力する信号
波形を鈍らせる必要がないので、高速性が損なわれるこ
ともない。

【００３８】さらに、リンギングの解消のために出力段
差動回路１に信号を供給するバッファ回路３の出力イン
ピーダンスを極端に下げる必要もないので、消費電流が
減少し、消費電力の増大とそれによる発熱の増大という
問題が生じない。

【００３９】（第２の実施形態）図８は、本発明の第２
の実施形態に係る出力回路装置の回路図である。本実施
形態は、前段差動回路２におけるトランジスタＱ７，Ｑ
８のコレクタに接続された負荷抵抗のＲ１，Ｒ２の接地
側に、レベルシフト抵抗Ｒ３と並列に可変電圧源Ｖ２を
挿入した点が先の実施形態と異なっている。

【００４０】本実施形態によれば、可変電圧源Ｖ２の電
圧を調整することにより、前段差動回路２の負荷抵抗Ｒ
１，Ｒ２の接地側の電位、つまりトランジスタＱ７，Ｑ
８のコレクタ側の電位を変化させ、結果的に前段差動回
路２からバッファ回路３を介して出力段差動回路１のト
ランジスタＱ１，Ｑ２のベースに与える信号の電位を調
整することが可能となる。

【００４１】従って、出力回路装置の出力条件の変動等
によってトランジスタＱ１，Ｑ２のコレクタ電位が変化
した場合でも、Ｑ１，Ｑ２のオン時にベース・エミッタ
間電圧およびベース・コレクタ間電圧を共に正極性に保
ち、かつＱ１，Ｑ２を飽和状態に保つことができる。

【００４２】（第３の実施形態）図９は、本発明の第３
の実施形態に係る出力回路装置の回路図である。本実施
形態は、出力段差動回路１のコレクタに出力端子ＯＵＴ
１，ＯＵＴ２を介して接続された負荷である、終端負荷
抵抗Ｒ４，Ｒ５およびレーザダイオードＬＤの接地側
に、可変電圧源Ｖ３を挿入した点がこれまでの実施形態
と異なっている。

【００４３】本実施形態によると、可変電圧源Ｖ３の電
圧を調整することにより、終端負荷抵抗Ｒ４，Ｒ５およ
びレーザダイオードＬＤの接地側、すなわちトランジス
タＱ１，Ｑ２のコレクタ側の電位を変化させ、結果的に
出力段差動回路１のトランジスタＱ１，Ｑ２のコレクタ
電位を調整することが可能となる。

【００４４】従って、第２の実施形態と同様に、出力回
路装置の出力条件の変動等によりトランジスタＱ１，Ｑ
２のコレクタ電位が変化した場合でも、Ｑ１，Ｑ２のオ
ン時にベース・エミッタ間電圧およびベース・コレクタ
間電圧を共に正極性に保ち、かつＱ１，Ｑ２を飽和状態
に保つことができるという効果が得られる。

【００４５】本発明は、上記実施形態に限られるもので
なく、種々変形して実施することが可能であり、例えば
第２の実施形態で説明した可変電圧源Ｖ２と第３の実施
形態で説明した可変電圧源Ｖ３を組み合わせて用い、出
力段差動回路１のトランジスタＱ１，Ｑ２のベース電位
およびコレクタ電位の両方を調整できるように構成して
もよい。また、トランジスタＱ１，Ｑ２のベース電位、
コレクタ電位の調整手段は図８、図９に示した可変電圧
源Ｖ２，Ｖ３に限られるものではない。

【００４６】さらに、上記実施形態では出力段およびそ
の前段の回路が全て差動回路で構成されている場合につ
いて説明したが、本発明は出力段が単一のトランジスタ
で構成された出力回路装置にも適用することが可能であ
る。出力段のトランジスタとしては、前述したようにＰ
ＮＰトランジスタを用いてもよく、またＦＥＴを用いて
もよい。ＦＥＴを用いる場合、特にＭＥＳＦＥＴまたは
ＨＥＭＴが本発明の条件を満たす上で有効である。

【００４７】

【発明の効果】以上説明したように、本発明によれば高
速性を損なわず、しかも消費電力を増大させることな
く、出力電流波形をリンギング等によって劣化させない
出力回路装置を提供することができる。従って、本発明
の出力回路装置は高速光通信用のレーザダイオードのよ
うな高速動作が要求される低インピーダンス負荷のドラ
イバ回路として好適である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る出力回路装置の
構成を示す回路図

【図２】同実施形態における出力段差動回路のトランジ
スタ単体の等価回路モデルを示す図

【図３】本発明の出力回路装置と従来の出力回路装置に
おける出力段差動回路のトランジスタの動作領域を比較
して示す図

【図４】同実施形態に係る出力回路装置の出力電流波形
を示す図

【図５】同実施形態に係る出力回路装置における出力段
差動回路のトランジスタのベース・コレクタ間電圧とベ
ース電位およびエミッタ電位の時間変動を示す図

【図６】出力段差動回路のトランジスタの活性状態を保
った条件の従来の出力回路装置の出力電流波形を示す図

【図７】同じく従来の出力回路装置における出力段差動
回路のトランジスタのベース・コレクタ間電圧とベース
電位およびエミッタ電位の時間変動を示す図

【図８】本発明の第２の実施形態に係る出力回路装置の
構成を示す回路図

【図９】本発明の第３の実施形態に係る出力回路装置の
構成を示す回路図

【符号の説明】

１…出力段差動回路２…前段差動回路３…バッファ回路Ｑ１，Ｑ２…出力段差動回路の差動トランジスタ対Ｑ３，Ｑ４，Ｑ５，Ｑ６…エミッタフォロワのトランジ
スタＱ７，Ｑ８…前段差動回路の差動トランジスタ対ＩＮ１，ＩＮ２…差動信号入力端子Ｒ１，Ｒ２…前段差動回路の負荷抵抗Ｒ３…レベルシフト抵抗Ｒ４，Ｒ５…終端負荷抵抗ＬＤ…レーザダイオードＩ１〜Ｉ６…定電流源Ｖ１…回路電源Ｖ２…ベース電位調整用可変電圧源Ｖ３…コレクタ電位調整用可変電圧源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｂ 10/04 10/06

Claims

【特許請求の範囲】

【請求項１】制御電極を入力端子とし、第１主電極を出
力端子とするトランジスタを出力段に用いた出力回路装
置において、前記トランジスタのオン時の制御電極から第１主電極お
よび第２主電極をそれぞれ見た電圧が同一極性となるよ
うに該トランジスタを駆動する手段を有することを特徴
とする出力回路装置。
【請求項２】制御電極を入力端子とし、第１主電極を出
力端子とするトランジスタを出力段に用いた出力回路装
置において、前記トランジスタのオン時の制御電極から第１主電極お
よび第２主電極をそれぞれ見た電圧が同一極性で、かつ
第１主電極と第２主電極間の電圧が該トランジスタの飽
和状態電圧付近となるように該トランジスタを駆動する
手段を有することを特徴とする出力回路装置。
【請求項３】前記トランジスタの制御電極および第１主
電極の少なくとも一方の電位を調整するための調整手段
を有することを特徴とする請求項１または２に記載の出
力回路装置。
【請求項４】前記トランジスタとして、制御電極と第１
主電極間の接合電位差と、制御電極と第２主電極間の接
合電位差が異なるトランジスタを用いることを特徴とす
る請求項１〜３のいずれか１項に記載の出力回路装置。
【請求項５】前記第２主電極を共通接続して差動トラン
ジスタ対を構成し、この差動トランジスタ対の共通の前
記第２主電極に接続された電流源を有する出力段差動回
路を備え、前記差動トランジスタ対のオン側のトランジスタの制御
電極から第１主電極および第２主電極をそれぞれ見た電
圧が同一極性となるように該差動トランジスタ対を駆動
する手段を有することを特徴とする請求項１〜のいずれ
か１項に記載の出力回路装置。