KR950000162B1 - 증폭기 장치 및 푸시풀 증폭기 - Google Patents

Abstract

내용 없음.

Description

증폭기장치 및 푸시풀 증폭기

제 1 도는 본 발명에 따른 증폭기 장치의 기본 회로도.

제 2 도는 제 1 도의 장치로부터 유도된 증폭기 장치.

제 3 도는 본 발명의 제 1 실시예에 따른 푸시풀 증폭기.

제 4 도는 본 발명의 제 2 실시예에 따른 푸시풀 증폭기.

제 5 도는 본 발명의 제 3 실시예에 따른 푸시풀 증폭기.

제 6 도는 본 발명의 제 4 실시예에 따른 푸시풀 증폭기.

본 발명은 증폭기 장치에 관한 것으로, 상기 증폭기장치는 기준점에 결합된 부하 접속용인 제 1 단자에 결합된 에미터와 제 1 반도체 접합에 의해 제 1 공급 전압용 제 2 단자에 결합된 콜렉터를 갖는 제 1 트랜지스터, 제 1 트랜지스터의 콜렉터-에미터 경로와 직렬로 배치된 콜렉터-에미터 경로와 제 1 공급전압보다 높은 제 2 공급 전압용 제 3 단자에 결합된 콜렉터를 갖는 제 2 트랜지스터, 및 에미터 폴로워로서 배치되어 입력 신호 수신용 베이스와 제 1 트랜지스터의 베이스에 결합된 에미터를 갖는 제 3 트랜지스터를 구비한다.

본 발명은 또한 이러한 증폭기 장치를 구비한 푸시풀 증폭기에도 관한 것이다.

G급형인 이러한 증폭기 장치는 오디오 신호용 전력 증폭기로서 사용될 수 있다. G급 증폭기는 공급 전압이 입력신호에 따라 다수의 단(step)에서 증가하는 증폭기를 의미하는 것으로 이해된다. 이러한 결과로 증폭기는 높은 효율을 갖게 된다.

이러한 증폭기 장치는 미국 특허 제 3,961,280 호에 기재되어 있다. 이러한 공지된 장치에 있어서 입력 신호는 에미터 폴로워(emitter follower)로서 배치된 제 3 트랜지스터를 통해 제 1 트랜지스터 및 제 2 트랜지스터의 베이스에 인가된다. 저입력전압에 대해서 제 2 트랜지스터는 차단되어, 제 1 트랜지스터가 제 1 공급전압에 연결된다. 만일 입력 전압이 제 1 공급전압보다 높게 되면, 제 2 트랜지스터는 턴온(turn on)되어 제 1 공급전압은 단절되고 제 1 트랜지스터는 제 2 공급전압에 접속된다.

제 2 트랜지스터가 도전되지 않으면, 이 트랜지스터의 베이스-에미터간의 접합 양단간에서 발생한 전압은 기껏해야 전체 제 1 공급전압과 동일하다. 이러한 전압의 결과로 나타나는 베이스-에미터 접합의 브레이크다운(breakdown)을 방지하기 위해서, 제 2 트랜지스터의 베이스 라인에 다이오드를 배치하고 있다. 제 2 트랜지스터가 아직 완전히 도전되지 않을 때 제 1 트랜지스터가 기저상태가 되어 왜곡이 발생하는 것을 방지하기 위해서, 제 1 트랜지스터의 베이스 라인에 두개의 직렬 접속된 다이오드를 배치하고 있다.

그러나, 상기 다이오드의 결점은 상기 다이오드가 출력신호의 진폭(swing)을 제한하여, 결과적으로 증폭기 장치의 효율을 제한시킨다는 것이다. 최대 출력의 경우 제 3 트랜지스터의 베이스 전압은 실제로 제 2 공급전압과 동일하다. 따라서 출력 전압은 제 2 공급전압에서, 제 1 트랜지스터 및 제 3 트랜지스터의 베이스-에미터 전압과 제 1 트랜지스터의 베이스 라인에 배치된 두 다이오드 양단간의 다이오드 전압의 합을 뺀것과 동일하다.

본 발명의 목적은 공지된 장치와 비교하여 개선된 출력전압 진폭(swing)을 갖는 G급형 증폭기 장치를 제공하는데 있다. 본 발명에 따라 서문에서 한정된 형의 증폭기 장치는 다음과 같은 특성이 있다. 즉, 제 3 단자 및 기준점간에 전류경로가 배치되며, 이 전류경로에는 적어도 제 1 전류원, 제 2 반도체 접합, 제 3 반도체 접합 및 제 2 전류원을 구비하며, 제 4 반도체 접합에 의해 제 1 트랜지스터의 콜렉터는 제 1 전류원과 제 2 전류원간에 위치된 전류경로상의 점에 접속되며, 제 5 반도체 접합에 의해 제 3 트랜지스터의 에미터는 제 2 전류원에 접속되며, 제 2 트랜지스터의 베이스는 제 1 전류원에 접속된다. 이러한 증폭기 장치로 인하여, 제 2 공급전압에서 한 베이스-에미터 전압과 두 포화전압의 합을 뺀것과 동일한 전압으로 출력을 구동시키는 것이 가능하며, 상기 전압으로 실제로 개선된 출력 전압 진폭을 발생하므로 실질적으로 개선된 효율을 가져온다. 증폭기 장치는 또한 완전히 집적 될 수 있다는 잇점도 가지고 있다.

본 발명에 따른 증폭기 장치에 있어서, 제 1 트랜지스터 및 제 2 트랜지스터는 각각 달링턴 쌍(Darlington pair)으로 접합하게 구성된다. 따라서 최대 출력 전압 진폭은 단일의 제 1 및 제 2 트랜지스터의 경우에서보다 하나의 베이스-에미터 전압분정도 낮다. 이 경우에 있어서, 최대 출력 전압 진폭은 부트스트래핑(bootstraping)으로 한 베이스-에미터 전압분만큼 증가될 수 있다. 다른 실시예에 따라 증폭기 장치는 다음과 같은 특징을 지니고 있다. 즉, 제 1 전류원은 제 1 저항에 의해 제 3 단자에 접속되며, 제 1 단자는 캐패시터에 의해서 제 3 단자에 접속되지 않은 쪽의 제 1 저항의 단에 접속된다.

본 발명의 다른 실시예에 따른 증폭기 장치는 제 5 반도체 접합이 에미터 폴로워로서 배치된 제 4 트랜지스터의 베이스-에미터 접합인 것을 특징으로 하고 있다. 이것은 제 2 트랜지스터가 턴온(turn on)될때 장치 내 입력 저항의 갑작스러운 감소로 인한 왜곡 발생을 배제시킨다.

본 발명에 따른 증폭기 장치는 푸시풀 증폭기에서 사용하기에 매우 적합하며, 이 푸시풀 증폭기는 상보형 제 1 트랜지스터의 에미터가 공통부하 접속용인 공통 제 1 단자에 접속된 두개의 상보형 증폭기 장치를 구비한다.

본 발명의 실시예는 첨부된 도면을 참조하여 좀더 상세히 기술할 것이다.

제 1 도에서는 본 발명에 따른 증폭기 장치는 기본 회로도를 도시한다. 증폭기 장치는 에미터가 출력(2)에 접속된 제 1 NPN트랜지스터 T₁을 구비하며, 출력(2)에는 부하 R_L이 접속되어 있다. 다이오드 D₁에 의해 트랜지스터 T₁의 콜렉터는 제 1 공급전압 V₁용의 단자(4)에 접속된다. 제 2 NPN트랜지스터 T₂의 콜렉터-에미터 경로는 트랜지스터 T₁의 콜렉터-에미터 경로와 직렬로 배치되며 트랜지스터 T₂의 콜렉터는 제 1 공급전압 V₁보다 큰 제 2 공급전압 V₂용의 단자(10)에 접속된다. 트랜지스터 T₁의 베이스는 에미터 폴로워로서 배치된 NPN트랜지스터 T₃의 에미터에 연결되며, 상기 NPN트랜지스터 T₃의 에미터는 제 1 전류원(5)을 통해 제 1 공급전압 V₁과 제 2 공급전압 V₂에 공통인 단자(11)에 접속된다. 전류 I₁을 반송하는 전류원(5)은 트랜지스터 T₅를 구비하며, 이 트랜지스터 T₅의 베이스는 기준전압 V_R1에 있다. 트랜지스터 T₃의 콜렉터는 제 2 공급전압 V₂에 접속된다. 입력신호 Vi는 트랜지스터 T₃의 베이스(6)에 인가된다. 제 1 전류경로는 공급전압 V₂용 단자(10)와 공통단자(11)사이에 배치되며, 전류 I₂를 공급하는 제 2 전류원(7), 제 2 다이오드 D₂, 제 3 다이오드 D₃및 전류 I₃를 반송하는 제 3 전류원(8)을 구비한다. 제 2 전류원(7)은 PNP트랜지스터 T₄를 구비하며, 이 트랜지스터 T₄의 베이스는 기준전압 V_R2에 있다. 전류원(8)에 의해 반송되는 전류 I₃은 전류원(7)에 의해 공급된 전류 I₂보다 크다. 트랜지스터 T₁의 콜렉터와 트랜지스터 T₂의 에미터간의 접합점(3)은 다이오드 D₄에 의해 다이오드 D₂의 음극에 접속된다. 트랜지스터 T₃의 에미터는 다이오드 D₅에 의해 다이오드 D₃의 음극(12)에 접속된다.

증폭기 장치는 다음과 같이 동작한다. 입력전압 Vi가 저입력 전압인 경우에 전류원(7)으로부터 나온 전류 I₂는 다이오드 D₂및 D₃를 통해 전류원(8)으로 흐른다. 전류 I₃와 I₂의 차가 다이오드 D₄및 D₁을 통하여 제 1 공급전압 V₁로부터 유도된다. 이러한 상태에서 다이오드 D₅는 차단된다. 트랜지스터 T₂의 베이스와 에미터간의 전압은 거의 OV인데, 이것은 상기 전압이 다이오드 D₂및 D₄양단간의 전압간차와 동일하기 때문이다. 따라서, 트랜지스터 T₂는 차단되어, 저입력전압인 경우에 트랜지스터 T₁의 콜렉터는 다이오드 D₁을 통해 제 1 공급 전압 V₁의 단자(4)에 접속된다. 입력신호 Vi는 에미터 폴로워 트랜지스터 T₃를 통해 트랜지스터 T₁의 베이스에 인가된다. 또한 이러한 입력신호 Vi는 다이오드 D₅의 양극(anode)상에서도 나타난다. 다이오드 D₅의 음극(12)상의 전압은 공급전압 V₁보다 세개의 다이오드의 전압 분정도 낮다. 그러므로, 다이오드 T₅는 특정 입력전압 Vi에 대해서 턴온(turn on)되며, 그 경우 입력전압 Vi의 일부가 다이오드 D₁의 음극상에서 나타난다. 입력전압이 증가함에 따라 에미터 D₄의 도전 정도는 낮아지게 되어, 다이오드 D₄를 통하는 전류는 감소되며 다이오드 D₅를 통하는 전류는 증가된다. 특정 입력 전압 Vi이상에서는 다이오드 D₄는 턴오프(turn off)된다. 트랜지스터 T₂의 베이스 전압은 다이오드 D₂, D₃및 D₅를 통하여 입력전압 Vi에 따른다. 이 입력전압이 증가하면 트랜지스터 T₂는 턴온되므로, 접합점(3)상의 전압도 또한 증가한다. 특정 입력전압에서 다이오드 D₁은 차단되어, 트랜지스터 T₁의 콜렉터는 트랜지스터 T₂의 콜렉터-에미터 경로를 통해 높은 공급전압 V₂에 접속된다. 입력전압이 증가하면 트랜지스터 T₄가 기저상태로 되어, 트랜지스터 T₂의 베이스 전압은 더이상 증가하지 않는다. 만일 트랜지스터 T₃의 베이스가 전류원으로부터 구동되면, 트랜지스터 T₃의 베이스 전압은 제 2 공급전압에서 상기 전류원의 포화 전압을 뺀 값으로 구동될 수 있다. 그 경우 트랜지스터 T₁은 포화되지 않는다. 출력(2)상의 최대 전압 V₀는 다음과 같다.

V_OMAX=V₂-(V_CES8+V_BET3+V_BET1) ………(1)

여기에서, V_CES8=트랜지스터 T₃의 구동전류원이 포화인 경우의 콜렉터-에미터 전압.

V_BET3=트랜지스터 T₃의 베이스-에미터 전압.

V_BET1=트랜지스터 T₁의 베이스-에미터 전압.

전압 V_CES8은 약 100mV이므로, 출력(2)은 제 2 공급전압에서 두개의 베이스-에미터 전압분(약 1.2V)을 뺀것과 실제로 동일한 전압으로 구동될 수 있으며, 이것은 공지된 증폭기 장치와 비교하여 실제로 두 다이오드 전압분만큼 양호한 출력전압 진폭(swing)이 된다. 실례로 부트스트래핑(bootstrapping)의 결과로 만일 트랜지스터 T₃의 베이스 전압이 제 2 공급전압 V₂를 초과할 수 있다면, 트랜지스터 T₁은 기저 상태로 되어 다이오드 D₂및 D₃가 차단되어진다. 이 경우 최대 출력 전압이 도달되며, 출력(2)상의 전압 V₀는 다음과 같다.

V_OMAX=V₂-(V_CEST4+V_BET3+V_CEST1) ………(2)

여기서, V_CEST4=포화중의 트랜지스터 T₄의 콜렉터-에미터 전압

V_CEST1=포화중의 트랜지스터 T₁의 콜렉터-에미터 전압

V_BET2=트랜지스터 T₂의 베이스-에미터 전압

전압 V_CEST4및 V_CEST1실제로 100mV이므로, 상기 식으로부터 출력(2)이 제 2 공급전압 V₂에서 실제로 한 베이스-에미터 전압분(약0.6V)을 뺀것과 동일한 전압치로 구동될 수 있다. 이러한 큰 출력 전압 진폭으로 인하여 증폭기 장치는 높은 효율을 갖는다.

제 1 도를 참조하여 설명된 바와 같이 두 공급 전압 원리는 임의 수의 공급 전압으로 확장될 수 있다. 제 2 도에서는 3개의 공급전압을 갖는 증폭기 장치를 도시하며, 동일한 부분은 제 2 도에서와 같은 참조번호를 갖는다. 트랜지스터 T₂₁은 트랜지스터 T₂의 콜렉터-에미터 경로와 직렬로 접속된 콜렉터-에미터 경로와 제 3 공급전압 V₃에 접속된 콜렉터를 갖는다. 트랜지스터 T₂의 콜렉터는 다이오드 D₂₁을 통해 제 2 공급전압 V₂에 접속되며 전류원(7)은 제 3 공급전압 V₃에 접속된다. 트랜지스터 T₂₁의 구동기 회로는 트랜지스터 T₂의 구동기 회로와 같은 형으로 구성되어 있다. 전류 I₂₀을 공급하는 전류원(27)은 제 3 전원 공급 전압 V₃과 트랜지스터 T₂₁의 베이스 베이스 사이에 배치된다. 이러한 전류원(27)은 트랜지스터 T₂₄를 구비하며 이 트랜지스터 T₂₄의 베이스는 기준전압 V_R2에 있다. 트랜지스터 T₂₁의 베이스는 다이오드 D₂₂, 다이오드 D₂₃및 전류원(28)의 직렬 회로를 통해 공통단자(11)에 접속된다. 다이오드 D₂₄는 트랜지스터 T₂₁의 에미터 및 트랜지스터 T₂의 콜렉터의 접합점(33)과 다이오드 D₂₂및 다이오드 D₂₃의 접합점(29)사이에 배치된다. 트랜지스터 T₂의 베이스는 다이오드 D₂₅를 통해 다이오드 D₂₃및 전류원(28)의 접합점(22)에 접속된다.

회로장치의 동작은 제 1 도를 참조하여 기술된 원리에 의해서 매우 간단히 설명될 수 있다. 입력 전압 Vi가 저입력 전압인 경우, 트랜지스터 T₁은 제 1 공급 전압 V₁에 결합된다. 트랜지스터 T₂및 T₂₁과 다이오드 D₅및 D₂₅는 차단된다. 전류원(27)으로부터 나온 전류 I₂₀은 다이오드 D₂₂및 D₂₃를 통해 전류원(28)으로 흐른다. 전류원(28)에 의해 반송되는 전류 I₂₃은 다이오드 D₂₁및 D₂₄를 통해 공급 전압 V₂로부터 유도된다. 입력 전압 Vi가 증가 함에 따라 다이오드 D₅와 트랜지스터 T₂는 도전되며 제 1 공급전압 V₁은 단절되고 트랜지스터 T₁의 콜렉터는 공급 전압 V₂에 결합된다. 입력 전압 Vi의 더 큰 증가로, 다이오드 D₂₅는 턴온된다. 이 결과로서, 트랜지스터 T₂₁은 턴온되고 다이오드 D₂₄는 턴오프도어, 특정 입력 전압 이상에서 제 2 공급전압 V₂는 단절되고 트랜지스터 T₁의 콜렉터는 제 3 공급 전압 V₃에 결합된다. 입력 전압 Vi이 더 증가함에 따라, 트랜지스터 T₂₄는 기저상태가 된다. 이 경우 트랜지스터 T₂₁의 베이스 전압은 더이상 증가 할 수 없게 된다. 만일 입력 전압 Vi가 여전히 더 증가한다면, 트랜지스터 T₂는 기저상태가 되고 다이오드 D₂₂및 D₂₃는 차단된다. 만일 트랜지스터 T₃의 베이스가 제 3 공급전압에서 한 포화 전압을 뺀 전압으로 구동될 수 있다면, 출력(2)상의 최대 전압은 다음과 같다. 즉

V_OMAX=V₃-(V_CES8+V_BET3+V_BET1) ………(3)

이러한 최대 출력전압에서는 트랜지스터 T₁은 기저상태가 되지 않는다. 만일 상기 베이스상의 전압이 제 3 공급전압값에 도달하거나 또는 초과한다면, 트랜지스터 T₁은 기저상태가 되며 다이오드 D₂및 D₃는 차단된다. 따라서 출력(2)상의 최대 전압은 다음과 같다. 즉

V_OMAX=V₃-(V_CEST24+V_BET21+V_CEST2+V_CEST1) ………(4)

여기에서, V_CEST24=포화의 경우 트랜지스터 T₂₄의 콜렉터-에미터 전압

본 발명에 따른 증폭기 장치는 제 3 도에서 도시한 제 1 실시예인 푸시풀 증폭기에서 사용하기에 매우 적합하다. 본 실시예에 있어서 푸시풀 증폭기는 가장 간단한 형태이며 차동쌍으로 배치된 두개의 트랜지스터 T₁₁및 T₁₂를 구비한 입력단을 구비하고, 이 트랜지스터 T₁₁및 T₁₂의 공통 에미터 단자는 베이스가 기준 전압 R_R3에 있는 트랜지스터 T₁₀를 구비하는 전류원에 의해서 양의(positive) 제 2 공급 전압 +V₂(10)에 접속된다. 푸시풀 증폭기의 입력신호 Vii는 트랜지스터 T₁₁과 T₁₂의 베이스간에 인가된다. 트랜지스터 T₁₂의 콜렉터는 입력단의 출력에 직접 접속되고 트랜지스터 T₁₁의 콜렉터는 트랜지스터 T₁₃및 T₁₄를 구비하는 전류미러(current mirror)에 의해서 상기 출력에 접속되며, 전류 미러의 출력은 밀러단(Miller stage)의 입력에 접속된다. 본 실시예에서, 상기 밀러단은 트랜지스터 T₁₅를 구비하며, 이 트랜지스터 T₁₅의 에미터의 음의(negative) 공급 전압 -V₂에 접속된다. 주파수 보상 캐패시터 C₁은 트랜지스터 T₁₅의 콜렉터와 베이스 사이에 배치된다. 트랜지스터 T₁₅의 콜렉터는 6개의 다이오드 D₆, D₇, D₈, D₉, D₁₀, 및 D₁₁과, 트랜지스터 T₉를 구비하는 전류원의 직렬 회로에 의해서 양의 공급 전압 +V₂에 접속되며, 상기 트랜지스터 T₉의 베이스는 기준 전압 V_R3에 있다. 그러므로, 동일한 부분은 제 1 도에서와 동일한 참조번호를 가지며, 상보형인 부분은 프라임(')으로 표시되어 있다. 제 3 도의 회로는 다음의 점에 관해서는 제 1 도에서 도시된 것과는 다르다. 트랜지스터 T₂및 T₈은 달링턴쌍(Darlington pair)으로 배치되며, 저항 R₁이 트랜지스터 T₂의 베이스와 에미터 사이에 배치되어 달링턴쌍의 빠른 턴오프(turn off)를 제공한다. 보호를 목적으로 저항이나 다이오드가 트랜지스터 T₈의 베이스와 에미터 사이에 배치될 수 있으며, 다이오드의 경우에 있어서는 다이오드의 순방향은 트랜지스터 T₈의 베이스-에미터 접합 방향과 반대가 된다는 것을 주목해야 한다. 유사하게, 트랜지스터 T₁은 트랜지스터 T₇과 함께 달링턴쌍을 형성한다. 추가의 다이오드 D₁₂가 다이오드 D₂및 D₃과 직렬로 배치된다. 이 다이오드 D₁₂는 달링턴쌍 T₇, T₁이 기저상태가 되는 순간에, 제 1 공급전압에서 제 2 공급전압으로 전환하는 것을 보증함으로써 달링턴쌍의 최적 구동을 얻게 한다. 다이오드 D₄의 음극이 다이오드 D₂의 양극에 교체에 연결될 수도 있다는 것에 주목해야 한다. 상보형 출력 트랜지스터 T₁및 T₁'의 에미터는 부하 R_L이 접속되어지는 공통 출력(2)에 접속된다. 트랜지스터 T₇및 T₇'의 에미터간에 배치된 저항 R₂는 저항 R₁과 동일한 기능을 갖는다. 전류원(8)은 두 상보형 회로와 공통인 전류원이다.

트랜지스터 T₅' 및 T₅의 콜렉터는 그 음의 공급전압 -V₂및 그 양의 공급 정전압 +V₂각가에 접속된다. 밀러단의 출력 신호는 트랜지스터 T₃및 T₃'의 베이스에 인가된다. 트랜지스터 T₃및 T₃'의 베이스간의 다이오드 D₆, D₇, D₈, D₉, D₁₀, 및 D₁₁은 출력단에 AB급 바이어스를 제공한다. 푸시풀 원리는 공지되어 있으므로 여기서는 설명하지 않을 것이다. 트랜지스터 T₁및 트랜지스터 T₇이 달링톤쌍으로 배치됨에 따라 최대 출력전압진폭 다음과 같다. 즉,

V_OMAX=+V₂-(V_CEST9+V_BET3+V_BET7+V_CET1) ……(5)

따라서, 최대 출력 전압은 제 1 도의 회로에서보다도 한 베이스-에미터 전압분 낮게 된다. 최소 출력전압은 최대 출력전압이 양의 공급 전압 +V₂이하에 있음에 따라 그에 상응하는 정도로 음의 공급 전압 -V₂보다 더 크게 된다. 트랜지스터 T₃의 베이스가 그 베이스 전압이 제 2 공급 전압을 초과하는 정도로 구동될 수 있다면, 최대 출력전압은

V_OMAX=+V₂-(V_CEST4+V_BET8+V_BET2+V_CET1) ……(6)

과 같이 되는데, 이는 트랜지스터 T₂가 트랜지스터 T₈과 함께 달링턴 트랜지스터로 배치되기 때문이다. 이 경우, 최대 출력전압은 상응하는 제 1 도의 상황에서보다 한 베이스-에미터 전압분 낮게 된다.

본 발명에 따른 푸시풀 증폭기의 제 2 실시예를 제 4 도를 참조하여 기술할 것이다. 간략히 하기 위해 본 발명에 관련된 출력단만이 도시되며, 동일한 부분은 제 3 도에서와 동일한 참조번호를 갖는다. 트랜지스터 T₄의 에미터는 저항 R₃를 통해 공급전압 +V₂용 단자(10)에 접속된다. 출력(2)과 저항 R₃의 한 단(15)사이에 커패시터(2)가 배치된다. 커패시터 C₂에 의해서 출력신호는 부트스트랩되어, 트랜지스터 T₄의 콜렉터 전압은 공급전압 +V₂이상으로 상승될 수 있다. 회로의 동작에 관한한, 트랜지스터 T₈및 T₂가 입력 신호 증가에 따라 턴온될 때 트랜지스터 T₄를 대신하여 트랜지스터 T₈이 포화되게 한다. 그에 따라 트랜지스터 T₈의 콜렉터는 공급전압 +V₂에 접속되며, 부트스트래핑의 결과로 트랜지스터 T₈의 베이스는 공급전압 +V₂이상으로 구동될 수 있다. 따라서, 최대 출력 전압은 다음과 같게 된다. 즉,

V_OMAX=+V₂-(V_CEST8+V_BET2+V_CET1) ……(4)

여기에서, V_CEST8=포화인 경우의 트랜지스터 T₈의 콜렉터-에미터 전압

이러한 부트스트래핑으로 인하여 한 베이스-에미터 전압만큼 증폭기 장치의 최대출력 전압 진폭이 증가한다(6식 참조). 본 실시예에 있어서 입력단의 전류원 트랜지스터 T₁₀(제 3 도 참조)은 양의 공급 전압 +V₂에 직접 접속되며 트랜지스터 T₁₃, T₁₄및 T₁₅의 에미터는 음의 공급 전압 -V₂에 직접 접속된다.

이에, 제 5 도를 참조하여 푸시풀 증폭기의 제 3 실시예를 기술할 것이며, 제 5 도에서는 동일한 부분은 제 4 도와 동일한 참조번호를 갖는다. 본 실시예에 있어서, 전류원 트랜지스터 T₄는 저항 R₄로 대체된다. 부트스트래핑의 결과로, 점(15)에서와 동일한 신호전압이 트랜지스터 T₈의 베이스상에서 나타난다. 따라서, 저항 R₄양단간에서는 정전압을 얻게 되어, 저항 R₄는 전류원으로서 동작하게 된다.

제 6 도에서는 본 발명의 제 4 실시예에 따른 푸시풀 증폭기를 도시하며, 동일한 부분은 제 5 도에서와 동일한 참조번호를 갖는다. 이 실시예는 다이오드 D₅가 에미터 폴로워 트랜지스터 T₁₆으로 대체된다는 점에서 제 5 도에 도시된 실시예와는 다르며, 상기 트랜지스터 T₁₆의 에미터는 다이오드 D₃의 음극에 접속되고, 그 콜렉터는 양의 공급 전압 +V₂에 접속되며, 그 베이스는 트랜지스터 T₃의 에미터에 접속된다. 제 5 도에서 도시된 실시예에서, 트랜지스터 T₈, T₂가 턴온되면 트랜지스터 T₃의 에미터 저항이 갑자기 감소되는데, 이는 트랜지스터 T₈의 베이스에 나타나는 저항이 트랜지스터 T₇의 베이스에 나타나는 저항과 병렬로 접속되기 때문이다. 이러한 결과로 회로의 입력 저항이 갑자기 감소되어, 입력 신호의 왜곡을 유발시키게 된다. 다이오드 D₅를 트랜지스터 T₁₆으로 대체하므로써, 트랜지스터 T₈, T₂가 턴온될때 트랜지스터 T₇의 입력 저항과 병렬로 접속된 저항이 트랜지스터 T₁₆의 전류 이득율과 동일한 비율로 증가하게 된다. 따라서, 트랜지스터 T₈, T₂가 턴온될때 트랜지스터 T₃의 입력 저항 감소는 실제로 적어지게 되므로, 발생되는 왜곡역시 실제로 줄어 들게 된다. 에미터 폴로워 트랜지스터 T₁₆은 제 1, 2, 3 및 4 도에서 도시된 실시예에서도 역시 사용될 수 있다는 것을 주목해야 한다.

본 발명은 도시된 실시예에만 한정되지는 않으며, 본 발명의 범주내에서는 당 기술분야에 능숙한 사람은 여러가지 변형도 가능할 것이다. 예를 들어, 본 실시예에서는 다이오드는 다이오드 접속 트랜지스터로 대체 될 수 있다. 또한, 회로내의 모든 또는 얼마간의 쌍극성 트랜지스터는 MOS트랜지스터로 대체될 수 있으며, 이 경우에 에미터, 콜렉터 및 베이스는 소스, 드레인 및 게이트로 각각 정정해야만 한다. 또한, 전류원(5 및 5')은 저항으로 대체될 수 있다. 최종적으로, 제 3, 4, 5 및 6 도에 도시된 실시예는 또한 제 2 도에서 도시된 증폭기 장치를 갖출 수도 있다는 것을 주목해야 한다.

Claims (8)

1. 기준점(11)에 결합된 부하(R₁)접속용 제 1 단자(2)에 결합된 에미터와, 제 1 반도체 접합(D₁)에 의해서 제 1 공급전압(V₁)용의 제 2 단자(4)에 결합된 콜렉터를 갖는 제 1 트랜지스터(T₁), 제 1 트랜지스터(T₁)의 콜렉터-에미터 경로와 직렬로 배치된 콜렉터-에미터 경로와, 제 1 공급 전압(V₁)보다 높은 제 2 공급 전압(V₂)용의 제 3 단자(10)에 결합된 콜렉터를 갖는 제 2 트랜지스터(T₂) 및 에미터 폴로워로서 배치되어, 입력 신호(Vi)를 수신하는 베이스와, 제 1 트랜지스터(T₁)의 베이스에 결합된 에미터를 갖는 제 3 트랜지스터(T₃)를 구비하는 증폭기 장치에 있어서, 전류 경로가 제 3 단자(10)와 기준점(11)사이에 배치되며, 상기 전류 경로는 적어도 제 1 전류원(7), 제 2 반도체접합(D₂), 제 3 반도체 접합(D₃) 및 제 2 전류원(8)의 직렬회로를 구비하며, 제 4 반도체 접합(D₄)에 의해서, 제 1 트랜지스터(T₁)의 콜렉터는 제 1 전류원(7)과 제 2 전류원(8)사이에 위치된 전류 경로상의 접합점(9)에 접속되며, 제 3 트랜지스터(T₃)의 에미터는 제 5 반도체 접합(D₅)에 의해서 제 2 전류원(8)에 접속되며, 제 2 트랜지스터(T₂)의 베이스는 제 1 전류원(7)에 접속되는 것을 특징으로 하는 증폭기 장치.
2. 제 1 항에 있어서, 제 1 트랜지스터(T₁) 및 제 2 트랜지스터(T₂)는 각각 달링턴 쌍으로 구성되는 것을 특징으로 하는 증폭기 장치.
3. 제 1 항에 있어서, 제 1 전류원은 제 1 저항(R₃)에 의해 제 3 단자(10)에 접속되며, 캐패시터(C₂)에 의해 제 1 단자(2)는 제 3 단자(10)에 접속되지 않은 쪽의 제 1 저항의 단(15)에 접속되는 것을 특징으로 하는 증폭기 장치.
4. 제 3 항에 있어서, 제 1 전류원(7)은 제 2 저항(R₄)으로 구성되는 것을 특징으로 하는 증폭기 장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 제 5 반도체 접합(D₅)은 에미터 폴로워로서 배치된 제 4 트랜지스터(T₁₆)의 베이스-에미터 접합인 것을 특징으로 하는 증폭기 장치.
6. 제 1 항에 있어서, 하나 이상의 쌍극성 트랜지스터가 전계 효과 트랜지스터로 대체되는 것을 특징으로 하는 증폭기 장치.
7. 푸시풀 증폭기에 있어서, 부하(R_L), 제 1 공급전압(V₁) 및 제 1 공급 전압보다 큰 제 2 공급전압(V₂) 각각에 접속하기 위한 제 1 단자(2), 제 2 단자(4) 및 제 3 단자(10), 제 1 단자(2)와 제 3 단자(10) 사이에 직렬로 접속된 제 1 트랜지스터(T₁) 및 제 2 트랜지스터(T₂), 제 2 단자(4)를 제 1 트랜지스터(T₁)와 제 2 트랜지스터(T₂)사이의 접합점(3)에 결합하는 제 1 반도체 접합(D₁), 에미터 폴로워로서 접속되어, 입력 신호를 수신하는 베이스(6)와 제 1 트랜지스터(T₁)의 제어 전극에 결합된 에미터를 갖는 제 3 트랜지스터(T₃), 상기 제 1 공급 전압(V₁)과 제 2 공급전압(V₂) 각각에 반대 극성인 제 3 공급 전압(-V₁)과 제 3 공급 전압보다 큰 제 4 공급 전압(-V₂) 각각에 접속하기 위한 제 4 단자(4') 및 제 5 단자(10'), 제 5 단자(10')와 제 1 단자(2)사이에 직렬로 접속된 제 4 트랜지스터(T₁') 및 제 5 트랜지스터(T₂'), 에미터 폴로워로서 접속되어, 입력신호를 수신하는 베이스(6')와 제 4 트랜지스터(T₁)의 제어 전극에 결합되는 에미터를 갖는 제 6 트랜지스터(T₃'), 제 3 단자(10)와 제 5 단자(10')사이에 결합되어, 적어도 제 1 전류원(T₄), 제 2 반도체 접합(D₂), 제 3 반도체 접합(D₃), 제 2 전류원(8) 및 제 3 전류원(T₄')의 직렬 회로를 구비하는 전류 경로, 제 1 전류원(T₄)과 제 2 전류원(8)사이의 접합점(9)을 제 1 트랜지스터(T₁)와 제 2 트랜지스터(T₂) 사이의 접합점(3)에 결합하는 제 4 반도체 접합(D₄), 제 3 트랜지스터(T₃)의 에미터를 제 2 전류원(8)에 결합하는 제 5 반도체 접합(D₅), 제 4 단자(4')를 제 4 트랜지스터(T₁')와 제 5 트랜지스터(T₂')사이의 접합점(3')에 결합하는 제 6 반도체 접합(D₁'), 제 2 전류원(8)과 제 3 전류원(T₄')사이의 접합점(9')을 제 4 트랜지스터(T₁')와 제 5 트랜지스터(T₂') 사이의 접합점(3')에 결합하는 제 7 반도체 접합(D₄'), 제 6 트랜지스터(T₃')의 에미터를 제 2 전류원(8)에 결합하는 제 8 반도체 접합(D₅'), 및 제 2 트랜지스터(T₂)의 제어 전극과 제 5 트랜지스터(T₂')의 제어 전극을 상기 제 1 전류원(T₄)과 제 3 전류원(T₄')에 각각 결합하는 수단을 구비하는 것을 특징으로 하는 푸시풀 증폭기.
8. 제 7 항에 있어서, 제 1 전류원(T₄) 및 제 3 전류원(T₄')을 제 3 단자(10) 및 제 5 단자(10') 각각에 결합하는 제 1 저항(R₃) 및 제 2 저항(R₃'), 제 1 단자(2)를 제 1 저항(R₃)과 제 1 전류원(T₄) 사이의 접합점(15)에 결합하는 제 1 커패시터(C₂) 및 제 1 단자(2)를 제 2 저항(R₃')과 제 3 전류원(T₄')사이의 접합점(15')에 결합하는 제 2 커패시터(C₂')를 구비하는 것을 특징으로 것을 특징으로 하는 증폭기 장치.

Images