JPH0580164B2 - - Google Patents
Info
- Publication number
- JPH0580164B2 JPH0580164B2 JP61056108A JP5610886A JPH0580164B2 JP H0580164 B2 JPH0580164 B2 JP H0580164B2 JP 61056108 A JP61056108 A JP 61056108A JP 5610886 A JP5610886 A JP 5610886A JP H0580164 B2 JPH0580164 B2 JP H0580164B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- emitter
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 230000000295 complement effect Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000010755 BS 2869 Class G Substances 0.000 description 4
- 238000009738 saturating Methods 0.000 description 3
- 101150112108 BET2 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、
基準電位に結合された負荷に接続するための第
１端子に結合されたエミツタと、第１の半導体接
合を経て第１電源電圧供給用の第２端子に結合さ
れたコレクタを有する第１トランジスタと、 前記第１トランジスタのコレクタ−エミツタ通
路と直列に接続されたコレクタ−エツミタ通路を
有すると共に前記第１電源電圧より高い第２電源
電圧供給用の第３端子に結合されたコレクタを有
する第２トランジスタと、 前記第１トランジスタのベースと前記第２トラ
ンジスタのベースとの間に配置されたダイオード
回路であつて少なくとも前記第１トランジスタの
ベース−エミツタ接合と同一の導通方向に配置さ
れた第２の半導体接合及び第３の半導体接合と、
前記第２トランジスタのベース−エミツタ接合と
同一の導通方向に配置された第４の半導体接合と
の直列接続を含む回路と、 前記第１トランジスタと前記第２トランジスタ
のベースに結合された入力信号受信用入力端子と を少なくとも具える増幅回路に関するものであ
る。
１端子に結合されたエミツタと、第１の半導体接
合を経て第１電源電圧供給用の第２端子に結合さ
れたコレクタを有する第１トランジスタと、 前記第１トランジスタのコレクタ−エミツタ通
路と直列に接続されたコレクタ−エツミタ通路を
有すると共に前記第１電源電圧より高い第２電源
電圧供給用の第３端子に結合されたコレクタを有
する第２トランジスタと、 前記第１トランジスタのベースと前記第２トラ
ンジスタのベースとの間に配置されたダイオード
回路であつて少なくとも前記第１トランジスタの
ベース−エミツタ接合と同一の導通方向に配置さ
れた第２の半導体接合及び第３の半導体接合と、
前記第２トランジスタのベース−エミツタ接合と
同一の導通方向に配置された第４の半導体接合と
の直列接続を含む回路と、 前記第１トランジスタと前記第２トランジスタ
のベースに結合された入力信号受信用入力端子と を少なくとも具える増幅回路に関するものであ
る。
本発明は斯る増幅回路を具えるプツシユプル増
幅器にも関するものである。
幅器にも関するものである。
斯るＧ級増幅回路はオーデイオ信号用の出力増
幅器として使用することができる。Ｇ級増幅器と
は、電源電圧が入力信号の増大に応じて段階的に
増大する増幅器を意味するものと理解されたい。
この結果、増幅器の効率が高くなる。
幅器として使用することができる。Ｇ級増幅器と
は、電源電圧が入力信号の増大に応じて段階的に
増大する増幅器を意味するものと理解されたい。
この結果、増幅器の効率が高くなる。
斯る増幅回路は米国特許第3961280号明細書に
開示されている。この既知の増幅回路では入力信
号はエミツタホロワとして接続配置された第３ト
ランジスタを経て第１トランジスタ及び第２トラ
ンジスタのベースに供給される。低い入力電圧に
対しては第２トランジスタがカツトオフして第１
トランジスタが第１電源電圧に接続される。入力
電圧が第１電源電圧より高くなると、第２トラン
ジスタがターンオンして第１電源電圧が切離さ
れ、第１トランジスタが第２電源電圧に結合され
る。
開示されている。この既知の増幅回路では入力信
号はエミツタホロワとして接続配置された第３ト
ランジスタを経て第１トランジスタ及び第２トラ
ンジスタのベースに供給される。低い入力電圧に
対しては第２トランジスタがカツトオフして第１
トランジスタが第１電源電圧に接続される。入力
電圧が第１電源電圧より高くなると、第２トラン
ジスタがターンオンして第１電源電圧が切離さ
れ、第１トランジスタが第２電源電圧に結合され
る。
第２トランジスタが導通しないとき、このトラ
ンジスタのベース−エミツタ接合間の電圧は最大
で第１電源電圧に略々等しくなる。この電圧によ
るこのベース−エミツタ接合の降伏を阻止するた
めに、第２トランジスタのベースラインに１個の
ダイオードが配置される。第２トランジスタがま
だ完全に導通してないときに第１トランジスタが
基底状態になるのを阻止するために第１トランジ
スタのベースラインに２個の直列接続ダイオード
が配置される。
ンジスタのベース−エミツタ接合間の電圧は最大
で第１電源電圧に略々等しくなる。この電圧によ
るこのベース−エミツタ接合の降伏を阻止するた
めに、第２トランジスタのベースラインに１個の
ダイオードが配置される。第２トランジスタがま
だ完全に導通してないときに第１トランジスタが
基底状態になるのを阻止するために第１トランジ
スタのベースラインに２個の直列接続ダイオード
が配置される。
しかし、この増幅回路は出力電圧振幅が制限さ
れ、従つて効率が制限される欠点がある。この既
知の回路では、入力信号を第１及び第２トランジ
スタのベースに、第１及び第２トランジスタと同
一導電型の、エミツタホロワとして接続配置した
第３トランジスタを経て供給する。最大出力電圧
において、第３トランジスタのベース電圧が第２
電源電圧に略々等しくなる。このとき出力端子の
電圧は第２電源電圧から第１トランジスタ及び第
３トランジスタのベース−エミツタ電圧と、第１
トランジスタのベースライン内の２個のダイオー
ドのダイオード電圧との和を差し引いた値にな
る。
れ、従つて効率が制限される欠点がある。この既
知の回路では、入力信号を第１及び第２トランジ
スタのベースに、第１及び第２トランジスタと同
一導電型の、エミツタホロワとして接続配置した
第３トランジスタを経て供給する。最大出力電圧
において、第３トランジスタのベース電圧が第２
電源電圧に略々等しくなる。このとき出力端子の
電圧は第２電源電圧から第１トランジスタ及び第
３トランジスタのベース−エミツタ電圧と、第１
トランジスタのベースライン内の２個のダイオー
ドのダイオード電圧との和を差し引いた値にな
る。
本発明の目的は上述した既知のＧ級増幅回路を
一層高い出力電圧増幅が得られるように、従つて
一層高い効率が得られるように改善することにあ
る。本発明は頭書に記載した種類の増幅回路にお
いて、前記第３端子を前記第３半導体接合と第４
半導体接合との接続点に、第１抵抗と第２電流源
との直列接続を経て結合し、且つ前記第１端子
と、前記第１抵抗の前記第３端子に接続されてな
い側の端子との間にコンデンサを配置したことを
特徴とする。この本発明増幅回路によれば、回路
の出力端子を略々第２電源電圧まで駆動すること
ができるため、既知の装置に較べて著しく高い効
率が得られる。
一層高い出力電圧増幅が得られるように、従つて
一層高い効率が得られるように改善することにあ
る。本発明は頭書に記載した種類の増幅回路にお
いて、前記第３端子を前記第３半導体接合と第４
半導体接合との接続点に、第１抵抗と第２電流源
との直列接続を経て結合し、且つ前記第１端子
と、前記第１抵抗の前記第３端子に接続されてな
い側の端子との間にコンデンサを配置したことを
特徴とする。この本発明増幅回路によれば、回路
の出力端子を略々第２電源電圧まで駆動すること
ができるため、既知の装置に較べて著しく高い効
率が得られる。
米国特許第4001707号明細書に本発明増幅回路
の回路配置にいくつかの点で類似する回路構成を
有するＧ級増幅回路が開示されているが、その動
作は本願発明のものとは相違する。この既知の増
幅器では第１トランジスタと第２トランジスタの
ベース間にダイオードを配置せず、その代わりに
高い抵抗値を有する抵抗を挿入している。しか
し、この抵抗は第２トランジスタが飽和状態に駆
動された後に第１トランジスタが飽和するのを阻
止する。そしてこの抵抗両端間の電圧降下が装置
の出力電圧振幅を著しく制限する。
の回路配置にいくつかの点で類似する回路構成を
有するＧ級増幅回路が開示されているが、その動
作は本願発明のものとは相違する。この既知の増
幅器では第１トランジスタと第２トランジスタの
ベース間にダイオードを配置せず、その代わりに
高い抵抗値を有する抵抗を挿入している。しか
し、この抵抗は第２トランジスタが飽和状態に駆
動された後に第１トランジスタが飽和するのを阻
止する。そしてこの抵抗両端間の電圧降下が装置
の出力電圧振幅を著しく制限する。
本発明の好適例においては、前記第１トランジ
スタと前記第２トランジスタの各々をダーリント
ン対で構成し、且つ前記第３半導体接合と前記第
４半導体接合との接続点と前記第１トランジスタ
のベースとの間に第５半導体接合を前記第２半導
体接合及び第３半導体接合と直列に配置し、この
第５半導体接合を前記第２半導体接合及び第３半
導体接合と同一の方向に接続した構成とする。
スタと前記第２トランジスタの各々をダーリント
ン対で構成し、且つ前記第３半導体接合と前記第
４半導体接合との接続点と前記第１トランジスタ
のベースとの間に第５半導体接合を前記第２半導
体接合及び第３半導体接合と直列に配置し、この
第５半導体接合を前記第２半導体接合及び第３半
導体接合と同一の方向に接続した構成とする。
本発明の他の例においては、エミツタホロワと
して接続配置された第３トランジスタを具え、こ
の第３トランジスタのエミツタを第１トランジス
タ及び第２トランジスタのベースに結合すると共
にこの第３トランジスタのベースに入力信号を供
給するようにする。第２トランジスタがターンオ
ンすると、装置の入力抵抗値が略々半分になり、
スイツチング歪みが生ずる。第１トランジスタと
第２トランジスタをエミツタホロワを介して駆動
すると装置の入力抵抗値が増大し、スイツチング
歪みが減少する。本例においては、更に、前記第
３トランジスタは第１トランジスタ及び第２トラ
ンジスタと反対の導電型とし、且つそのエミツタ
を第２電流源を経て前記第１抵抗の第３端子に接
続されてない側の端子に結合することができる。
本発明の増幅回路においては第１電流源により第
２半導体接合及び第３半導体接合を導通状態に駆
動するので、前記エミツタホロワトランジスタを
第１トランジスタ及び第２トランジスタと反対の
導電型にすることができる。
して接続配置された第３トランジスタを具え、こ
の第３トランジスタのエミツタを第１トランジス
タ及び第２トランジスタのベースに結合すると共
にこの第３トランジスタのベースに入力信号を供
給するようにする。第２トランジスタがターンオ
ンすると、装置の入力抵抗値が略々半分になり、
スイツチング歪みが生ずる。第１トランジスタと
第２トランジスタをエミツタホロワを介して駆動
すると装置の入力抵抗値が増大し、スイツチング
歪みが減少する。本例においては、更に、前記第
３トランジスタは第１トランジスタ及び第２トラ
ンジスタと反対の導電型とし、且つそのエミツタ
を第２電流源を経て前記第１抵抗の第３端子に接
続されてない側の端子に結合することができる。
本発明の増幅回路においては第１電流源により第
２半導体接合及び第３半導体接合を導通状態に駆
動するので、前記エミツタホロワトランジスタを
第１トランジスタ及び第２トランジスタと反対の
導電型にすることができる。
第１抵抗の第３端子に接続されてない側の端子
電圧は入力電圧とともに変化するので、本発明の
他の例では第１電流源と第２電流源をそれぞれ第
２抵抗及び第３抵抗と置換することができる。
電圧は入力電圧とともに変化するので、本発明の
他の例では第１電流源と第２電流源をそれぞれ第
２抵抗及び第３抵抗と置換することができる。
本発明増幅回路はプツシユプル増幅器に用いる
のに極めて好適であり、このプツシユプル増幅器
は上述の第１の増幅回路と、該増幅回路と相補形
の第２の増幅回路とを具え、第１増幅回路と第２
増幅回路の相補第１トランジスタのエミツタを共
通の負荷を接続するための共通の第１端子に接続
し、第１増幅回路の第２端子と第３端子にそれぞ
れ正の第１電源電圧及び正の第２電源電圧を供給
すると共に第２増幅回路の第２端子及び第３端子
にそれぞれ負の第１電源電圧及び負の第２電源電
圧を供給するよう構成する。第１及び第２増幅回
路の各々を各々の第１及び第２トランジスタと反
対導電型であつてエミツタホロワとして接続配置
された各別の第３トランジスタで駆動する場合に
は、第１増幅回路及び第２増幅回路の各々の第３
トランジスタのエミツタを各々の第１トランジス
タのベースに直接接続すると共に、両者の相補第
３トランジスタのコレクタを共通の第１端子に結
合することができる。このように第１及び第２増
幅回路の第３トランジスタのエミツタを各々の第
１トランジスタのベースに直接接続すると、プツ
シユプル増幅器のAB級動作を得るのに第１及び
第２増幅回路の第３トランジスタのベース間に２
個のタイオードが必要とされるだけとなる。これ
により斯る動作のために必要とされるダイオード
の数が既知のプツシユプル増幅器と比較して著し
く減少する。
のに極めて好適であり、このプツシユプル増幅器
は上述の第１の増幅回路と、該増幅回路と相補形
の第２の増幅回路とを具え、第１増幅回路と第２
増幅回路の相補第１トランジスタのエミツタを共
通の負荷を接続するための共通の第１端子に接続
し、第１増幅回路の第２端子と第３端子にそれぞ
れ正の第１電源電圧及び正の第２電源電圧を供給
すると共に第２増幅回路の第２端子及び第３端子
にそれぞれ負の第１電源電圧及び負の第２電源電
圧を供給するよう構成する。第１及び第２増幅回
路の各々を各々の第１及び第２トランジスタと反
対導電型であつてエミツタホロワとして接続配置
された各別の第３トランジスタで駆動する場合に
は、第１増幅回路及び第２増幅回路の各々の第３
トランジスタのエミツタを各々の第１トランジス
タのベースに直接接続すると共に、両者の相補第
３トランジスタのコレクタを共通の第１端子に結
合することができる。このように第１及び第２増
幅回路の第３トランジスタのエミツタを各々の第
１トランジスタのベースに直接接続すると、プツ
シユプル増幅器のAB級動作を得るのに第１及び
第２増幅回路の第３トランジスタのベース間に２
個のタイオードが必要とされるだけとなる。これ
により斯る動作のために必要とされるダイオード
の数が既知のプツシユプル増幅器と比較して著し
く減少する。
本発明のプツシユブル増幅器の他の例において
は、第１及び第２増幅回路の相補第１トランジス
タのベース間に別のトランジスタのコレクタ−エ
ミツタ通路を配置すると共に、該トランジスタの
ベース及びエミツタ間に別の第１抵抗を、ベース
及びコレクタ間に別の第２抵抗を接続した構成と
する。この別のトランジスタは別の第１及び第２
抵抗と相まつて、前記第３トランジスタのベース
間のAB級動作を得るためのダイオードの代わり
をする擬似ツエナーダイオードを構成する。この
結果、零入力電流の設定の温度依存が著しく低減
される。本例では第１及び第２増幅回路の一方の
第１トランジスタのベースを当該第１トランジス
タと反対導電型であつて、エミツタホロワとして
接続配置された別の第２トランジスタのエミツタ
に接続し、この別の第２トランジスタのエミツタ
を当該一方の増幅回路の前記第１抵抗の、第３端
子に接続されてない側の端子に別の第１電流源を
経て接続すると共に、この別の第２トランジスタ
に接続されてない他方の増幅回路の第１トランジ
スタのベースを当該他方の増幅回路の前記第１抵
抗の、第３端子に接続されてない側の端子に第２
の別の電流源を経て接続した構成とする場合には
一方の第３トランジスタを省略することができ
る。
は、第１及び第２増幅回路の相補第１トランジス
タのベース間に別のトランジスタのコレクタ−エ
ミツタ通路を配置すると共に、該トランジスタの
ベース及びエミツタ間に別の第１抵抗を、ベース
及びコレクタ間に別の第２抵抗を接続した構成と
する。この別のトランジスタは別の第１及び第２
抵抗と相まつて、前記第３トランジスタのベース
間のAB級動作を得るためのダイオードの代わり
をする擬似ツエナーダイオードを構成する。この
結果、零入力電流の設定の温度依存が著しく低減
される。本例では第１及び第２増幅回路の一方の
第１トランジスタのベースを当該第１トランジス
タと反対導電型であつて、エミツタホロワとして
接続配置された別の第２トランジスタのエミツタ
に接続し、この別の第２トランジスタのエミツタ
を当該一方の増幅回路の前記第１抵抗の、第３端
子に接続されてない側の端子に別の第１電流源を
経て接続すると共に、この別の第２トランジスタ
に接続されてない他方の増幅回路の第１トランジ
スタのベースを当該他方の増幅回路の前記第１抵
抗の、第３端子に接続されてない側の端子に第２
の別の電流源を経て接続した構成とする場合には
一方の第３トランジスタを省略することができ
る。
図面につき本発明を説明する。
第１図は本発明増幅回路の基本回路図である。
本回路は負荷RLを接続する出力端子２に接続さ
れたエミツタを有する第1NPNトランジスタT1
を具える。このトランジスタT1のコレクタをダ
イオードD1を経て第１電源電圧V1の供給端子４
に接続する。このトランジスタT1のコレクタ−
エミツタ通路と直列に第2NPNトランジスタT2
のコレクタ−エミツタ通路を接続し、このトラン
ジスタT2のコレクタを第１電源電圧V1より高い
第２電源電圧V2の供給端子１０に接続する。ト
ランジスタT1のベースとトランジスタT2のベー
スとの間にダイオードD2，D3及びD4の直列接続
を配置し、ダイオードD2及びD3をトランジスタ
T1のベース−エミツタ接合と同一の導通方向に
接続すると共にダイオードD4をトランジスタT2
のベース−エミツタ接合と同一の導通方向に接続
する。電源電圧V2の供給端子１０を抵抗R1と
PNPトランジスタT4のエミツタ−コレクタ通路
の直列接続を経てダイオードD3とダイオードD4
の接続点４に接続する。このトランジスタT4の
ベースを基準電圧VR1に接続して電流源を構成す
る。トランジスタT4のエミツタと抵抗R1との接
続点５をコンデンサC1を経て増幅器の出力端子
２に接続する。トランジスタT1のベースをエミ
ツタホロワトランジスタT3のエミツタに接続す
る。このトランジスタT3のエミツタを基準電圧
VR1にベースを接続したトランジスタT5から成る
電流源を経て接続点５に接続する。トランジスタ
T3のコレクタは第１電源電圧V1と第２電源電圧
V2に対する共通端子１１に接続する。
本回路は負荷RLを接続する出力端子２に接続さ
れたエミツタを有する第1NPNトランジスタT1
を具える。このトランジスタT1のコレクタをダ
イオードD1を経て第１電源電圧V1の供給端子４
に接続する。このトランジスタT1のコレクタ−
エミツタ通路と直列に第2NPNトランジスタT2
のコレクタ−エミツタ通路を接続し、このトラン
ジスタT2のコレクタを第１電源電圧V1より高い
第２電源電圧V2の供給端子１０に接続する。ト
ランジスタT1のベースとトランジスタT2のベー
スとの間にダイオードD2，D3及びD4の直列接続
を配置し、ダイオードD2及びD3をトランジスタ
T1のベース−エミツタ接合と同一の導通方向に
接続すると共にダイオードD4をトランジスタT2
のベース−エミツタ接合と同一の導通方向に接続
する。電源電圧V2の供給端子１０を抵抗R1と
PNPトランジスタT4のエミツタ−コレクタ通路
の直列接続を経てダイオードD3とダイオードD4
の接続点４に接続する。このトランジスタT4の
ベースを基準電圧VR1に接続して電流源を構成す
る。トランジスタT4のエミツタと抵抗R1との接
続点５をコンデンサC1を経て増幅器の出力端子
２に接続する。トランジスタT1のベースをエミ
ツタホロワトランジスタT3のエミツタに接続す
る。このトランジスタT3のエミツタを基準電圧
VR1にベースを接続したトランジスタT5から成る
電流源を経て接続点５に接続する。トランジスタ
T3のコレクタは第１電源電圧V1と第２電源電圧
V2に対する共通端子１１に接続する。
この増幅回路は次のように動作する。入力電圧
ViはトランジスタT3のベース６に供給される。
低い入力電圧Viに対してはダイオードD4のアノ
ード電圧が第１電源電圧V1より低いためトラン
ジスタT2がカツトオフする。このときトランジ
スタT1のコレクタがダイオードD1を経て第１電
源電圧V1に接続される。トランジスタT1のベー
ス上の入力電圧Viは出力端子２にも現われ、ブー
トストラツプコンデンサC1を経て接続点５に供
給される。この結果、トランジスタT4のエミツ
タ５及びコレクタ４の電圧が入力電圧Viとともに
同一に変化する。同じことがトランジスタT5の
エミツタ及びコレクタについても言える。この状
態においては、トランジスタT1のベース電流を
無視すれば、電流源T4からの全電流がダイオー
ドD3及びD2を経てトランジスタT3に供給される。
入力電圧Viが増大すると、ダイオードD4及びト
ランジスタT2が所定の電圧以上でターンオンす
る。この結果、トランジスタT2のエミツタ３の
電圧も増大するためダイオードD1が所定の電圧
でターンオフする。このときトランジスタT1の
コレクタがトランジスタT2のコレクタ−エミツ
タ通路を経て第２電源電圧V2に接続される。電
流源T4からダイオードD4に流れる電流が増大し、
ダイオードD3及びD2を流れる電流が減少する。
入力電圧Viが更に増大すると、トランジスタT2
のベース電圧が電源電圧V2より高くなるため、
トランジスタT2が飽和する。トランジスタT4の
エミツタ５の電圧がブートストラツプコンデンサ
C1のために入力電圧とともに変化するため、ト
ランジスタT4は飽和し得ない。次いでトランジ
スタT1が基底状態になり、電流源T5からの全電
流がトランジスタT1のベースに流れトランジス
タT3に流れない状態になるまで入力電圧を増大
し得る。この状態になると入力電圧はそれ以上増
大し得ないため、最大出力電圧に到達する。この
ときの出力端子２の電圧V0は VOMAX＝V2−（VCEST2＋VCEST1） (1) ここでVCEST1＝トランジスタT1の飽和時のコレ
クタ−エミツタ電圧 VCEST2＝トランジスタT2の飽和時のコレクタ−
エミツタ電圧 に等しくなる。
ViはトランジスタT3のベース６に供給される。
低い入力電圧Viに対してはダイオードD4のアノ
ード電圧が第１電源電圧V1より低いためトラン
ジスタT2がカツトオフする。このときトランジ
スタT1のコレクタがダイオードD1を経て第１電
源電圧V1に接続される。トランジスタT1のベー
ス上の入力電圧Viは出力端子２にも現われ、ブー
トストラツプコンデンサC1を経て接続点５に供
給される。この結果、トランジスタT4のエミツ
タ５及びコレクタ４の電圧が入力電圧Viとともに
同一に変化する。同じことがトランジスタT5の
エミツタ及びコレクタについても言える。この状
態においては、トランジスタT1のベース電流を
無視すれば、電流源T4からの全電流がダイオー
ドD3及びD2を経てトランジスタT3に供給される。
入力電圧Viが増大すると、ダイオードD4及びト
ランジスタT2が所定の電圧以上でターンオンす
る。この結果、トランジスタT2のエミツタ３の
電圧も増大するためダイオードD1が所定の電圧
でターンオフする。このときトランジスタT1の
コレクタがトランジスタT2のコレクタ−エミツ
タ通路を経て第２電源電圧V2に接続される。電
流源T4からダイオードD4に流れる電流が増大し、
ダイオードD3及びD2を流れる電流が減少する。
入力電圧Viが更に増大すると、トランジスタT2
のベース電圧が電源電圧V2より高くなるため、
トランジスタT2が飽和する。トランジスタT4の
エミツタ５の電圧がブートストラツプコンデンサ
C1のために入力電圧とともに変化するため、ト
ランジスタT4は飽和し得ない。次いでトランジ
スタT1が基底状態になり、電流源T5からの全電
流がトランジスタT1のベースに流れトランジス
タT3に流れない状態になるまで入力電圧を増大
し得る。この状態になると入力電圧はそれ以上増
大し得ないため、最大出力電圧に到達する。この
ときの出力端子２の電圧V0は VOMAX＝V2−（VCEST2＋VCEST1） (1) ここでVCEST1＝トランジスタT1の飽和時のコレ
クタ−エミツタ電圧 VCEST2＝トランジスタT2の飽和時のコレクタ−
エミツタ電圧 に等しくなる。
電圧VCEST2及びVCEST1は略々100mVであるか
ら、上式から出力端子２を略々第２電源電圧V2
まで駆動し得ることがわかる。この大きな出力電
圧振幅の結果としてこの増幅回路は高い効率を有
するものとなる。
ら、上式から出力端子２を略々第２電源電圧V2
まで駆動し得ることがわかる。この大きな出力電
圧振幅の結果としてこの増幅回路は高い効率を有
するものとなる。
原理的には第１トランジスタT1と第２トラン
ジスタT2のベースを、エミツタホロワトランジ
スタT3を含まない信号源から直接駆動すること
ができる。しかし、その場合にはトランジスタ
T2のターンオン時に回路の入力抵抗値が略々半
分になつてスイツチング歪みが生ずる欠点があ
る。
ジスタT2のベースを、エミツタホロワトランジ
スタT3を含まない信号源から直接駆動すること
ができる。しかし、その場合にはトランジスタ
T2のターンオン時に回路の入力抵抗値が略々半
分になつてスイツチング歪みが生ずる欠点があ
る。
更に、エミツタホロワトランジスタT3により
駆動する場合には、原理的にこのトランジスタの
エミツタをダイオードD4のアノード４とトラン
ジスタT1のベースとの間の任意の点に接続する
ことができる。しかし、トランジスタT3のエミ
ツタをダイオードD2のカソードに接続する本発
明の方法は第１電源電圧V1から第２電流電圧V2
への切換えがトランジスタT1の飽和瞬時に行な
われてトランジスタT1が最適な範囲に駆動され
る利点を有する。
駆動する場合には、原理的にこのトランジスタの
エミツタをダイオードD4のアノード４とトラン
ジスタT1のベースとの間の任意の点に接続する
ことができる。しかし、トランジスタT3のエミ
ツタをダイオードD2のカソードに接続する本発
明の方法は第１電源電圧V1から第２電流電圧V2
への切換えがトランジスタT1の飽和瞬時に行な
われてトランジスタT1が最適な範囲に駆動され
る利点を有する。
第１図につき説明した２電源電圧を用いる原理
は任意の数の電源電圧に拡張することができる。
第２図は３電源電圧を用いる本発明振幅回路を示
し、対応する部分には第１図と同一の符号を付し
てある。コレクタを第３電源電圧V3に接続した
トランジスタT21をトランジスタT2のコレクタ−
エミツタ通路と直列に接続する。トランジスタ
T2のコレクタをダイオードD21を経て第２電源電
圧V2に接続し、電流源トランジスタT4及びT5を
第３電流電圧V3に接続する。トランジスタT21の
駆動回路をトランジスタT2の駆動回路と同一の
形にする。即ち、３個のダイオードD4，D22及び
D24の直列接続をトランジスタT2のベースとトラ
ンジスタT21のベースとの間に配置し、ダイオー
ドD4とD22をトランジスタT2のベース−エミツタ
接合と同一の導通方向に接続すると共にダイオー
ドD24をトランジスタT21のベース−エミツタ接
合と同一の導通方向に接続する。
は任意の数の電源電圧に拡張することができる。
第２図は３電源電圧を用いる本発明振幅回路を示
し、対応する部分には第１図と同一の符号を付し
てある。コレクタを第３電源電圧V3に接続した
トランジスタT21をトランジスタT2のコレクタ−
エミツタ通路と直列に接続する。トランジスタ
T2のコレクタをダイオードD21を経て第２電源電
圧V2に接続し、電流源トランジスタT4及びT5を
第３電流電圧V3に接続する。トランジスタT21の
駆動回路をトランジスタT2の駆動回路と同一の
形にする。即ち、３個のダイオードD4，D22及び
D24の直列接続をトランジスタT2のベースとトラ
ンジスタT21のベースとの間に配置し、ダイオー
ドD4とD22をトランジスタT2のベース−エミツタ
接合と同一の導通方向に接続すると共にダイオー
ドD24をトランジスタT21のベース−エミツタ接
合と同一の導通方向に接続する。
この増幅回路の動作は第１図につき述べた原理
により簡単に説明することができる。電流源T4
はダイオードD22，D3及びD2を導通状態に駆動す
るため、入力電圧ViはダイオードD24のアノード
及びダイオードD4のアノードにも現われる。電
源電圧V1より低い入力電圧Viの場合にはトラン
ジスタT21及びT2がカツトオフする。この場合ト
ランジスタT1のコレクタがダイオードD1を経て
電源電圧V1に接続される。出力端子２の電圧が
ブートストラツプコンデンサC1を経て接続点５
に供給されるため、トランジスタT4のエミツタ
が入力電圧とともに変化する。電源電圧V1より
高い入力電圧Viに対してはトランジスタT2がタ
ーンオンする。所定の入力電圧Viに対してダイオ
ードD1がカツトオフし、トランジスタT1のコレ
クタが電源電圧V2に接続される。入力電圧が更
に増大すると、トランジスタT21がターンオンす
ると共に、ダイオードD21が所定の電圧以上でタ
ーンオフするため、トランジスタT1のコレクタ
が電源電圧V3に結合される。入力電圧Viが更に
増大すると、トランジスタT21，T2及びT1が順次
飽和する。このときトランジスタT4への出力電
圧のブートストラツプ作用によりこのトランジス
タが飽和するのが阻止される。このときの出力端
子２の最大電圧V0は VOMAX＝V2−（VCEST21＋VCEST2＋VCEST1） (2) ここでVCEST21＝トランジスタT21の飽和時のコ
レクタ−エミツタ電圧 に等しい。
により簡単に説明することができる。電流源T4
はダイオードD22，D3及びD2を導通状態に駆動す
るため、入力電圧ViはダイオードD24のアノード
及びダイオードD4のアノードにも現われる。電
源電圧V1より低い入力電圧Viの場合にはトラン
ジスタT21及びT2がカツトオフする。この場合ト
ランジスタT1のコレクタがダイオードD1を経て
電源電圧V1に接続される。出力端子２の電圧が
ブートストラツプコンデンサC1を経て接続点５
に供給されるため、トランジスタT4のエミツタ
が入力電圧とともに変化する。電源電圧V1より
高い入力電圧Viに対してはトランジスタT2がタ
ーンオンする。所定の入力電圧Viに対してダイオ
ードD1がカツトオフし、トランジスタT1のコレ
クタが電源電圧V2に接続される。入力電圧が更
に増大すると、トランジスタT21がターンオンす
ると共に、ダイオードD21が所定の電圧以上でタ
ーンオフするため、トランジスタT1のコレクタ
が電源電圧V3に結合される。入力電圧Viが更に
増大すると、トランジスタT21，T2及びT1が順次
飽和する。このときトランジスタT4への出力電
圧のブートストラツプ作用によりこのトランジス
タが飽和するのが阻止される。このときの出力端
子２の最大電圧V0は VOMAX＝V2−（VCEST21＋VCEST2＋VCEST1） (2) ここでVCEST21＝トランジスタT21の飽和時のコ
レクタ−エミツタ電圧 に等しい。
本発明増幅回路はプツシユプル増幅器に使用す
るのに極めて好適であり、その第１実施例を第３
図に示す。本例プツシユプル増幅器は、本例では
差動対として接続配置された２個のトランジスタ
T11及びT12を具え、その共通エミツタ端子をベ
ースに基準電圧VR2が供給されるトランジスタ
T10から成る電流源を経て正の第２電源電圧＋V2
に接続して成る最も簡単な構成の入力段を具え
る。プツシユプル増幅器の入力電圧Viiはトラン
ジスタT11及びT12のベース間に供給される。ト
ランジスタT12のコレクタを入力段の出力端子に
直接接続し、トランジスタT11のコレクタをトラ
ンジスタT13及びT14から成る電流ミラーを介し
て前記出力端子に接続し、この出力端子をミラー
段に接続する。本例ではこのミラー段はエミツタ
を負の電源電圧−V2に接続したトランジスタT15
で構成する。このトランジスタT15のコレクタと
エミツタとの間に周波数補償コンデンサC1を配
置する。このトランジタT15のコレクタを抵抗R1
と、ダイオードD6及びD7の直列接続と、ベース
に基準電圧VR1が供給されるトランジスタT9から
成る電流源を経て正の電源電圧＋V2に接続する。
出力段は２個の相補回路を具え、その各回路は第
１図に示す回路配置に略々同一である。これがた
め、対応する部分には第１図と同一の符号を符し
てあり、且つ相補部分はダツシユを付して示して
ある。本例回路配置は第１図のものと次の点が相
違する。トランジスタT2をトランジスタT8とダ
ーリントン対として接続配置し、抵抗R2をトラ
ンジスタT2のベースとエミツタとの間に配置し
てダーリントン対の急速なターンオフが得られる
ようにしてある。尚、トランジスタT8のベース
とエミツタとの間に保護のために抵抗叉はダイオ
ードを配置することができ、ダイオードを配置す
る場合にはその順方向をトランジスタT8のベー
ス−エミツタ接合の順方向と逆方向にする必要が
ある。同様にトランジスタT1をトランジスタT7
とダーリントン対にする。これがため、ダイオー
ドD2及びD3と直列に追加のダイオードD5を配置
して、ダーリントン対T8，T2がまだ完全に導通
しないときにこのダーリントン対T7，T1が飽和
してしまわないようにする必要がある。相補出力
トランジスタT1及びT′1のエミツタを負荷RLが接
続される共通出力端子に接続する。トランジスタ
T7及びT′7のエミツタ間に配置された抵抗R3は抵
抗R2と同一の機能を有する。
るのに極めて好適であり、その第１実施例を第３
図に示す。本例プツシユプル増幅器は、本例では
差動対として接続配置された２個のトランジスタ
T11及びT12を具え、その共通エミツタ端子をベ
ースに基準電圧VR2が供給されるトランジスタ
T10から成る電流源を経て正の第２電源電圧＋V2
に接続して成る最も簡単な構成の入力段を具え
る。プツシユプル増幅器の入力電圧Viiはトラン
ジスタT11及びT12のベース間に供給される。ト
ランジスタT12のコレクタを入力段の出力端子に
直接接続し、トランジスタT11のコレクタをトラ
ンジスタT13及びT14から成る電流ミラーを介し
て前記出力端子に接続し、この出力端子をミラー
段に接続する。本例ではこのミラー段はエミツタ
を負の電源電圧−V2に接続したトランジスタT15
で構成する。このトランジスタT15のコレクタと
エミツタとの間に周波数補償コンデンサC1を配
置する。このトランジタT15のコレクタを抵抗R1
と、ダイオードD6及びD7の直列接続と、ベース
に基準電圧VR1が供給されるトランジスタT9から
成る電流源を経て正の電源電圧＋V2に接続する。
出力段は２個の相補回路を具え、その各回路は第
１図に示す回路配置に略々同一である。これがた
め、対応する部分には第１図と同一の符号を符し
てあり、且つ相補部分はダツシユを付して示して
ある。本例回路配置は第１図のものと次の点が相
違する。トランジスタT2をトランジスタT8とダ
ーリントン対として接続配置し、抵抗R2をトラ
ンジスタT2のベースとエミツタとの間に配置し
てダーリントン対の急速なターンオフが得られる
ようにしてある。尚、トランジスタT8のベース
とエミツタとの間に保護のために抵抗叉はダイオ
ードを配置することができ、ダイオードを配置す
る場合にはその順方向をトランジスタT8のベー
ス−エミツタ接合の順方向と逆方向にする必要が
ある。同様にトランジスタT1をトランジスタT7
とダーリントン対にする。これがため、ダイオー
ドD2及びD3と直列に追加のダイオードD5を配置
して、ダーリントン対T8，T2がまだ完全に導通
しないときにこのダーリントン対T7，T1が飽和
してしまわないようにする必要がある。相補出力
トランジスタT1及びT′1のエミツタを負荷RLが接
続される共通出力端子に接続する。トランジスタ
T7及びT′7のエミツタ間に配置された抵抗R3は抵
抗R2と同一の機能を有する。
トランジスタT3及びT′3のコレクタを相互接続
すると共に、出力端子２にも接続する。尚、トラ
ンジスタT3及びT′3のコレクタをトランジスタ
T′7のエミツタ及びトランジスタT7のエミツタに
それぞれ接続することもでき、またトランジスタ
T1及びT′1のエミツタライン内に低い抵抗値の抵
抗を配置する場合にはトランジスタT3及びT′3の
コレクタをトランジスタT′1のエミツタ及びトラ
ンジスタT1のエミツタにそれぞれ接続すること
もできる。ミラー段T15の出力信号はトランジス
タT3及びT′3のベースに供給される。トランジス
タT3及びT′3のベース間のダイオードD6及びD7は
出力段のAB級動作を与えるためのものである。
すると共に、出力端子２にも接続する。尚、トラ
ンジスタT3及びT′3のコレクタをトランジスタ
T′7のエミツタ及びトランジスタT7のエミツタに
それぞれ接続することもでき、またトランジスタ
T1及びT′1のエミツタライン内に低い抵抗値の抵
抗を配置する場合にはトランジスタT3及びT′3の
コレクタをトランジスタT′1のエミツタ及びトラ
ンジスタT1のエミツタにそれぞれ接続すること
もできる。ミラー段T15の出力信号はトランジス
タT3及びT′3のベースに供給される。トランジス
タT3及びT′3のベース間のダイオードD6及びD7は
出力段のAB級動作を与えるためのものである。
ダイオードD2，D3及びD5が電流源T4により導
通状態に駆動されるため、エミツタホロワトラン
ジスタT3の出力端子をトランジスタT7のベース
に接続することができると共にトランジスタT3
をPNPトランジスタにすることができる。この
結果、零入力電流の設定のためにトランジスタ
T3及びT′3のベース間に２個のダイオード（D6及
びD7）が必要とされるだけになる。ダーリント
ントランジスタを用いる既知の装置では零入力電
流の設定のためにエミツタホロワトランジスタの
ベース間に10個のダイオードが必要とされる。こ
のことは本発明装置はダイオードの個数の著しい
低減をもたらすことを意味する。プツシユプル原
理自体は公知であるため、ここでは詳細に説明し
ない。トランジスタT2はトランジスタT8ととも
にダーリントン対を構成するので、最大出力電圧
は VOMAX＝＋V2−（VCEST8＋VBET2＋VCEST1） (3) ここでVBET2＝トランジスタT2のベース−エミ
ツタ電圧 に等しくなる。
通状態に駆動されるため、エミツタホロワトラン
ジスタT3の出力端子をトランジスタT7のベース
に接続することができると共にトランジスタT3
をPNPトランジスタにすることができる。この
結果、零入力電流の設定のためにトランジスタ
T3及びT′3のベース間に２個のダイオード（D6及
びD7）が必要とされるだけになる。ダーリント
ントランジスタを用いる既知の装置では零入力電
流の設定のためにエミツタホロワトランジスタの
ベース間に10個のダイオードが必要とされる。こ
のことは本発明装置はダイオードの個数の著しい
低減をもたらすことを意味する。プツシユプル原
理自体は公知であるため、ここでは詳細に説明し
ない。トランジスタT2はトランジスタT8ととも
にダーリントン対を構成するので、最大出力電圧
は VOMAX＝＋V2−（VCEST8＋VBET2＋VCEST1） (3) ここでVBET2＝トランジスタT2のベース−エミ
ツタ電圧 に等しくなる。
このことは最大出力電圧が第１図の場合よりベ
ース−エミツタ電圧だけ低くなるだけであること
を意味する。最小出力電圧は最大出力電圧が正の
電源電圧＋V2より低くなる値と同じだけ負の電
源電圧−V2より高い値になる。
ース−エミツタ電圧だけ低くなるだけであること
を意味する。最小出力電圧は最大出力電圧が正の
電源電圧＋V2より低くなる値と同じだけ負の電
源電圧−V2より高い値になる。
本発明のプツシユプル増幅器の第２実施例を第
４図につき説明する。図を簡単にするために本発
明に関連する出力段のみを図示し、第３図と対応
する素子には第３図と同一の符号を付してある。
４図につき説明する。図を簡単にするために本発
明に関連する出力段のみを図示し、第３図と対応
する素子には第３図と同一の符号を付してある。
本例では電流源T4を抵抗R4と、電流源T5を抵
抗R5とそれぞれ置換してある。ブートストラツ
プコンデンサC1が接続点５の信号電圧をダイオ
ードD4のアノード４及びトランジスタT3のエミ
ツタの信号電圧と同一にするので、抵抗R4及び
R5の両端間電圧は一定になるため、これら抵抗
も電流源として機能する。
抗R5とそれぞれ置換してある。ブートストラツ
プコンデンサC1が接続点５の信号電圧をダイオ
ードD4のアノード４及びトランジスタT3のエミ
ツタの信号電圧と同一にするので、抵抗R4及び
R5の両端間電圧は一定になるため、これら抵抗
も電流源として機能する。
本発明プツシユプル増幅器の第３実施例を第５
図につき説明する。第５図においても第４図と対
応する素子には第４図と同一の符号を付してあ
る。本例ではトランジスタT7及びT′7のベース間
に、コレクタとベース間に抵抗R6が、ベースと
エミツタ間に抵抗R7が配置されたトランジスタ
T6から成る擬似ツエナーダイオードを配置する。
このトランジスタT6の両端間電圧は VCET6＝（１＋R6／R7）VBET6 (4) ここで、 VCET6＝トランジスタT6のコレクタ−エミツタ電
圧 VBET6＝トランジスタT6のベース−エミツタ電圧 になる。
図につき説明する。第５図においても第４図と対
応する素子には第４図と同一の符号を付してあ
る。本例ではトランジスタT7及びT′7のベース間
に、コレクタとベース間に抵抗R6が、ベースと
エミツタ間に抵抗R7が配置されたトランジスタ
T6から成る擬似ツエナーダイオードを配置する。
このトランジスタT6の両端間電圧は VCET6＝（１＋R6／R7）VBET6 (4) ここで、 VCET6＝トランジスタT6のコレクタ−エミツタ電
圧 VBET6＝トランジスタT6のベース−エミツタ電圧 になる。
抵抗R6及びR7を、トランジスタT7，T1及び
T′7，T′1の零入力電流設定用の所定数のダイオー
ド電圧に等しい電圧がトランジスタT7及びT′7の
ベース間に現われるように選択する。この擬似ツ
エナーダイオードはその温度依存が４個の直列接
続ダイオードの温度依存よりも著しく小さいとい
う利点を有する。更に、トランジスタT7及びT′7
のベース間の凝似ツエナーダイオードの使用によ
りエミツタホロワトランジスタT3及びT′3の一方
を省略することができる。本例ではトランジスタ
T3を省略してある。この場合にはトランジスタ
T7のベースを電流源として動作する抵抗R8を経
て正の電源電圧＋V2に接続するだけでよい。ト
ランジスタT′3のコレクタも正の電源電圧に接続
する。更にトランジスタT′3のベースをトランジ
スタT15（第３図）のコレクタに、零入力電流設
定用のダイオードをコレクタライン内に配置する
ことなく直接接続することができる。トランジス
タT′3のベースの入力電圧はトランジスタT′7のベ
ースに現われると共に擬似ツエナーダイオード
T6，R6及びR7を経てトランジスタT7のベースに
も現われるため、本例でもトランジスタT7及び
T′7は同一に駆動される。
T′7，T′1の零入力電流設定用の所定数のダイオー
ド電圧に等しい電圧がトランジスタT7及びT′7の
ベース間に現われるように選択する。この擬似ツ
エナーダイオードはその温度依存が４個の直列接
続ダイオードの温度依存よりも著しく小さいとい
う利点を有する。更に、トランジスタT7及びT′7
のベース間の凝似ツエナーダイオードの使用によ
りエミツタホロワトランジスタT3及びT′3の一方
を省略することができる。本例ではトランジスタ
T3を省略してある。この場合にはトランジスタ
T7のベースを電流源として動作する抵抗R8を経
て正の電源電圧＋V2に接続するだけでよい。ト
ランジスタT′3のコレクタも正の電源電圧に接続
する。更にトランジスタT′3のベースをトランジ
スタT15（第３図）のコレクタに、零入力電流設
定用のダイオードをコレクタライン内に配置する
ことなく直接接続することができる。トランジス
タT′3のベースの入力電圧はトランジスタT′7のベ
ースに現われると共に擬似ツエナーダイオード
T6，R6及びR7を経てトランジスタT7のベースに
も現われるため、本例でもトランジスタT7及び
T′7は同一に駆動される。
尚、トランジスタT3を省略しないでトランジ
スタT′7のベースを抵抗R′8を経て負の電源電圧−
V2に接続することもできる。
スタT′7のベースを抵抗R′8を経て負の電源電圧−
V2に接続することもできる。
本発明は図示の実施例に限定されるものではな
い。本発明の範囲内において多くの変更や変形が
当業者に明らかである。例えば上述の実施例で使
用するダイオードはダイオード接続トランジスタ
と置換することができる。更に、回路内のバイポ
ーラトランジスタの全部又はいくつかをMOSト
ランジスタと置換することもでき、その場合には
“エミツタ”、“コレクタ”及び“ベース”を“ソ
ース”、“ドレイン”及び“ゲート”と読み換える
必要がある。
い。本発明の範囲内において多くの変更や変形が
当業者に明らかである。例えば上述の実施例で使
用するダイオードはダイオード接続トランジスタ
と置換することができる。更に、回路内のバイポ
ーラトランジスタの全部又はいくつかをMOSト
ランジスタと置換することもでき、その場合には
“エミツタ”、“コレクタ”及び“ベース”を“ソ
ース”、“ドレイン”及び“ゲート”と読み換える
必要がある。
最后に、第３，４及び５図に示すプツシユプル
増幅器は第２図に示す増幅回路を用いて構成する
こともできること勿論である。
増幅器は第２図に示す増幅回路を用いて構成する
こともできること勿論である。
第１図は本発明増幅回路の基本回路図、第２図
は第１図に示す増幅回路を拡張した例を示す回路
図、第３図は本発明の第１実施例のプツシユプル
増幅器の回路図、第４図は本発明の第２実施例の
プツシユプル増幅器の回路図、第５図は本発明の
第３実施例のプツシユプル増幅器の回路図であ
る。 ２……出力端子（第１端子）、３，５……接続
点、４……第１電源電圧V1の供給端子（第２端
子）、６……入力信号供給端子、１０……第２電
源電圧V2の供給端子（第３端子）、１１……共通
電位端子、RL……負荷、T1……第１トランジス
タ、T2……第２トランジスタ、D1，D2，D3，D4
……ダイオード（第１，第２，第３，第４半導体
接合）、T3……エミツタホロワトランジスタ（第
３トランジスタ）、T4，T5……電流源トランジス
タ（第１，第２電流源）、R1……（第１）抵抗、
C1……コンデンサ、T10〜T14……入力段、R4，
R5……電流源抵抗、T6，R6，R7……擬似ツエナ
ーダイオード、R8……電流源抵抗。
は第１図に示す増幅回路を拡張した例を示す回路
図、第３図は本発明の第１実施例のプツシユプル
増幅器の回路図、第４図は本発明の第２実施例の
プツシユプル増幅器の回路図、第５図は本発明の
第３実施例のプツシユプル増幅器の回路図であ
る。 ２……出力端子（第１端子）、３，５……接続
点、４……第１電源電圧V1の供給端子（第２端
子）、６……入力信号供給端子、１０……第２電
源電圧V2の供給端子（第３端子）、１１……共通
電位端子、RL……負荷、T1……第１トランジス
タ、T2……第２トランジスタ、D1，D2，D3，D4
……ダイオード（第１，第２，第３，第４半導体
接合）、T3……エミツタホロワトランジスタ（第
３トランジスタ）、T4，T5……電流源トランジス
タ（第１，第２電流源）、R1……（第１）抵抗、
C1……コンデンサ、T10〜T14……入力段、R4，
R5……電流源抵抗、T6，R6，R7……擬似ツエナ
ーダイオード、R8……電流源抵抗。
Claims (1)
- 【特許請求の範囲】 １ 基準電位に結合された負荷に接続するための
第１端子に結合されたエミツタと、第１の半導体
接合を経て第１電源電圧供給用の第２端子に結合
されたコレクタを有する第１トランジスタと、 前記第１トランジスタのコレクタ−エミツタ通
路と直列に接続されたコレクタ−エミツタ通路を
有すると共に前記第１電源電圧より高い第２電源
電圧供給用の第３端子に結合されたコレクタを有
する第２トランジスタと、 前記第１トランジスタのベースと前記第２トラ
ンジスタのベースとの間に配置されたダイオード
回路であつて少なくとも前記第１トランジスタの
ベース−エミツタ接合と同一の導通方向に配置さ
れた第２の半導体接合及び第３の半導体接合と、
前記第２トランジスタのベース−エミツタ接合と
同一の導通方向に配置された第４の半導体接合と
の直列接続を含む回路と、 前記第１トランジスタと前記第２トランジスタ
のベースに結合された入力信号受信用入力端子と を少なくとも備える増幅回路において、 前記第３端子を前記第３半導体接合と前記第４
半導体接合との接続点に第１抵抗と第１電流源と
の直列回路を経て結合し、且つ 前記第１端子と、前記第１抵抗の第３端子に接
続されてない側の端子との間にコンデンサを配置
してあること を特徴とする増幅回路。 ２ 特許請求の範囲第１項に記載の増幅回路にお
いて、前記第１トランジスタと前記第２トランジ
スタの各々をダーリントン対で構成し、且つ前記
第３半導体接合と前記第４半導体接合との接続点
と前記第１トランジスタのベースとの間に第５半
導体接合を前記第２半導体接合及び第３半導体接
合と直列に配置し、この第５半導体接合を前記第
２半導体接合及び第３半導体接合と同一の方向に
接続してあることを特徴とする増幅回路。 ３ 特許請求の範囲第１項または第２項に記載の
増幅回路において、前記第１電流源は第２抵抗で
構成してあることを特徴とする増幅回路。 ４ 特許請求の範囲第１項，第２項または第３項
に記載の増幅回路において、エミツタホロワとし
て接続配置された第３トランジスタを具え、この
第３トランジスタのエミツタを第１トランジスタ
及び第２トランジスタのベースに結合すると共に
この第３トランジスタのベースに入力信号を供給
するようにしてあることを特徴とする増幅回路。 ５ 特許請求の範囲第４項に記載の増幅回路にお
いて、前記第３トランジスタは第１トランジスタ
及び第２トランジスタと反対の導電型とし、且つ
そのエミツタを第２電流源を経て前記第１抵抗の
第３端子に接続されてない側の端子に結合してあ
ることを特徴とする増幅回路。 ６ 特許請求の範囲第５項に記載の増幅回路にお
いて、前記第２電流源は第３抵抗で構成してある
ことを特徴とする増幅回路。 ７ 特許請求の範囲第１項〜第６項の何れかに記
載された構成の第１の増幅回路と、該増幅回路と
相補形の第２の増幅回路とを具え、第１増幅回路
と第２増幅回路の相補第１トランジスタのエミツ
タを共通の負荷を接続するための共通の第１端子
に接続し、第１増幅回路の第２端子と第３端子に
それぞれ正の第１電源電圧及び正の第２電源電圧
を供給すると共に第２増幅回路の第２端子及び第
３端子にそれぞれ負の第１電源電圧及び負の第２
電源電圧を供給してプツシユプル増幅器として構
成してあることを特徴とする増幅回路。 ８ 第１増幅回路及び第２増幅回路が特許請求の
範囲第４項又は第５項に記載された構成を有する
特許請求の範囲第７項に記載の増幅回路におい
て、第１増幅回路及び第２増幅回路の各々の第３
トランジスタのエミツタを各々の第トランジスタ
のベースに直接接続すると共に、両者の相補第３
トランジスタのコレクタを共通の第１端子に結合
してあることを特徴とする増幅回路。 ９ 第１増幅回路及び第２増幅回路が特許請求の
範囲第１項〜第３項の何れかに記載された構成で
ある特許請求の範囲第７項に記載の増幅回路にお
いて、第１及び第２増幅回路の相補第１トランジ
スタのベース間に別のトランジスタのコレクタ−
エミツタ通路を配置すると共に、該トランジスタ
のベース及びエミツタ間に別の第１抵抗を、ベー
ス及びコレクタ間に別の第２抵抗を接続してある
ことを特徴とする増幅回路。 １０ 特許請求の範囲第９項に記載の増幅回路に
おいて、第１及び第２増幅回路の一方の第１トラ
ンジスタのベースを当該第１トランジスタと反対
導電型であつて、エミツタホロワとして接続配置
された別の第２トランジスタのエミツタに接続
し、この別の第２トランジスタのエミツタを当該
一方の増幅回路の前記第１抵抗の、第３端子に接
続されてない側の端子に別の第１電流源を経て接
続すると共に、この別の第２トランジスタに接続
されてない他方の増幅回路の第１トランジスタの
ベースを当該他方の増幅回路の前記第１抵抗の、
第３端子に接続されてない側の端子に第２の別の
電流源を経て接続してあることを特徴とする増幅
回路。 １１ 特許請求の範囲第１０項に記載の増幅回路
において、前記別の第１電流源及び別の第２電流
源は別の第３抵抗及び別の第４抵抗により構成し
てあることを特徴とする増幅回路。 １２ 特許請求の範囲第１〜１１項の何れかに記
載の増幅回路において、１個以上のバイポーラト
ランジスタを電界効果トランジスタと置換してあ
ることを特徴とする増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500770A NL8500770A (nl) | 1985-03-18 | 1985-03-18 | Versterkerschakeling. |
| NL8500770 | 1985-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214808A JPS61214808A (ja) | 1986-09-24 |
| JPH0580164B2 true JPH0580164B2 (ja) | 1993-11-08 |
Family
ID=19845696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61056108A Granted JPS61214808A (ja) | 1985-03-18 | 1986-03-15 | 増幅回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4706035A (ja) |
| EP (1) | EP0199381B1 (ja) |
| JP (1) | JPS61214808A (ja) |
| KR (1) | KR940011386B1 (ja) |
| CA (1) | CA1236891A (ja) |
| DE (1) | DE3667230D1 (ja) |
| HK (1) | HK88691A (ja) |
| NL (1) | NL8500770A (ja) |
| SG (1) | SG87190G (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62284506A (ja) * | 1986-06-02 | 1987-12-10 | Yamaha Corp | 電力増巾器 |
| US5387876A (en) * | 1993-12-20 | 1995-02-07 | Peavey Electronics Corporation | High efficiency amplifier with reduced switching distortion |
| US5751171A (en) * | 1995-03-22 | 1998-05-12 | Vtc Inc. | Predriver for fast current switching through a two-terminal inductive load |
| US5781046A (en) * | 1995-03-22 | 1998-07-14 | Vtc, Inc. | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load |
| US5880638A (en) * | 1997-03-20 | 1999-03-09 | Maxim Integrated Products | Rail-to-rail operational amplifier and method for making same |
| EP1024591B1 (en) * | 1999-01-28 | 2007-01-24 | Alcatel | Power amplifier arrangement |
| JP4690887B2 (ja) * | 2005-12-28 | 2011-06-01 | 株式会社アドバンテスト | 電力増幅回路および試験装置 |
| CN101569091B (zh) * | 2006-11-17 | 2012-05-02 | Nxp股份有限公司 | 功率放大器 |
| US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488551A (en) * | 1966-09-23 | 1970-01-06 | Raytheon Co | Magnetic deflection amplifier with circuit accommodating for the back emf |
| JPS5045549A (ja) * | 1973-08-25 | 1975-04-23 | ||
| US4001707A (en) * | 1974-01-11 | 1977-01-04 | Hitachi, Ltd. | Amplifier circuit |
-
1985
- 1985-03-18 NL NL8500770A patent/NL8500770A/nl not_active Application Discontinuation
-
1986
- 1986-03-11 US US06/838,728 patent/US4706035A/en not_active Expired - Fee Related
- 1986-03-12 DE DE8686200398T patent/DE3667230D1/de not_active Expired - Lifetime
- 1986-03-12 EP EP86200398A patent/EP0199381B1/en not_active Expired
- 1986-03-14 CA CA000504181A patent/CA1236891A/en not_active Expired
- 1986-03-15 JP JP61056108A patent/JPS61214808A/ja active Granted
- 1986-03-15 KR KR1019860001906A patent/KR940011386B1/ko not_active IP Right Cessation
-
1990
- 1990-10-25 SG SG871/90A patent/SG87190G/en unknown
-
1991
- 1991-11-07 HK HK886/91A patent/HK88691A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011386B1 (ko) | 1994-12-07 |
| EP0199381A1 (en) | 1986-10-29 |
| DE3667230D1 (de) | 1990-01-04 |
| US4706035A (en) | 1987-11-10 |
| HK88691A (en) | 1991-11-15 |
| SG87190G (en) | 1990-12-21 |
| CA1236891A (en) | 1988-05-17 |
| JPS61214808A (ja) | 1986-09-24 |
| NL8500770A (nl) | 1986-10-16 |
| KR860007778A (ko) | 1986-10-17 |
| EP0199381B1 (en) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
| KR940023027A (ko) | 레일-투-레일 공통 모드 범위를 갖는 차동 증폭기 | |
| US4100501A (en) | Audio frequency power amplifier | |
| US4431972A (en) | Push-pull amplifier | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4045744A (en) | Low-frequency power amplifier | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JPH0580164B2 (ja) | ||
| JP2578096B2 (ja) | スイツチング装置 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| KR840004328A (ko) | 이득 분배 제어용 증폭기 | |
| EP0196131B1 (en) | Amplifier arrangement | |
| US4013973A (en) | Amplifier arrangement | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| KR980006805A (ko) | 증폭회로 | |
| US4426626A (en) | Signal switching circuit | |
| JPH01264405A (ja) | 切換回路 | |
| EP0613248A1 (en) | Integrated circuit amplifiers | |
| GB1399899A (en) | Amplifier circuits using complementary-symmetry transistors | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH036022Y2 (ja) | ||
| JPH10341119A (ja) | 差動増幅回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage |