JP2578096B2 - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JP2578096B2 JP2578096B2 JP60282129A JP28212985A JP2578096B2 JP 2578096 B2 JP2578096 B2 JP 2578096B2 JP 60282129 A JP60282129 A JP 60282129A JP 28212985 A JP28212985 A JP 28212985A JP 2578096 B2 JP2578096 B2 JP 2578096B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- transistor
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 本発明は、抑圧すべき信号用の第1入力端子および第
2入力端子と、第1および第2出力端子とを有し、断続
可能な電流源により附勢される第1差動増幅器と; 信号に対して接地される第1入力端子および第2入力
端子と、第1および第2出力端子とを有し、断続可能な
電流源によって附勢される第2作動増幅器と; 前記第1および第2差動増幅器の第1および第2出力
端子に結合され、差動増幅器の差動出力電流をシングル
エンド出力電流に変換して出力端子に供給する変換回路
と; 前記変換回路の出力端子および前記第2差動増幅器の
第2入力端子に結合された入力端子と、前記第2差動増
幅器の第2入力端子に結合された出力端子とを有し、断
続可能な電流源によって附勢される出力増幅器と; を具え、前記出力増幅器の出力端子への信号を抑圧する
場合に、前記第1差動増幅器の電流源および前記出力増
幅器の電流源をスイッチオフし、これと同時に前記第2
差動増幅器の電流源をスイッチオンして、信号を抑圧す
るためのスイッチング装置に関するものである。
2入力端子と、第1および第2出力端子とを有し、断続
可能な電流源により附勢される第1差動増幅器と; 信号に対して接地される第1入力端子および第2入力
端子と、第1および第2出力端子とを有し、断続可能な
電流源によって附勢される第2作動増幅器と; 前記第1および第2差動増幅器の第1および第2出力
端子に結合され、差動増幅器の差動出力電流をシングル
エンド出力電流に変換して出力端子に供給する変換回路
と; 前記変換回路の出力端子および前記第2差動増幅器の
第2入力端子に結合された入力端子と、前記第2差動増
幅器の第2入力端子に結合された出力端子とを有し、断
続可能な電流源によって附勢される出力増幅器と; を具え、前記出力増幅器の出力端子への信号を抑圧する
場合に、前記第1差動増幅器の電流源および前記出力増
幅器の電流源をスイッチオフし、これと同時に前記第2
差動増幅器の電流源をスイッチオンして、信号を抑圧す
るためのスイッチング装置に関するものである。
電源をスイッチオンおよびスイッチオフする際に、回
路の出力端子に不規則な過渡電圧が発生し、この過渡電
圧は、直流電圧および直流電流の設定値が変わることに
より発生する。斯かる過渡電圧は、特に、能動低減通過
フィルタの出力端子により形成されるコンパクトディス
クプレーヤの出力端子に発生する。このコンパクトディ
スクプレーヤを拡声装置を駆動する増幅器に接続する場
合に、これら過渡電圧をポッピング音として再生され、
拡声器を損傷するおそれもある。これがため、これら過
渡電圧が回路の出力端子に発生するのを防止するため
に、スイッチング装置(ミューティング回路)を使用
し、これにより電源のスイッチオンおよびスイッチオフ
時に回路の出力端子への信号を抑圧する。更に斯かるス
イッチング装置を、電源のスイッチオン後他のスイッチ
によっても駆動させて、出力端子への信号を抑圧する。
路の出力端子に不規則な過渡電圧が発生し、この過渡電
圧は、直流電圧および直流電流の設定値が変わることに
より発生する。斯かる過渡電圧は、特に、能動低減通過
フィルタの出力端子により形成されるコンパクトディス
クプレーヤの出力端子に発生する。このコンパクトディ
スクプレーヤを拡声装置を駆動する増幅器に接続する場
合に、これら過渡電圧をポッピング音として再生され、
拡声器を損傷するおそれもある。これがため、これら過
渡電圧が回路の出力端子に発生するのを防止するため
に、スイッチング装置(ミューティング回路)を使用
し、これにより電源のスイッチオンおよびスイッチオフ
時に回路の出力端子への信号を抑圧する。更に斯かるス
イッチング装置を、電源のスイッチオン後他のスイッチ
によっても駆動させて、出力端子への信号を抑圧する。
かかるスイッチング装置は米国特許第4,315,221号明
細書に開示されている。ここに記載されているスイッチ
ング装置は、電圧フォロワとして配設された差動増幅器
により形成され、その出力によってエミッタフォロワと
して配設された2個の相補形出力トランジスタを具える
出力段を駆動する。これら出力トランジスタは、切換え
自在のカレント・ミラー回路に含まれる2個のダイオー
ドおよび2個の電流源を具えるバイアス回路により、AB
級で作動する。出力段の出力端子への信号はカレント・
ミラー回路即ち出力段の零入力電流をスイッチオフする
ことにより抑圧される。しかし、この回路は、スイッチ
オフ状態において、出力段の入力側に入力信号が存在す
るため、出力段の出力端子にも漏話により信号が出力さ
れるという欠点がある。その他にこの回路では、スイッ
チオン状態において、出力トランジスタの非直線性抵抗
によって出力信号にひずみが生じるという欠点がある。
細書に開示されている。ここに記載されているスイッチ
ング装置は、電圧フォロワとして配設された差動増幅器
により形成され、その出力によってエミッタフォロワと
して配設された2個の相補形出力トランジスタを具える
出力段を駆動する。これら出力トランジスタは、切換え
自在のカレント・ミラー回路に含まれる2個のダイオー
ドおよび2個の電流源を具えるバイアス回路により、AB
級で作動する。出力段の出力端子への信号はカレント・
ミラー回路即ち出力段の零入力電流をスイッチオフする
ことにより抑圧される。しかし、この回路は、スイッチ
オフ状態において、出力段の入力側に入力信号が存在す
るため、出力段の出力端子にも漏話により信号が出力さ
れるという欠点がある。その他にこの回路では、スイッ
チオン状態において、出力トランジスタの非直線性抵抗
によって出力信号にひずみが生じるという欠点がある。
米国特許第4,366,442号明細書には、冒頭に記載した
型のスイッチング装置が開示されており、これも作動増
幅器を具えており、その出力が2個のダイオードおよび
電流源によりAB級出力段を駆動する。しかし、このスイ
ッチング装置の出力段は、各々が2個の相補形出力トラ
ンジスタを具える2つの並列技路を具えている。第1技
路の出力端子は作動増幅器の入力端子にフィードバック
され、第2技路の出力端子はスイッチング装置の出力端
子を形成する。この出力端子への信号は差動増幅器およ
び出力段の電流源をカットオフすることにより抑圧され
る。この回路配置は、スイッチング状態において出力信
号がひずむという欠点がある。第1技路の出力トランジ
スタは、フィードバックのためほとんどひずみを発生し
ないが、この第1技路の出力トランジスタと同様の構成
としない限り、第2技路の出力トランジスタはひずみを
発生する。しかし、通常これらのトランジスタは同一に
構成されることはない。
型のスイッチング装置が開示されており、これも作動増
幅器を具えており、その出力が2個のダイオードおよび
電流源によりAB級出力段を駆動する。しかし、このスイ
ッチング装置の出力段は、各々が2個の相補形出力トラ
ンジスタを具える2つの並列技路を具えている。第1技
路の出力端子は作動増幅器の入力端子にフィードバック
され、第2技路の出力端子はスイッチング装置の出力端
子を形成する。この出力端子への信号は差動増幅器およ
び出力段の電流源をカットオフすることにより抑圧され
る。この回路配置は、スイッチング状態において出力信
号がひずむという欠点がある。第1技路の出力トランジ
スタは、フィードバックのためほとんどひずみを発生し
ないが、この第1技路の出力トランジスタと同様の構成
としない限り、第2技路の出力トランジスタはひずみを
発生する。しかし、通常これらのトランジスタは同一に
構成されることはない。
本発明の目的は、スイッチオン状態において、出力信
号にひずみを殆どなくし、スイッチオフ状態において、
出力側への信号を充分に抑圧して、出力側への信号の漏
話がほとんど生じないようにしたスイッチング装置を提
供せんとするにある。
号にひずみを殆どなくし、スイッチオフ状態において、
出力側への信号を充分に抑圧して、出力側への信号の漏
話がほとんど生じないようにしたスイッチング装置を提
供せんとするにある。
本発明は冒頭にて述べた種類のスイッチング装置にお
いて、前記変換回路の出力端子が、前記出力増幅器の入
力端子に結合された出力端子を有する反転駆動増幅器の
入力端子に結合され、該反転駆動増幅器が周波数補償用
のコンデンサを具え、且つ 前記変換回路が、前記第1および第2差動増幅器の差
動出力電流を反転させて、前記変換回路のシングルエン
ド出力電流を反転する電流反転手段を具えるようにした
ことを特徴とする。
いて、前記変換回路の出力端子が、前記出力増幅器の入
力端子に結合された出力端子を有する反転駆動増幅器の
入力端子に結合され、該反転駆動増幅器が周波数補償用
のコンデンサを具え、且つ 前記変換回路が、前記第1および第2差動増幅器の差
動出力電流を反転させて、前記変換回路のシングルエン
ド出力電流を反転する電流反転手段を具えるようにした
ことを特徴とする。
本発明は、以下の事実の認識に基づいて成したもので
ある。まずスイッチオン状態において出力端の出力は第
1差動増幅器の第2入力端子に完全に帰還されるため、
スイッチング装置は電圧フォロワとして作動する。この
負帰還によって、出力トランジスタの非直線性抵抗によ
り生じたひずみが充分に低減されるため、入力信号は出
力端子にほぼひずみなく出力されるようになる。スイッ
チオフ状態においては、第1差動増幅器および出力増幅
器には電流が流れないが、第2差動増幅器はスイッチオ
ンされる。この第2差動増幅器の第1入力端子は接地さ
れ、その出力端子は第2入力端子に完全に帰還されるた
め、この差動増幅器は電圧フォロワとして作動する。し
たがって、スイッチオフ状態においては、出力増幅器の
入力端子に信号が供給されないため、入力信号はほぼ完
全に抑圧されるとともに漏話の発生も防止される。
ある。まずスイッチオン状態において出力端の出力は第
1差動増幅器の第2入力端子に完全に帰還されるため、
スイッチング装置は電圧フォロワとして作動する。この
負帰還によって、出力トランジスタの非直線性抵抗によ
り生じたひずみが充分に低減されるため、入力信号は出
力端子にほぼひずみなく出力されるようになる。スイッ
チオフ状態においては、第1差動増幅器および出力増幅
器には電流が流れないが、第2差動増幅器はスイッチオ
ンされる。この第2差動増幅器の第1入力端子は接地さ
れ、その出力端子は第2入力端子に完全に帰還されるた
め、この差動増幅器は電圧フォロワとして作動する。し
たがって、スイッチオフ状態においては、出力増幅器の
入力端子に信号が供給されないため、入力信号はほぼ完
全に抑圧されるとともに漏話の発生も防止される。
本発明の好適例では、前記出力増幅器が、前記スイッ
チング装置の出力端子にエミッタが接続された2個の相
補形エミッタホロワ出力トランジスタと、前記2個の出
力トランジスタのベース間に直列に配置された2個の半
導体接合を有するバイアス回路とを具えるようにする。
さらに他の好適例では、前記出力増幅器の断続可能な電
流源が、前記2個の半導体接合の直列配置の各一方の端
部にそれぞれ接続れた2個の電流源を具え、前記駆動増
幅器に出力端子の他の電流源を設けるようにする。
チング装置の出力端子にエミッタが接続された2個の相
補形エミッタホロワ出力トランジスタと、前記2個の出
力トランジスタのベース間に直列に配置された2個の半
導体接合を有するバイアス回路とを具えるようにする。
さらに他の好適例では、前記出力増幅器の断続可能な電
流源が、前記2個の半導体接合の直列配置の各一方の端
部にそれぞれ接続れた2個の電流源を具え、前記駆動増
幅器に出力端子の他の電流源を設けるようにする。
図面につき本発明を説明する。
第1図は本発明スイッチング装置の基本ブロック図で
ある。このスイッチング装置は、入力信号Viを供給する
非反転入力端子2と、反転入力端子3とを有する第1入
力増幅器1を具える。第1入力増幅器1は差動増幅器
(図示せず)を具え、そのバイアス電流をスイッチ5に
より断続し得る電流源4から供給する。増幅器1の出力
端子6を出力増幅器8の入力端子7に接続する。この出
力増幅器8の出力端子9は、スイッチング装置の出力端
子を構成すると共にこれを入力増幅器1の反転入力端子
3に接続する。出力増幅器8には、少なくとも1個の電
流源10により供給され、且つスイッチ11により断続し得
るバイアス電流を供給する。さらに、スイッチング装置
は、信号に対して接地される非反転入力端子13と、反転
入力端子14とを有する第2入力増幅器12を具える。この
増幅器12の出力端子15を反転入力端子14および出力増幅
器8の入力端子7に接続する。第2入力増幅器12もま
た、差動増幅器(図示せず)を具え、そのバイアス電流
をスイッチ17によりスイッチングされる電流源16から供
給する。スイッチ5,11および17は、スイッチ5および11
を同時に開成し、その際スイッチ17を開放するかまたは
その逆となるように、制御手段(図示せず)により附勢
する。
ある。このスイッチング装置は、入力信号Viを供給する
非反転入力端子2と、反転入力端子3とを有する第1入
力増幅器1を具える。第1入力増幅器1は差動増幅器
(図示せず)を具え、そのバイアス電流をスイッチ5に
より断続し得る電流源4から供給する。増幅器1の出力
端子6を出力増幅器8の入力端子7に接続する。この出
力増幅器8の出力端子9は、スイッチング装置の出力端
子を構成すると共にこれを入力増幅器1の反転入力端子
3に接続する。出力増幅器8には、少なくとも1個の電
流源10により供給され、且つスイッチ11により断続し得
るバイアス電流を供給する。さらに、スイッチング装置
は、信号に対して接地される非反転入力端子13と、反転
入力端子14とを有する第2入力増幅器12を具える。この
増幅器12の出力端子15を反転入力端子14および出力増幅
器8の入力端子7に接続する。第2入力増幅器12もま
た、差動増幅器(図示せず)を具え、そのバイアス電流
をスイッチ17によりスイッチングされる電流源16から供
給する。スイッチ5,11および17は、スイッチ5および11
を同時に開成し、その際スイッチ17を開放するかまたは
その逆となるように、制御手段(図示せず)により附勢
する。
以下にスイッチング装置の作動を説明する。スイッチ
ング装置をスイッチオン状態の場合に、スイッチ5およ
び11が閉成し、スイッチ17が解放する。第1入力増幅器
1および出力増幅器8をこれら電流源4および10により
附勢する。出力増幅器8の出力端子9から第1入力増幅
器1の反転入力端子3に完全に負帰還が行われるため、
スイッチング装置は電圧フォロワとして作動する。出力
増幅器8により主として発生するひずみは、この負帰還
によりほとんど除去されるため、ほぼ無ひずみの入力電
圧Viが出力端子9に現われるようになる。スイッチング
装置のスイッチ・オフ状態の場合には、スイッチ5およ
び11が解放し且つスイッチ17が閉成するため、第2入力
増幅器12のみが作動し得るようになる。出力端子15から
反転入力端子14に完全に負帰還が行われるため、この入
力増幅器12は電圧フォロワとして作動する。これがため
出力端子15の電圧、従って出力増幅器8の入力端子7の
電圧は0Vとなる。スイッチング装置のスイッチ・オフ状
態では出力増幅器8は、その入力端子7に信号が現れな
いため、漏話により出力端子9に信号が発生しない。
ング装置をスイッチオン状態の場合に、スイッチ5およ
び11が閉成し、スイッチ17が解放する。第1入力増幅器
1および出力増幅器8をこれら電流源4および10により
附勢する。出力増幅器8の出力端子9から第1入力増幅
器1の反転入力端子3に完全に負帰還が行われるため、
スイッチング装置は電圧フォロワとして作動する。出力
増幅器8により主として発生するひずみは、この負帰還
によりほとんど除去されるため、ほぼ無ひずみの入力電
圧Viが出力端子9に現われるようになる。スイッチング
装置のスイッチ・オフ状態の場合には、スイッチ5およ
び11が解放し且つスイッチ17が閉成するため、第2入力
増幅器12のみが作動し得るようになる。出力端子15から
反転入力端子14に完全に負帰還が行われるため、この入
力増幅器12は電圧フォロワとして作動する。これがため
出力端子15の電圧、従って出力増幅器8の入力端子7の
電圧は0Vとなる。スイッチング装置のスイッチ・オフ状
態では出力増幅器8は、その入力端子7に信号が現れな
いため、漏話により出力端子9に信号が発生しない。
第1差動増幅器1および第2差動増幅器12は、同一の
駆動増幅器を伴う複数の等しい負荷を有する。第1図に
示す基本配置を、2個の負荷を一つの共通負荷とし、2
個の駆動増幅器を一個の共通駆動増幅器とすることによ
り簡単な構成にすることができる。第2図にはこの簡単
化した回路配置を示し、この場合に、共通負荷および、
場合によって、共通駆動増幅器に符号20を付す。さら
に、電流源4および16を組合せて、スイッチ22により差
動増幅器1から差動増幅器12に、およびその逆にスイッ
チングされる一個の電流源21を形成することができる。
その他は、第1図に示す回路と同様に作動する。
駆動増幅器を伴う複数の等しい負荷を有する。第1図に
示す基本配置を、2個の負荷を一つの共通負荷とし、2
個の駆動増幅器を一個の共通駆動増幅器とすることによ
り簡単な構成にすることができる。第2図にはこの簡単
化した回路配置を示し、この場合に、共通負荷および、
場合によって、共通駆動増幅器に符号20を付す。さら
に、電流源4および16を組合せて、スイッチ22により差
動増幅器1から差動増幅器12に、およびその逆にスイッ
チングされる一個の電流源21を形成することができる。
その他は、第1図に示す回路と同様に作動する。
第2図の回路に基づくスイッチング装置の参考例を第
3図につき説明する。ここにおいても第2図と同一部分
には同一符号を付して示す。第1差動増幅器1は、2個
のトランジスタT1およびT2を具え、トランジスタT1のベ
ース2は、入力信号Viが供給される非反転入力端子を構
成し、トランジスタT2のベース3は反転入力端子を構成
する。トランジスタT1のコレクタをカレント・ミラー回
路20の入力端子に接続する。このカレント・ミラー回路
は、ダイオード接続されたトランジスタT8およびトラン
ジスタT9を具え、トランジスタT2のコレクタおよび差動
増幅器の出力端子6に接続された出力端子を有する。カ
レント・ミラー回路20は、トランジタT1およびT2の差動
コレクタ電流をシングルエンド形出力電流を変換する変
換回路を構成する。トランジスタT3のコレクタおよびト
ランジスタT4のコレクタを、トランジスタT1のコレクタ
およびトランジスタT2のコレクタに夫々接続してカレン
ト・ミラー回路20が、2個の差動増幅器1および12に共
通である変換回路を形成し得るようにする。トランジス
タT4のベース14は、差動増幅器12の反転入力端子を形成
すると共に差動増幅器1の出力端子6に接続する。差動
増幅器1および12のエミッタ電流は、電流源21により供
給される。電流源21は、ベースを基準電圧VREFとすると
共にエミッタを抵抗R1を介して負の給電線30に接続した
トランジスタT7を具える。電流源21からの電流は、差動
対して配設された2個のトランジスタT5およびT6を具え
るスイッチ22により、一方の差動増幅器から他方の差動
増幅器にスイッチングされ、このスイッチングのための
制御信号をトランジスタT5のベース33およびトランジス
タT6のベース34に夫々供給する。
3図につき説明する。ここにおいても第2図と同一部分
には同一符号を付して示す。第1差動増幅器1は、2個
のトランジスタT1およびT2を具え、トランジスタT1のベ
ース2は、入力信号Viが供給される非反転入力端子を構
成し、トランジスタT2のベース3は反転入力端子を構成
する。トランジスタT1のコレクタをカレント・ミラー回
路20の入力端子に接続する。このカレント・ミラー回路
は、ダイオード接続されたトランジスタT8およびトラン
ジスタT9を具え、トランジスタT2のコレクタおよび差動
増幅器の出力端子6に接続された出力端子を有する。カ
レント・ミラー回路20は、トランジタT1およびT2の差動
コレクタ電流をシングルエンド形出力電流を変換する変
換回路を構成する。トランジスタT3のコレクタおよびト
ランジスタT4のコレクタを、トランジスタT1のコレクタ
およびトランジスタT2のコレクタに夫々接続してカレン
ト・ミラー回路20が、2個の差動増幅器1および12に共
通である変換回路を形成し得るようにする。トランジス
タT4のベース14は、差動増幅器12の反転入力端子を形成
すると共に差動増幅器1の出力端子6に接続する。差動
増幅器1および12のエミッタ電流は、電流源21により供
給される。電流源21は、ベースを基準電圧VREFとすると
共にエミッタを抵抗R1を介して負の給電線30に接続した
トランジスタT7を具える。電流源21からの電流は、差動
対して配設された2個のトランジスタT5およびT6を具え
るスイッチ22により、一方の差動増幅器から他方の差動
増幅器にスイッチングされ、このスイッチングのための
制御信号をトランジスタT5のベース33およびトランジス
タT6のベース34に夫々供給する。
2個の差動増幅器1および12の共通出力端子6を、エ
ミッタフォロワとして配設された2個の相補形出力トラ
ンジスタT10およびT11を具える出力増幅器8の入力端子
7に接続し、両トランジスタの共通エミッタ端子は、ス
イッチング装置の出力端子9を形成する。トランジスタ
T11のベースをトランジスタT13のエミッタに接続し、そ
のベースを出力増幅器8の入力端子7に接続するととも
にそのコレクタを正の供給端子31に接続する。トランジ
スタT13のエミッタをスイッチ11aを経て電流源10aに接
続する。電流源10aは、ベースが基準電圧に接続され、
エミッタが抵抗R2を経て夫の給電端子30に接続されるト
ランジスタT16を具える。スイッチ11aを差動対として配
設された2個のトランジスタT14およびT15を具え、トラ
ンジスタT14のコレクタをトランジスタT13のエミッタに
接続し、トランジスタT15のコレクタを正の給電端子31
に接続する。トランジスタT14およびT15のベースに供給
される制御信号は、トランジスタT5およびT6のベース33
および34に供給される制御信号と同一である。トランジ
スタT10のベースをトランジスタT12のエミッタに接続
し、トランジスタT12はそのベースを入力端子7に接続
するとともにコレクタを負の給電端子30に接続する。ト
ランジスタT12のエミッタをダイオード接続されたトラ
ンジスタT20およびトランジスタT21を具えるカレント・
ミラー回路の出力端子に接続し、トランジスタT21のベ
ース・エミッタ接合をトランジスタT20のベース・エミ
ッタ接合と並列に配設する。このカレント・ミラー回路
の入力端子をスイッチ11bを経て電流源10bに接続する。
この電流源10bは、ベースが基準電圧点に接続れ、エミ
ッタが抵抗R3を経て負の給電端子30に接続されたトラン
ジスタT19を具える。スイッチ11bは、差動対として配設
された2個のトランジスタT17およびT18を具え、トラン
ジスタT17のコレクタをカレント・ミラー回路T20,T21の
入力端子に接続し、トランジスタT18のコレクタを正の
給電端子31に接続する。トランジスタT17のベースをト
ランジスタT5のベース33に接続し、トランジスタT18の
ベースをトランジスタT6のベース34に接続する。
ミッタフォロワとして配設された2個の相補形出力トラ
ンジスタT10およびT11を具える出力増幅器8の入力端子
7に接続し、両トランジスタの共通エミッタ端子は、ス
イッチング装置の出力端子9を形成する。トランジスタ
T11のベースをトランジスタT13のエミッタに接続し、そ
のベースを出力増幅器8の入力端子7に接続するととも
にそのコレクタを正の供給端子31に接続する。トランジ
スタT13のエミッタをスイッチ11aを経て電流源10aに接
続する。電流源10aは、ベースが基準電圧に接続され、
エミッタが抵抗R2を経て夫の給電端子30に接続されるト
ランジスタT16を具える。スイッチ11aを差動対として配
設された2個のトランジスタT14およびT15を具え、トラ
ンジスタT14のコレクタをトランジスタT13のエミッタに
接続し、トランジスタT15のコレクタを正の給電端子31
に接続する。トランジスタT14およびT15のベースに供給
される制御信号は、トランジスタT5およびT6のベース33
および34に供給される制御信号と同一である。トランジ
スタT10のベースをトランジスタT12のエミッタに接続
し、トランジスタT12はそのベースを入力端子7に接続
するとともにコレクタを負の給電端子30に接続する。ト
ランジスタT12のエミッタをダイオード接続されたトラ
ンジスタT20およびトランジスタT21を具えるカレント・
ミラー回路の出力端子に接続し、トランジスタT21のベ
ース・エミッタ接合をトランジスタT20のベース・エミ
ッタ接合と並列に配設する。このカレント・ミラー回路
の入力端子をスイッチ11bを経て電流源10bに接続する。
この電流源10bは、ベースが基準電圧点に接続れ、エミ
ッタが抵抗R3を経て負の給電端子30に接続されたトラン
ジスタT19を具える。スイッチ11bは、差動対として配設
された2個のトランジスタT17およびT18を具え、トラン
ジスタT17のコレクタをカレント・ミラー回路T20,T21の
入力端子に接続し、トランジスタT18のコレクタを正の
給電端子31に接続する。トランジスタT17のベースをト
ランジスタT5のベース33に接続し、トランジスタT18の
ベースをトランジスタT6のベース34に接続する。
スイッチング装置のスイッチオン状態では、ベース33
および34には、トランジスタT5のベース33における電圧
がトランジスタT6のベース34における電圧と比べて高く
なるように制御信号が供給される。この結果として、ト
ランジスタT5はターンオンし、トランジスタT6はターン
オフする。従って、電流源21を差動増幅器1に接続し、
差動増幅器12を断路する。同様にして、トランジスタT
14を導通し且つトランジスタT15を遮断して、電流源10a
をトランジスタT13のエミッタに接続する。同様にし
て、電流源10bを、導通トランジスタT17およびカレント
・ミラー回路T20,T21を経て、トランジスタT12のエミッ
タに接続する。導通トランジスタT12およびT13は、2個
のベース−エミッタ電圧に等しい電圧が、トランジスタ
T10およびT11のベース間に現れるようにする。この電圧
のため、小さな零入力電流が出力トランジタT10およびT
11に流れて、出力増幅器8がAB級で作動するようにな
る。
および34には、トランジスタT5のベース33における電圧
がトランジスタT6のベース34における電圧と比べて高く
なるように制御信号が供給される。この結果として、ト
ランジスタT5はターンオンし、トランジスタT6はターン
オフする。従って、電流源21を差動増幅器1に接続し、
差動増幅器12を断路する。同様にして、トランジスタT
14を導通し且つトランジスタT15を遮断して、電流源10a
をトランジスタT13のエミッタに接続する。同様にし
て、電流源10bを、導通トランジスタT17およびカレント
・ミラー回路T20,T21を経て、トランジスタT12のエミッ
タに接続する。導通トランジスタT12およびT13は、2個
のベース−エミッタ電圧に等しい電圧が、トランジスタ
T10およびT11のベース間に現れるようにする。この電圧
のため、小さな零入力電流が出力トランジタT10およびT
11に流れて、出力増幅器8がAB級で作動するようにな
る。
出力増幅器8の出力端子から差動増幅器1の反転入力
端子3へ完全負帰還されるため、差動増幅器および出力
増幅器8の組合わせは、スイッチオン状態時に電圧フォ
ロワとして作動する。これがため、出力端子9の電圧が
入力端子2の電圧にほぼ等しくなり、出力トランジスタ
T10およびT11の抵抗の非直線性により生ずる出力信号の
高調波ひずみが負帰還によりほぼ除去されるようにな
る。
端子3へ完全負帰還されるため、差動増幅器および出力
増幅器8の組合わせは、スイッチオン状態時に電圧フォ
ロワとして作動する。これがため、出力端子9の電圧が
入力端子2の電圧にほぼ等しくなり、出力トランジスタ
T10およびT11の抵抗の非直線性により生ずる出力信号の
高調波ひずみが負帰還によりほぼ除去されるようにな
る。
スイッチオフ状態において、トランジスタT6のベース
34の電圧をトランジスタT5のベースの電圧を比べて高く
して、トランジスタT6がターンオンされ且つトランジス
タT5が遮断されるようにする。この結果、電流源21がト
ランジスタT3およびトランジスタT4の共通エミッタにト
ランジスタT6を経て接続され、差動増幅器12がスイッチ
オンし、差動増幅器1がターンオフする。また、トラン
ジスタT18およびT15のベースの電圧も、トラジスタT17
およびT14のベースでの電圧と比べて高くなるため、ト
ランジスタT18およびT15が導通し、トランジスタT14お
よびT17が遮断するようになる。この場合に、電流源10a
および10bが正の給電端子31に接続れて、出力増幅器8
に電流が流れないようになる。したがって、出力増幅器
8の出力端子9は高インピーダンスとなる。この場合出
力端子6が反転入力端子14に接続されるため、差動増幅
器12が電圧フォロワとして作動する。したがって、出力
端子6の電圧即ち出力増幅器8の入力端子7の電圧は0V
となる。これがため、スイッチオフ状態時に出力増幅器
8の入力端子7に信号は現れず、入力信号を良好に抑圧
することができる。
34の電圧をトランジスタT5のベースの電圧を比べて高く
して、トランジスタT6がターンオンされ且つトランジス
タT5が遮断されるようにする。この結果、電流源21がト
ランジスタT3およびトランジスタT4の共通エミッタにト
ランジスタT6を経て接続され、差動増幅器12がスイッチ
オンし、差動増幅器1がターンオフする。また、トラン
ジスタT18およびT15のベースの電圧も、トラジスタT17
およびT14のベースでの電圧と比べて高くなるため、ト
ランジスタT18およびT15が導通し、トランジスタT14お
よびT17が遮断するようになる。この場合に、電流源10a
および10bが正の給電端子31に接続れて、出力増幅器8
に電流が流れないようになる。したがって、出力増幅器
8の出力端子9は高インピーダンスとなる。この場合出
力端子6が反転入力端子14に接続されるため、差動増幅
器12が電圧フォロワとして作動する。したがって、出力
端子6の電圧即ち出力増幅器8の入力端子7の電圧は0V
となる。これがため、スイッチオフ状態時に出力増幅器
8の入力端子7に信号は現れず、入力信号を良好に抑圧
することができる。
この例において、差動増幅器1および12、スイッチ22
並びに電流源21のトランジスタをPNP型トランジスタと
することもでき、この場合には、カレント・ミラー回路
20のトランジスタをNPN型トランジスタとする。従っ
て、カレント・ミラー回路の入力端子をトランジスタT2
のコレクタに接続し、カレント・ミラー回路の出力端子
をトランジスタT1のコレクタに接続する。さらに他のカ
レント・ミラー回路を図に示したカレント・ミラー回路
の代わりに使用することができる。トランジスタT10お
よびT13のコレクタを、負の給電端子および正の給電端
子に接続する代代わりに、該当するトランジスタのベー
スに接続して、トランジスタT12およびT13をダイオード
接続するようにすることもできる。
並びに電流源21のトランジスタをPNP型トランジスタと
することもでき、この場合には、カレント・ミラー回路
20のトランジスタをNPN型トランジスタとする。従っ
て、カレント・ミラー回路の入力端子をトランジスタT2
のコレクタに接続し、カレント・ミラー回路の出力端子
をトランジスタT1のコレクタに接続する。さらに他のカ
レント・ミラー回路を図に示したカレント・ミラー回路
の代わりに使用することができる。トランジスタT10お
よびT13のコレクタを、負の給電端子および正の給電端
子に接続する代代わりに、該当するトランジスタのベー
スに接続して、トランジスタT12およびT13をダイオード
接続するようにすることもできる。
次に本発明によるスイッチング装置の第1実施例を以
下第4図に参照して詳細に説明する。ここに第3図と同
一部分には同一符号を付して示す。トランジスタT1及び
T3の相互接続コレクタ並びにトランジスタT2およびT4の
相互接続コレクタはカレント・ミラー回路の入力端子お
よび出力端子に接続せずに、同一の抵抗R4およびR5を夫
々経て正の給電端子31に接続する。抵抗R4およびR5の両
端の電圧は、電流源35によりエミッタフォロワとして作
動するトランジスタT23のベース、並びに、電流源36に
よりエミッタフォロワとして作動するトランジスタT24
のベースに夫々供給される。
下第4図に参照して詳細に説明する。ここに第3図と同
一部分には同一符号を付して示す。トランジスタT1及び
T3の相互接続コレクタ並びにトランジスタT2およびT4の
相互接続コレクタはカレント・ミラー回路の入力端子お
よび出力端子に接続せずに、同一の抵抗R4およびR5を夫
々経て正の給電端子31に接続する。抵抗R4およびR5の両
端の電圧は、電流源35によりエミッタフォロワとして作
動するトランジスタT23のベース、並びに、電流源36に
よりエミッタフォロワとして作動するトランジスタT24
のベースに夫々供給される。
電流源35および36はトランジスタT25およびT26を具
え、これらトランジスタのベースは基準電圧点に接続さ
れ、そのエミッタは抵抗R8およびR9を夫々経て負の給電
端子30に接続する。トランジスタT23のエミッタをトラ
ンジスタT27のベースに接続し、トランジスタT27のエミ
ッタを抵抗R6を経て正の給電端子31に接続する。同様に
して、トランジスタT24のエミッタを、エミッタ線路に
配設された抵抗R7を有するトランジスタT28のベースに
接続する。トランジスタT27のコレクタを、ダイオード
接続されたトランジスタ29およびトランジスタT30を具
えるカレント・ミラー回路を経てトランジスタT28のコ
レクタに接続し、トランジスタT30のベース・エミッタ
接合を、トランジスタT29のベース・エミッタ接合と並
列に配設する。トランジスタT23〜T30は抵抗R4〜R7と共
にトランジスタT1およびT2のコレクタ電流をシングルエ
ンド形出力電流に変換する変換回路を形成する。トラン
ジスタT1のコレクタ電流を抵抗R4を経て電圧に変換し、
この電圧は、エミッタフォロワトランジスタT23および
電流源35を経て電圧−電流変換器T27,T6に供給される。
従って、トランジスタT27のコレクタ電流はトランジス
タT1のコレクタ電流に対して反転される。同様に、トラ
ンジスタT28のコレクタ電流も、トラジスタT2のコレク
タ電流に対して反転される。この結果カレント・ミラー
回路T29,T30の出力電流は、第3図に示した例における
カレント・ミラー回路20の出力電流に対して反転され、
これは、第4図に示す回路では反転駆動増幅器40を使用
することからして必要なことである。トランジスタT28
のコルクタを、この駆動増幅器40の入力端子41に接続す
る。この駆動増幅器40はダーリントン配置のトランジス
タT41およびT42を具え、このトランジスタT41のコレク
タは、正の給電端子31に接続し、トランジスタT42のコ
レクタは電流源37に接続する。トランジスタ42のコレク
タは第1入力増幅器および第2入力増幅器の共通出力端
子6に構成する。周波数の補償の目的のために、コンデ
ンサC1を、駆動増幅器40の出力端子6および入力端子41
の間に配設する。この出力端子6を第2差動増幅器12の
反転入力端子14に接続するとともに出力増幅器8の入力
端子7に接続し、この出力増幅器8の構成は、第3図に
示したものと同一とする。駆動増幅器40によって差動増
幅器1および2からの信号をさらに増幅する。この回路
は第3図に示す回路と同様に差動する。スイッチング装
置のスイッチオン状態では、駆動増幅器40および出力増
幅器8並びに差動増幅器1が駆動され、出力端子9およ
び反転入力端子3の間の負帰還によって出力端子9の電
圧は入力端子2の電圧にほぼ等しくなる。スイッチオフ
状態では、駆動増幅器40と第2差動増幅器12とが駆動さ
れる。出力端子6から反転入力端子14への負帰還によっ
て、出力端子6の電圧が再び0Vとなり、スイッチオフ状
態では出力上幅器8の入力端子7にも信号は現われな
い。この実施例においても第1差動増幅器1および第2
差動増幅器12をPNP型トランジスタで構成することがで
き、この場合にはトランジスタT1及びT2のコレクタをカ
レント・ミラー回路の入力端子および出力端子に夫々接
続し、この出力端子で駆動増幅器の入力端子を直接駆動
する。
え、これらトランジスタのベースは基準電圧点に接続さ
れ、そのエミッタは抵抗R8およびR9を夫々経て負の給電
端子30に接続する。トランジスタT23のエミッタをトラ
ンジスタT27のベースに接続し、トランジスタT27のエミ
ッタを抵抗R6を経て正の給電端子31に接続する。同様に
して、トランジスタT24のエミッタを、エミッタ線路に
配設された抵抗R7を有するトランジスタT28のベースに
接続する。トランジスタT27のコレクタを、ダイオード
接続されたトランジスタ29およびトランジスタT30を具
えるカレント・ミラー回路を経てトランジスタT28のコ
レクタに接続し、トランジスタT30のベース・エミッタ
接合を、トランジスタT29のベース・エミッタ接合と並
列に配設する。トランジスタT23〜T30は抵抗R4〜R7と共
にトランジスタT1およびT2のコレクタ電流をシングルエ
ンド形出力電流に変換する変換回路を形成する。トラン
ジスタT1のコレクタ電流を抵抗R4を経て電圧に変換し、
この電圧は、エミッタフォロワトランジスタT23および
電流源35を経て電圧−電流変換器T27,T6に供給される。
従って、トランジスタT27のコレクタ電流はトランジス
タT1のコレクタ電流に対して反転される。同様に、トラ
ンジスタT28のコレクタ電流も、トラジスタT2のコレク
タ電流に対して反転される。この結果カレント・ミラー
回路T29,T30の出力電流は、第3図に示した例における
カレント・ミラー回路20の出力電流に対して反転され、
これは、第4図に示す回路では反転駆動増幅器40を使用
することからして必要なことである。トランジスタT28
のコルクタを、この駆動増幅器40の入力端子41に接続す
る。この駆動増幅器40はダーリントン配置のトランジス
タT41およびT42を具え、このトランジスタT41のコレク
タは、正の給電端子31に接続し、トランジスタT42のコ
レクタは電流源37に接続する。トランジスタ42のコレク
タは第1入力増幅器および第2入力増幅器の共通出力端
子6に構成する。周波数の補償の目的のために、コンデ
ンサC1を、駆動増幅器40の出力端子6および入力端子41
の間に配設する。この出力端子6を第2差動増幅器12の
反転入力端子14に接続するとともに出力増幅器8の入力
端子7に接続し、この出力増幅器8の構成は、第3図に
示したものと同一とする。駆動増幅器40によって差動増
幅器1および2からの信号をさらに増幅する。この回路
は第3図に示す回路と同様に差動する。スイッチング装
置のスイッチオン状態では、駆動増幅器40および出力増
幅器8並びに差動増幅器1が駆動され、出力端子9およ
び反転入力端子3の間の負帰還によって出力端子9の電
圧は入力端子2の電圧にほぼ等しくなる。スイッチオフ
状態では、駆動増幅器40と第2差動増幅器12とが駆動さ
れる。出力端子6から反転入力端子14への負帰還によっ
て、出力端子6の電圧が再び0Vとなり、スイッチオフ状
態では出力上幅器8の入力端子7にも信号は現われな
い。この実施例においても第1差動増幅器1および第2
差動増幅器12をPNP型トランジスタで構成することがで
き、この場合にはトランジスタT1及びT2のコレクタをカ
レント・ミラー回路の入力端子および出力端子に夫々接
続し、この出力端子で駆動増幅器の入力端子を直接駆動
する。
第2実施例のスイッチング装置を第5図につき説明す
る。第5図においても第4図に示す素子と同一の部分に
は同一符号を付す。本例では共通駆動増幅器までの回路
は第4図につき説明した所と同一である。出力増幅器8
は、第4図示す増幅器とは異なる。即ちトランジスタT
12はPNP型トランジスタの代わりにNPN型トランジスタと
し、トランジスタT13はNPN型トランジスタの代わりにPN
P型トランジスタとする。今、トランジスタT12およびT
13を出力トランジスタT10およびT11のベース間に配設す
るとともにダイオード接続とし、これらトランジスタの
エミッタを相互接続するとともに第2差動増幅器12の入
力端子14に接続し、さらにトランジスタT15およびT51の
コレクタにも接続する。トランジスタT13のコレクタは
出力増幅器8の入力端子7を形成し、これを、トランジ
スタT15と相俟ってスイッチ11aを形成するトランジスタ
T14のコレクタに接続する。この例において、トランジ
スタT14およびT15の共通エミッタ端子を電流源に接続す
る代わりに駆動増幅器40の出力端子6に接続し、駆動増
幅器40は、第4図の駆動増幅器40とコンデンサC1以下は
同一とし、コンデンサC1は駆動増幅器の入力端子41とお
よびトランジスタT12およびT13のエミッタの接合部間に
配設する。第4図と同様に、トランジスタT12のコレク
タをトランジスタT20およびT21を具えるカレント・ミラ
ー回路を経てトランジスタT17のコレクタに接続し、ト
ランジスタT17はトランジスタT18と相俟って差動対を形
成し、その共通エミッタ端子を、トランジスタT19およ
び抵抗R3を具える電流源10bに接続する。トランジスタT
18のコレクタを正の給電端子31に接続する代わりに、ト
ランジスタT50およびT51を具えるカレント・ミラー回路
を経てトランジスタT15のコレクタに接続する。スイッ
チオン状態ではトランジスタT14およびT17のベースの電
圧はトランジスタT15およびT18のベースの電圧に比べて
高く、従ってトランジスタT14およびT17が導通するとと
もにトランジスタT15およびT18が遮断状態となる。電流
源10bからの電流は、トランジスタT17およびカレント・
ミラー回路T20,T21を経て、ダイオードT12,T13に流れ
る。これらダイオードT12,T13に流れる電流は、1mA程度
の大きさである。駆動増幅器40の入力端子41をできるか
ぎり負の給電端子のレベルに近づけると、トランジスタ
T42は、ほぼ遮断され、トランジスタT21のコレクタ電流
はほとんど全部がトランジスタT10のベースに流れるよ
うになる。このトランジスタNPN型トランジスタであ
り、その電流利得β100とし、その場合の最大出力電
流が100mA程度の大きさになるようにする。駆動増幅器
の入力端子41をできるだけ正の給電端子31のレベルに近
づけると、トランジスタT42は完全に導通する。トラン
ジスタT42の最大コレクタ電流はNPN型トランジスタT41
およびT42の電流利得と入力増幅器1および12の最大出
力電流との積に等しい。電流利得はβ100であり、最
大出力電流は電流源21の出力電流により示され、その値
は10μA程度である。したがって、トランジスタT42の
最大コレクタ電流は100mA程度の大きさとなる。この電
流のうちの1mAがトランジスタT21により供給される。残
りの電流(99mA)をトランジスタT11のベースを経て得
る。大電流に対してPNP型トランジスタT11の電流利得は
β0.5として、最大出力電流(β+1)が100mA程度
の大きさとなるようにする。NPN型トランジスタT10およ
びPNP型トランジスタT11の最大出力電流はこの回路にお
いては互いに一致させるのが良く、こうすれば出力トラ
ンジスタにより導入されるひずみに良好な影響を与え
る。スイッチオフ状態ではトランジスタT18およびT15の
ベースの電圧は、トランジスタT17およびT14のベースの
電圧と比べて高く、従ってトランジスタT18およびT15が
導通し、トランジスタT17およびT14が遮断する。電流源
10bからの電流は、カレント・ミラー回路T50,T51および
トランジスタT15を経て、駆動増幅器40の出力端子6に
流れ、この駆動増幅器はこの全電流を取り上げる。トラ
ジスタT21およびT14は導通しないため、出力増幅器8は
ターンオフされ、その入力端子7に信号は供給されな
い。
る。第5図においても第4図に示す素子と同一の部分に
は同一符号を付す。本例では共通駆動増幅器までの回路
は第4図につき説明した所と同一である。出力増幅器8
は、第4図示す増幅器とは異なる。即ちトランジスタT
12はPNP型トランジスタの代わりにNPN型トランジスタと
し、トランジスタT13はNPN型トランジスタの代わりにPN
P型トランジスタとする。今、トランジスタT12およびT
13を出力トランジスタT10およびT11のベース間に配設す
るとともにダイオード接続とし、これらトランジスタの
エミッタを相互接続するとともに第2差動増幅器12の入
力端子14に接続し、さらにトランジスタT15およびT51の
コレクタにも接続する。トランジスタT13のコレクタは
出力増幅器8の入力端子7を形成し、これを、トランジ
スタT15と相俟ってスイッチ11aを形成するトランジスタ
T14のコレクタに接続する。この例において、トランジ
スタT14およびT15の共通エミッタ端子を電流源に接続す
る代わりに駆動増幅器40の出力端子6に接続し、駆動増
幅器40は、第4図の駆動増幅器40とコンデンサC1以下は
同一とし、コンデンサC1は駆動増幅器の入力端子41とお
よびトランジスタT12およびT13のエミッタの接合部間に
配設する。第4図と同様に、トランジスタT12のコレク
タをトランジスタT20およびT21を具えるカレント・ミラ
ー回路を経てトランジスタT17のコレクタに接続し、ト
ランジスタT17はトランジスタT18と相俟って差動対を形
成し、その共通エミッタ端子を、トランジスタT19およ
び抵抗R3を具える電流源10bに接続する。トランジスタT
18のコレクタを正の給電端子31に接続する代わりに、ト
ランジスタT50およびT51を具えるカレント・ミラー回路
を経てトランジスタT15のコレクタに接続する。スイッ
チオン状態ではトランジスタT14およびT17のベースの電
圧はトランジスタT15およびT18のベースの電圧に比べて
高く、従ってトランジスタT14およびT17が導通するとと
もにトランジスタT15およびT18が遮断状態となる。電流
源10bからの電流は、トランジスタT17およびカレント・
ミラー回路T20,T21を経て、ダイオードT12,T13に流れ
る。これらダイオードT12,T13に流れる電流は、1mA程度
の大きさである。駆動増幅器40の入力端子41をできるか
ぎり負の給電端子のレベルに近づけると、トランジスタ
T42は、ほぼ遮断され、トランジスタT21のコレクタ電流
はほとんど全部がトランジスタT10のベースに流れるよ
うになる。このトランジスタNPN型トランジスタであ
り、その電流利得β100とし、その場合の最大出力電
流が100mA程度の大きさになるようにする。駆動増幅器
の入力端子41をできるだけ正の給電端子31のレベルに近
づけると、トランジスタT42は完全に導通する。トラン
ジスタT42の最大コレクタ電流はNPN型トランジスタT41
およびT42の電流利得と入力増幅器1および12の最大出
力電流との積に等しい。電流利得はβ100であり、最
大出力電流は電流源21の出力電流により示され、その値
は10μA程度である。したがって、トランジスタT42の
最大コレクタ電流は100mA程度の大きさとなる。この電
流のうちの1mAがトランジスタT21により供給される。残
りの電流(99mA)をトランジスタT11のベースを経て得
る。大電流に対してPNP型トランジスタT11の電流利得は
β0.5として、最大出力電流(β+1)が100mA程度
の大きさとなるようにする。NPN型トランジスタT10およ
びPNP型トランジスタT11の最大出力電流はこの回路にお
いては互いに一致させるのが良く、こうすれば出力トラ
ンジスタにより導入されるひずみに良好な影響を与え
る。スイッチオフ状態ではトランジスタT18およびT15の
ベースの電圧は、トランジスタT17およびT14のベースの
電圧と比べて高く、従ってトランジスタT18およびT15が
導通し、トランジスタT17およびT14が遮断する。電流源
10bからの電流は、カレント・ミラー回路T50,T51および
トランジスタT15を経て、駆動増幅器40の出力端子6に
流れ、この駆動増幅器はこの全電流を取り上げる。トラ
ジスタT21およびT14は導通しないため、出力増幅器8は
ターンオフされ、その入力端子7に信号は供給されな
い。
本発明は、以上の実施例に限定されることなく、本発
明の要旨を変更しない範囲内で多数の変形を行うことが
できる。例えば、他の型のスイッチを図示のスイッチン
グ22,11aおよび11bに対し使用することができる。さら
に、差動増幅器1および12は異なるタイプとすることが
できる。同様のことが駆動増幅器40に対してもあてはま
る。図示の実施例においては、スイッチング装置を対称
電源に接続する。入力信号が供給される第1差動増幅器
の第1入力端子、および入力信号に対し接地される第2
差動増幅器の第1入力端子を確実に零ボルトの直流電圧
にするためには、これら入力端子を例えば、2個の同一
の抵抗を具えて正の給電端子および負の給電端子間に配
設される分圧器の口出しタップに接続することができ
る。しかし、スイッチング装置を非対称電源により作動
させることもできる。この場合には2個の作動増幅器の
第1入力端子およびスイッチング装置の出力端子を、既
知のように抵抗を経て、正の給電端子および負の給電端
子の間に配設された直列接続の抵抗およびコンデンサの
口出しタップに接続する。したがって電源をスイッチオ
ンする場合に、出力端子を回路の残部に結合する際の遅
延が、このコンデンサを充電するに必要とされる時間に
相当し得るようにする必要がある。
明の要旨を変更しない範囲内で多数の変形を行うことが
できる。例えば、他の型のスイッチを図示のスイッチン
グ22,11aおよび11bに対し使用することができる。さら
に、差動増幅器1および12は異なるタイプとすることが
できる。同様のことが駆動増幅器40に対してもあてはま
る。図示の実施例においては、スイッチング装置を対称
電源に接続する。入力信号が供給される第1差動増幅器
の第1入力端子、および入力信号に対し接地される第2
差動増幅器の第1入力端子を確実に零ボルトの直流電圧
にするためには、これら入力端子を例えば、2個の同一
の抵抗を具えて正の給電端子および負の給電端子間に配
設される分圧器の口出しタップに接続することができ
る。しかし、スイッチング装置を非対称電源により作動
させることもできる。この場合には2個の作動増幅器の
第1入力端子およびスイッチング装置の出力端子を、既
知のように抵抗を経て、正の給電端子および負の給電端
子の間に配設された直列接続の抵抗およびコンデンサの
口出しタップに接続する。したがって電源をスイッチオ
ンする場合に、出力端子を回路の残部に結合する際の遅
延が、このコンデンサを充電するに必要とされる時間に
相当し得るようにする必要がある。
第1図は、本発明のスイッチング装置を示す基本ブロッ
ク回路図、 第2図は、第1図の回路を簡単化して示すブロック回路
図、 第3図は、第2図のスイッチング装置の参考例を示す回
路図、 第4図は、本発明によるスイッチング装置の第1実施例
を示す回路図、 第5図は、同じく第2実施例を示す回路図である。 1,12……入力増幅器(差動増幅器) 2,13……非反転入力端子 3,14……反転入力端子 4,10,10a,10b,16,21,35,36,37……電流源 5,11,11a,17,22……スイッチ 8……出力増幅器 9……出力端子 20……カレント・ミラー回路 30……負の給電端子 31……正の給電端子 40……反転駆動増幅器 C1……周波数補償用コンデンサ Vi……入力信号 VREF……基準電圧
ク回路図、 第2図は、第1図の回路を簡単化して示すブロック回路
図、 第3図は、第2図のスイッチング装置の参考例を示す回
路図、 第4図は、本発明によるスイッチング装置の第1実施例
を示す回路図、 第5図は、同じく第2実施例を示す回路図である。 1,12……入力増幅器(差動増幅器) 2,13……非反転入力端子 3,14……反転入力端子 4,10,10a,10b,16,21,35,36,37……電流源 5,11,11a,17,22……スイッチ 8……出力増幅器 9……出力端子 20……カレント・ミラー回路 30……負の給電端子 31……正の給電端子 40……反転駆動増幅器 C1……周波数補償用コンデンサ Vi……入力信号 VREF……基準電圧
Claims (4)
- 【請求項1】抑圧すべき信号用の第1入力端子および第
2入力端子と、第1および第2出力端子とを有し、断続
可能な電流源により附勢される第1差動増幅器と; 信号に対して接地される第1入力端子および第2入力端
子と、第1および第2出力端子とを有し、断続可能な電
流源によって附勢される第2差動増幅器と; 前記第1および第2差動増幅器の第1および第2出力端
子に結合され、差動増幅器の差動出力電流をシングルエ
ンド出力電流に交換して出力端子に供給する変換回路
と; 前記変換回路の出力端子および前記第2差動増幅器の第
2入力端子に結合された入力端子と、前記第2差動増幅
器の第2入力端子に結合された出力端子とを有し、断続
可能な電流源によって附勢される出力増幅器と; を具え、前記出力増幅器の出力端子への信号を抑圧する
場合に、前記第1差動増波幅器の電流源および前記出力
増幅器の電流源をスイッチオフし、これと同時に前記第
2差動増幅器の電流源をスイッチオンして、信号を抑圧
するためのスイッチング装置において、 前記変換回路の出力端子が、前記出力増幅器の入力端子
に結合された出力端子を有する反転駆動増幅器の入力端
子に結合され、該反転駆動増幅器が周波数補償用のコン
デンサを具え、且つ 前記変換回路が、前記第1および第2差動増幅器の差動
出力電流を反転させて、前記変換回路のシングルエンド
出力電流を反転する電流反転手段を具えるようにしたこ
とを特徴とするスイッチング装置。 - 【請求項2】前記出力増幅器が、前記スイッチング装置
の出力端子にエミッタが接続された2個の相補形エミッ
タホロワ出力トランジスタと、前記2個の出力トランジ
スタのベース間に直列に配置された2個の半導体接合を
有するバイアス回路とを具えるようにしたことを特徴と
する特許請求の範囲第1項に記載のスイッチング装置。 - 【請求項3】前記出力増幅器の断続可能な電流源が、前
記2個の半導体接合の直列配置の各一方の端部にそれぞ
れ接続された2個の電流源を具え、前記駆動増幅器の出
力端子に他の電流源を設けるようにしたことを特徴とす
る特許請求の範囲第2項に記載のスイッチング装置。 - 【請求項4】前記駆動増幅器の出力端子を、第1スイッ
チを介して前記出力増幅器の入力端子に接続すると共に
第2スイッチを介して前記出力増幅器の電流源に接続
し、前記第1スイッチを開放し、且つ第2スイッチを閉
成して信号を抑圧するようにしたことを特徴とする特許
請求の範囲第2項に記載のスイッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8403819A NL8403819A (nl) | 1984-12-17 | 1984-12-17 | Schakelinrichting voor het onderdrukken van een signaal. |
NL8403819 | 1984-12-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61144920A JPS61144920A (ja) | 1986-07-02 |
JP2578096B2 true JP2578096B2 (ja) | 1997-02-05 |
Family
ID=19844919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60282129A Expired - Lifetime JP2578096B2 (ja) | 1984-12-17 | 1985-12-17 | スイツチング装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4670720A (ja) |
EP (1) | EP0185411B1 (ja) |
JP (1) | JP2578096B2 (ja) |
KR (1) | KR940000940B1 (ja) |
DE (1) | DE3576621D1 (ja) |
NL (1) | NL8403819A (ja) |
SG (1) | SG120792G (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2547781B2 (ja) * | 1987-07-13 | 1996-10-23 | 株式会社東芝 | Btl電力増幅回路 |
US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
US4972157A (en) * | 1989-07-21 | 1990-11-20 | Advanced Micro Devices, Inc. | Operational amplifier having selectable inputs |
JP3038952B2 (ja) * | 1991-03-15 | 2000-05-08 | 日本電気株式会社 | 増幅回路 |
US5332928A (en) * | 1992-12-10 | 1994-07-26 | Threepenny Electronics Corporation | Battery drain reducer |
DE69406108T2 (de) * | 1994-04-15 | 1998-02-12 | St Microelectronics Srl | Niederfrequenzverstärker |
DE19756135C1 (de) * | 1997-12-17 | 1999-08-05 | Schwerionenforsch Gmbh | Extrapolierender Diskriminator |
DE69819677T2 (de) * | 1998-02-19 | 2004-09-30 | Stmicroelectronics S.R.L., Agrate Brianza | Anschliessen einer Kapazität an einen gegenseitig exklusiv selektierten integrierten Verstärker aus einer Vielzahl von integrierten Verstärkern |
US6316993B1 (en) * | 1999-02-22 | 2001-11-13 | Texas Instruments Incorporated | Analog circuitry for start-up glitch suppression |
JP4853034B2 (ja) * | 2006-01-31 | 2012-01-11 | ミツミ電機株式会社 | 出力回路 |
JP6256135B2 (ja) * | 2014-03-20 | 2018-01-10 | 株式会社デンソー | 弾性表面波センサの信号処理装置および信号処理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5574115U (ja) * | 1978-11-15 | 1980-05-22 | ||
JPS55159630A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Analog switch |
EP0025950B1 (en) * | 1979-09-19 | 1983-06-08 | Kabushiki Kaisha Toshiba | Amplifier device |
JPS6221070Y2 (ja) * | 1980-07-14 | 1987-05-28 | ||
JPS6035845B2 (ja) * | 1980-09-03 | 1985-08-16 | 松下電器産業株式会社 | ミュ−ティング増幅器 |
JPH0230902Y2 (ja) * | 1981-03-02 | 1990-08-21 | ||
JPS592433A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | サンプル回路 |
-
1984
- 1984-12-17 NL NL8403819A patent/NL8403819A/nl not_active Application Discontinuation
-
1985
- 1985-11-20 US US06/799,877 patent/US4670720A/en not_active Expired - Fee Related
- 1985-11-21 DE DE8585201915T patent/DE3576621D1/de not_active Expired - Lifetime
- 1985-11-21 EP EP85201915A patent/EP0185411B1/en not_active Expired - Lifetime
- 1985-12-13 KR KR1019850009384A patent/KR940000940B1/ko not_active IP Right Cessation
- 1985-12-17 JP JP60282129A patent/JP2578096B2/ja not_active Expired - Lifetime
-
1992
- 1992-11-24 SG SG1207/92A patent/SG120792G/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR860005492A (ko) | 1986-07-23 |
SG120792G (en) | 1993-01-29 |
JPS61144920A (ja) | 1986-07-02 |
EP0185411B1 (en) | 1990-03-14 |
DE3576621D1 (de) | 1990-04-19 |
KR940000940B1 (ko) | 1994-02-04 |
NL8403819A (nl) | 1986-07-16 |
US4670720A (en) | 1987-06-02 |
EP0185411A1 (en) | 1986-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4532479A (en) | Differential amplifier circuit with rail-to-rail capability | |
US5475343A (en) | Class AB complementary output stage | |
JP2578096B2 (ja) | スイツチング装置 | |
US4688001A (en) | High Efficiency, low distortion amplifier | |
US4254379A (en) | Push-pull amplifier circuit | |
GB2217134A (en) | Amplifier circuit | |
US4367419A (en) | Analog switch | |
US4063185A (en) | Direct coupling type power amplifier circuit | |
US4922208A (en) | Output stage for an operational amplifier | |
US4135162A (en) | Power amplifier circuits | |
US4827223A (en) | Buffer amplifier | |
US4357578A (en) | Complementary differential amplifier | |
US4068187A (en) | Audio-frequency power amplifiers | |
US4165494A (en) | Bi-state linear amplifier | |
JPH0580164B2 (ja) | ||
US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
US4706039A (en) | Amplifier arrangement | |
EP0156411B1 (en) | Darlington transistor arrangement | |
US5343165A (en) | Amplifier having a symmetrical output characteristic | |
US4453134A (en) | High voltage operational amplifier | |
JPS6040018Y2 (ja) | 電力増幅回路 | |
US4426626A (en) | Signal switching circuit | |
JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
US4513251A (en) | Miller compensation for an operational amplifier | |
JPH046130B2 (ja) |