JP2547781B2 - Ｂｔｌ電力増幅回路 - Google Patents
Ｂｔｌ電力増幅回路Info
- Publication number
- JP2547781B2 JP2547781B2 JP62172828A JP17282887A JP2547781B2 JP 2547781 B2 JP2547781 B2 JP 2547781B2 JP 62172828 A JP62172828 A JP 62172828A JP 17282887 A JP17282887 A JP 17282887A JP 2547781 B2 JP2547781 B2 JP 2547781B2
- Authority
- JP
- Japan
- Prior art keywords
- standby
- circuit
- state
- amplifier
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、スタンバイ回路を備えたBTL（Balanced
Transfomer Less）電力増幅回路に関する。
Transfomer Less）電力増幅回路に関する。
（従来の技術） 従来から用いられている電力増幅回路には、増幅回路
を非動作状態時に回路に電流が流れない所謂待機状態
（スタンバイ状態）にして、消費電力の低減を図るスタ
ンバイ回路を備えたものがある。
を非動作状態時に回路に電流が流れない所謂待機状態
（スタンバイ状態）にして、消費電力の低減を図るスタ
ンバイ回路を備えたものがある。
第３図はこのようなスタンバイ回路を備えた電力増幅
回路の構成図である。
回路の構成図である。
同図に示す電力増幅回路は、増幅器１の出力によって
スイッチング動作し、トーテムポール形に接続されて出
力段３を構成するバイポーラトランジスタQ1,Q2により
負荷５を駆動するものである。
スイッチング動作し、トーテムポール形に接続されて出
力段３を構成するバイポーラトランジスタQ1,Q2により
負荷５を駆動するものである。
このような電力増幅回路において、スタンバイ回路
は、増幅器１及びこの増幅器１をバイアスするバイアス
部７と正の電圧源VCCとの間に挿入されたPNP型のバイポ
ーラトランジスタQ3と、このバイポーラトランジスタQ3
のベース端子と、負の電圧源VEEとの間に挿入され、ベ
ース端子がスタンバイ端子９に接続されたNPN型のバイ
ポーラトランジスタQ4とから構成されている。
は、増幅器１及びこの増幅器１をバイアスするバイアス
部７と正の電圧源VCCとの間に挿入されたPNP型のバイポ
ーラトランジスタQ3と、このバイポーラトランジスタQ3
のベース端子と、負の電圧源VEEとの間に挿入され、ベ
ース端子がスタンバイ端子９に接続されたNPN型のバイ
ポーラトランジスタQ4とから構成されている。
このように構成されたスタンバイ回路にあっては、ス
タンバイ端子９をロウレベル状態にすることで、バイポ
ーラトランジスタQ3,Q4をオフ状態にさせて、増幅器１
及びバイアス回路７への電流の供給を停止してスタンバ
イ状態を実現している。
タンバイ端子９をロウレベル状態にすることで、バイポ
ーラトランジスタQ3,Q4をオフ状態にさせて、増幅器１
及びバイアス回路７への電流の供給を停止してスタンバ
イ状態を実現している。
このように、スタンバイ回路を備えることにより、電
源ラインに大容量のスイッチを用いることなく回路をオ
ン，オフすることができるようになり、回路を安価に構
成することができる。また、スタンバイ端子９に与えら
れるバイポーラトランジスタQ4のしきい値電圧を選択す
ることにより、ロジックコントローラあるいはマイクロ
コンピュータ等でスタンバイ回路を制御することが可能
となり、例えばオーディオ用のミューティング回路等に
適用することができる。
源ラインに大容量のスイッチを用いることなく回路をオ
ン，オフすることができるようになり、回路を安価に構
成することができる。また、スタンバイ端子９に与えら
れるバイポーラトランジスタQ4のしきい値電圧を選択す
ることにより、ロジックコントローラあるいはマイクロ
コンピュータ等でスタンバイ回路を制御することが可能
となり、例えばオーディオ用のミューティング回路等に
適用することができる。
しかしながら、上述したようなスタンバイ回路を備え
た電力増幅回路においては、動作状態からスタンバイ状
態への移行が急激に行なわれるため、出力側に電源遮断
時に生じる所謂ショックノイズが発生する。これによ
り、誤動作を招いたり、ミューティング回路に用いた場
合の選局中の離調時（ミュート時）に不快な雑音を招い
ていた。
た電力増幅回路においては、動作状態からスタンバイ状
態への移行が急激に行なわれるため、出力側に電源遮断
時に生じる所謂ショックノイズが発生する。これによ
り、誤動作を招いたり、ミューティング回路に用いた場
合の選局中の離調時（ミュート時）に不快な雑音を招い
ていた。
そこで、これを改善するために、第４図に示すような
構成の電力増幅回路が提案されている。
構成の電力増幅回路が提案されている。
第４図は、バイポーラトランジスタQ3,Q4と、バイポ
ーラトランジスタQ3とバイアス回路７間に挿入された抵
抗R1と、バイアス回路７と電圧源VEEとの間に並列に接
続されて挿入された抵抗R2とコンデンサC1とからなるス
タンバイ回路を備えた電力増幅回路の構成を示す図であ
る。なお、第３図と同符号のものは同一機能を有するも
のであり、その説明は省略する。
ーラトランジスタQ3とバイアス回路７間に挿入された抵
抗R1と、バイアス回路７と電圧源VEEとの間に並列に接
続されて挿入された抵抗R2とコンデンサC1とからなるス
タンバイ回路を備えた電力増幅回路の構成を示す図であ
る。なお、第３図と同符号のものは同一機能を有するも
のであり、その説明は省略する。
上述したように構成されたスタンバイ回路にあって
は、バイポラートランジスタQ3,Q4がオフ状態となり、
動作状態からスタンバイ状態に移行する際に、動作状態
時にコンデンサC1に蓄積された電荷を時定数C1・R2で放
電させることにより、バイアス回路７を徐々にスタンバ
イ状態にさせている。これにより、増幅器１を動作状態
から徐々にスタンバイ状態に移行させ、ショックノイズ
の発生を防止している。
は、バイポラートランジスタQ3,Q4がオフ状態となり、
動作状態からスタンバイ状態に移行する際に、動作状態
時にコンデンサC1に蓄積された電荷を時定数C1・R2で放
電させることにより、バイアス回路７を徐々にスタンバ
イ状態にさせている。これにより、増幅器１を動作状態
から徐々にスタンバイ状態に移行させ、ショックノイズ
の発生を防止している。
しかしながら、このようなスタンバイ回路にあって
は、コンデンサC1と抵抗R2とによりバイアス回路７を徐
々にスタンバイ状態にさせているため、回路全体として
の動作状態からスタンバイ状態への移行に時間がかかる
ことになる。このため、例えば前段のプリアンプ等の電
源遮断時に発生したショックノイズが増幅されて出力さ
れたり、ミュート時にしばらくの間音声が出力されてい
た。
は、コンデンサC1と抵抗R2とによりバイアス回路７を徐
々にスタンバイ状態にさせているため、回路全体として
の動作状態からスタンバイ状態への移行に時間がかかる
ことになる。このため、例えば前段のプリアンプ等の電
源遮断時に発生したショックノイズが増幅されて出力さ
れたり、ミュート時にしばらくの間音声が出力されてい
た。
（発明が解決しようとする問題点） 以上説明したように、第３図に示したようなスタンバ
イ回路を備えた電力増幅回路にあっては、動作状態から
スタンバイ状態への移行が急激に行なわれるために、シ
ョックノイズが発生するという問題があった。
イ回路を備えた電力増幅回路にあっては、動作状態から
スタンバイ状態への移行が急激に行なわれるために、シ
ョックノイズが発生するという問題があった。
一方、第４図に示したようなスタンバイ回路を備えた
電力増幅回路にあっては、ショックノイズの発生を防止
しているが、動作状態からスタンバイ状態への移行に時
間がかかるために、動作状態からスタンバイ状態へ移行
した直後では回路はまだ動作状態にあり、増幅された信
号が出力されるという問題があった。
電力増幅回路にあっては、ショックノイズの発生を防止
しているが、動作状態からスタンバイ状態への移行に時
間がかかるために、動作状態からスタンバイ状態へ移行
した直後では回路はまだ動作状態にあり、増幅された信
号が出力されるという問題があった。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、動作状態からスタンバイ
状態への移行時にショックノイズの発生を防止するとと
もに、出力をすみやかに停止させることができるBTL電
力増幅回路を提供することにある。
り、その目的とするところは、動作状態からスタンバイ
状態への移行時にショックノイズの発生を防止するとと
もに、出力をすみやかに停止させることができるBTL電
力増幅回路を提供することにある。
［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、この発明は、入力信号を
同相増幅する同相増幅器の出力と入力信号を逆相増幅す
る逆相増幅器の出力によって負荷を駆動する増幅駆動手
段と、増幅駆動手段をバイアスするバイアス手段と、動
作状態からスタンバイ状態への移行直後に、増幅駆動手
段の出力を強制的に電源電位に移行させる移行手段と、
動作状態からスタンバイ状態への移行時に、バイアス手
段による増幅駆動手段のバイアスを徐々に減少させて、
増幅駆動手段の動作状態から徐々に電流を流さないスタ
ンバイ状態に移行させるスタンバイ手段とから構成され
る。
同相増幅する同相増幅器の出力と入力信号を逆相増幅す
る逆相増幅器の出力によって負荷を駆動する増幅駆動手
段と、増幅駆動手段をバイアスするバイアス手段と、動
作状態からスタンバイ状態への移行直後に、増幅駆動手
段の出力を強制的に電源電位に移行させる移行手段と、
動作状態からスタンバイ状態への移行時に、バイアス手
段による増幅駆動手段のバイアスを徐々に減少させて、
増幅駆動手段の動作状態から徐々に電流を流さないスタ
ンバイ状態に移行させるスタンバイ手段とから構成され
る。
（作用） 上記構成においては、動作状態からスタンバイ状態へ
の移行直後に、同相増幅器及び逆相増幅器の出力を強制
的に電源電位とすることにより、BTL電力増幅器の出力
を停止させ、同相及び逆相増幅器のバイアスを徐々に減
少さて、同相及び逆相増幅器を動作状態から徐々にスタ
ンバイ状態へ移行させるようにしている。
の移行直後に、同相増幅器及び逆相増幅器の出力を強制
的に電源電位とすることにより、BTL電力増幅器の出力
を停止させ、同相及び逆相増幅器のバイアスを徐々に減
少さて、同相及び逆相増幅器を動作状態から徐々にスタ
ンバイ状態へ移行させるようにしている。
（実施例） 以下、図面を用いてこの発明の実施例を説明する。
第１図はこの発明の一実施例に係るBTL電力増幅回路
の構成図である。同図に示すBTL電力増幅回路は、第４
図に示した電力増幅回路と同様に、動作状態から徐々に
スタンバイ状態へ移行させるスタンバイ回路を備えてお
り、BTL接続された一対の増幅器の各々の出力の差分が
出力として得られるという特徴を利用して、動作状態か
らスタンバイ状態に移行した直後に、バランスされた一
対の増幅器の出力を正の電源VCCレベルにして、その
後、各々の増幅器をスタンバイ状態にさせるようにした
ものである。
の構成図である。同図に示すBTL電力増幅回路は、第４
図に示した電力増幅回路と同様に、動作状態から徐々に
スタンバイ状態へ移行させるスタンバイ回路を備えてお
り、BTL接続された一対の増幅器の各々の出力の差分が
出力として得られるという特徴を利用して、動作状態か
らスタンバイ状態に移行した直後に、バランスされた一
対の増幅器の出力を正の電源VCCレベルにして、その
後、各々の増幅器をスタンバイ状態にさせるようにした
ものである。
第１図において、BTL電力増幅回路は、入力信号を増
幅する増幅回路11と、この増幅回路11へのバイアスを停
止させて、増幅回路11を動作状態からスタンバイ状態へ
移行させるスタンバイ回路と、このスタンバイ回路によ
って制御されて、増幅回路11をバイアスするバイアス回
路と、増幅回路11を動作状態からスタンバイ状態へ移行
した直後に増幅回路11の出力を電源VCCとする移行回路
とを有している。
幅する増幅回路11と、この増幅回路11へのバイアスを停
止させて、増幅回路11を動作状態からスタンバイ状態へ
移行させるスタンバイ回路と、このスタンバイ回路によ
って制御されて、増幅回路11をバイアスするバイアス回
路と、増幅回路11を動作状態からスタンバイ状態へ移行
した直後に増幅回路11の出力を電源VCCとする移行回路
とを有している。
増幅回路11は、BTL接続された一対の増幅器15a,15bを
有している。増幅器15a,15bは、各々の負の入力端子が
抵抗R3を介して相互接続されているとともに、対応する
抵抗Ra,Rbを介して出力端子に接続されており、増幅器1
5aの正の入力端子が入力信号を与える信号源17に接続さ
れ、増幅器15bの正の入力端子がグランドに接続されて
いる。また、各々の増幅器15a,15bは、その出力端子が
負荷19を介して相互接続されており、正の電源VCCと負
の電源VEEが供給され、増幅器15aは入力信号を同相増幅
し、増幅器15bは入力信号を逆相増幅するものである。
有している。増幅器15a,15bは、各々の負の入力端子が
抵抗R3を介して相互接続されているとともに、対応する
抵抗Ra,Rbを介して出力端子に接続されており、増幅器1
5aの正の入力端子が入力信号を与える信号源17に接続さ
れ、増幅器15bの正の入力端子がグランドに接続されて
いる。また、各々の増幅器15a,15bは、その出力端子が
負荷19を介して相互接続されており、正の電源VCCと負
の電源VEEが供給され、増幅器15aは入力信号を同相増幅
し、増幅器15bは入力信号を逆相増幅するものである。
このような構成において、各々の増幅器15a,15bの電
圧利得Ga,Gbは、各々の増幅器15a,15bの開ループ利得が
十分に高いものとすると、次式で表わされる。
圧利得Ga,Gbは、各々の増幅器15a,15bの開ループ利得が
十分に高いものとすると、次式で表わされる。
Ga＝（Ra＋R3）/R3 ＝（Ra/R3）＋１ Gb＝−Rb−R3 ここで、Ra＝Rb及び（Rb/R3）≫１とすると、各々の
電圧利得Ga,Gbは、 |Ga|≒|Gb| となる。したがって、各々の増幅器15a,15bにあって
は、同一電圧利得で逆位相の出力が得られ、BTL増幅動
作が行なわる。
電圧利得Ga,Gbは、 |Ga|≒|Gb| となる。したがって、各々の増幅器15a,15bにあって
は、同一電圧利得で逆位相の出力が得られ、BTL増幅動
作が行なわる。
スタンバイ回路は、ベースがスタンバイ端子９に接続
され、エミッタが負の電源VEEに接続されたNPN型のバイ
ポーラトランジスタQ5と、ベースが抵抗R4を介してバイ
ポーラトランジスタQ5のコレクタに接続され、エミッタ
が電源VCCに接続され、コレクタが抵抗R5を介してバイ
アス回路13の入力側に接続されたPNP型のバイポーラト
ランジスタQ6とからなり、電源VCCからバイアス回路13
への電源供給を制御するものである。
され、エミッタが負の電源VEEに接続されたNPN型のバイ
ポーラトランジスタQ5と、ベースが抵抗R4を介してバイ
ポーラトランジスタQ5のコレクタに接続され、エミッタ
が電源VCCに接続され、コレクタが抵抗R5を介してバイ
アス回路13の入力側に接続されたPNP型のバイポーラト
ランジスタQ6とからなり、電源VCCからバイアス回路13
への電源供給を制御するものである。
すなわち、スタンバイ端子９がハイレベル状態にあっ
ては、各々のバイポーラトランジスタQ5,Q6はともにオ
ン状態にあり、バイアス回路13には電流が供給される。
一方、スタンバイ端子９がハイレベル状態からロウレベ
ル状態になると、各々のバイポーラトラジスタQ5,Q6は
ともにオフ状態となり、バイアス回路13への電流の供給
は停止される。
ては、各々のバイポーラトランジスタQ5,Q6はともにオ
ン状態にあり、バイアス回路13には電流が供給される。
一方、スタンバイ端子９がハイレベル状態からロウレベ
ル状態になると、各々のバイポーラトラジスタQ5,Q6は
ともにオフ状態となり、バイアス回路13への電流の供給
は停止される。
バイアス回路13は、その入力側が並列に接続された抵
抗R6とコンデンサC2を介して電源VEEに接続されてお
り、その出力側が各々の増幅器15a,15bに接続されてい
る。バイアス回路13は、スタンバイ端子９がハイレベル
状態になると、電源VCCから電流の供給を受けて、各々
の増幅器15a,15bをバイアスして動作状態にさせる。ま
た、この時に、バイアス回路13の入力側に接続されたコ
ンデンサC2は充電される。
抗R6とコンデンサC2を介して電源VEEに接続されてお
り、その出力側が各々の増幅器15a,15bに接続されてい
る。バイアス回路13は、スタンバイ端子９がハイレベル
状態になると、電源VCCから電流の供給を受けて、各々
の増幅器15a,15bをバイアスして動作状態にさせる。ま
た、この時に、バイアス回路13の入力側に接続されたコ
ンデンサC2は充電される。
一方、スタンバイ回路13は、スタンバイ端子９がハイ
レベル状態からロウレベル状態となり電源VCCから電流
供給が停止されると、コンデンサC2に蓄積された電荷が
供給されて、電荷の放電とともに抵抗R6とコンデンサC2
との時定数にしたがって徐々にオフ状態となる。
レベル状態からロウレベル状態となり電源VCCから電流
供給が停止されると、コンデンサC2に蓄積された電荷が
供給されて、電荷の放電とともに抵抗R6とコンデンサC2
との時定数にしたがって徐々にオフ状態となる。
移行回路は、PNP型のバイポーラトランジスタQ7,Q
8と、NPN型のバイポーラトランジスタQ9,Q10と、抵抗
R7,R8とから構成されている。
8と、NPN型のバイポーラトランジスタQ9,Q10と、抵抗
R7,R8とから構成されている。
バイポーラトランジスタQ7は、そのベースがバイポー
ラトランジスタQ6のベースに接続され、エミッタが電圧
源VCC及びバイポーラトランジスタQ8のエミッタに接続
されており、コレクタがバイポーラトランジスタQ8のベ
ースに接続されているとともに、抵抗R7を介してバイア
ス回路13の出力側に接続されている。
ラトランジスタQ6のベースに接続され、エミッタが電圧
源VCC及びバイポーラトランジスタQ8のエミッタに接続
されており、コレクタがバイポーラトランジスタQ8のベ
ースに接続されているとともに、抵抗R7を介してバイア
ス回路13の出力側に接続されている。
バイポーラトランジスタQ9,Q10は、各々のベースが相
互接続され抵抗R8を介してバイポーラトランジスタQ8の
コレクタに接続されており、各々のエミッタが電源VEE
に接続され、各々のコレクタは対応する増幅器15a,15b
の負の入力端子に接続されている。
互接続され抵抗R8を介してバイポーラトランジスタQ8の
コレクタに接続されており、各々のエミッタが電源VEE
に接続され、各々のコレクタは対応する増幅器15a,15b
の負の入力端子に接続されている。
移行回路は、このような構成において、スタンバイ端
子９がハイレベル状態からロウレベル状態になると、バ
イポーラトランジスタQ9,Q10をオン状態にして、各々の
増幅器15a,15bの負の入力端子から各々の出力端子を電
源VCC電位とするに十分な電流を電源VEEへ引き込むよう
にするものである。
子９がハイレベル状態からロウレベル状態になると、バ
イポーラトランジスタQ9,Q10をオン状態にして、各々の
増幅器15a,15bの負の入力端子から各々の出力端子を電
源VCC電位とするに十分な電流を電源VEEへ引き込むよう
にするものである。
以上説明したように、この発明の実施例は構成されて
おり、次にこの実施例の作用を説明する。
おり、次にこの実施例の作用を説明する。
スタンバイ端子９がハイレベル状態にあると、バイポ
ーラトランジスタQ5,Q6はオン状態となり、電源VCCから
バイポーラトランジスタQ6及び抵抗R5を介して電流がバ
イアス回路13に供給され、増幅器15a,15bはバイアス回
路13によりバイアスされて動作状態となる。また、スタ
ンバイ端子９がハイレベル状態にあると、バイポーラト
ランジスタQ7はオン状態となり、このバイポーラトラン
ジスタQ7が飽和状態にあるとすると、バイポーラトラン
ジスタQ8はオフ状態となり、これにより、バイポーラト
ランジスタQ9,Q10はオフ状態となる。
ーラトランジスタQ5,Q6はオン状態となり、電源VCCから
バイポーラトランジスタQ6及び抵抗R5を介して電流がバ
イアス回路13に供給され、増幅器15a,15bはバイアス回
路13によりバイアスされて動作状態となる。また、スタ
ンバイ端子９がハイレベル状態にあると、バイポーラト
ランジスタQ7はオン状態となり、このバイポーラトラン
ジスタQ7が飽和状態にあるとすると、バイポーラトラン
ジスタQ8はオフ状態となり、これにより、バイポーラト
ランジスタQ9,Q10はオフ状態となる。
このような状態にあって、スタンバイ端子９がハイレ
ベル状態からロウレベル状態になると、バイポーラトラ
ンジスタQ5はオフ状態となる。これにより、バイポーラ
トランジスタQ7はオフ状態、さらには、バイポーラトラ
ンジスタQ8はオン状態となり、バイポーラトランジスタ
Q9,Q10がオン状態となる。
ベル状態からロウレベル状態になると、バイポーラトラ
ンジスタQ5はオフ状態となる。これにより、バイポーラ
トランジスタQ7はオフ状態、さらには、バイポーラトラ
ンジスタQ8はオン状態となり、バイポーラトランジスタ
Q9,Q10がオン状態となる。
したがって、各々の増幅器15a,15bの負の入力端子か
ら対応するバイポーラトランジスタQ9,Q10を介して十分
な電流が電源VEEに流れ込む。このため、各々の増幅器1
5a,15bの出力端子は急速に電源VCCレベルとなり、入力
信号を増幅した出力波形は出力されなくなる。
ら対応するバイポーラトランジスタQ9,Q10を介して十分
な電流が電源VEEに流れ込む。このため、各々の増幅器1
5a,15bの出力端子は急速に電源VCCレベルとなり、入力
信号を増幅した出力波形は出力されなくなる。
一方、スタンバイ端子９がロウレベル状態となり、バ
イポーラトランジスタQ5がオフ状態になると、バイポー
ラトランジスタQ6もオフ状態となり、電源VCCからバイ
アス回路13への電流供給は停止する。このため、バイア
ス回路13が動作状態時にコンデンサC2に蓄積された電荷
がバイアス回路13に供給されるが、バイアス回路13は抵
抗R6とコンデンサC2との時定数にしたがって徐々にオフ
状態となる。各々の増幅器15a,15bも徐々にオフ状態と
なり、動作状態から徐々にスタンバイ状態となる。
イポーラトランジスタQ5がオフ状態になると、バイポー
ラトランジスタQ6もオフ状態となり、電源VCCからバイ
アス回路13への電流供給は停止する。このため、バイア
ス回路13が動作状態時にコンデンサC2に蓄積された電荷
がバイアス回路13に供給されるが、バイアス回路13は抵
抗R6とコンデンサC2との時定数にしたがって徐々にオフ
状態となる。各々の増幅器15a,15bも徐々にオフ状態と
なり、動作状態から徐々にスタンバイ状態となる。
このように、スタンバイ端子９をハイレベル状態から
ロウレベル状態にして、各々の増幅器15a,15bを動作状
態からスタンバイ状態に移行させようとする際に、移行
した直後、すなわち、各々の増幅器15a,15bがバイアス
回路13によってバイアスされて動作状態にある間に、各
々の増幅回路15a,15bの出力は急速に電源VCCレベルとな
り、その後、バイアスが徐々に停止してオフ状態となり
徐々にスタンバイ状態となる。
ロウレベル状態にして、各々の増幅器15a,15bを動作状
態からスタンバイ状態に移行させようとする際に、移行
した直後、すなわち、各々の増幅器15a,15bがバイアス
回路13によってバイアスされて動作状態にある間に、各
々の増幅回路15a,15bの出力は急速に電源VCCレベルとな
り、その後、バイアスが徐々に停止してオフ状態となり
徐々にスタンバイ状態となる。
したがって、ショックノイズの発生も招くことなく、
出力を急速に停止させて動作状態からスタンバイ状態に
移行することができるようになる。
出力を急速に停止させて動作状態からスタンバイ状態に
移行することができるようになる。
第２図はこの発明の他の実施例に係るBTL電力増幅回
路の構成図である。同図に示すBTL電力増幅回路の特徴
とするところは、第１図に示したBTL電力増幅回路に対
して、各々の増幅器15a,15bの負の入力端子と電圧源VCC
の間に、各々の入力端子に対応してNPN型のバイポーラ
トランジスタQ11と抵抗R9、NPN型のバイポーラトランジ
スタQ12と抵抗R10を接続して、動作状態からスタンバイ
状態に移行した直後に各々の増幅器15a,15bの負の入力
端子に電源VCCから電流を供給し、各々の増幅器15a,15b
の出力を急速に電源VEEレベルにするようにしたことに
ある。なお、第１図と同符号のものは同一物であり、そ
の説明は省略する。
路の構成図である。同図に示すBTL電力増幅回路の特徴
とするところは、第１図に示したBTL電力増幅回路に対
して、各々の増幅器15a,15bの負の入力端子と電圧源VCC
の間に、各々の入力端子に対応してNPN型のバイポーラ
トランジスタQ11と抵抗R9、NPN型のバイポーラトランジ
スタQ12と抵抗R10を接続して、動作状態からスタンバイ
状態に移行した直後に各々の増幅器15a,15bの負の入力
端子に電源VCCから電流を供給し、各々の増幅器15a,15b
の出力を急速に電源VEEレベルにするようにしたことに
ある。なお、第１図と同符号のものは同一物であり、そ
の説明は省略する。
したがって、このような構成にあっても、第１図に示
したBTL電力増幅回路と同様な効果を得ることができ
る。
したBTL電力増幅回路と同様な効果を得ることができ
る。
なお、上記２つの実施例においては、正の電源と負の
電源を用いたが、これに限ることなく、バイポーラトラ
ンジスタの極性に応じて例えば負の電源とグランド電位
を用いてもよい。
電源を用いたが、これに限ることなく、バイポーラトラ
ンジスタの極性に応じて例えば負の電源とグランド電位
を用いてもよい。
［発明の効果］ 以上説明したように、この発明によれば、動作状態か
らスタンバイ状態への移行を徐々に行なうとともに、動
作状態からスタンバイ状態へ移行した直後に同相増幅器
と逆相増幅器の出力をともに電源電位としたので、ショ
ックノイズの発生を防止して、、出力をすみやかに停止
させるBTL電力増幅回路を提供することができる。
らスタンバイ状態への移行を徐々に行なうとともに、動
作状態からスタンバイ状態へ移行した直後に同相増幅器
と逆相増幅器の出力をともに電源電位としたので、ショ
ックノイズの発生を防止して、、出力をすみやかに停止
させるBTL電力増幅回路を提供することができる。
第１図はこの発明の一実施例に係るBTL電力増幅回路の
構成図、第２図はこの発明の他の実施例に係るBTL電力
増幅回路の構成図、第３図及び第４図は従来のスタンバ
イ回路を備えた電力増幅回路の構成図である。 （図の主要な部分を表わす符号の説明） 11……増幅回路 13……バイアス回路 15a,15b……増幅器 Q5,Q9,Q10,Q11,Q12……NPN型のバイポーラトランジスタ Q6,Q7,Q8……PNP型のバイポーラトランジスタ
構成図、第２図はこの発明の他の実施例に係るBTL電力
増幅回路の構成図、第３図及び第４図は従来のスタンバ
イ回路を備えた電力増幅回路の構成図である。 （図の主要な部分を表わす符号の説明） 11……増幅回路 13……バイアス回路 15a,15b……増幅器 Q5,Q9,Q10,Q11,Q12……NPN型のバイポーラトランジスタ Q6,Q7,Q8……PNP型のバイポーラトランジスタ
Claims (1)
- 【請求項１】入力信号を同相増幅する同相増幅器の出力
と入力信号を逆相増幅する逆相増幅器の出力によって負
荷を駆動する増幅駆動手段と、 増幅駆動手段をバイアスするバイアス手段と、 動作状態からスタンバイ状態への移行直後に、増幅駆動
手段の出力を強制的に電源電位に移行させる移行手段
と、 動作状態からスタンバイ状態への移行時に、バイアス手
段による増幅駆動手段のバイアスを徐々に減少させて、
増幅駆動手段の動作状態から徐々に電流を流さないスタ
ンバイ状態に移行させるスタンバイ手段と を有することを特徴とするBTL電力増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62172828A JP2547781B2 (ja) | 1987-07-13 | 1987-07-13 | Ｂｔｌ電力増幅回路 |
| EP88306122A EP0299665A3 (en) | 1987-07-13 | 1988-07-05 | Power amplifier circuit with a stand-by state |
| US07/215,482 US4853648A (en) | 1987-07-13 | 1988-07-06 | Power amplifier circuit with a stand-by state |
| MYPI88000770A MY103749A (en) | 1987-07-13 | 1988-07-12 | Power amplifier circuit with a stand-by state |
| KR1019880008688A KR900008757B1 (ko) | 1987-07-13 | 1988-07-13 | Btl 전력증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62172828A JP2547781B2 (ja) | 1987-07-13 | 1987-07-13 | Ｂｔｌ電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6417510A JPS6417510A (en) | 1989-01-20 |
| JP2547781B2 true JP2547781B2 (ja) | 1996-10-23 |
Family
ID=15949112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62172828A Expired - Fee Related JP2547781B2 (ja) | 1987-07-13 | 1987-07-13 | Ｂｔｌ電力増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4853648A (ja) |
| EP (1) | EP0299665A3 (ja) |
| JP (1) | JP2547781B2 (ja) |
| KR (1) | KR900008757B1 (ja) |
| MY (1) | MY103749A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642637B2 (ja) * | 1988-08-12 | 1994-06-01 | 三洋電機株式会社 | 低周波電力増幅用パワーセイブ回路 |
| JP2609723B2 (ja) * | 1989-05-31 | 1997-05-14 | 株式会社東芝 | 増幅回路 |
| JPH0666592B2 (ja) * | 1989-11-30 | 1994-08-24 | 株式会社東芝 | 電力増幅装置 |
| US5436588A (en) * | 1993-12-17 | 1995-07-25 | National Semiconductor Corp. | Click/pop free bias circuit |
| DE69406108T2 (de) * | 1994-04-15 | 1998-02-12 | St Microelectronics Srl | Niederfrequenzverstärker |
| EP0913996A1 (en) * | 1997-11-03 | 1999-05-06 | SONY-WEGA PRODUKTIONS GmbH | Power supply control |
| WO2002015388A2 (en) * | 2000-08-11 | 2002-02-21 | Maxim Integrated Products, Inc. | Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences |
| FR2830699B1 (fr) | 2001-10-05 | 2004-12-24 | St Microelectronics Sa | Circuit amplificateur audio |
| JP4738090B2 (ja) * | 2005-08-05 | 2011-08-03 | 株式会社東芝 | Ｂｔｌ方式の増幅回路 |
| JP5017465B1 (ja) | 2011-02-21 | 2012-09-05 | 株式会社東芝 | 電子機器、スタンド |
| KR102502589B1 (ko) | 2021-03-09 | 2023-02-23 | (유)현창기업 | 생산성 향상을 위해 좌굴변형을 최소화하는 자동용접장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3550025A (en) * | 1968-10-16 | 1970-12-22 | David S Stodolsky | Class b transistor power amplifier |
| US3745477A (en) * | 1972-01-26 | 1973-07-10 | Honeywell Inc | Amplifier apparatus for use with an inductive load |
| US4041408A (en) * | 1976-11-12 | 1977-08-09 | Rca Corporation | Push-pull audio amplifier system with muting |
| US4165494A (en) * | 1978-04-28 | 1979-08-21 | Circuit Technology Incorporated | Bi-state linear amplifier |
| JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
| IT1213158B (it) * | 1984-04-20 | 1989-12-14 | Ates Componenti Elettron | Circuito di controllo dell'accensione per amplificatore audio. |
| NL8403819A (nl) * | 1984-12-17 | 1986-07-16 | Philips Nv | Schakelinrichting voor het onderdrukken van een signaal. |
| JPS61148905A (ja) * | 1984-12-24 | 1986-07-07 | Hitachi Ltd | 増幅回路 |
| IT1215247B (it) * | 1985-03-13 | 1990-01-31 | Ates Componenti Elettron | Dispositivo e procedimento per azzerare un segnale di uscita in un amplificatore a commutazione. |
| JPS6282751A (ja) * | 1985-10-07 | 1987-04-16 | Hitachi Micro Comput Eng Ltd | 増幅回路 |
-
1987
- 1987-07-13 JP JP62172828A patent/JP2547781B2/ja not_active Expired - Fee Related
-
1988
- 1988-07-05 EP EP88306122A patent/EP0299665A3/en not_active Withdrawn
- 1988-07-06 US US07/215,482 patent/US4853648A/en not_active Expired - Lifetime
- 1988-07-12 MY MYPI88000770A patent/MY103749A/en unknown
- 1988-07-13 KR KR1019880008688A patent/KR900008757B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6417510A (en) | 1989-01-20 |
| EP0299665A3 (en) | 1989-11-29 |
| EP0299665A2 (en) | 1989-01-18 |
| MY103749A (en) | 1993-09-30 |
| US4853648A (en) | 1989-08-01 |
| KR900008757B1 (ko) | 1990-11-29 |
| KR890003113A (ko) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| US4227256A (en) | AM Broadcast tuner with automatic gain control | |
| JP2713167B2 (ja) | 比較器 | |
| JP2547781B2 (ja) | Ｂｔｌ電力増幅回路 | |
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| JPH0846462A (ja) | 低周波増幅器 | |
| US20110169573A1 (en) | Amplifier circuit with step gain | |
| US4451802A (en) | Power amplifier | |
| JPH0210660Y2 (ja) | ||
| JPS606573B2 (ja) | トランジスタ増幅器の出力回路 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US6509794B1 (en) | Systems for rail-to-rail dynamically controlled amplifiers and input stages | |
| JPH01264405A (ja) | 切換回路 | |
| JP4325030B2 (ja) | 増幅回路 | |
| JP3143262B2 (ja) | 増幅回路 | |
| JP3414899B2 (ja) | オーディオ信号増幅回路およびこれを用いた音響機器 | |
| JP3381528B2 (ja) | 電力増幅装置 | |
| JPS58114510A (ja) | 電力増幅器 | |
| JPH05235670A (ja) | 電力増幅器 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP3047944B2 (ja) | 受信機用ｉｃ | |
| JP3423200B2 (ja) | 増幅器 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JPH046130B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |