JPS606573B2

JPS606573B2 - トランジスタ増幅器の出力回路

Info

Publication number: JPS606573B2
Application number: JP53087278A
Authority: JP
Inventors: 格酒井田
Original assignee: Torio KK
Current assignee: Torio KK
Priority date: 1978-07-18
Filing date: 1978-07-18
Publication date: 1985-02-19
Also published as: JPS5514731A

Description

【発明の詳細な説明】本発明はリアクタンス性負荷においてトランジスタ増幅
器の出力トランジスタの安全動作を確保したトランジス
タ増幅器の出力回路の改良に関する。

本発明はリアクタンス性負荷においてトランジスタ増幅
器の出力トランジスタの安全動作を確保するとともに、
入力信号の周波数の高城におけるトランジスタ増幅器の
歪特性を改良したトランジスタ増幅器の出力回路を提供
することを目的とする。

本出願人は既に特許磯昭和５２王第１２３２０７号にお
いて、シングルェンデツドプッシュプル（以下、ＳＥＰ
Ｐと記す。

）回路からなる出力回路を備えたトランジスタ増幅器の
負荷としてＩＪァクタンス性負荷を接続した場合に、負
荷のリアクタンス分による位相回転により出力トランジ
スタが破壊されることから保護するために、２電源方式
のＳＥＰＰ回路からなるトランジスタ増幅器の出力回路
において、前記出力トランジスタと同一入力電圧を入力
とし、前記出力トランジスタと共通の負荷に出力し、か
つ前記トランジスタ増幅器の共通出力端子における出力
電流と出力電圧との間に位相差を生じたときのみ増幅作
用をする増幅回路を備えたことを特徴とするトランジス
タ増幅器の出力回路を出願している。この回路は、たと
えば第１図に示す如く、出力トランジスタ１および２か
らなり負荷３に出力するＳＥＰＰ回路に、ィンバーテッ
ドダーーリントン接続したトランジスタ４および５とダ
イオード３とで構成した第１の増幅回路と、ィンバーテ
ッドダーリントン接続したトランジスタ６および７とダ
イオード９とで構成した第２の増幅回路とをそれぞれ出
力トランジスタ１，２と同一の入力電圧を入力とし、負
荷３に出力するように接続して構成されている。

なお十Ｖｃｃおよび一Ｖｃｃは正および負の電源である
。この第１図に示した回路において、負荷３として純抵
抗が接続されている場合には、出力トランジスタ１に流
れる電流と負荷３の出力電圧との間には位相差はなく、
出力トランジスターは入力電圧の正の期間中動作し、第
１の増幅回路はトランジスタ４のベース・ェミツタ間は
順方向にバイアスされるが、トランジスタ５のコレクタ
・エミツ夕間に動作電圧を供給すべき電源が存在しない
ために動作せず、また入力電圧の負の期間中は出力トラ
ンジスタ２が動作するが、第２の増幅回路は上記と同様
に増幅作用を行わず、第１図に示したトランジスタ増幅
器は通常のＢ級ＳＥＰＰ回路からなるトランジスタ増幅
器の出力回路と同一の動作を行なう。

また、負荷３にＩＪァクタンス性負荷を接続した場合は
、出力トランジスターに流れるコレクタ電流と共通出力
端子Ａの電圧との間に位相差が生じ、共通出力端子Ａの
電位が負となる領域においても負荷３のリアクタンスの
ために出力トランジスターにコレクタ電流が流れている
期間がある。

この場合に第１の増幅回路には、負荷３に印加された電
圧がトランジスタ５のコレクタ・ェミツタ間に供給され
て、トランジスタ４のベース−ェミッタ間は順方向にバ
イアスされているため、第１の増幅回路は増幅作用を行
う。ここで、出力トランジスターからなる出力回路の電
流増幅率をｈｆｅ，、第１の増幅回路の電流増幅率をｈ
ｆｅ２とすれば、出力トランジスタ１から負荷３に流れ
る電流と、第１の増幅回路から負荷３に流れる電流との
割合は電流増幅率苅ｆｅ，とｈｆｅ２との割合で決定さ
れ、電流増幅率をｈ笹，＜ｈｆｅ２に選定すれば、負荷
３への電流は第１の増幅回路から集中して供給すること
になる。

また出力トランジスタ２と第２の増幅回路との間におい
てもその関係は上記の第１の増幅回路と出力トランジス
タ１との間の関係と同一である。従って、トランジスタ
増幅器の出力回路の出力トランジスタと同一入力電圧を
入力とし共通の負荷に出力し、かつ共通出力端子の出力
電流と出力電圧との間に位相差の生じたときのみ増幅作
用をする増幅回路を設けることによって、前記位相差の
生じたときに出力トランジスタのコレクタ電流を減少さ
せることができ、出力トランジスタを破壊から保護して
その安全動作を確保することができる。

また、前記増幅回路を構成するトランジスタの動作電圧
は共通出力端子の電位で与えられるから、そのトランジ
スタはコレク夕損失の４・さし、トランジスタを用いて
も差支えなく、また負荷が短絡したような場合コレクタ
・ェミッ夕間の電位は等しく接地電位となりコレクタ電
流は流れることがない。

しかし、上記のトランジスタ増幅器の出力回路は特に入
力電圧の周波数の低域（以下、低域周波数と託す。

）における共通出力端子Ａの出力電流と出力電圧の位相
差すなわち位相回路による出力トランジスタの破壊を防
止するもので、入力電圧の周波数の高城（以下、高城周
波数と記す。）において前記増幅回路の増幅作用させる
必要がない。しかるに、第１図に示す如き回路において
は、共通出力端子において出力電流との間に位相差があ
れば増幅回路を作動状態に切替える。この高城周波数に
おける増幅回路を作動、非作動とするスイッチング動作
により、高城周波数においてスイッチング歪を発生し、
トランジスタ増幅器の出力回路の歪特性を悪化させる。
そこで本発明は上記の問題点を解決するために、ＳＥＰ
Ｐ回路からなるトランジスタ増幅器の出力回路において
、前記出力回路の出力トランジスタの入力電圧を入力と
し、共通の負荷に出力し前記増幅器の共通出力端子にお
ける出力電流と出力電圧との間に位相差の生じたときの
み増幅作用をする増幅回路と、前記増幅回路の入力端に
接続した時定数回路とを備え、前記時定数回路の充電お
よび放電時の時定数を前記出力トランジスタが負荷リア
クタンスによる位相回転にて破壊される周波数より小さ
い値に設定し、前記設定した時定数に対応する周波数以
上の周波数を有する入力信号の入力時に前記増幅回路の
増幅作用を停止させるようにしたことを特徴とするもの
である。

以下、本発明を実施例により説明する。

第２図は本発明の第１の実施例の回路図である。

第２図において第１図と同一の構成要素には同一の符号
を付してある。第２図において、ｉｏおよび１１‘まそ
れぞれ出力トランジスタ１および２に各別にダーリント
ン接続されかつ出力トランジスターおよび２の駆動段を
構成するトランジスタであり、２４および２５はトラン
ジスター０，１１のェミツタと共通出力端子Ａとの間に
接続したェミッタ抵抗である。

またｅｉは入力信号源を示している。また、トランジス
タ４および５とダイオード８からなる第１の増幅回路と
「トランジスタ６および７とダイオード９からなる第２
の増幅回路とは、共通出力端子Ａにおける出力電圧と出
力電流との間に位相差のあるとき、共通出力端子Ａの電
位で動作電圧を与えられ、出力トランジスタ１および２
の入力電圧を抵抗１２および１３をそれぞれ各別に通し
てトランジスタ４および５に入力され、負荷３に出力す
るように構成されている。

一方、トランジスタ４のベースと共通出力端子Ａとの間
にはコンデンサ１８が、またトランジスタ４のベースと
アースとの間には抵抗１４とダイオード１６との直列回
路とが接続され、また、トランジスタ６のベースと共通
出力端子Ａとの間にはコンデンサ１９が、またアースと
トランジスタ５のべ−スとの間にはダイオード１７と抵
抗１５との直列回路が接続されている。いま、共通出力
端子Ａにおける出力電流と出力電圧との間に位相差が存
在しない場合において、入力電圧の正の期間、トランジ
スタ４のベースすなわちＢ点の電位を共通出力端子Ａの
電位より低くなるように抵抗１２および１４を選定し、
また入力電圧の負の期間、トランジスタ５のベースすな
わちＣ点の電位を共通出力端子Ａの電位より高くなるよ
うに抵抗１３および１５を選定する。

従ってコンデンサ１８は第２図に示した通性すなわちコ
ンデンサ１８のＢ点側は（一）電位に、Ａ点側は（十）
電位に、コンデンサー９は第２図に示した如く、コンデ
ンサー９のＡ点側は（一）電位に、Ｃ点側は（十）電位
に充電され、トランジスタ４および６は逆方向にバイア
スされてカットオフ状態となる。この場合のコンデンサ
１８の充電経路はコンデンサ１８、抵抗１４、ダイオー
ド１６からアースの経路であり、放電経路はコンデンサ
１８、ェミッタ抵抗２４から抵抗１２の経路が主経路で
ある。

また、コンデンサー９の充電経路はアース、ダイオード
１７、抵抗１５、コンデンサ１９から共通出力端子Ａの
経路であり、放電経路はコンデンサー９、抵抗１３から
ェミッタ抵抗２５の経路が主経路である。そこで上記の
充放電路を構成する時定数回路の時定数を、出力トラン
ジスタ１，２が負荷３のリアクタンスによる位相回転に
より破壊される周波数ｆ。

より小さい時定数に設定する。そこでこの設定した時定
数に対応する周波数ｆＴと周波数ｆｏとの間の関係はｆ
’＞ｆｏとなる。まず、共通出力端子Ａにおける出力電
流と出力電圧との間に位相差が存在しない場合はトラン
ジスタ４および６は逆バイアスされてオフ状態となり、
第１および第２の増幅回路は増幅作用をせず、出力トラ
ンジスタ１および２からなる通常のＳＥＰＰ回路からな
る場合と同一の作用をする。

つぎに、共通出力端子Ａにおいて出力電流と出力電圧と
の間に位相差の存在する場合で入力信号の周波数が前記
周波数ｆＴ以下の場合において、出力トランジスタ１が
増幅作用を行なっている入力信号の範囲、すなわち入力
信号の正の期間において共通出力端子Ａの電位は（一）
となり、点Ｂの電位は共通出力端子Ａの電位より高くな
り、コンデンサ１８は前記の主要放電経路を通して第２
図に示す樋性と逆極性‘こ充電され、トランジスタ４の
ベース・ェミッタ間は順方向にバイアスされ、共通出力
端子Ａの電位によりトランジスタ５のコレクタ・ヱミッ
タ間に動作電圧が与えられて第１の増幅回路は増幅作用
を行う。従って出力トランジスタ１のコレクタ電流は第
１の増幅回路に分担され、出力トランジスタ１の安全動
作が確保される。また、出力トランジスタ２と第２の増
幅回路との間の関係も上記と同様である。

つぎに、共通出力端子Ａにおいて出力電流と出力電圧と
の間に位相差が存在し、入力信号の周波数が前記周波数
ｆＴ以上の周波数の場合は、トランジスタ４および５，
６および７は逆方向にバイアスされて、オフ状態となる
ため第１および第２の増幅回路は増幅動作を行わない。

従って入力信号の周波数が前記周波数ｆ，以上の周波数
の場合は常に第１および第２の増幅回路はオフ状態であ
るため、この周波数領域においてスイッチング歪が発生
することはない。つぎに、本発明の第２の実施例につき
説明する。

第３図は本発明の第２の実施例の回路図であり、第２図
に示した第１の実施例と同一構成要素には同一の符号が
付してある。

本発明例においては、第２図に示した第１の実施例のト
ランジスタ増幅器の出力回路において、ざらに（十）電
源＋Ｖｃｃとアースとの間に抵抗２０と２１との直列回
路を接続して、抵抗２０と２１との共通援続点にダイオ
ード１７のアノ−ドを接続し、（一）電源−Ｖｃｃとア
ースとの間に抵抗２２と２３との直列回路を接続して、
抵抗２２と２３との共通接続点にダイオード１６のカソ
ードを接続して、第２の実施例の場合に比較してダイオ
ードの陰極をさらに負電位の方向に、ダイオード１７の
陽極を正電位の方向に直流シフトして、共通出力端子Ａ
において出力電流と出力電圧との間に位相差のない場合
、Ｂ点の電位を共通出力端子Ａの電位より低い電位に、
Ｃ点の電位を共通出力端子Ａの電位より高い電位に設定
する。

また、コンデンサ１８および１９の充放電経路の時定数
の設定については第１の実施例の場合と同様である。

そこで本実施例の場合の作用も第１の実施例の場合と同
様であり、詳細な説明は省略する。

以上説明した如く本発明によれば、トランジスタ増幅器
の出力回路において、前記出力トランジスタを負荷のリ
アクタンスによる位相回転により破壊されることから完
全に保護できてその安全動作を確保することができると
ともに、歪等の発生が殆んど皆無となり、歪特性が改善
される。

【図面の簡単な説明】

第１図は本出願人が既に出願したトランジスタ増幅器の
出力回路の回路図。第２図は本発明の第１の実施例の回路図。第３図は本発
明の第２の実施例の回路図。１および２……出力トラン
ジスタ、３……負荷、４，５，６および７・・・・・・
増幅回路を構成するトランジスタ、８，９，１６および
１７……ダイオード、１８および１９……コンデンサ。第１図第２図第３図

Claims

【特許請求の範囲】

１２電源方式のシングルエンデツドプツシユプル回路
で構成されたトランジスタ増幅器の出力回路において、
前記出力回路の出力トランジスタの入力信号を入力とし
て共通の負荷に出力し、かつ前記増幅器の共通出力端子
における出力電流と出力電圧との間に位相差の生じたと
きのみ増幅作用をする増幅回路と、前記増幅回路の入力
端に接続した時定数回路とを備え、前記時定数回路の時
定数を前記出力トランジスタが負荷リアクタンスによる
位相回転にて破壊される周波数より小さい値に設定し、
前記設定した時定数に対応する周波数以上の周波数を有
する入力信号の入力時に前記増幅回路の増幅動作を停止
させるようにしたことを特徴とするトランジスタ増幅器
の出力回路。