JP2609723B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2609723B2 JP2609723B2 JP1138921A JP13892189A JP2609723B2 JP 2609723 B2 JP2609723 B2 JP 2609723B2 JP 1138921 A JP1138921 A JP 1138921A JP 13892189 A JP13892189 A JP 13892189A JP 2609723 B2 JP2609723 B2 JP 2609723B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- transistor
- differential amplifier
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000035939 shock Effects 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、入力段に差動増幅回路を用いた増幅回路に
関するもので、特に音響増幅器に使用されるものであ
る。
関するもので、特に音響増幅器に使用されるものであ
る。
（従来の技術） 一般に音響用増幅回路では、電源オン・オフ時等のシ
ョック音に対する要求は厳しく、特にスピーカを駆動す
る出力の電力増幅器では、この傾向が強い。
ョック音に対する要求は厳しく、特にスピーカを駆動す
る出力の電力増幅器では、この傾向が強い。
従来、電源オフ時には、電源のデカップリング・コン
デンサあるいはリップルフィルタ用のコンデンサの時定
数を利用して、出力にミューティングをかけるタイプの
ものがよく使われている。この例を第３図に示す。ここ
でコンデンサ１、抵抗２〜４はリップルフィルタ回路を
構成する。抵抗5,6、トランジスタ７〜10は電源オフ時
ショック音防止回路を示す。ただし第３図では、入力段
の差動回路は図示省略してある。
デンサあるいはリップルフィルタ用のコンデンサの時定
数を利用して、出力にミューティングをかけるタイプの
ものがよく使われている。この例を第３図に示す。ここ
でコンデンサ１、抵抗２〜４はリップルフィルタ回路を
構成する。抵抗5,6、トランジスタ７〜10は電源オフ時
ショック音防止回路を示す。ただし第３図では、入力段
の差動回路は図示省略してある。
第３図において、抵抗２と３の比と、抵抗５と６の比
は、定常動作時にはトランジスタ７および８のベース電
位が、エミッタ電位と同じかそれ以上になるように設定
しておく。従ってトランジスタ7,8はオフしている。電
源オフ時には、Vccラインの立ち下がりは、リップルフ
ィルタラインの立ち下がりより早く、トランジスタ７お
よび８のベース電位がエミッタ電位より低くなってトラ
ンジスタ７および８が動作する。トランジスタ７はトラ
ンジスタ９を、トランジスタ８はトランジスタ10をそれ
ぞれ駆動する。トランジスタ９はリップルフィルタコン
デンサ１を放電し、トランジスタ10は出力端子Outを強
制的に引き下げ、この出力端子にミューティングをかけ
る。
は、定常動作時にはトランジスタ７および８のベース電
位が、エミッタ電位と同じかそれ以上になるように設定
しておく。従ってトランジスタ7,8はオフしている。電
源オフ時には、Vccラインの立ち下がりは、リップルフ
ィルタラインの立ち下がりより早く、トランジスタ７お
よび８のベース電位がエミッタ電位より低くなってトラ
ンジスタ７および８が動作する。トランジスタ７はトラ
ンジスタ９を、トランジスタ８はトランジスタ10をそれ
ぞれ駆動する。トランジスタ９はリップルフィルタコン
デンサ１を放電し、トランジスタ10は出力端子Outを強
制的に引き下げ、この出力端子にミューティングをかけ
る。
このようにして、電源オフ時のショック音を防止して
いる。
いる。
（発明が解決しようとする課題） 前述の回路では、通常の単発での電源オフに対しては
有効であるが、電源が連続してオン・オフをくり返した
場合、再度のオンでショック音を発生する場合がある。
即ち通常集積回路では、入力段回路に、差動増幅回路を
用いることが多いが、この差動増幅回路の入力側と、NF
側（ネガティプフィードバック→反転入力端側）の時定
数は異なっていることが多く、このような場合差動回路
はアンバランス状態となっている。ここで、再度、電源
オンすると、このアンバランスがそのまま出力変動して
現われ、ショック音となる。
有効であるが、電源が連続してオン・オフをくり返した
場合、再度のオンでショック音を発生する場合がある。
即ち通常集積回路では、入力段回路に、差動増幅回路を
用いることが多いが、この差動増幅回路の入力側と、NF
側（ネガティプフィードバック→反転入力端側）の時定
数は異なっていることが多く、このような場合差動回路
はアンバランス状態となっている。ここで、再度、電源
オンすると、このアンバランスがそのまま出力変動して
現われ、ショック音となる。
これは、自動車のカーステレオ用等の場合、キー操作
で、セルモータを回してエンジンを始動させたりすると
き、ごく短い間、電源が切れることになるので、特に問
題となる可能性がある。
で、セルモータを回してエンジンを始動させたりすると
き、ごく短い間、電源が切れることになるので、特に問
題となる可能性がある。
本発明は、従来回路に対し、３〜４素子の追加で、す
ばやく入力段差動増幅回路の電源オフ（またはこれと等
価の状態）後のアンバランス状態をリセットし、連続し
ての電源オン，オフでもショック音を発生しない増幅回
路を提供することを目的としている。
ばやく入力段差動増幅回路の電源オフ（またはこれと等
価の状態）後のアンバランス状態をリセットし、連続し
ての電源オン，オフでもショック音を発生しない増幅回
路を提供することを目的としている。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、入力段に差動増幅回路を使用する増幅回路
において、前記差動増幅回路を含む増幅回路本体の動作
停止を検出する第１のトランジスタと、この第１のトラ
ンジスタによって駆動され、コレクタが前記差動増幅回
路の入力端に、エミッタが接地にそれぞれ接続されたNP
N型の第２のトランジスタと、ベースが前記差動増幅回
路の入力端に、エミッタが前記差動増幅回路の反転入力
端側にそれぞれ接続されたPNP型の第３のトランジスタ
と、この第３のトランジスタのコレクタにベースが、コ
レクタが前記差動増幅回路の反転入力端側に、エミッタ
が接地にそれぞれ接続されたNPN型の第４のトランジス
タとを具備したことを特徴とする増幅回路である。
において、前記差動増幅回路を含む増幅回路本体の動作
停止を検出する第１のトランジスタと、この第１のトラ
ンジスタによって駆動され、コレクタが前記差動増幅回
路の入力端に、エミッタが接地にそれぞれ接続されたNP
N型の第２のトランジスタと、ベースが前記差動増幅回
路の入力端に、エミッタが前記差動増幅回路の反転入力
端側にそれぞれ接続されたPNP型の第３のトランジスタ
と、この第３のトランジスタのコレクタにベースが、コ
レクタが前記差動増幅回路の反転入力端側に、エミッタ
が接地にそれぞれ接続されたNPN型の第４のトランジス
タとを具備したことを特徴とする増幅回路である。
即ち本発明では、電源オフを検出して動作する第１の
トランジスタと、この第１のトランジスタによって駆動
され、入力段差動増幅回路の入力にコレクタを接続され
た第２のトランジスタによって入力端子を急激に引き下
げている。そしてさらに、入力段差動増幅回路の入力側
がベース,NF側がエミッタに接続された第３のPNPトラン
ジスタと、この第３のトランジスタのコレクタをベース
に、コレクタが差動増幅回路のNF側に、エミッタが接地
に、それぞれ接続された第４のトランジスタによって、
入力側と連動してNF側も急激に引き下げ、差動増幅回路
のアンバランス状態をすばやく解消し、連続しての電源
オンオフ時にもショック音を発生しないようにしてい
る。
トランジスタと、この第１のトランジスタによって駆動
され、入力段差動増幅回路の入力にコレクタを接続され
た第２のトランジスタによって入力端子を急激に引き下
げている。そしてさらに、入力段差動増幅回路の入力側
がベース,NF側がエミッタに接続された第３のPNPトラン
ジスタと、この第３のトランジスタのコレクタをベース
に、コレクタが差動増幅回路のNF側に、エミッタが接地
に、それぞれ接続された第４のトランジスタによって、
入力側と連動してNF側も急激に引き下げ、差動増幅回路
のアンバランス状態をすばやく解消し、連続しての電源
オンオフ時にもショック音を発生しないようにしてい
る。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例の回路図であるが、これは第３図のもの
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする部分を説明する。
第１図においてトランジスタ11〜14は、本発明の要部で
ある連続ショック音防止回路を構成する。トランジスタ
15〜18、抵抗19,20は入力段差動増幅回路30を構成す
る。21はNFカップリングコンデンサ、22,23は帰還抵抗
である。
１図は同実施例の回路図であるが、これは第３図のもの
と対応させた場合の例であるから、対応個所には同一符
号を付して説明を省略し、特徴とする部分を説明する。
第１図においてトランジスタ11〜14は、本発明の要部で
ある連続ショック音防止回路を構成する。トランジスタ
15〜18、抵抗19,20は入力段差動増幅回路30を構成す
る。21はNFカップリングコンデンサ、22,23は帰還抵抗
である。
ここで増幅回路本体は主に差動増幅回路30の部分であ
り、トランジスタ11は抵抗5,6で増幅回路本体の動作停
止を検出する。NPNトランジスタ12は、トランジスタ11
により駆動され、コレクタが差動増幅回路30の入力端IN
に接続され、エミッタが接地される。PNPトランジスタ1
3は、ベースが差動増幅回路30の入力端INに、エミッタ
が同回路30のNF入力側に接続されている。NPNトランジ
スタ14は、ベースがトランジスタ13のコレクタに、コレ
クタが差動増幅回路30のNF入力側に、エミッタが接地に
接続されている。
り、トランジスタ11は抵抗5,6で増幅回路本体の動作停
止を検出する。NPNトランジスタ12は、トランジスタ11
により駆動され、コレクタが差動増幅回路30の入力端IN
に接続され、エミッタが接地される。PNPトランジスタ1
3は、ベースが差動増幅回路30の入力端INに、エミッタ
が同回路30のNF入力側に接続されている。NPNトランジ
スタ14は、ベースがトランジスタ13のコレクタに、コレ
クタが差動増幅回路30のNF入力側に、エミッタが接地に
接続されている。
第１図の回路は、電源Vccオフ時にトランジスタ７お
よび８が、リップルフィルタコンデンサ１を放電し、出
力にミュートをかけるのは従来回路と同じであるが、ト
ランジスタ７および８と同時に動作するトランジスタ11
がトランジスタ12を駆動し、トランジスタ15,16,17,18
と抵抗19,20からなる入力段差動増幅回路30の入力端IN
を急激に引き下げる。
よび８が、リップルフィルタコンデンサ１を放電し、出
力にミュートをかけるのは従来回路と同じであるが、ト
ランジスタ７および８と同時に動作するトランジスタ11
がトランジスタ12を駆動し、トランジスタ15,16,17,18
と抵抗19,20からなる入力段差動増幅回路30の入力端IN
を急激に引き下げる。
一方NF側は、カップリングコンデンサ21があるため急
激に電位は低下しないが、入力IN側がトランジスタ12で
急激に電位が低下すると、PNPトランジスタ13がオン
し、NPNトランジスタ14を駆動する。このトランジスタ1
4によって、NFカップリングコンデンサ21は急速放電さ
れ、入力段差動増幅回路30は入力IN側,NF側ともすばや
く引き下げられる。
激に電位は低下しないが、入力IN側がトランジスタ12で
急激に電位が低下すると、PNPトランジスタ13がオン
し、NPNトランジスタ14を駆動する。このトランジスタ1
4によって、NFカップリングコンデンサ21は急速放電さ
れ、入力段差動増幅回路30は入力IN側,NF側ともすばや
く引き下げられる。
従ってこの回路では、入力段差動増幅回路30の電源V
ccオフ後のアンバランス状態がすばやく解消されるの
で、連続しての電源Vccオン時にも、最初から立ち上が
るのと同じことになりショック音を発生することはな
い。
ccオフ後のアンバランス状態がすばやく解消されるの
で、連続しての電源Vccオン時にも、最初から立ち上が
るのと同じことになりショック音を発生することはな
い。
第２図はスタンバイ回路を適用した本発明の他の実施
例である。。ここでスタンバイ端子41、抵抗42、トラン
ジスタ43〜45はスタンバイスイッチ回路を構成する。ト
ランジスタ44のコレクタは抵抗46を介してリップルフィ
ルタライン47に接続される。電源Vccはスイッチングト
ランジスタ45を介してスタンバイライン48へ電源を供給
する。スタンバイ回路は電源Vccを入れっぱなしにする
と消費電力が大になるので、スタンバイ端子41への入力
でトランジスタ45をスイッチ制御して、必要以外はアン
プ本体を不動作にしている。第２図の場合、第１図のト
ランジスタ11に相当する素子はトランジスタ44と考えて
よい。
例である。。ここでスタンバイ端子41、抵抗42、トラン
ジスタ43〜45はスタンバイスイッチ回路を構成する。ト
ランジスタ44のコレクタは抵抗46を介してリップルフィ
ルタライン47に接続される。電源Vccはスイッチングト
ランジスタ45を介してスタンバイライン48へ電源を供給
する。スタンバイ回路は電源Vccを入れっぱなしにする
と消費電力が大になるので、スタンバイ端子41への入力
でトランジスタ45をスイッチ制御して、必要以外はアン
プ本体を不動作にしている。第２図の場合、第１図のト
ランジスタ11に相当する素子はトランジスタ44と考えて
よい。
第２図において、スタンバイ端子41の電位がPN順方向
電圧VF以下に下がると、トランジスタ43および44がオフ
し、スタンバイ状態となる。このとき、トランジスタ44
は、定常動作時には、トランジスタ12へのベース電流を
切っているが、スタンバイ状態になると、トランジスタ
12がオンし、入力段差動増幅回路30の入力端INを引き下
がる。この後は、前実施例と同様にトランジスタ13およ
びトランジスタ14によって、入力段差動増幅回路30のア
ンバランスはすばやく解消される。従ってスタンバイ後
の連続してのスタンバイ解除でのショック音を発生する
ことはない。
電圧VF以下に下がると、トランジスタ43および44がオフ
し、スタンバイ状態となる。このとき、トランジスタ44
は、定常動作時には、トランジスタ12へのベース電流を
切っているが、スタンバイ状態になると、トランジスタ
12がオンし、入力段差動増幅回路30の入力端INを引き下
がる。この後は、前実施例と同様にトランジスタ13およ
びトランジスタ14によって、入力段差動増幅回路30のア
ンバランスはすばやく解消される。従ってスタンバイ後
の連続してのスタンバイ解除でのショック音を発生する
ことはない。
なお本発明は実施例のみに限られず種々の応用が可能
である。例えば本発明は、使用トランジスタのPNPとNPN
型を逆とした回路にも適用できる。
である。例えば本発明は、使用トランジスタのPNPとNPN
型を逆とした回路にも適用できる。
［発明の効果］ 以上説明した如く本発明によれば、増幅回路本体の動
作と停止によるショック音を、簡単な構成で除去できる
ものである。
作と停止によるショック音を、簡単な構成で除去できる
ものである。
第１図，第２図は本発明の各実施例の回路図、第３図は
従来の電源オフ時のショック音防止回路である。 11,44……第１のトランジスタ、12……第２のトランジ
スタ、13……第３のトランジスタ、14……第４のトラン
ジスタ、30……差動増幅回路、IN……差動入力端、NF…
…反転入力端。
従来の電源オフ時のショック音防止回路である。 11,44……第１のトランジスタ、12……第２のトランジ
スタ、13……第３のトランジスタ、14……第４のトラン
ジスタ、30……差動増幅回路、IN……差動入力端、NF…
…反転入力端。
Claims (1)
- 【請求項１】入力段に差動増幅回路を使用しこの差動増
幅回路の入力端、反転入力端における放電時定数が互に
異なり、前記差動増幅回路を含む増幅回路本体の電源の
オン、オフ時にショック音防止部を機能させる増幅回路
において、前記ショック音防止部は、前記増幅回路本体
の動作停止を検出する第１のトランジスタと、この第１
のトランジスタによって駆動され、コレクタが前記差動
増幅回路の入力端に、エミッタが接地にそれぞれ接続さ
れたNPN型の第２のトランジスタと、ベースが前記差動
増幅回路の入力端に、エミッタが前記差動増幅回路の反
転入力端側にそれぞれ接続されたPNP型の第３のトラン
ジスタと、この第３のトランジスタのコレクタにベース
が、コレクタが前記差動増幅回路の反転入力端側に、エ
ミッタが接地にそれぞれ接続されたNPN型の第４のトラ
ンジスタとを具備し、前記第１のトランジスタの検出動
作に応じて、前記第２、第４のトランジスタを介して前
記差動増幅回路の入力端、反転入力端をそれぞれ接地に
接続されるようにしたことを特徴とする増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138921A JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
| KR1019900007695A KR960009445B1 (ko) | 1989-05-31 | 1990-05-28 | 증폭회로 |
| US07/530,619 US5059919A (en) | 1989-05-31 | 1990-05-30 | Amplifying apparatus with a differential amplifier stage |
| EP90110362A EP0400643B1 (en) | 1989-05-31 | 1990-05-31 | Amplifying apparatus with a differential amplifier stage |
| DE69005903T DE69005903T2 (de) | 1989-05-31 | 1990-05-31 | Verstärkungsgerät mit Differenzverstärkerstufe. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1138921A JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH034606A JPH034606A (ja) | 1991-01-10 |
| JP2609723B2 true JP2609723B2 (ja) | 1997-05-14 |
Family
ID=15233249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1138921A Expired - Fee Related JP2609723B2 (ja) | 1989-05-31 | 1989-05-31 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5059919A (ja) |
| EP (1) | EP0400643B1 (ja) |
| JP (1) | JP2609723B2 (ja) |
| KR (1) | KR960009445B1 (ja) |
| DE (1) | DE69005903T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503111B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JP2503112B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 良電磁厚板の製造方法 |
| JP2503110B2 (ja) * | 1991-02-20 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JPH04265580A (ja) * | 1991-02-20 | 1992-09-21 | Fujitsu Ltd | 磁気ディスク装置 |
| JP2503124B2 (ja) * | 1991-05-09 | 1996-06-05 | 新日本製鐵株式会社 | 良電磁厚板の製造法 |
| JP2503123B2 (ja) * | 1991-05-09 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造法 |
| JP2503122B2 (ja) * | 1991-05-09 | 1996-06-05 | 新日本製鐵株式会社 | 磁気特性の優れた無方向性電磁厚板の製造方法 |
| JP2503125B2 (ja) * | 1991-05-09 | 1996-06-05 | 新日本製鐵株式会社 | 良電磁厚板の製造方法 |
| JP3112522B2 (ja) * | 1991-09-11 | 2000-11-27 | ローム株式会社 | オーディオ信号増幅回路 |
| JP2564994B2 (ja) * | 1991-10-14 | 1996-12-18 | 日本鋼管株式会社 | 直流磁化特性と耐食性に優れた軟磁性鋼材およびその製造方法 |
| EP0576770B1 (en) * | 1992-05-22 | 1999-12-22 | STMicroelectronics S.r.l. | Audio Amplifier turn-off control circuit |
| FR2762504B1 (fr) | 1997-04-29 | 1999-09-10 | Cird Galderma | Procede d'epilation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5471966A (en) * | 1977-11-18 | 1979-06-08 | Toshiba Corp | Low frequency amplifier circuit |
| JPS54139363A (en) * | 1978-04-20 | 1979-10-29 | Hitachi Ltd | Noise mute circuit |
| JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
| JP2547781B2 (ja) * | 1987-07-13 | 1996-10-23 | 株式会社東芝 | Ｂｔｌ電力増幅回路 |
-
1989
- 1989-05-31 JP JP1138921A patent/JP2609723B2/ja not_active Expired - Fee Related
-
1990
- 1990-05-28 KR KR1019900007695A patent/KR960009445B1/ko not_active IP Right Cessation
- 1990-05-30 US US07/530,619 patent/US5059919A/en not_active Expired - Lifetime
- 1990-05-31 EP EP90110362A patent/EP0400643B1/en not_active Expired - Lifetime
- 1990-05-31 DE DE69005903T patent/DE69005903T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH034606A (ja) | 1991-01-10 |
| US5059919A (en) | 1991-10-22 |
| KR960009445B1 (ko) | 1996-07-19 |
| EP0400643B1 (en) | 1994-01-12 |
| KR900019344A (ko) | 1990-12-24 |
| DE69005903D1 (de) | 1994-02-24 |
| EP0400643A3 (en) | 1991-05-22 |
| EP0400643A2 (en) | 1990-12-05 |
| DE69005903T2 (de) | 1994-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788508A (en) | Pop noise suppression circuit for audio amplifier | |
| JP2609723B2 (ja) | 増幅回路 | |
| US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
| JPH0618294B2 (ja) | 音声出力増幅器 | |
| JPH0793537B2 (ja) | ミューティング方式 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPH0666592B2 (ja) | 電力増幅装置 | |
| JPS6145622Y2 (ja) | ||
| JPH0221686B2 (ja) | ||
| JP2869255B2 (ja) | 増幅器 | |
| JPH0145150Y2 (ja) | ||
| JPH0513047Y2 (ja) | ||
| JPS6352482B2 (ja) | ||
| JP3670446B2 (ja) | 安定化電源回路 | |
| JPH08148942A (ja) | 増幅器 | |
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JPH03746Y2 (ja) | ||
| JPS5811055Y2 (ja) | オ−デイオミユ−テイング回路 | |
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPH0691376B2 (ja) | 電力増幅回路のシヨツク音防止回路 | |
| JPS6042644B2 (ja) | 電力増幅器 | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| JPH0212738Y2 (ja) | ||
| JPH0373172B2 (ja) | ||
| JPS6150403B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |