JPH0221686B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はミユーテイング回路に係り、特に、
信号処理系統における電源の投入遮断時の過渡音
発生の防止に関する。

第１図は各種音響機器における信号処理系統の
最終段増幅部を示している。増幅器２の入力端子
４には、図示していない信号系統よりオーデイオ
信号が与えられ、その出力部にはカツプリングコ
ンデンサ５を介して負荷６が接続されている。こ
の増幅器２の出力点には、バイアス端子８から抵
抗１０を介して一定の直流電圧が与えられ、前記
カツプリングコンデンサ５の充放電回路を構成し
ている。

第２図はバツフア増幅器を用いた前記最終段増
幅部の具体的な回路構成を示している。この回路
には、エミツタを共通にした一対のトランジスタ
１２，１４から成る差動増幅器が設置され、トラ
ンジスタ１２のベースに形成された入力端子１６
には、信号系統から増幅すべき信号が与えられ
る。また、トランジスタ１４のベースはこの増幅
部の出力点に直結され、帰還回路が形成されてい
る。トランジスタ１２，１４のエミツタと基準電
位点との間には、トランジスタ１８がエミツタ側
に抵抗２０を介して接続され、このトランジスタ
１８のベースには制御入力端子２２から抵抗２４
を介してミユーテイング制御入力が与えられる。
各トランジスタ１２，１４のコレクタと電源端子
２６から駆動電圧Vccが与えられる電源ラインと
の間には、トランジスタ２８，３０が接続され、
トランジスタ２８，３０はカレントミラー回路を
構成している。トランジスタ１４のコレクタには
出力を取出すためのトランジスタ３２のベースが
接続され、このトランジスタ３２は電源ラインと
トランジスタ１４のベースとの間にコレクタを電
源ライン側にして接続され、トランジスタ３２の
エミツタには出力端子３４が形成されている。こ
の出力端子３４が形成された出力点と基準電位点
との間には、トランジスタ３６がエミツタ側に抵
抗３８を介して接続され、このトランジスタ３６
のベースには前記制御入力端子２２からミユーテ
イング制御信号が与えられる。出力端子３４には
カツプリングコンデンサ４０を介して負荷４２が
接続されている。また、コンデンサ４０の放電経
路として、出力点とバイアス端子８との間には抵
抗１０が接続されている。

この回路では駆動電圧Vccの遮断とともに、制
御入力端子２２の電位レベルを低レベルにし、ト
ランジスタ１２，１４に流れる動作電流を停止さ
せ、出力を遮断状態に制御する。同時に、トラン
ジスタ３６を不導通状態にし、出力インピーダン
スを高くする。

しかしながら、このようなミユーテイング制御
では、カツプリングコンデンサ５，４０の容量や
放電抵抗１０の値、負荷６，４２のインピーダン
スによつてはカツプリングコンデンサ５，４０に
電荷が残留し、電源の投入時、入力に与えられた
電圧と出力端子３４の電圧とが異なるため、直流
電位の変動が生じ、これが過渡音の発生原因に成
る。特に、電源の投入、遮断を短時間で繰り返す
場合に顕著である。

そこで、この発明は、電源の投入、遮断時にお
ける出力直流電位の変動を抑えて過渡音の発生を
防止したミユーテイング回路の提供を目的とす
る。

即ち、この発明のミユーテイング回路は、信号
処理系統の増幅部にその増幅出力と、前記増幅部
のバイアス回路からの直流入力とを切換える第１
のスイツチング回路を介してバツフア回路を設置
し、このバツフア回路の出力点と前記直流バイア
ス回路との間に第２のスイツチング回路を設置
し、電源の投入時、第１のスイツチング回路をバ
イアス回路側に切換えて電源電圧に追従して立ち
上がる直流電圧を入力するとともに、第２のスイ
ツチング回路を不導通状態にして前記バイアス回
路と前記バツフア回路の出力点とを開状態とし、
電源の遮断時、前記バツフア回路を不作動状態に
するとともに、前記第２のスイツチング回路を導
通状態にして前記バツフア回路の出力点に前記バ
イアス回路から電源電圧に追従して低下する直流
電圧を与えることを特徴とする。

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。

第３図はこの発明のミユーテイング回路の実施
例を示している。図において、増幅器５０は信号
処理系統の例えば最終段増幅部に設置され、その
入力端子５２には図示していない信号源より増幅
すべき信号が与えられる。この増幅器５０は録音
機器の場合、ライン増幅器を構成する。この増幅
器５０の帰還端子・出力端子間には抵抗５６が接
続され、帰還端子に抵抗５８を介して形成された
端子６０と基準電位点との間には、コンデンサ６
２が接続され、帰還回路が形成されている。

この増幅器５０の出力側には、その増幅出力
と、バイアス回路６４から与えられる直流入力と
を切換える第１のスイツチング回路６６が設置さ
れ、このスイツチング回路６６の出力側にはバツ
フア回路６８が設置されている。第１のスイツチ
ング回路６６には電源の投入からの一定時間、ミ
ユーテイング制御回路６９からミユーテイング信
号が与えられ、電源の投入時スイツチング回路６
６には実線で示す信号径路が形成される。

バイアス回路６４は電源端子６５から電源電圧
Vccが印加される電源ラインと基準電位ラインと
の間に抵抗７０，７２を接続し、その分圧点で設
定した電圧Vcc／２を基準電圧として設定し、こ
の電圧をバツフア回路７４を介して取出すように
したものである。抵抗７０，７２の分圧点に形成
されたバイアス端子７１と基準電位点との間に
は、コンデンサ７３が接続されている。このバイ
アス回路６４の直流出力は、前記スイツチング回
路６６に直接与えられるとともに、抵抗７６を介
して増幅器５０の入力部にバイアス入力として与
えられている。

また、バツフア回路６８は、可変定電流源７８
により動作電流が与えられ、その動作電流の有無
により、出力の導通、遮断が可能である。可変定
電流源７８にはミユーテイング制御回路６９から
制御信号が与えられる。即ち、このバツフア回路
６８は電源の遮断時、バツフア回路６８の動作が
停止され、信号出力の発生が解除される。

そして、このバツフア回路６８の出力側には、
増幅器５０からの信号出力を取出す出力端子８２
が形成され、この出力端子８２と基準電位点との
間には、カツプリングコンデンサ８４を介して負
荷抵抗８６が接続されている。

また、バツフア回路６８の出力点とバイアス回
路６４の抵抗７０，７２の分圧点との間には、電
源の遮断時、導通状態に制御される第２のスイツ
チング回路８８が設置されている。この実施例で
はコンデンサ７３が接続された抵抗７０，７２の
分圧点とバツフア回路６８との間に、スイツチン
グトランジスタ９０がコレクタをバツフア回路６
８の側にして接続され、このトランジスタ９０の
ベースには制御入力端子９２が形成され、電源の
遮断に応動してミユーテイング信号が与えられ
る。即ち、このトランジスタ９０は電源の遮断
時、制御入力端子９２を低レベルにし、導通状態
に制御される。

以上の構成に基づき、第４図及び第５図を参照
して動作を説明する。

第４図に示す時刻t₀において、電源スイツチが
投入され、電源端子６５に電源電圧Vccが印加さ
れると、その電圧Vccは、Ａに示すように瞬時に
立ち上がるが、抵抗７０，７２の分圧点で形成さ
れるバイアス電圧は、コンデンサ７３が有るた
め、Ｂに示すように一定の時定数を持つて緩やか
に立ち上がる。

一方、電源スイツチの投入を検出し、その投入
時から一定の時間、第１のスイツチング回路６６
を実線で示す方向に切換えると、バツフア回路６
８には、増幅器５０の信号入力が遮断されるとと
もに、バイアス回路６４から第４図Ｂに示す緩や
かな立ち上がりをもつ直流バイアス電圧が与えら
れる。この結果、バツフア回路６８の出力点、即
ち、出力端子８２の立ち上がりを、バイアス電圧
の立ち上がりに追従させる。このミユーテイング
制御の結果、出力端子８２の直流電位の急激な変
化が抑制され、その変化に伴う過渡音の発生が防
止できる。そして、第１のスイツチング回路６６
は、前段増幅器としての増幅器５０が安定となる
までの一定時間後、破線で示す側に切換えられ、
その信号径路により、増幅器５０の信号出力はバ
ツフア回路６８を介して出力端子８２から負荷に
供給される。このとき、第２のスイツチング回路
８８のトランジスタ９０は不導通状態となり、バ
イアス回路６４とバツフア回路６８の出力点とは
開状態に維持されている。

また、第４図に示す時刻t₁において、電源スイ
ツチが開かれ、電源端子６５に対する電源電圧
Vccの印加が遮断されると、第４図Ａに示すよう
に、電源ラインの電圧は低下し、この結果、第４
図Ｂに示すように、バイアス電圧も低下する。

このとき、バツフア回路６８の動作電流がミユ
ーテイング制御回路６９によつて電源遮断と同時
に停止し、バツフア回路６８は不作動状態とな
る。また、電源の供給遮断に対応して第２のスイ
ツチング回路８８は制御入力端子９２を低レベル
に移行させ、導通状態にする結果、バツフア回路
６８の出力点、即ち、出力端子８２と、抵抗７
０，７２の分圧点であるバイアス電位点（バイア
ス端子７１）とをトランジスタ９０を介して接続
して両電位点間の電位差の発生を防止し、ポツプ
音等の過渡音の発生を防止できる。即ち、このよ
うに、第２のスイツチング回路８８を制御する結
果、第４図に示すように、t₀で投入、t₁で遮断、
t₂で再投入のように電源投入、遮断が短期間で繰
り返された場合、出力端子８２はバイアス点電位
であるコンデンサ７３の充電電位に一致するた
め、出力点の急激な電位変動が防止される。

第５図は電源の投入、遮断、再投入を行なつた
時の電圧波形を示す。Ａは第２のスイツチング回
路８８による制御を伴う場合、Ｂはこのようなス
イツチを用いない場合であり、これらＡ，Ｂにお
いて、t₁は電源遮断時、t₀，t₂は電源投入時を示
し、a₁，b₁はコンデンサ８４の容量が大きい場
合、a₂，b₂はその容量が小さい場合、b₃はさらに
その容量が小さい場合、b₄はバイアス端子７１の
電圧変化を示している。Ａでは、電源を遮断した
とき、出力端子８２とバイアス端子７１とが等電
位になり、コンデンサ７３，８４が放電し、ま
た、電源が投入されたときには、それらは等電位
から電位の立ち上がりが生じるため、直流電位の
急峻な変化がなく、直流電位の変動に基づく過渡
音の発生が抑制されることが判る。一方、Ｂで
は、第２のスイツチング回路８８の制御がないた
め、電源を遮断したとき、出力端子８２とバイア
ス端子７１とが異なる電位となり、コンデンサ８
４の放電が生じる。また、電源が投入された場合
には、スイツチング回路６６はバイアス側に切換
られるため、増幅器６８は導通し、入出力間の電
位差から、大きな過渡音を生じることになる。

これらの比較から明らかなように、第２のスイ
ツチング回路８８による制御では、電源の投入、
遮断に伴う急激な電位変動は、コンデンサ８４の
容量に関係なく防止されているのに対し、このよ
うな制御がない場合には電源の投入、遮断に伴つ
て急激な電位変動を生じ、その変動はコンデンサ
８４の容量が大きい程大であり、第２のスイツチ
ング回路８８による出力点の電位設定が有効であ
ることを示している。

第６図及び第７図には第２のスイツチング回路
８８及びそのスイツチング制御系統の具体的な回
路構成例を示し、第３図に示す実施例と同一部分
には同一符号が付してある。

第６図に示す実施例では、電源ラインと基準電
位点との間には、電源ライン側にトランジスタ９
１、基準電位点側にトランジスタ９３を介して抵
抗７０，７２が直列に接続されるとともに、トラ
ンジスタ９４，９５が直列に接続されている。ト
ランジスタ９１のベース・コレクタとトランジス
タ９４のベースは共通に接続され、トランジスタ
９３のベース・コレクタとトランジスタ９５のベ
ースは共通に接続され、トランジスタ９１とトラ
ンジスタ９４、トランジスタ９３とトランジスタ
９５はそれぞれカレントミラー回路を構成してい
る。抵抗７０，７２の分圧点と、バツフア回路６
８の出力点との間には、トランジスタ９０がエミ
ツタを分圧点側にして接続され、そのベースはト
ランジスタ９４，９５のコレクタに接続されてい
る。通常の動作において、スイツチングトランジ
スタ９０が遮断し、且つトランジスタ９４のコレ
クタ電流がトランジスタ９１のコレクタ電流より
多くなるように、それらのカレントミラー比を異
ならせている。この実施例では、トランジスタ９
４のコレクタ電流を多く取つている。

このような構成によれば、電源の供給が遮断さ
れると、トランジスタ９０が導通し、コンデンサ
７３の充電電圧がトランジスタ９０を介してバツ
フア回路６８の出力点に与えられ、バイアス点
（バイアス端子７１）と出力点（出力端子８２）
とが等電位に制御することができ、コンデンサが
放電を完了しない前に、電源を再投入しても過渡
音発生の原因となる直流電位の変動が起こらな
い。

また、第７図に示す実施例では、第２のスイツ
チング回路８８はトランジスタ９０のベースを抵
抗９６を介して電源ラインに直結したものであ
る。このようにすれば、電源の遮断時、トランジ
スタ９０を導通状態にすることができ、バイアス
点（バイアス端子７１）とバツフア回路６８の出
力点との等電位に制御することができ、過渡音の
発生を防止できる。

以上説明したようにこの発明によれば、電源の
遮断時、バイアス回路と出力点間が導通するため
出力点に接続されているコンデンサの充電電荷を
放電させることができ、このとき、再び電源が投
入される場合にも出力点電位がバイアス電位の立
ち上がりに追従するため、コンデンサが放電途上
でもその電位変動が小さく、電位変動に伴う過渡
音の発生を防止できる。

【図面の簡単な説明】

第１図及び第２図は信号処理系統の最終段増幅
部を示す回路図、第３図はこの発明のミユーテイ
ング回路の実施例を示すブロツク図、第４図及び
第５図はその動作波形を示す説明図、第６図及び
第７図は第２のスイツチング回路及びその制御系
統の具体的な回路構成例を示す回路図である。 ５０……増幅器、６４……バイアス回路、６６
……第１のスイツチング回路、６８……バツフア
回路、６９……ミユーテイング制御回路、８２…
…出力点としての出力端子、８８……第２のスイ
ツチング回路。

Claims (1)

【特許請求の範囲】
1. １ 信号処理系統の増幅部にその増幅出力と、前
   記増幅部のバイアス回路からの直流入力とを切換
   える第１のスイツチング回路を介してバツフア回
   路を設置し、このバツフア回路の出力点と前記直
   流バイアス回路との間に第２のスイツチング回路
   を設置し、電源の投入時、第１のスイツチング回
   路をバイアス回路側に切換えて電源電圧に追従し
   て立ち上がる直流電圧を入力するとともに、第２
   のスイツチング回路を不導通状態にして前記バイ
   アス回路と前記バツフア回路の出力点とを開状態
   とし、電源の遮断時、前記バツフア回路を不作動
   状態にするとともに、前記第２のスイツチング回
   路を導通状態にして前記バツフア回路の出力点に
   前記バイアス回路から電源電圧に追従して低下す
   る直流電圧を与えることを特徴とするミユーテイ
   ング回路。