JPH05257502A - オン／オフされる電子機器中の装置 - Google Patents
オン／オフされる電子機器中の装置Info
- Publication number
- JPH05257502A JPH05257502A JP4155535A JP15553592A JPH05257502A JP H05257502 A JPH05257502 A JP H05257502A JP 4155535 A JP4155535 A JP 4155535A JP 15553592 A JP15553592 A JP 15553592A JP H05257502 A JPH05257502 A JP H05257502A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- power supply
- transistor
- unit
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
- Safety Devices In Control Systems (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【構成】 電源電圧が制御ユニットから除去されたとき
被制御ユニットのために適正な制御レベルを保持する構
成は、制御ユニット１００と被制御ユニット４００との
間に結合されるスイッチング回路Ｑ３を含む。被制御ユ
ニット４００は、電源電圧が存在するとき、制御ユニッ
ト１００から発生される制御信号を被制御ユニット４０
０に結合し、電源電圧の存在しないことに応答して制御
ユニット１００の出力を被制御ユニット４００の入力か
ら減結合する。このようにして、電源電圧が除去された
とき保護回路により制御ユニット内に確立される電流路
は、被制御ユニットから減結合される。 【効果】 制御ユニット内に形成される電流路が、被制
御ユニットの動作に悪影響を及ぼさない。
被制御ユニットのために適正な制御レベルを保持する構
成は、制御ユニット１００と被制御ユニット４００との
間に結合されるスイッチング回路Ｑ３を含む。被制御ユ
ニット４００は、電源電圧が存在するとき、制御ユニッ
ト１００から発生される制御信号を被制御ユニット４０
０に結合し、電源電圧の存在しないことに応答して制御
ユニット１００の出力を被制御ユニット４００の入力か
ら減結合する。このようにして、電源電圧が除去された
とき保護回路により制御ユニット内に確立される電流路
は、被制御ユニットから減結合される。 【効果】 制御ユニット内に形成される電流路が、被制
御ユニットの動作に悪影響を及ぼさない。
Description
【０００１】
【産業上の利用分野】本発明は、作動電力が制御システ
ムの一部分から除去されたとき、適正な論理レベルが保
持されることを確実にする回路装置に関する。
ムの一部分から除去されたとき、適正な論理レベルが保
持されることを確実にする回路装置に関する。
【０００２】
【発明の背景】ディジタル制御システムは、消費者用電
子製品のような最近の電子機器に一般に用いられてい
る。しばしば、ソフトウェアで制御されるマイクロプロ
セッサがこのようなディジタル制御シテスムの中心部と
なり、共通のデータ母線を介して電子機器の種々の部分
を制御する。周辺制御ユニットは、データ母線と被制御
部分との間に結合され、マイクロプロセッサにより制御
され、次いで制御ユニットを制御する。周辺制御ユニッ
トは、マイクロプロセッサの論理回路と、被制御ユニッ
トのアナログ回路（例えば、スイッチ）との間のバッフ
ァとなる。また、マイクロプロセッサの有する入力およ
び出力（Ｉ／Ｏと呼ばれる）端子の数は限られている。
周辺制御ユニットは多数のＩ／Ｏ端子を有するから、マ
イクロプロセッサにより制御することのできる被制御ユ
ニットの数を増加するのに使用することができるので、
“Ｉ／Ｏ拡張器”と呼ばれることがある。
子製品のような最近の電子機器に一般に用いられてい
る。しばしば、ソフトウェアで制御されるマイクロプロ
セッサがこのようなディジタル制御シテスムの中心部と
なり、共通のデータ母線を介して電子機器の種々の部分
を制御する。周辺制御ユニットは、データ母線と被制御
部分との間に結合され、マイクロプロセッサにより制御
され、次いで制御ユニットを制御する。周辺制御ユニッ
トは、マイクロプロセッサの論理回路と、被制御ユニッ
トのアナログ回路（例えば、スイッチ）との間のバッフ
ァとなる。また、マイクロプロセッサの有する入力およ
び出力（Ｉ／Ｏと呼ばれる）端子の数は限られている。
周辺制御ユニットは多数のＩ／Ｏ端子を有するから、マ
イクロプロセッサにより制御することのできる被制御ユ
ニットの数を増加するのに使用することができるので、
“Ｉ／Ｏ拡張器”と呼ばれることがある。
【０００３】電子機器においては、一般に、機器が“オ
フ”になっているときでも作動電力を供給し続ける“予
備”電源に制御システムは結合されている。これによ
り、機器が“オフ”になっている間、状態情報が保持さ
れ、テレビジョン受像機のような消費者用機器の場合、
受像機を“オン”にするリモート・コントロール装置の
コマンドを受け取り処理することができる。制御システ
ムに予備作動電力を供給することは望ましいが、制御シ
ステム全体に予備作動電力を供給することは必ずしも望
ましいことではなく、また必ずしも可能ではない。例え
ば、多数の周辺制御ユニットを使用する場合、予備電源
には過大な負荷が掛るであろう。それ故にあるいは機器
の個別の構成の故に、１個またはそれ以上の周辺制御ユ
ニットは、機器を“オフ”にすると“オフ”になる電源
（“ラン”（ＲＵＮ）電源と呼ばれることもある）から
作動電力を受け取る。
フ”になっているときでも作動電力を供給し続ける“予
備”電源に制御システムは結合されている。これによ
り、機器が“オフ”になっている間、状態情報が保持さ
れ、テレビジョン受像機のような消費者用機器の場合、
受像機を“オン”にするリモート・コントロール装置の
コマンドを受け取り処理することができる。制御システ
ムに予備作動電力を供給することは望ましいが、制御シ
ステム全体に予備作動電力を供給することは必ずしも望
ましいことではなく、また必ずしも可能ではない。例え
ば、多数の周辺制御ユニットを使用する場合、予備電源
には過大な負荷が掛るであろう。それ故にあるいは機器
の個別の構成の故に、１個またはそれ以上の周辺制御ユ
ニットは、機器を“オフ”にすると“オフ”になる電源
（“ラン”（ＲＵＮ）電源と呼ばれることもある）から
作動電力を受け取る。
【０００４】或る機器では、機器がオフになっている間
でも、被制御ユニットは作動電力を絶えず供給されてい
る。例えば、オーディオ・システムでは、高電力スイッ
チの必要を避けるために、音声電力増幅器は作動電力を
絶えず受け取る。このような構成では、可聴雑音の発生
を避けるために、受信機が“オフ”になっている時、電
力増幅器をミュート（ｍｕｔｅ）することが望ましい。
このような被制御ユニットを制御する周辺制御ユニット
の電源をオフにすると、機器をオフにしたとき被制御ユ
ニットは不適正に動作する（例えば“ミュート”されな
い）であろう。この問題は図１を参照すると更によく理
解できる。
でも、被制御ユニットは作動電力を絶えず供給されてい
る。例えば、オーディオ・システムでは、高電力スイッ
チの必要を避けるために、音声電力増幅器は作動電力を
絶えず受け取る。このような構成では、可聴雑音の発生
を避けるために、受信機が“オフ”になっている時、電
力増幅器をミュート（ｍｕｔｅ）することが望ましい。
このような被制御ユニットを制御する周辺制御ユニット
の電源をオフにすると、機器をオフにしたとき被制御ユ
ニットは不適正に動作する（例えば“ミュート”されな
い）であろう。この問題は図１を参照すると更によく理
解できる。
【０００５】図１に示すように、周辺制御ユニット集積
回路（ＩＣ）１００は、マイクロプロセッサＩＣ２００
からデータ母線３００を介して制御データを受け取り、
それから被制御ユニット４００に対して制御信号を供給
する。周辺制御ユニット１００はＩ／Ｏ母線拡張器を含
んでいることもある。データ母線３００は、例えば、デ
ータおよびクロックラインを含んでいる、よく知られた
２線Ｉ２Ｃ型であり、１９８３年にオランダのフィリプ
ス・エクスポートＢ．Ｖ．社が出版した“フィリプス技
術出版物１１０、消費者用Ｉ２Ｃ母線”に詳しく述べら
れている。周辺制御ユニット１００により発生される制
御信号は、被制御ユニット４００の個別の機能と関連す
るスイッチング回路５００に結合される。例えば、被制
御ユニット４００にはテレビジョン受像機の音声電力増
幅器が含まれ、スイッチング回路５００は音声電力増幅
器の音声ミュート機能と関連している。他の種々の周辺
制御ユニットもそれぞれの被制御ユニットと関連してい
るが、これらの他のユニットは簡略化のために図示され
ていない。
回路（ＩＣ）１００は、マイクロプロセッサＩＣ２００
からデータ母線３００を介して制御データを受け取り、
それから被制御ユニット４００に対して制御信号を供給
する。周辺制御ユニット１００はＩ／Ｏ母線拡張器を含
んでいることもある。データ母線３００は、例えば、デ
ータおよびクロックラインを含んでいる、よく知られた
２線Ｉ２Ｃ型であり、１９８３年にオランダのフィリプ
ス・エクスポートＢ．Ｖ．社が出版した“フィリプス技
術出版物１１０、消費者用Ｉ２Ｃ母線”に詳しく述べら
れている。周辺制御ユニット１００により発生される制
御信号は、被制御ユニット４００の個別の機能と関連す
るスイッチング回路５００に結合される。例えば、被制
御ユニット４００にはテレビジョン受像機の音声電力増
幅器が含まれ、スイッチング回路５００は音声電力増幅
器の音声ミュート機能と関連している。他の種々の周辺
制御ユニットもそれぞれの被制御ユニットと関連してい
るが、これらの他のユニットは簡略化のために図示され
ていない。
【０００６】周辺制御ユニットＩＣ１００は、データ・
デコーダ／記憶レジスタ部（以下、デコーダという）１
０１と、電界効果トランジスタ（ＦＥＴ）Ｑ１を含む出
力段１０３とを含んでいる。マイクロプロセッサ２００
から供給されるデータに応答して発生され、その後デコ
ーダ１０１により記憶される制御信号は、ＦＥＴＱ１の
ゲートに結合される。ＦＥＴＱ１のドレインは、周辺制
御ユニットＩＣ１００の出力端子および内部電流源１０
５に結合される。ＦＥＴＱ１のソースは接地される。第
１の保護ダイオードＤ１は出力端子と正電圧供給レール
（ｒａｉｌ）との間に結合され、第２の保護ダイオード
Ｄ２は出力端子と接地レールとの間に結合される。ダイ
オードＤ１は、出力端子に結合される正方向の過渡状態
に対してＦＥＴＱ１を保護するために、ドレインに発生
した電圧を、正の電源電圧にダイオードの電圧降下を加
えた値に制御し、ダイオードＤ２は出力端子に結合され
る負方向の過渡状態に対してＦＥＴＱ１を保護するため
に、ドレインに発生する電圧を、大地電位からダイオー
ドの電圧降下を引いた値に制限する。
デコーダ／記憶レジスタ部（以下、デコーダという）１
０１と、電界効果トランジスタ（ＦＥＴ）Ｑ１を含む出
力段１０３とを含んでいる。マイクロプロセッサ２００
から供給されるデータに応答して発生され、その後デコ
ーダ１０１により記憶される制御信号は、ＦＥＴＱ１の
ゲートに結合される。ＦＥＴＱ１のドレインは、周辺制
御ユニットＩＣ１００の出力端子および内部電流源１０
５に結合される。ＦＥＴＱ１のソースは接地される。第
１の保護ダイオードＤ１は出力端子と正電圧供給レール
（ｒａｉｌ）との間に結合され、第２の保護ダイオード
Ｄ２は出力端子と接地レールとの間に結合される。ダイ
オードＤ１は、出力端子に結合される正方向の過渡状態
に対してＦＥＴＱ１を保護するために、ドレインに発生
した電圧を、正の電源電圧にダイオードの電圧降下を加
えた値に制御し、ダイオードＤ２は出力端子に結合され
る負方向の過渡状態に対してＦＥＴＱ１を保護するため
に、ドレインに発生する電圧を、大地電位からダイオー
ドの電圧降下を引いた値に制限する。
【０００７】スイッチング回路５００は分圧器を含み、
分圧器に含まれる抵抗Ｒ１，Ｒ２およびＲ３は、電源電
圧レールと大地とＮＰＮトランジスタＱ２との間で直列
に接続される。周辺制御ユニットＩＣ１００の出力端子
に発生される制御信号は抵抗Ｒ１とＲ２の接続点に結合
され、抵抗Ｒ２とＲ３の接続点はトランジスタＱ２のベ
ースに結合される。トランジスタＱ２のコレクタは、関
連する機能を制御する被制御ユニット４００内の負荷回
路（その入力インピーダンスは負荷抵抗Ｒ４で表わされ
る）に接続される。トランジスタＱ２のエミッタは接地
されている。
分圧器に含まれる抵抗Ｒ１，Ｒ２およびＲ３は、電源電
圧レールと大地とＮＰＮトランジスタＱ２との間で直列
に接続される。周辺制御ユニットＩＣ１００の出力端子
に発生される制御信号は抵抗Ｒ１とＲ２の接続点に結合
され、抵抗Ｒ２とＲ３の接続点はトランジスタＱ２のベ
ースに結合される。トランジスタＱ２のコレクタは、関
連する機能を制御する被制御ユニット４００内の負荷回
路（その入力インピーダンスは負荷抵抗Ｒ４で表わされ
る）に接続される。トランジスタＱ２のエミッタは接地
されている。
【０００８】マイクロプロセッサ２００は、予備電源
（図示せず）に結合される。予備電源は、図１に示す回
路構成を含んでいる機器が“オフ”になっている時で
も、正の予備動作電圧（ＳＴＡＮＤＢＹ）を供給し続け
る。周辺制御ユニット１００は“ラン”電源（図示せ
ず）に結合される。“ラン”電源は、スイッチＳＷによ
る記号で示すように、機器をオンにすると正の動作電圧
（ＲＵＮ１）を供給し、機器をオフにするとオフにな
る。この特徴により、予備電源の電力消費が減少され
る。また、予備電源を機器全体にわたる種々の箇所に接
続する必要が無くなる。このことは、種々の周辺制御ユ
ニットがそれぞれの被制御ユニットの近くに位置してお
り、マイクロプロセッサから遠く離れているとき特に有
利である。更に、周辺制御ユニット１００だけが必要と
する或る特定の電源電圧を供給する予備電源の必要が無
くなる。抵抗Ｒ５は、動作電圧ＲＵＮ１を受け取る他の
種々の負荷（他の周辺ユニットを含む）を表わす。負荷
抵抗Ｒ５については、本発明で解決される問題の説明と
関連して後で述べる。被制御ユニット４００およびスイ
ッチング回路５００はもう１つのラン電源（図示せず）
に結合される。この電源は、機器がオフになっている時
でも、もう１つの動作電圧（ＲＵＮ２）を絶えず供給す
る。この特徴により、割合に高価な電力スイッチの必要
が無くなる。
（図示せず）に結合される。予備電源は、図１に示す回
路構成を含んでいる機器が“オフ”になっている時で
も、正の予備動作電圧（ＳＴＡＮＤＢＹ）を供給し続け
る。周辺制御ユニット１００は“ラン”電源（図示せ
ず）に結合される。“ラン”電源は、スイッチＳＷによ
る記号で示すように、機器をオンにすると正の動作電圧
（ＲＵＮ１）を供給し、機器をオフにするとオフにな
る。この特徴により、予備電源の電力消費が減少され
る。また、予備電源を機器全体にわたる種々の箇所に接
続する必要が無くなる。このことは、種々の周辺制御ユ
ニットがそれぞれの被制御ユニットの近くに位置してお
り、マイクロプロセッサから遠く離れているとき特に有
利である。更に、周辺制御ユニット１００だけが必要と
する或る特定の電源電圧を供給する予備電源の必要が無
くなる。抵抗Ｒ５は、動作電圧ＲＵＮ１を受け取る他の
種々の負荷（他の周辺ユニットを含む）を表わす。負荷
抵抗Ｒ５については、本発明で解決される問題の説明と
関連して後で述べる。被制御ユニット４００およびスイ
ッチング回路５００はもう１つのラン電源（図示せず）
に結合される。この電源は、機器がオフになっている時
でも、もう１つの動作電圧（ＲＵＮ２）を絶えず供給す
る。この特徴により、割合に高価な電力スイッチの必要
が無くなる。
【０００９】トランジスタＱ２により制御される被制御
ユニット４００の機能が作動されるのは、ＦＥＴトラン
ジスタＱ１が非導通（カットオフ）になっており、そし
てＮＰＮトランジスタＱ２が導通（飽和）しているとき
である。この機能は、ＦＥＴトランジスタＱ１が導通
（飽和）しており、ＮＰＮトランジスタＱ２が非導通
（カットオフ）であるとき不作動となる。実施例では、
被制御ユニットにはテレビジョン受像機の音声電力増幅
器が含まれ、スイッチング回路５００は音声増幅器のミ
ューティング機能を制御しており、音声増幅器がミュー
トされるのは、ＦＥＴトランジスタＱ１が非導通状態に
あり、ＮＰＮトランジスタＱ２が導通状態にあるときで
ある。例えばＮＰＮトランジスタＱ２が導通すると電流
源が作動不能となり、電力増幅器がオフになる。電気的
な雑音により生じる不要な可聴応答をミュートするため
に、また受像機がオフになっているときでも絶えず動作
電圧（ＲＵＮ２）を供給しているラン電源に被制御ユニ
ットが結合されているので、受像機の電力消費を減少さ
せるために、受像機がオフになっているときに電力増幅
器はオフになることが望ましい。このような回路構成
は、１９９０年４月２５日にアール・イー・モリス、ジ
ュニア氏により出願され１９９０年１２月１０日に特許
された、“予備モードにおける音声電力増幅器を消音す
る装置”という名称の米国特許出願第５１１，２９５号
に述べられている。電力増幅器を消音するためには、受
像機がオフになっているときトランジスタＱ２は導通状
態でなければならない。しかしながら、保護ダイオード
Ｄ１は、以下に説明するように、このような望ましい状
態を妨げる傾向にある。
ユニット４００の機能が作動されるのは、ＦＥＴトラン
ジスタＱ１が非導通（カットオフ）になっており、そし
てＮＰＮトランジスタＱ２が導通（飽和）しているとき
である。この機能は、ＦＥＴトランジスタＱ１が導通
（飽和）しており、ＮＰＮトランジスタＱ２が非導通
（カットオフ）であるとき不作動となる。実施例では、
被制御ユニットにはテレビジョン受像機の音声電力増幅
器が含まれ、スイッチング回路５００は音声増幅器のミ
ューティング機能を制御しており、音声増幅器がミュー
トされるのは、ＦＥＴトランジスタＱ１が非導通状態に
あり、ＮＰＮトランジスタＱ２が導通状態にあるときで
ある。例えばＮＰＮトランジスタＱ２が導通すると電流
源が作動不能となり、電力増幅器がオフになる。電気的
な雑音により生じる不要な可聴応答をミュートするため
に、また受像機がオフになっているときでも絶えず動作
電圧（ＲＵＮ２）を供給しているラン電源に被制御ユニ
ットが結合されているので、受像機の電力消費を減少さ
せるために、受像機がオフになっているときに電力増幅
器はオフになることが望ましい。このような回路構成
は、１９９０年４月２５日にアール・イー・モリス、ジ
ュニア氏により出願され１９９０年１２月１０日に特許
された、“予備モードにおける音声電力増幅器を消音す
る装置”という名称の米国特許出願第５１１，２９５号
に述べられている。電力増幅器を消音するためには、受
像機がオフになっているときトランジスタＱ２は導通状
態でなければならない。しかしながら、保護ダイオード
Ｄ１は、以下に説明するように、このような望ましい状
態を妨げる傾向にある。
【００１０】受像機をオフにすると、マイクロプロセッ
サ２００が制御データを伝送し、周辺制御ユニット１０
０のＦＥＴトランジスタＱ１を非導通状態にさせ、それ
から間もなく受像機のスイッチ電源（電源電圧ＲＵＮ１
を供給するものを含む）はオフになる。受像機がオフに
なりＦＥＴトランジスタＱ１が非導通状態になったと
き、ＮＰＮトランジスタＱ２は導通状態になるものと考
えられ、その後は導通状態のままであるものと考えられ
る。受像機をオフにした後、電源電圧ＲＵＮ１が持続さ
れていれば、周辺制御ユニット１００の出力端子に生じ
るインピーダンスは依然として高いままである。しかし
ながら、電源ＲＵＮ１が除去された後、トランジスタＱ
１が周辺制御ユニット１００の出力端子に高インピーダ
ンスを呈しても、以下に説明するように、比較的低イン
ピーダンスの電流路が出力端子に生じる。電源電圧ＲＵ
Ｎ１が周辺制御ユニットから減結合されると、保護ダイ
オードＤ１（陰極は電源ＲＵＮ２の種々の負荷（Ｒ５）
を介して接地され、陽極は抵抗Ｒ１を介して電源電圧Ｒ
ＵＮ２に結合される）は、電源電圧ＲＵＮ２に応答して
順方向にバイアスされる。その結果、いま導通状態にあ
る保護ダイオードＤ１と負荷抵抗Ｒ５を通って周辺制御
ユニット１００の出力端子と大地との間に電流路が形成
される。この電流路はＮＰＮトランジスタＱ２のベース
電圧を非常に低く保つので、トランジスタＱ２は望み通
りの導通状態とはならない。この電流路のインピーダン
スは、抵抗Ｒ５の呈する負荷の性質に依存するので、容
易に予測し制御することはできない。従って、不要な電
流路の存在を補償する抵抗Ｒ１，Ｒ２およびＲ３の値を
選択することは困難である。
サ２００が制御データを伝送し、周辺制御ユニット１０
０のＦＥＴトランジスタＱ１を非導通状態にさせ、それ
から間もなく受像機のスイッチ電源（電源電圧ＲＵＮ１
を供給するものを含む）はオフになる。受像機がオフに
なりＦＥＴトランジスタＱ１が非導通状態になったと
き、ＮＰＮトランジスタＱ２は導通状態になるものと考
えられ、その後は導通状態のままであるものと考えられ
る。受像機をオフにした後、電源電圧ＲＵＮ１が持続さ
れていれば、周辺制御ユニット１００の出力端子に生じ
るインピーダンスは依然として高いままである。しかし
ながら、電源ＲＵＮ１が除去された後、トランジスタＱ
１が周辺制御ユニット１００の出力端子に高インピーダ
ンスを呈しても、以下に説明するように、比較的低イン
ピーダンスの電流路が出力端子に生じる。電源電圧ＲＵ
Ｎ１が周辺制御ユニットから減結合されると、保護ダイ
オードＤ１（陰極は電源ＲＵＮ２の種々の負荷（Ｒ５）
を介して接地され、陽極は抵抗Ｒ１を介して電源電圧Ｒ
ＵＮ２に結合される）は、電源電圧ＲＵＮ２に応答して
順方向にバイアスされる。その結果、いま導通状態にあ
る保護ダイオードＤ１と負荷抵抗Ｒ５を通って周辺制御
ユニット１００の出力端子と大地との間に電流路が形成
される。この電流路はＮＰＮトランジスタＱ２のベース
電圧を非常に低く保つので、トランジスタＱ２は望み通
りの導通状態とはならない。この電流路のインピーダン
スは、抵抗Ｒ５の呈する負荷の性質に依存するので、容
易に予測し制御することはできない。従って、不要な電
流路の存在を補償する抵抗Ｒ１，Ｒ２およびＲ３の値を
選択することは困難である。
【００１１】
【発明の概要】本発明の特徴は、動作電圧が制御ユニッ
トから除去されたとき制御ユニットの保護ダイオードに
より生じる上述の問題を認識することに在る。本発明の
もう１つの特徴は、この問題を解決するために、動作電
圧が周辺制御ユニットから除去されたとき保護ダイオー
ドを被制御ユニットから選択的に減結合する目的で制御
ユニットと被制御ユニットの間に結合されるスイッチン
グ回路を追加することである。本発明の更にもう１つの
特徴は、このようなスイッチング回路の構成に関し、制
御ユニットの動作電圧に応答して動作電圧が供給されて
いる間、正常の制御動作を可能とし、動作電圧が除去さ
れたとき制御ユニットを被制御ユニットから減結合する
回路構成である。
トから除去されたとき制御ユニットの保護ダイオードに
より生じる上述の問題を認識することに在る。本発明の
もう１つの特徴は、この問題を解決するために、動作電
圧が周辺制御ユニットから除去されたとき保護ダイオー
ドを被制御ユニットから選択的に減結合する目的で制御
ユニットと被制御ユニットの間に結合されるスイッチン
グ回路を追加することである。本発明の更にもう１つの
特徴は、このようなスイッチング回路の構成に関し、制
御ユニットの動作電圧に応答して動作電圧が供給されて
いる間、正常の制御動作を可能とし、動作電圧が除去さ
れたとき制御ユニットを被制御ユニットから減結合する
回路構成である。
【００１２】本発明のこれらおよびその他の特徴は、添
付した図面に関連して説明する。
付した図面に関連して説明する。
【００１３】図２において、図１に示す制御システムの
要素と同じあるいは類似のものには同じ参照記号を付け
てある。
要素と同じあるいは類似のものには同じ参照記号を付け
てある。
【００１４】
【実施例】図２に示す制御システムは図１に示すものと
同じであるが、ただし、非反転バッファとして形成され
るＮＰＮトランジスタＱ３を含んでいる追加のスイッチ
ング回路が周辺制御ユニット１００と被制御ユニット４
００に関連するスイッチング回路５００との間に挿入さ
れている。トランジスタＱ３のエミッタは周辺制御ユニ
ット１００の出力端子に結合され、トランジスタＱ３の
コレクタはスイッチング回路５００の抵抗Ｒ１とＲ２の
接続点に結合される。電源電圧ＲＵＮ１は、それが存在
する場合、電流制限抵抗Ｒ６を通ってトランジスタＱ３
のベースに結合される。オプションの抵抗Ｒ７は、以下
に述べる理由により、トランジスタＱ３のベースと大地
の間に結合される。
同じであるが、ただし、非反転バッファとして形成され
るＮＰＮトランジスタＱ３を含んでいる追加のスイッチ
ング回路が周辺制御ユニット１００と被制御ユニット４
００に関連するスイッチング回路５００との間に挿入さ
れている。トランジスタＱ３のエミッタは周辺制御ユニ
ット１００の出力端子に結合され、トランジスタＱ３の
コレクタはスイッチング回路５００の抵抗Ｒ１とＲ２の
接続点に結合される。電源電圧ＲＵＮ１は、それが存在
する場合、電流制限抵抗Ｒ６を通ってトランジスタＱ３
のベースに結合される。オプションの抵抗Ｒ７は、以下
に述べる理由により、トランジスタＱ３のベースと大地
の間に結合される。
【００１５】電源電圧ＲＵＮ１が存在していて機器がオ
ンになっているとき、ＦＥＴＱ１がマイクロプロセッサ
２００から発生されるデータに応答して導通（飽和）さ
せられるならば、ＮＰＮトランジスタＱ３のエミッタは
導通状態のＦＥＴＱ１を通って大地に引き寄せられる。
その結果、電源電圧ＲＵＮ１がトランジスタＱ３のベー
スに結合されるので、トランジスタＱ３のベース／エミ
ッタ接合部は順方向にバイアスされトランジスタＱ３は
導通（飽和）状態となる。次に、トランジスタＱ２は非
導通（カットオフ）状態となり、被制御ユニット４００
の関連機能は不作動にされる。ＦＥＴＱ１が非導通状態
になると、ＮＰＮトランジスタＱ３のエミッタは電流源
１０５を通って電源電圧ＲＵＮ１の方に引き寄せられ
る。その結果、トランジスタＱ３のベース／エミッタ接
合は逆方向にバイアスされ、トランジスタＱ３は非導通
（カットオフ）状態となる。次に、トランジスタＱ２は
非導通（カットオフ）状態となり、被制御ユニット４０
０の関連機能は作動される。従って、スイッチングトラ
ンジスタＱ３を追加しても、正常の制御動作の妨害には
ならない。
ンになっているとき、ＦＥＴＱ１がマイクロプロセッサ
２００から発生されるデータに応答して導通（飽和）さ
せられるならば、ＮＰＮトランジスタＱ３のエミッタは
導通状態のＦＥＴＱ１を通って大地に引き寄せられる。
その結果、電源電圧ＲＵＮ１がトランジスタＱ３のベー
スに結合されるので、トランジスタＱ３のベース／エミ
ッタ接合部は順方向にバイアスされトランジスタＱ３は
導通（飽和）状態となる。次に、トランジスタＱ２は非
導通（カットオフ）状態となり、被制御ユニット４００
の関連機能は不作動にされる。ＦＥＴＱ１が非導通状態
になると、ＮＰＮトランジスタＱ３のエミッタは電流源
１０５を通って電源電圧ＲＵＮ１の方に引き寄せられ
る。その結果、トランジスタＱ３のベース／エミッタ接
合は逆方向にバイアスされ、トランジスタＱ３は非導通
（カットオフ）状態となる。次に、トランジスタＱ２は
非導通（カットオフ）状態となり、被制御ユニット４０
０の関連機能は作動される。従って、スイッチングトラ
ンジスタＱ３を追加しても、正常の制御動作の妨害には
ならない。
【００１６】電源電圧ＲＵＮ１が存在せず、機器がオフ
になっているとき、トランジスタＱ３のベース電圧は大
地電位にあり、トランジスタＱ３は非導通（カットオ
フ）状態にある。その結果、保護ダイオードＤ１はスイ
ッチング回路４００から減結合され、トランジスタＱ２
のベース電圧は抵抗Ｒ１とＲ２の接続点に供給される正
の電圧となる。その結果、トランジスタＱ２は導通（飽
和）状態となり、被制御ユニット４００の関連機能（消
音）は望み通りに作動される。
になっているとき、トランジスタＱ３のベース電圧は大
地電位にあり、トランジスタＱ３は非導通（カットオ
フ）状態にある。その結果、保護ダイオードＤ１はスイ
ッチング回路４００から減結合され、トランジスタＱ２
のベース電圧は抵抗Ｒ１とＲ２の接続点に供給される正
の電圧となる。その結果、トランジスタＱ２は導通（飽
和）状態となり、被制御ユニット４００の関連機能（消
音）は望み通りに作動される。
【００１７】電源電圧ＲＵＮ１が降下する時、不要な過
渡状態の発生されないことが注目される。被制御ユニッ
トが音声電力増幅器を含んでいる実施例に関して前に述
べたように、可聴雑音応答が発生されないようにするた
めに、受像機をオフにしたとき消音機能が作動されるこ
とが望ましい。この目的のために、マイクロプロセッサ
２００はデータを周辺制御ユニット１００に伝送し、Ｆ
ＥＴトランジスタＱ１を非導通（カットオフ）状態と
し、ＮＰＮトランジスタＱ２を導通（飽和）状態として
から間もなく、電源電圧ＲＵＮ１を含んでいるスイッチ
電源はオフにされる。電源電圧ＲＵＮ１は瞬時に降下せ
ず、電源フィルタコンデンサ（図示せず）により徐々に
降下する。トランジスタＱ３は、ベース電圧が電源電圧
ＲＵＮ１に追従するので、電源電圧ＲＵＮ１が降下する
とき非導通状態のままである。
渡状態の発生されないことが注目される。被制御ユニッ
トが音声電力増幅器を含んでいる実施例に関して前に述
べたように、可聴雑音応答が発生されないようにするた
めに、受像機をオフにしたとき消音機能が作動されるこ
とが望ましい。この目的のために、マイクロプロセッサ
２００はデータを周辺制御ユニット１００に伝送し、Ｆ
ＥＴトランジスタＱ１を非導通（カットオフ）状態と
し、ＮＰＮトランジスタＱ２を導通（飽和）状態として
から間もなく、電源電圧ＲＵＮ１を含んでいるスイッチ
電源はオフにされる。電源電圧ＲＵＮ１は瞬時に降下せ
ず、電源フィルタコンデンサ（図示せず）により徐々に
降下する。トランジスタＱ３は、ベース電圧が電源電圧
ＲＵＮ１に追従するので、電源電圧ＲＵＮ１が降下する
とき非導通状態のままである。
【００１８】電源電圧ＲＵＮ１が降下する際、周辺制御
ユニットＩＣ１００の乱調動作により生じる過渡状態を
抑制するため、電源電圧ＲＵＮ１に関してスイッチング
・トランジスタＱ３のカットオフ閾値を設定するために
オプションの抵抗Ｒ７が追加される。例えば、電源電圧
ＲＵＮ１が２ボルトに下がったとき、周辺制御ユニット
ＩＣが乱調を呈してＦＥＴＱ１が望ましい非導通状態か
ら導通状態になったと仮定する。この場合、抵抗Ｒ６と
Ｒ７の比は、ＦＥＴトランジスタＱ１が誤って電源電圧
ＲＵＮ１のレベルである２ボルトで導通になったときト
ランジスタＱ３を導通状態にさせておくために、不十分
なベース電圧（例えば、０．４ボルト）を供給するよう
に選定することができる。
ユニットＩＣ１００の乱調動作により生じる過渡状態を
抑制するため、電源電圧ＲＵＮ１に関してスイッチング
・トランジスタＱ３のカットオフ閾値を設定するために
オプションの抵抗Ｒ７が追加される。例えば、電源電圧
ＲＵＮ１が２ボルトに下がったとき、周辺制御ユニット
ＩＣが乱調を呈してＦＥＴＱ１が望ましい非導通状態か
ら導通状態になったと仮定する。この場合、抵抗Ｒ６と
Ｒ７の比は、ＦＥＴトランジスタＱ１が誤って電源電圧
ＲＵＮ１のレベルである２ボルトで導通になったときト
ランジスタＱ３を導通状態にさせておくために、不十分
なベース電圧（例えば、０．４ボルト）を供給するよう
に選定することができる。
【００１９】本発明は特定の回路構成に関連して述べて
きたが、当業者には他の回路構成に適する変更が明白と
なることが認められるであろう。このような変更および
その他の変更は特許請求の範囲に含まれるものである。
きたが、当業者には他の回路構成に適する変更が明白と
なることが認められるであろう。このような変更および
その他の変更は特許請求の範囲に含まれるものである。
【図１】本発明により解決される問題を理解するのを容
易にするために先に説明した制御システムの概略図を示
す。
易にするために先に説明した制御システムの概略図を示
す。
【図２】本発明の特徴に従って構成され、図１に示す制
御システムに存在する問題点を解決するスイッチング回
路の好ましい実施例を組み込んだ制御システムの概略図
である。
御システムに存在する問題点を解決するスイッチング回
路の好ましい実施例を組み込んだ制御システムの概略図
である。
１００ 周辺制御ユニット集積回路（ＩＣ） １０１ データデコーダ／記憶レジスタ部（デコー
ダ） １０３ 出力段 １０５ 内部電流源 ２００ マイクロプロセッサＩＣ ３００ データ母線 ４００ 被制御ユニット ５００ スイッチング回路
ダ） １０３ 出力段 １０５ 内部電流源 ２００ マイクロプロセッサＩＣ ３００ データ母線 ４００ 被制御ユニット ５００ スイッチング回路
Claims (1)
- 【請求項１】 “オン”および“オフ”にされる電子機
器が“オフ”の時でも第１の電源電圧を受け取り、入力
に結合される制御信号に応答して被制御ユニットの或る
特定の機能を制御する制御装置を含んでいる前記被制御
ユニットと、第２の電源電圧を受け取り、前記電子機器
が“オン”の時だけ前記制御信号を出力に発生する制御
ユニットと、 前記第２の電源電圧が存在するとき前記制御ユニットの
前記出力に発生する制御信号を前記制御装置の前記入力
に結合し、前記第２の電源電圧が存在しないとき前記制
御装置の前記入力を前記制御ユニットの前記出力から減
結合するスイッチとを含んでいる、オン／オフされる電
子機器中の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US695807 | 1991-05-06 | ||
| US07/695,807 US5317470A (en) | 1991-05-06 | 1991-05-06 | Control system including a switching circuit for ensuring proper operation when operating power is removed from a portion of the control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05257502A true JPH05257502A (ja) | 1993-10-08 |
| JP2770256B2 JP2770256B2 (ja) | 1998-06-25 |
Family
ID=24794541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4155535A Expired - Fee Related JP2770256B2 (ja) | 1991-05-06 | 1992-05-01 | 制御システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5317470A (ja) |
| JP (1) | JP2770256B2 (ja) |
| KR (1) | KR100287613B1 (ja) |
| CN (1) | CN1034542C (ja) |
| GB (1) | GB2256547B (ja) |
| MY (1) | MY108665A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995031029A2 (en) * | 1994-05-10 | 1995-11-16 | Apple Computer, Inc. | A method and apparatus for controlling power for subsystems |
| US6018804A (en) * | 1996-03-25 | 2000-01-25 | Thomson Consumer Electronics, Inc. | Data bus isolator |
| KR100208353B1 (ko) * | 1996-08-22 | 1999-07-15 | 윤종용 | 마이크로 컴퓨터의 전원회로 및 그 전원공급 제어방법 |
| KR19990076141A (ko) * | 1998-03-27 | 1999-10-15 | 윤종용 | 아이아이씨 제어방식에 따른 비디오 뮤트장치 |
| DK200600151A (da) * | 2006-02-03 | 2007-08-04 | Remedan Af 1985 Aps | Audioforstærker med höjttalerbeskyttelse mod transienter |
| CN101587743B (zh) * | 2008-05-21 | 2012-01-04 | 北京同方微电子有限公司 | 一种用于无源射频识别标签芯片的掉电暂态存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532457A (en) * | 1982-01-29 | 1985-07-30 | Rca Corporation | Television receiver standby circuit |
| US4527194A (en) * | 1983-07-27 | 1985-07-02 | Zenith Electronics Corporation | Channel assignment for CATV system |
| US4668932A (en) * | 1985-07-26 | 1987-05-26 | Xicor, Inc. | Nonvolatile reprogrammable electronic potentiometer |
| US5029005A (en) * | 1990-04-25 | 1991-07-02 | Rca Licensing Corporation | Apparatus for the muting of an audio power amplifier in a standby mode |
-
1991
- 1991-05-06 US US07/695,807 patent/US5317470A/en not_active Expired - Lifetime
-
1992
- 1992-03-17 MY MYPI92000420A patent/MY108665A/en unknown
- 1992-05-01 JP JP4155535A patent/JP2770256B2/ja not_active Expired - Fee Related
- 1992-05-01 GB GB9209515A patent/GB2256547B/en not_active Expired - Fee Related
- 1992-05-02 KR KR1019920007512A patent/KR100287613B1/ko not_active IP Right Cessation
- 1992-05-05 CN CN92103214A patent/CN1034542C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2256547B (en) | 1995-02-01 |
| KR920022081A (ko) | 1992-12-19 |
| CN1066540A (zh) | 1992-11-25 |
| CN1034542C (zh) | 1997-04-09 |
| US5317470A (en) | 1994-05-31 |
| KR100287613B1 (ko) | 2001-04-16 |
| JP2770256B2 (ja) | 1998-06-25 |
| GB9209515D0 (en) | 1992-06-17 |
| GB2256547A (en) | 1992-12-09 |
| MY108665A (en) | 1996-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368528B1 (en) | Audio amplifier with mute and stand-by states | |
| US5363062A (en) | Audio amplifier on-off control circuit | |
| US5436588A (en) | Click/pop free bias circuit | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JPH06214666A (ja) | パワートランジスタの制御電極ディセーブル回路 | |
| US5224169A (en) | Protection arrangement for an audio output channel | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| JPH05257502A (ja) | オン／オフされる電子機器中の装置 | |
| JPH0472401B2 (ja) | ||
| JP3384834B2 (ja) | ターンオン制御回路 | |
| US5081426A (en) | Power amplifier having a standby circuit | |
| US5027016A (en) | Low power transient suppressor circuit | |
| EP1047187B1 (en) | Pre-amplifier circuit | |
| US20050100177A1 (en) | Mute circuit of an audio device for suppressing audio signals during transients of power switching | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| US6590446B2 (en) | Amplifier circuit and electronic apparatus using the same | |
| JPS6048605A (ja) | ミュ−ティング回路 | |
| JP2004112019A (ja) | 音声電力増幅装置の地絡保護装置 | |
| JP2001267943A (ja) | オーディオ信号処理回路 | |
| JPH0124656Y2 (ja) | ||
| JPH042502Y2 (ja) | ||
| KR20020069463A (ko) | 오디오 기기의 팝 노이즈 제거 회로 | |
| JPH09139629A (ja) | 音声ミュート回路 | |
| JPS61240828A (ja) | 電源バツクアツプ回路 | |
| JPH04108204A (ja) | 音響装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |