JP2001267943A - オーディオ信号処理回路 - Google Patents
オーディオ信号処理回路Info
- Publication number
- JP2001267943A JP2001267943A JP2000078425A JP2000078425A JP2001267943A JP 2001267943 A JP2001267943 A JP 2001267943A JP 2000078425 A JP2000078425 A JP 2000078425A JP 2000078425 A JP2000078425 A JP 2000078425A JP 2001267943 A JP2001267943 A JP 2001267943A
- Authority
- JP
- Japan
- Prior art keywords
- audio signal
- power
- turned
- signal processing
- standby terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 電源オフ時におけるボツ音の発生を防止す
る。 【解決手段】 トランジスタＱ４のコレクタを定電流Ｉ
３に置き換える。これにより、電源オフ時にスタンバイ
端子ＳＴが電源電圧Ｖｃｃにプルアップされるのを防止
する。ノイズ除去回路４は、電源がオン状態のときに
は、トランジスタＱ６がオン状態となり、トランジスタ
Ｑ５はオフ状態となる。このため、トランジスタＱ５の
コレクタはオープンとなり、オーディオ信号処理ＩＣ１
とスピーカアンプＩＣ２との動作には影響を及ぼさな
い。これに対して、電源オフ時は、トランジスタＱ６が
オフ状態となり、トランジスタＱ５がオン状態になる。
したがって、スタンバイ端子ＳＴは、強制的にＬｏｗレ
ベルになり、スピーカアンプＩＣ２では、パワーセーブ
状態が維持され、ボツ音は発生しない。
る。 【解決手段】 トランジスタＱ４のコレクタを定電流Ｉ
３に置き換える。これにより、電源オフ時にスタンバイ
端子ＳＴが電源電圧Ｖｃｃにプルアップされるのを防止
する。ノイズ除去回路４は、電源がオン状態のときに
は、トランジスタＱ６がオン状態となり、トランジスタ
Ｑ５はオフ状態となる。このため、トランジスタＱ５の
コレクタはオープンとなり、オーディオ信号処理ＩＣ１
とスピーカアンプＩＣ２との動作には影響を及ぼさな
い。これに対して、電源オフ時は、トランジスタＱ６が
オフ状態となり、トランジスタＱ５がオン状態になる。
したがって、スタンバイ端子ＳＴは、強制的にＬｏｗレ
ベルになり、スピーカアンプＩＣ２では、パワーセーブ
状態が維持され、ボツ音は発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、カムコーダ等に係
り、制御信号を複数のオーディオ信号処理ＩＣ間で通信
して所定のＩＣの動作を制御する機能を有するオーディ
オ信号処理回路に関する。
り、制御信号を複数のオーディオ信号処理ＩＣ間で通信
して所定のＩＣの動作を制御する機能を有するオーディ
オ信号処理回路に関する。
【０００２】
【従来の技術】従来、カムコーダ等においては、複数個
のオーディオ信号処理ＩＣを用いたオーディオ信号処理
回路が用いられている。該オーディオ信号処理回路で
は、外部からの制御信号をオーディオ信号処理ＩＣ間で
通信することにより、所定のＩＣの動作を制御してい
る。以下、カムコーダにおいて通信制御を行っているオ
ーディオ信号処理ＩＣとスピーカアンプＩＣとを一例と
して説明する。カムコーダでは、スピーカを用いないと
き、カムコーダの消費電力を下げるため、スピーカパワ
ーセーブという機能がある。図２に示すように、外部か
らの通信信号Ｓをオーディオ信号処理ＩＣ１で受けて、
スピーカアンプＩＣ２に通信信号Ｓを送り、スピーカア
ンプＩＣ２の電力を制御している。
のオーディオ信号処理ＩＣを用いたオーディオ信号処理
回路が用いられている。該オーディオ信号処理回路で
は、外部からの制御信号をオーディオ信号処理ＩＣ間で
通信することにより、所定のＩＣの動作を制御してい
る。以下、カムコーダにおいて通信制御を行っているオ
ーディオ信号処理ＩＣとスピーカアンプＩＣとを一例と
して説明する。カムコーダでは、スピーカを用いないと
き、カムコーダの消費電力を下げるため、スピーカパワ
ーセーブという機能がある。図２に示すように、外部か
らの通信信号Ｓをオーディオ信号処理ＩＣ１で受けて、
スピーカアンプＩＣ２に通信信号Ｓを送り、スピーカア
ンプＩＣ２の電力を制御している。
【０００３】図２に示すオーディオ信号処理ＩＣとスピ
ーカアンプＩＣとにおいて、通信信号Ｓを送受信するイ
ンターフェース部を回路図で示すと、図３に示すような
回路構成となる。図３において、電源がオン状態のと
き、外部から「スピーカアンプ動作」という通信信号Ｓ
が供給されると、オーディオ信号処理ＩＣ１では、その
通信信号Ｓを受けて、電流Ｉ１が流れ、定電流Ｉ２が全
部吸い取る（条件：電流Ｉ１＞電流Ｉ２）。ゆえに、定
電流Ｉ２は、トランジスタＱ１，Ｑ２に全く流れないの
で、トランジスタＱ３にはベース電位が印加されない。
この結果、トランジスタＱ３のコレクタ（スタンバイ端
子）電位は、電源電圧Ｖｃｃとなり、Ｈｉｇｈ出力とな
る。スタンバイ端子ＳＴがＨｉｇｈレベルとなると、ス
ピーカアンプＩＣ２が動作し、スピーカ３から音が出力
される。すなわち、スピーカアンプＩＣ２は、スタンバ
イ端子ＳＴがＨｉｇｈレベルで動作、Ｌｏｗレベルでパ
ワーセーブとなる。
ーカアンプＩＣとにおいて、通信信号Ｓを送受信するイ
ンターフェース部を回路図で示すと、図３に示すような
回路構成となる。図３において、電源がオン状態のと
き、外部から「スピーカアンプ動作」という通信信号Ｓ
が供給されると、オーディオ信号処理ＩＣ１では、その
通信信号Ｓを受けて、電流Ｉ１が流れ、定電流Ｉ２が全
部吸い取る（条件：電流Ｉ１＞電流Ｉ２）。ゆえに、定
電流Ｉ２は、トランジスタＱ１，Ｑ２に全く流れないの
で、トランジスタＱ３にはベース電位が印加されない。
この結果、トランジスタＱ３のコレクタ（スタンバイ端
子）電位は、電源電圧Ｖｃｃとなり、Ｈｉｇｈ出力とな
る。スタンバイ端子ＳＴがＨｉｇｈレベルとなると、ス
ピーカアンプＩＣ２が動作し、スピーカ３から音が出力
される。すなわち、スピーカアンプＩＣ２は、スタンバ
イ端子ＳＴがＨｉｇｈレベルで動作、Ｌｏｗレベルでパ
ワーセーブとなる。
【０００４】反対に、「スピーカアンプパワーセーブ」
という通信信号Ｓが供給されると、オーディオ信号処理
ＩＣ１では、その通信信号Ｓを受けて電流Ｉ１が全く流
れなくなり（条件：電流Ｉ１＝０）、定電流Ｉ２が、ト
ランジスタＱ１のコレクタ、Ｑ２のベースに流れる。こ
れにより、トランジスタＱ３にベース電位が印加され、
トランジスタＱ３のコレクタ電流と抵抗Ｒ４の電圧降下
でスタンバイ端子ＳＴは、ほぼＧＮＤ電位（Ｌｏｗ）と
なる。スピーカアンプＩＣ２は、スタンバイ端子がＬｏ
ｗレベルとなると、パワーセーブ状態となり、スピーカ
３から音が出力されない。
という通信信号Ｓが供給されると、オーディオ信号処理
ＩＣ１では、その通信信号Ｓを受けて電流Ｉ１が全く流
れなくなり（条件：電流Ｉ１＝０）、定電流Ｉ２が、ト
ランジスタＱ１のコレクタ、Ｑ２のベースに流れる。こ
れにより、トランジスタＱ３にベース電位が印加され、
トランジスタＱ３のコレクタ電流と抵抗Ｒ４の電圧降下
でスタンバイ端子ＳＴは、ほぼＧＮＤ電位（Ｌｏｗ）と
なる。スピーカアンプＩＣ２は、スタンバイ端子がＬｏ
ｗレベルとなると、パワーセーブ状態となり、スピーカ
３から音が出力されない。
【０００５】上述した動作をまとめると、図４に示すよ
うになる。すなわち、通信信号Ｓが「スピーカアンプ動
作」の場合には、オーディオ信号処理ＩＣ１がＨｉｇｈ
出力となることにより、スピーカアンプＩＣ２が動作
し、スピーカ３から音が出力される。一方、通信信号Ｓ
が「スピーカアンプパワーセーブ」の場合には、オーデ
ィオ信号処理ＩＣ１がＬｏｗ出力となることにより、ス
ピーカアンプＩＣ２がパワーセーブ状態となり、スピー
カ３から音が出力されない。
うになる。すなわち、通信信号Ｓが「スピーカアンプ動
作」の場合には、オーディオ信号処理ＩＣ１がＨｉｇｈ
出力となることにより、スピーカアンプＩＣ２が動作
し、スピーカ３から音が出力される。一方、通信信号Ｓ
が「スピーカアンプパワーセーブ」の場合には、オーデ
ィオ信号処理ＩＣ１がＬｏｗ出力となることにより、ス
ピーカアンプＩＣ２がパワーセーブ状態となり、スピー
カ３から音が出力されない。
【０００６】
【発明が解決しようとする課題】ところで、上述したよ
うに、オーディオ信号処理ＩＣ１およびスピーカアンプ
ＩＣ２間で通信制御を行っている場合、各ＩＣの過渡応
答の違い等により、通信制御誤動作によるボツ音が発生
していた。図３に示す回路構成の場合には、カムコーダ
の電源を切るとき、スピーカ３から「ボチッ」というボ
ツ音が発生する。カムコーダは、電源オフ時、スピーカ
アンプＩＣ２をパワーセーブしてオフ状態とするが、従
来のオーディオ信号処理ＩＣ１とスピーカアンプＩＣ２
のインターフェース回路においては、スタンバイ端子Ｓ
ＴがＬｏｗレベルを維持した状態で、回路が非動作にな
らないといけない。
うに、オーディオ信号処理ＩＣ１およびスピーカアンプ
ＩＣ２間で通信制御を行っている場合、各ＩＣの過渡応
答の違い等により、通信制御誤動作によるボツ音が発生
していた。図３に示す回路構成の場合には、カムコーダ
の電源を切るとき、スピーカ３から「ボチッ」というボ
ツ音が発生する。カムコーダは、電源オフ時、スピーカ
アンプＩＣ２をパワーセーブしてオフ状態とするが、従
来のオーディオ信号処理ＩＣ１とスピーカアンプＩＣ２
のインターフェース回路においては、スタンバイ端子Ｓ
ＴがＬｏｗレベルを維持した状態で、回路が非動作にな
らないといけない。
【０００７】しかしながら、図５に示すように、電源オ
フ時、スタンバイ端子ＳＴはＨｉｇｈレベルとなるの
で、スピーカアンプＩＣ２が動作状態となってしまい、
ボツ音発生の原因となる。すなわち、スタンバイ端子Ｓ
Ｔを制御するオーディオ信号処理ＩＣ２の出力は、図３
に示すように、プルアップ抵抗Ｒ４でＨｉｇｈ／Ｌｏｗ
制御されているため、電源オフ時は、スタンバイ端子Ｓ
Ｔが電源電圧ＶｃｃにプルアップされてＨｉｇｈレベル
となり、ボツ音が発生していた。このように、従来のオ
ーディオ信号処理回路においては、電源オン／オフ等の
過渡応答時にノイズによるボツ音が発生し、非常に耳障
りになるという問題があった。
フ時、スタンバイ端子ＳＴはＨｉｇｈレベルとなるの
で、スピーカアンプＩＣ２が動作状態となってしまい、
ボツ音発生の原因となる。すなわち、スタンバイ端子Ｓ
Ｔを制御するオーディオ信号処理ＩＣ２の出力は、図３
に示すように、プルアップ抵抗Ｒ４でＨｉｇｈ／Ｌｏｗ
制御されているため、電源オフ時は、スタンバイ端子Ｓ
Ｔが電源電圧ＶｃｃにプルアップされてＨｉｇｈレベル
となり、ボツ音が発生していた。このように、従来のオ
ーディオ信号処理回路においては、電源オン／オフ等の
過渡応答時にノイズによるボツ音が発生し、非常に耳障
りになるという問題があった。
【０００８】そこで本発明は、電源オフ時におけるボツ
音の発生を防止することができるオーディオ信号処理回
路を提供することを目的とする。
音の発生を防止することができるオーディオ信号処理回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明によるオーディオ信号処理回路は、ス
タンバイ端子の電位に基づいて、オーディオ信号を最終
出力するスピーカ増幅回路の動作／非動作を制御するオ
ーディオ信号処理回路において、電源オフ時に、前記ス
タンバイ端子をハイインピーダンスとする第１のノイズ
除去手段と、前記第１のノイズ除去手段によりハイイン
ピーダンスとした前記スタンバイ端子を強制的に接地電
位とする第２のノイズ除去手段とを具備することを特徴
とする。
求項１記載の発明によるオーディオ信号処理回路は、ス
タンバイ端子の電位に基づいて、オーディオ信号を最終
出力するスピーカ増幅回路の動作／非動作を制御するオ
ーディオ信号処理回路において、電源オフ時に、前記ス
タンバイ端子をハイインピーダンスとする第１のノイズ
除去手段と、前記第１のノイズ除去手段によりハイイン
ピーダンスとした前記スタンバイ端子を強制的に接地電
位とする第２のノイズ除去手段とを具備することを特徴
とする。
【００１０】また、好ましい態様として、例えば請求項
２記載のように、請求項１記載のオーディオ処理回路に
おいて、前記第１のノイズ除去手段は、エミッタが接地
され、コレクタの電位を前記スタンバイ端子の電位とす
るトランジスタのコレクタ側に挿入された電流源であっ
てもよい。
２記載のように、請求項１記載のオーディオ処理回路に
おいて、前記第１のノイズ除去手段は、エミッタが接地
され、コレクタの電位を前記スタンバイ端子の電位とす
るトランジスタのコレクタ側に挿入された電流源であっ
てもよい。
【００１１】また、好ましい態様として、例えば請求項
３記載のように、請求項１記載のオーディオ信号処理回
路において、前記第２のノイズ除去手段は、電源オン時
には、前記スタンバイ端子に対してハイインピーダンス
となるようにしてもよい。
３記載のように、請求項１記載のオーディオ信号処理回
路において、前記第２のノイズ除去手段は、電源オン時
には、前記スタンバイ端子に対してハイインピーダンス
となるようにしてもよい。
【００１２】また、好ましい態様として、例えば請求項
４記載のように、請求項１記載のオーディオ信号処理回
路において、前記第１のノイズ除去手段は、電源オフ時
の過渡応答時に、他の内部素子と同じタイミングでオフ
状態となる電流源であってもよい。
４記載のように、請求項１記載のオーディオ信号処理回
路において、前記第１のノイズ除去手段は、電源オフ時
の過渡応答時に、他の内部素子と同じタイミングでオフ
状態となる電流源であってもよい。
【００１３】また、好ましい態様として、例えば請求項
５記載のように、請求項１記載のオーディオ処理回路に
おいて、前記第２のノイズ除去手段は、電源オフ時の過
渡応答時に、他の内部素子がオフ状態となるタイミング
と異なるタイミングで動作するようにしてもよい。
５記載のように、請求項１記載のオーディオ処理回路に
おいて、前記第２のノイズ除去手段は、電源オフ時の過
渡応答時に、他の内部素子がオフ状態となるタイミング
と異なるタイミングで動作するようにしてもよい。
【００１４】この発明では、第１のノイズ除去手段は、
電源オフ時に、前記スタンバイ端子をハイインピーダン
スとし、第２のノイズ除去手段は、前記第１のノイズ除
去手段によりハイインピーダンスとした前記スタンバイ
端子を強制的に接地電位とする。したがって、電源オフ
時にスタンバイ端子がハイレベルにならず、電源オフ時
におけるボツ音の発生を防止することが可能となる。
電源オフ時に、前記スタンバイ端子をハイインピーダン
スとし、第２のノイズ除去手段は、前記第１のノイズ除
去手段によりハイインピーダンスとした前記スタンバイ
端子を強制的に接地電位とする。したがって、電源オフ
時にスタンバイ端子がハイレベルにならず、電源オフ時
におけるボツ音の発生を防止することが可能となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 Ａ．実施形態 図１は、本発明の実施形態の略構成を示す回路図であ
る。なお、図２に対応する部分には同一の符号を付けて
説明を省略する。オーディオ信号処理ＩＣ４は、図２に
示す従来のオーディオ信号処理ＩＣ１に相当する。従来
と異なる点は、本実施形態によるオーディオ信号処理Ｉ
Ｃ４では、図２に示す従来のオーディオ信号処理ＩＣ１
におけるプルアップ抵抗Ｒ４を、定電流Ｉ３からなるノ
イズ除去回路５に置き換えることにより、電源オフ時に
スタンバイ端子ＳＴが電源電圧Ｖｃｃにプルアップされ
るのを防止するようになっている。該定電流Ｉ３は、電
源電圧Ｖｃｃのオン／オフ時等の過渡応答時に、内部回
路と同じタイミングで動作、非動作する電流源である。
定電流Ｉ３を設けることにより、スタンバイ端子ＳＴが
Ｈｉｇｈインピーダンスとなり、電位が決まらなくな
る。しかしながら、上記定電流Ｉ３だけであると、電源
オフとした瞬間、定電流Ｉ３がオフする前に、トランジ
スタＱ３がオフ状態となるので、定電流Ｉ３は、スピー
カアンプＩＣ２のトランジスタＱ４のベースに流れ、ト
ランジスタＱ４に電圧Ｖｆが生じる。この結果、図５に
示すように、従来技術と同様にスタンバイ端子ＳＴがＨ
ｉｇｈレベルとなり、ボツ音が発生してしまう。
面を参照して説明する。 Ａ．実施形態 図１は、本発明の実施形態の略構成を示す回路図であ
る。なお、図２に対応する部分には同一の符号を付けて
説明を省略する。オーディオ信号処理ＩＣ４は、図２に
示す従来のオーディオ信号処理ＩＣ１に相当する。従来
と異なる点は、本実施形態によるオーディオ信号処理Ｉ
Ｃ４では、図２に示す従来のオーディオ信号処理ＩＣ１
におけるプルアップ抵抗Ｒ４を、定電流Ｉ３からなるノ
イズ除去回路５に置き換えることにより、電源オフ時に
スタンバイ端子ＳＴが電源電圧Ｖｃｃにプルアップされ
るのを防止するようになっている。該定電流Ｉ３は、電
源電圧Ｖｃｃのオン／オフ時等の過渡応答時に、内部回
路と同じタイミングで動作、非動作する電流源である。
定電流Ｉ３を設けることにより、スタンバイ端子ＳＴが
Ｈｉｇｈインピーダンスとなり、電位が決まらなくな
る。しかしながら、上記定電流Ｉ３だけであると、電源
オフとした瞬間、定電流Ｉ３がオフする前に、トランジ
スタＱ３がオフ状態となるので、定電流Ｉ３は、スピー
カアンプＩＣ２のトランジスタＱ４のベースに流れ、ト
ランジスタＱ４に電圧Ｖｆが生じる。この結果、図５に
示すように、従来技術と同様にスタンバイ端子ＳＴがＨ
ｉｇｈレベルとなり、ボツ音が発生してしまう。
【００１６】そこで、本実施形態では、上記定電流Ｉ３
への置き換えに加えて、ノイズ除去回路６を設けてい
る。ノイズ除去回路６は、コレクタが抵抗Ｒ６を介して
スタンバイ端子ＳＴに接続され、エミッタが接地されて
いるトランジスタＱ５、コレクタが抵抗Ｒ７により電源
電圧Ｖｃｃにプルアップされ、エミッタが接地されてい
るトランジスタＱ６、および電源−接地間に直列接続さ
れた抵抗Ｒ８、ダイオードＤ１、抵抗Ｒ９から構成され
ている。上記トランジスタＱ５のベースは、トランジス
タＱ６のコレクタに接続されている。該トランジスタＱ
６のベースは、ダイオードＤ１と抵抗Ｒ９との間に接続
されている。ノイズ除去回路６においては、図４に示す
抵抗Ｒ９の抵抗値を変えることにより、トランジスタＱ
５がオン状態になるタイミングを容易に変更することが
できる。言い換えると、電源電圧Ｖｃｃのオン／オフ時
等の過渡応答時に、内部回路が非動作となるタイミング
と異なるタイミングで動作するように、ノイズ除去回路
６における抵抗Ｒ９の抵抗値を設定する。
への置き換えに加えて、ノイズ除去回路６を設けてい
る。ノイズ除去回路６は、コレクタが抵抗Ｒ６を介して
スタンバイ端子ＳＴに接続され、エミッタが接地されて
いるトランジスタＱ５、コレクタが抵抗Ｒ７により電源
電圧Ｖｃｃにプルアップされ、エミッタが接地されてい
るトランジスタＱ６、および電源−接地間に直列接続さ
れた抵抗Ｒ８、ダイオードＤ１、抵抗Ｒ９から構成され
ている。上記トランジスタＱ５のベースは、トランジス
タＱ６のコレクタに接続されている。該トランジスタＱ
６のベースは、ダイオードＤ１と抵抗Ｒ９との間に接続
されている。ノイズ除去回路６においては、図４に示す
抵抗Ｒ９の抵抗値を変えることにより、トランジスタＱ
５がオン状態になるタイミングを容易に変更することが
できる。言い換えると、電源電圧Ｖｃｃのオン／オフ時
等の過渡応答時に、内部回路が非動作となるタイミング
と異なるタイミングで動作するように、ノイズ除去回路
６における抵抗Ｒ９の抵抗値を設定する。
【００１７】ノイズ除去回路６は、通常、電源がオン状
態のときには、トランジスタＱ６のベース電位には電圧
Ｖｆが生じているので、トランジスタＱ６のコレクタ電
流と抵抗Ｒ７の電圧降下で、トランジスタＱ６のコレク
タ電位は、ほぼＧＮＤ電位となり、トランジスタＱ５は
オン状態とならない。このため、トランジスタＱ５のコ
レクタは、オープンとなり、オーディオ信号処理ＩＣ１
とスピーカアンプＩＣ２との通信制御のやり取りには影
響を及ぼさない。これに対して、電源オフ時は、トラン
ジスタＱ６がオフ状態となる。すなわち、電流Ｉ４は、
電源電圧ＶｃｃからトランジスタＱ６とダイオードＤ１
の２Ｖｆを引いた電圧を抵抗Ｒ８で除算した値となるた
め、電源電圧Ｖｃｃがオフになると、電流Ｉ４が小さく
なり、トランジスタＱ６に電圧Ｖｆが生じなくなる。こ
のため、トランジスタＱ５に電圧Ｖｆが生じ、トランジ
スタＱ５がオン状態になる。
態のときには、トランジスタＱ６のベース電位には電圧
Ｖｆが生じているので、トランジスタＱ６のコレクタ電
流と抵抗Ｒ７の電圧降下で、トランジスタＱ６のコレク
タ電位は、ほぼＧＮＤ電位となり、トランジスタＱ５は
オン状態とならない。このため、トランジスタＱ５のコ
レクタは、オープンとなり、オーディオ信号処理ＩＣ１
とスピーカアンプＩＣ２との通信制御のやり取りには影
響を及ぼさない。これに対して、電源オフ時は、トラン
ジスタＱ６がオフ状態となる。すなわち、電流Ｉ４は、
電源電圧ＶｃｃからトランジスタＱ６とダイオードＤ１
の２Ｖｆを引いた電圧を抵抗Ｒ８で除算した値となるた
め、電源電圧Ｖｃｃがオフになると、電流Ｉ４が小さく
なり、トランジスタＱ６に電圧Ｖｆが生じなくなる。こ
のため、トランジスタＱ５に電圧Ｖｆが生じ、トランジ
スタＱ５がオン状態になる。
【００１８】このように、定電流Ｉ３だけの場合には、
電源オフした瞬間、スタンバイ端子ＳＴがＨｉｇｈレベ
ルとなるのが、ノイズ除去回路６を設けることで、強制
的にスタンバイ端子ＳＴをＬｏｗレベルに低下させるこ
とが可能となる。ゆえに、電源オフ時にスタンバイ端子
ＳＴがＨｉｇｈ状態になることはなくなり、スピーカア
ンプＩＣ２では、パワーセーブ状態が維持され、ボツ音
を発生することはない。
電源オフした瞬間、スタンバイ端子ＳＴがＨｉｇｈレベ
ルとなるのが、ノイズ除去回路６を設けることで、強制
的にスタンバイ端子ＳＴをＬｏｗレベルに低下させるこ
とが可能となる。ゆえに、電源オフ時にスタンバイ端子
ＳＴがＨｉｇｈ状態になることはなくなり、スピーカア
ンプＩＣ２では、パワーセーブ状態が維持され、ボツ音
を発生することはない。
【００１９】Ｂ．応用例 電源電圧Ｖｃｃがオフするとき、内部回路も電源電圧Ｖ
ｃｃに追従してオフ状態となるので、ＢＵＦ出力ＰＩＮ
時は、ノイズを出力してオフ状態となる。電源オフ時の
ノイズが気になる場合には、上述したノイズ除去回路６
を用いて出力ＢＵＦの電流源をオフ状態にすると、電源
電圧Ｖｃｃがオフ状態になった瞬間、出力ＢＵＦをオフ
状態にすることができるので、ノイズが発生しない。
ｃｃに追従してオフ状態となるので、ＢＵＦ出力ＰＩＮ
時は、ノイズを出力してオフ状態となる。電源オフ時の
ノイズが気になる場合には、上述したノイズ除去回路６
を用いて出力ＢＵＦの電流源をオフ状態にすると、電源
電圧Ｖｃｃがオフ状態になった瞬間、出力ＢＵＦをオフ
状態にすることができるので、ノイズが発生しない。
【００２０】このように、上述した実施形態によれば、
電源オフ時に強制的にスタンバイ端子ＳＴをＬｏｗレベ
ルとし、通常動作時は、オープンコレクタ（ハイインピ
ーダンス）としたので、他の回路に影響を及ぼすことな
く、簡単な回路構成で、電源オフ時のボツ音の発生を防
止することができる。
電源オフ時に強制的にスタンバイ端子ＳＴをＬｏｗレベ
ルとし、通常動作時は、オープンコレクタ（ハイインピ
ーダンス）としたので、他の回路に影響を及ぼすことな
く、簡単な回路構成で、電源オフ時のボツ音の発生を防
止することができる。
【００２１】
【発明の効果】請求項１記載の発明によれば、電源オフ
時に、第１のノイズ除去手段により、前記スタンバイ端
子をハイインピーダンスとし、第２のノイズ除去手段に
より、前記第１のノイズ除去手段によりハイインピーダ
ンスとした前記スタンバイ端子を強制的に接地電位とす
るようにしたので、電源オフ時にスタンバイ端子がハイ
レベルにならず、電源オフ時におけるボツ音の発生を防
止することができるという利点が得られる。
時に、第１のノイズ除去手段により、前記スタンバイ端
子をハイインピーダンスとし、第２のノイズ除去手段に
より、前記第１のノイズ除去手段によりハイインピーダ
ンスとした前記スタンバイ端子を強制的に接地電位とす
るようにしたので、電源オフ時にスタンバイ端子がハイ
レベルにならず、電源オフ時におけるボツ音の発生を防
止することができるという利点が得られる。
【００２２】また、請求項２記載の発明によれば、前記
第１のノイズ除去手段を、エミッタが接地され、コレク
タの電位を前記スタンバイ端子の電位とするトランジス
タのコレクタ側に挿入された電流源としたので、簡単な
回路構成で、電源オフ時にスタンバイ端子がハイレベル
にならず、電源オフ時におけるボツ音の発生を防止する
ことができるという利点が得られる。
第１のノイズ除去手段を、エミッタが接地され、コレク
タの電位を前記スタンバイ端子の電位とするトランジス
タのコレクタ側に挿入された電流源としたので、簡単な
回路構成で、電源オフ時にスタンバイ端子がハイレベル
にならず、電源オフ時におけるボツ音の発生を防止する
ことができるという利点が得られる。
【００２３】また、請求項３記載の発明によれば、前記
第２のノイズ除去手段が、電源オン時には、前記スタン
バイ端子に対してハイインピーダンスとなるようにした
ので、通常動作時は、他の回路に影響を及ぼすことな
く、電源オフ時におけるボツ音の発生を防止することが
できるという利点が得られる。
第２のノイズ除去手段が、電源オン時には、前記スタン
バイ端子に対してハイインピーダンスとなるようにした
ので、通常動作時は、他の回路に影響を及ぼすことな
く、電源オフ時におけるボツ音の発生を防止することが
できるという利点が得られる。
【００２４】また、請求項４記載の発明によれば、前記
第１のノイズ除去手段を、電源オフ時の過渡応答時に、
他の内部素子と同じタイミングでオフ状態となる電流源
としたので、簡単な回路構成で、電源オフ時にスタンバ
イ端子がハイレベルにならず、電源オフ時におけるボツ
音の発生を防止することができるという利点が得られ
る。
第１のノイズ除去手段を、電源オフ時の過渡応答時に、
他の内部素子と同じタイミングでオフ状態となる電流源
としたので、簡単な回路構成で、電源オフ時にスタンバ
イ端子がハイレベルにならず、電源オフ時におけるボツ
音の発生を防止することができるという利点が得られ
る。
【００２５】また、請求項５記載の発明によれば、前記
第２のノイズ除去手段を、電源オフ時の過渡応答時に、
他の内部素子がオフ状態となるタイミングと異なるタイ
ミングで動作するようにしたので、簡単な回路構成で、
電源オフ時にスタンバイ端子がハイレベルにならず、電
源オフ時におけるボツ音の発生を防止することができる
という利点が得られる。
第２のノイズ除去手段を、電源オフ時の過渡応答時に、
他の内部素子がオフ状態となるタイミングと異なるタイ
ミングで動作するようにしたので、簡単な回路構成で、
電源オフ時にスタンバイ端子がハイレベルにならず、電
源オフ時におけるボツ音の発生を防止することができる
という利点が得られる。
【図１】本発明の実施形態の略構成を示す回路図であ
る。
る。
【図２】カムコーダにおけるオーディオ処理回路の略構
成を示すブロック図である。
成を示すブロック図である。
【図３】従来のオーディオ信号処理ＩＣとスピーカアン
プＩＣとにおいて、通信信号Ｓを送受信するインターフ
ェース部の略構成を示す回路図である。
プＩＣとにおいて、通信信号Ｓを送受信するインターフ
ェース部の略構成を示す回路図である。
【図４】オーディオ処理回路の動作を説明するための図
である。
である。
【図５】従来のオーディオ処理回路におけるノイズ発生
の原因を説明するための概念図である。
の原因を説明するための概念図である。
１……オーディオ信号処理ＩＣ、２……スピーカアンプ
ＩＣ（スピーカ増幅回路）、３……スピーカ、４……オ
ーディオ信号処理ＩＣ、５……ノイズ除去回路（第１の
ノイズ除去手段、電流源）、６……ノイズ除去回路（第
２のノイズ除去手段）
ＩＣ（スピーカ増幅回路）、３……スピーカ、４……オ
ーディオ信号処理ＩＣ、５……ノイズ除去回路（第１の
ノイズ除去手段、電流源）、６……ノイズ除去回路（第
２のノイズ除去手段）
Claims (5)
- 【請求項１】 スタンバイ端子の電位に基づいて、オー
ディオ信号を最終出力するスピーカ増幅回路の動作／非
動作を制御するオーディオ信号処理回路において、 電源オフ時に、前記スタンバイ端子をハイインピーダン
スとする第１のノイズ除去手段と、 前記第１のノイズ除去手段によりハイインピーダンスと
した前記スタンバイ端子を強制的に接地電位とする第２
のノイズ除去手段とを具備することを特徴とするオーデ
ィオ信号処理回路。 - 【請求項２】 前記第１のノイズ除去手段は、エミッタ
が接地され、コレクタの電位を前記スタンバイ端子の電
位とするトランジスタのコレクタ側に挿入された電流源
であることを特徴とする請求項１記載のオーディオ信号
処理回路。 - 【請求項３】 前記第２のノイズ除去手段は、電源オン
時には、前記スタンバイ端子に対してハイインピーダン
スとなることを特徴とする請求項１記載のオーディオ信
号処理回路。 - 【請求項４】 前記第１のノイズ除去手段は、電源オフ
時の過渡応答時に、他の内部素子と同じタイミングでオ
フ状態となる電流源であることを特徴とする請求項１記
載のオーディオ信号処理回路。 - 【請求項５】 前記第２のノイズ除去手段は、電源オフ
時の過渡応答時に、他の内部素子がオフ状態となるタイ
ミングと異なるタイミングで動作することを特徴とする
請求項１記載のオーディオ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078425A JP4465787B2 (ja) | 2000-03-21 | 2000-03-21 | オーディオ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078425A JP4465787B2 (ja) | 2000-03-21 | 2000-03-21 | オーディオ信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267943A true JP2001267943A (ja) | 2001-09-28 |
| JP4465787B2 JP4465787B2 (ja) | 2010-05-19 |
Family
ID=18595839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078425A Expired - Lifetime JP4465787B2 (ja) | 2000-03-21 | 2000-03-21 | オーディオ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4465787B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1691485A1 (en) | 2005-02-10 | 2006-08-16 | ORION ELECTRIC CO., Ltd. | Electronic device comprising audio mute control circuit |
| JP2018113629A (ja) * | 2017-01-13 | 2018-07-19 | オンキヨー株式会社 | 音楽再生装置 |
-
2000
- 2000-03-21 JP JP2000078425A patent/JP4465787B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1691485A1 (en) | 2005-02-10 | 2006-08-16 | ORION ELECTRIC CO., Ltd. | Electronic device comprising audio mute control circuit |
| JP2018113629A (ja) * | 2017-01-13 | 2018-07-19 | オンキヨー株式会社 | 音楽再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4465787B2 (ja) | 2010-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3742474B2 (ja) | オーディオ装置を有するコンピュータ・システム | |
| EP0368528B1 (en) | Audio amplifier with mute and stand-by states | |
| JP2000021171A (ja) | 半導体メモリ装置 | |
| US5734729A (en) | Apparatus for eliminating audio noise when power is cycled to a computer | |
| US20050202798A1 (en) | Method and circuit arrangement for switching an electronic circuit into a power-saving mode | |
| JP2001267943A (ja) | オーディオ信号処理回路 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| US6359489B1 (en) | Clock signal generation and buffer circuit having high noise immunity and low power consumption | |
| JP2770256B2 (ja) | 制御システム | |
| JPH10290128A (ja) | マイクロフォン回路 | |
| US6697612B2 (en) | Receiving section of a telephone | |
| JPH05175798A (ja) | アンダーシュートを低減させる回路 | |
| JP2000250666A (ja) | 中央処理装置及び該中央処理装置の消費電力低減方法 | |
| JPH06132804A (ja) | 半導体集積回路 | |
| JPH09134223A (ja) | 絶対温度比例電流生成回路およびその集積回路 | |
| JPH10261921A (ja) | オーディオパワーアンプｉｃ | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JP3249368B2 (ja) | アラーム音出力回路 | |
| KR930004653Y1 (ko) | Op 앰프의 출력 제어회로 | |
| JPH0653810A (ja) | 半導体集積回路 | |
| JPH08139581A (ja) | 電源制御回路 | |
| JP2809840B2 (ja) | バッテリ電源供給回路 | |
| JPH0621724A (ja) | 増幅器 | |
| JP2001016322A (ja) | 電話機の受信部 | |
| JP3597151B2 (ja) | 電源オン・オフ時サウンドノイズミュート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090106 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100215 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |