JP3597151B2 - 電源オン・オフ時サウンドノイズミュート回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電源オン・オフ時サウンドノイズミュート回路に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ等においては、電源オン／オフ時に出力されるサウンドノイズを、従来、ソフトウェア制御（ドライバ）によって、ミュートしていた。
【０００３】
外部ＬＳＩのコーデックチップ（オーディオ信号を出力する）毎にドライバが異なるため、コーデックチップを変更するたびに、ドライバを変更しなければならない。
【０００４】
なお、電源オン／オフ時におけるオーディオＩＮの出力を抑止するミュート回路として、例えば特開平２−２７９００７号公報には、電源オン／オフ時におけるオーディオＩＮの出力をトランジスタによって短絡してオーディオＯＵＴを抑止するミュート回路と、ミュート回路の電源をバックアップする電源バックアップ回路とを備え、電源バックアップ回路によって電源バックアップしたミュート回路により、電源オン／オフ時におけるオーディオＩＮの出力を抑止するようにしたミュート回路が提案されている。後の説明からも明らかとされるように、特開平２−２７９００７号公報の回路とは相違して、本発明は、システムの起動、終了を通知する信号を制御信号として用いることで、起動、終了と連動してミュートとその解除を制御するものである。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、いずれのサウンド源（コーデックチップ）を用いてもミュート機能を実現することができる回路を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決するための手段を提供する本発明は、電源オンからシステムが起動するまでの期間、オフ状態とされ、システム起動後からシステム終了までの期間、オン状態とされ、前記システム終了後にオフ状態とされる制御信号を制御端子に入力し、出力が抵抗を介して高位側の電源に接続される第１のトランジスタと、サウンド源からの出力ラインと出力端子との接続点に接続され、前記第１のトランジスタの出力と前記抵抗との接続点に制御端子が接続されてオン及びオフされる第２のトランジスタと、を含み、前記制御信号がオフ状態のときに、前記第１のトランジスタがオフ状態とされ、前記第２のトランジスタがオン状態とされ、前記サウンド源からの出力信号が前記出力端子に出力されることを抑止する。
【０００７】
本発明は、電源オン時から、所定期間、オンとされる第１の制御信号を制御端子に入力し、出力が、第１の抵抗を介して第１の電源に接続され、容量を介して第２の電源に接続される第１のトランジスタと、前記第１のトランジスタの出力端に制御端子が接続され、出力が、第２の抵抗を介して第１の電源に接続される第２のトランジスタと、電源オフ時よりも前にオンとされる第２の制御信号を制御端子に入力する第３のトランジスタと、が、前記第１の電源と前記第２の電源間に縦積みに接続され、前記第２のトランジスタの出力に制御端子が接続され、出力端がサウンド源の出力ラインと出力端子との接続点に接続される第４のトランジスタとを備えている。
【０００８】
【発明の実施の形態】
発明の実施の形態について説明する。本発明は、電源オンからシステム起動時のドライバロードまでの期間、及びドライバアンロード後、Ｌｏｗレベルとされ、ドライバロードからドライバアンロードまでＨｉｇｈレベルとされる制御信号（図１の２１）をベースに入力し、コレクタが抵抗（図１の１５）を介してバックアップ用の電源（図１の１７）に接続され、エミッタがグランドに接続される第１のトランジスタ（図１の１１）と、第１のトランジスタ（図１の１１）のコレクタにベースが共通に接続され、コレクタがコーデックチップ（図１の２）の左右のサウンド信号出力ライン（図１の２２、２３）と出力端子（図１の３）との接続点にそれぞれ接続される第２、第３のトランジスタ（図１の１２、１３）とを備えている。本発明によれば、従来の制御方法のように、電源オン、電源オフ時のわずかな時間で制御するのではなく、オペレーティングシステム（例えばＷｉｎｄｏｗｓ（登録商標）、「Ｗｉｎｄｏｗｓ（登録商標）」はＭｉｃｒｏｓｏｆｔ社の商標）の起動、終了を通知する信号を制御信号として用いることで、起動、終了と連動して制御することができ、ミュートさせる。
【０００９】
また本発明は、その好ましい実施の形態において、電源オン時から所定期間オンとされる第１の制御信号（図３の３１）をベースに入力し、コレクタが、第１の抵抗を介して、電源（ＶＣＣ５）に接続され、容量（図３の３６）を介してグランドに接続される第１のトランジスタ（図３の１１）と、第１のトランジスタ（図３の１１）のコレクタにベースが接続され、コレクタが、第２の抵抗を介してバックアップ用電源に接続される第２のトランジスタ（図３の１８）と、電源オフ時よりも前にオンとされる第２の制御信号（図３の３２）をベースに入力し、コレクタが、第２のトランジスタのエミッタに接続され、エミッタがグランドに接続された第３のトランジスタ（図３の１９）と、第２のトランジスタ（図３の１８）のコレクタにベースが接続され、コレクタがコーデックチップ（２）の左右のサウンド信号出力ラインと出力端子との接続点に接続される第４、及び第５のトランジスタ（図３の１２、１３）と、を備えている。
【００１０】
本発明によれば、ミュート制御をハードウェア回路で行うことよって、どのコーデックチップを用いても、ミュート機能を設けることができる。
【００１１】
【実施例】
本発明の実施例について図面を参照して説明する。図１は、本発明の一実施例の構成を示す図である。電源オン／オフ時サウンドノイズミュート回路１は、ＡＣ９７＿ＭＵＴＥ信号２１の状態によって、出力端子３をミュートまたはミュート解除させるものである。
【００１２】
外部ＬＳＩコーデックチップ（Ｃｏｄｅｃ Ｃｈｉｐ）２から出力されるＡＣ９７＿ＭＵＴＥ信号２１（ＡＣ９７＿ＭＵＴＥは、ＡＣ９７規格で規定されている）は、抵抗１４とコンデンサ１６からなる積分回路（平滑回路）を介して、トランジスタ１１のベースに入力されており、トランジスタ１１のエミッタはグランドに接続され、コレクタは、抵抗１５を介して５Ｖバックアップ電源（５Ｖ＿ＳＢ）１７に接続されるとともに、トランジスタ１２、１３のベースに接続されている。外部ＬＳＩコーデック（符号化復号回路）チップ２からのサウンドＲ信号２２とサウンドＬ信号２３は、出力端子３に接続されるとともに、それぞれトランジスタ１２、１３のコレクタに接続され、トランジスタ１２、１３のエミッタは接地される。
【００１３】
図２は、ＡＣ９７＿ＭＵＴＥ信号２１のタイミング波形を示す図である。外部ＬＳＩコーデックチップ２から出力されるＡＣ９７＿ＭＵＴＥ信号２１は、電源オン後、オペレーティングシステム（Ｗｉｎｄｏｗｓ（登録商標）；Ｍｉｃｒｏｓｏｆｔ社の商標）が起動され、ドライバがロードされて、外部ＬＳＩコーデックチップが認識されたた場合に、ＬｏｗレベルからＨｉｇｈレベルとなり、電源オフ時（シャットダウン時）、オペレーティングシステム（Ｗｉｎｄｏｗｓ（登録商標））が終了しドライバがアンロードされた時点でＨｉｇｈレベルからＬｏｗレベルとなる。
【００１４】
ＡＣ９７＿ＭＵＴＥ信号２１は、トランジスタ１１のベースに入力され、ＡＣ９７＿ＭＵＴＥ信号２１の値により、トランジスタ１２、トランジスタ１３がオン、オフされ、ミュート、あるいはミュート解除が行われる。
【００１５】
ＡＣ９７＿ＭＵＴＥ信号２１は、デジタル信号であるため、ＬｏｗレベルからＨｉｇｈレベルに変化する時、所定の立ち上がり時間で変化する。ＡＣ９７＿ＭＵＴＥ信号２１の電圧の急激な変化が起こると、ノイズとして出力されてしまうため、抵抗１４とコンデンサ１６のＣＲ積分回路を用いてその立ち上がり、立ち下がりの変化を緩やかなものとし、トランジスタ１１のベースに入力する。
【００１６】
ＡＣ９７＿ＭＵＴＥ信号２１が、図２の区間１の時（信号レベルはＬｏｗレベル）、トランジスタ１１のベース端子にはＬｏｗレベルの信号が入力され、トランジスタ１１のコレクタ−エミッタ間には電流は流れない。このとき、トランジスタ１２、トランジスタ１３のベースには、バックアップ電源１７（５Ｖ）の電源電圧が入力され、トランジスタ１２、トランジスタ１３のコレクタ−エミッタ間に電流が流れる。このため、サウンドＲ信号２２、サウンドＬ信号２３は、トランジスタ１２、トランジスタ１３のコレクタ−エミッタ間に流れ、出力端子３には出力されない。
【００１７】
ＡＣ９７＿ＭＵＴＥ信号２１が、図２の区間２の時（信号レベルはＨｉｇｈレベル）、トランジスタ１１のベースにはＨｉｇｈレベルの信号が入力され（ベース電流が流れ）、トランジスタ１１のコレクタ−エミッタ間に電流が流れる。この時、トランジスタ１２、トランジスタ１３のベースには電流が流れず、トランジスタ１２、トランジスタ１３はオフ状態とされ、コレクタ−エミッタ間に電流は流れない。このため、サウンドＲ信号２２、サウンドＬ信号２３は出力端子３に出力される。
【００１８】
ＡＣ９７＿ＭＵＴＥ信号２１が、図２の区間３の時（信号レベルはＬｏｗレベル）、区間１と同様に、トランジスタ１１のベースにはＬｏｗレベルの信号が入力され、トランジスタ１１のコレクタ−エミッタ間には電流は流れない。このとき、トランジスタ１２、トランジスタ１３のベースには、バックアップ電源１７が入力され、トランジスタ１２、トランジスタ１３のコレクタ−エミッタ間に電流が流れる。このため、サウンドＲ信号２２、サウンドＬ信号２３はトランジスタ１２、トランジスタ１３のコレクタ−エミッタ間に流れ、出力端子３には出力されない。
【００１９】
・電源オンからＯＳ（Ｗｉｎｄｏｗｓ（登録商標））を起動しドライバロードまではミュート、
・ＯＳ（Ｗｉｎｄｏｗｓ（登録商標））起動時のドライバロードから、Ｗｉｎｄｏｗｓ（登録商標）を終了しドライバアンロードまではミュート解除、
・ＯＳ（Ｗｉｎｄｏｗｓ（登録商標））終了時のドライバアンロードから電源オフまではミュート
となる。
【００２０】
図３は、本発明の第２の実施例の構成を示す図である。図３を参照すると、この実施例では、ミュートを制御する信号として、前記実施例で用いた外部ＬＳＩのコーデックチップ２の信号ではなく、パーソナルコンピュータ（ＰＣ）の信号であるＭＵＴＥ＿ＳＷ信号３１と、ＳＵＳＡ信号３２を用いている。ＭＵＴＥ＿ＳＷ信号３１と、ＳＵＳＡ信号３２は、チップセット（マザーボードに搭載され、ＣＰＵ、ＡＧＰ（ａｃｃｅｌｅｒａｔｅｄ ｇｒａｐｈｉｃｓ ｐｏｒｔ）、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等の主要機能をなす１つ又は複数のＬＳＩを含む）より出力され、ＭＵＴＥ＿ＳＷ信号３１は、ＰＣＩ ＲＥＳＥＴ信号を反転した信号よりなり、ＳＵＳＡ信号は、サウスブリッジ（ｓｏｕｔｈｂｒｉｄｇｅ；ＰＣＩとＩＳＡ（ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ）バス間のブリッジ）から出力される。
【００２１】
図４は、ＭＵＴＥ＿ＳＷ信号３１とＳＵＳＡ信号３２のタイミング波形を示す図である。。ＭＵＴＥ＿ＳＷ信号は、ＰＣＩ ＲＥＳＥＴ（リセット）信号を反転した信号、ＳＵＳＡ信号は、Ｓｏｕｔｈｂｒｉｄｇｅの出力信号である。
【００２２】
ＭＵＴＥ＿ＳＷ信号３１は、抵抗３９を介して、トランジスタ１１のベースに入力されており、トランジスタ１１のエミッタはグランドに接続され、コレクタは、抵抗３５を介して５Ｖ電源（ＶＣＣ５）３３に接続されるとともに、一端がグランドに接続されたコンデンサ３６の他端子に接続され、さらに、トランジスタ１８のベースに接続されている。トランジスタ１８のコレクタは、抵抗３７を介して５Ｖバックアップ電源３４に接続されるとともに、トランジスタ１２、１３のベースに接続されており、トランジスタ１８のエミッタは、エミッタがグランドに接続され、ベースが抵抗３８を介してＳＵＳＡ信号３２に接続されているトランジスタ１９のコレクタに接続されている。外部ＬＳＩコーデック（符号化復号回路）チップ２からのサウンドＲ信号２２、サウンドＬ信号２３は、出力端子３に接続されるとともに、トランジスタ１２、１３のコレクタに接続されている。
【００２３】
電源オン時は、ＭＵＴＥ＿ＳＷ信号３１がＨｉｇｈレベルとなりトランジスタ１１のベースに入力され、５Ｖ電源３３からの電流がトランジスタ１１のコレクタ−エミッタ間に流れる。
【００２４】
この時、トランジスタ１８のベースはグランド電位とされ（トランジスタ１８はオフ状態）、トランジスタ１２、１３のベース電位は、５Ｖ電源３４の電源電圧となる。トランジスタ１２、１３がオンし、サウンドＲ信号２２、サウンドＬ信号２３はトランジスタ１２、トランジスタ１３のコレクタ−エミッタ間に流れるため、出力端子３には出力されない。
【００２５】
実際には、ＭＵＴＥ＿ＳＷ信号３１と５Ｖ電源３３とがほぼ同時に立ち上がるために、５Ｖ電源３３の電流はすべてトランジスタ１１のコレクタ−エミッタ間に流れず、トランジスタ１２のベースにも流れるため、出力端子３はミュートされない。これを防ぐために、抵抗３５とコンデンサ３６をもちいて、完全にトランジスタ１１がオンされるまで、トランジスタ１２に５Ｖ電源３３の電流を流さないようにする。このように、抵抗３５とコンデンサ３６によって、電源オン時に、ミュートさせることができる。
【００２６】
電源オフ時には、図４の区間４（５Ｖ電源３３の５Ｖ出力とＭＵＴＥ＿ＳＷ信号３１のＨｉｇｈレベル期間の重なり区間）が短いため、完全にミュートされない。そこで、この実施例では、電源オフより前に遷移するＳＵＳＡ信号３２を用いてミュートさせる。ＳＵＳＡ信号３２がＬｏｗレベルのとき、トランジスタ１９はオフとなり（トランジスタ１８のコレクタ−エミッタ間に電流が流れない）、トランジスタ１２、１３はオンし、ミュートする。
【００２７】
この実施例においては、電源オン時と電源オフ時にトリガーとなる制御信号が異なるので、ＭＵＴＥ＿ＳＷ信号３１とＳＵＳＡ信号３２をトランジスタにて論理演算（ＡＮＤ演算）させることによって、電源オン時も電源オフ時にも完全にミュートさせることができる。
【００２８】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、特許請求の範囲の請求項の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、電源オンからシステム起動時のドライバロードと、システム終了時のドライバアンロードを知らせる信号に基づいて、サウンドノイズをミュートする制御を行う回路構成としたことにより、いずれのサウンド源（コーデックチップ）を用いてもミュート機能を実現することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例におけるＡＣ９７＿ＭＵＴＥ信号のタイミング波形を示す図である。
【図３】本発明の他の実施例の構成を示す図である。
【図４】本発明の他の実施例における５Ｖ電源、ＭＵＴＥ＿ＳＷ，ＳＵＳＡ信号のタイミング波形を示す図である。
【符号の説明】
１ 電源オン／オフ時サウンドノイズミュート回路
２ 外部ＬＳＩコーデックチップ
３ 出力端子
１１、１２、１３、１８、１９ トランジスタ
１４、１５ 抵抗
１６ コンデンサ
１７ バックアップ５Ｖ電源
２１ ＡＣ９７＿ＭＵＴＥ
２２ サウンドＲ信号
２３ サウンドＬ信号
３１ ＭＵＴＥ＿ＳＷ
３２ ＳＵＳＡ
３３ ５Ｖ電源
３４ バックアップ５Ｖ電源
３５、３７、３８、３９ 抵抗
３６ コンデンサ

Claims (6)

1. サウンド源からの出力信号を出力端子に出力することを制御する回路であって、
   コンピュータの電源オン後、オペレーティングシステムが起動され、前記オペレーティングシステムが前記サウンド源を認識した場合、前記サウンド源からの出力信号を前記出力端子に出力するための制御信号を出力し、前記オペレーティングシステムが前記サウンド源の認識を解除した場合、前記サウンド源からの出力信号を前記出力端子に出力することを抑止するための制御信号を出力する手段を備えている、ことを特徴とする、電源オン・オフ時サウンドノイズミュート回路。
2. 前記オペレーティングシステムによる前記サウンド源の認識は、前記サウンド源のチップのドライバがロードされ、前記オペレーティングシステムが前記チップを認識した場合であり、
   前記オペレーティングシステムによる前記サウンド源の認識の解除は、前記サウンド源のチップのドライバがアンロードされた場合に行われる、ことを特徴とする請求項１記載の電源オン・オフ時サウンドノイズミュート回路。
3. 前記オペレーティングシステムのサウンド源の認識の状態によって、前記制御信号の信号レベルを変更し、前記制御信号の信号レベルの状態によって、前記サウンド源からの出力信号を前記出力端子に出力することを抑止する回路をオン / オフする、ことを特徴とする請求項１の電源オン・オフ時サウンドノイズミュート回路。
4. 電源オン時から、所定期間、オンとされる第１の制御信号を制御端子に入力し、出力が、第１の抵抗を介して、高位側の第１の電源に接続され、容量を介して、低位側の電源に接続される第１のトランジスタを備え、
   前記第１のトランジスタの出力に制御端子が接続され、出力が第２の抵抗を介して高位側の第２の電源に接続される第２のトランジスタと、電源オフ時よりも前にオンとされる第２の制御信号を制御端子に入力する第３のトランジスタと、が、前記高位側の第２の電源と前記低位側の電源間に縦積みに接続され、
   サウンド源からの出力ラインと出力端子との接続点に接続され、前記第２のトランジスタの出力に制御端子が接続されてオン及びオフされる第４のトランジスタを備えている、ことを特徴とする電源オン・オフ時サウンドノイズミュート回路。
5. 電源オン時から所定期間オンとされる第１の制御信号をベースに入力し、コレクタが、第１の抵抗を介して、電源に接続され、容量を介してグランドに接続される第１のトランジスタと、
   前記第１のトランジスタのコレクタにベースが接続され、コレクタが、第２の抵抗を介してバックアップ用電源に接続される第２のトランジスタと、
   電源オフ時よりも前にオンとされる第２の制御信号をベースに入力し、コレクタが、第２のトランジスタのエミッタに接続され、エミッタがグランドに接続された第３のトランジスタと、
   前記第２のトランジスタのコレクタにベースが接続され、コレクタがコーデックチップの左右のサウンド信号出力ラインと出力端子との接続点に接続される第４、及び第５のトランジスタと、
   を備えている、ことを特徴とする電源オン・オフ時サウンドノイズミュート回路。
6. 前記第１、第２の制御信号が、コンピュータのチップセットより出力され、前記第１の制御信号は、PCI（peripheral component interconnect）RESET信号を反転した信号（MUTE_SW）よりなり、前記第２の制御信号が、サウスブリッジ（southbridge）から出力される信号（SUSA）である、ことを特徴とする請求項５記載の電源オン・オフ時サウンドノイズミュート回路。

Images