JP3789763B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP3789763B2 JP3789763B2 JP2001070514A JP2001070514A JP3789763B2 JP 3789763 B2 JP3789763 B2 JP 3789763B2 JP 2001070514 A JP2001070514 A JP 2001070514A JP 2001070514 A JP2001070514 A JP 2001070514A JP 3789763 B2 JP3789763 B2 JP 3789763B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant
- constant current
- voltage
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路に使用される定電圧回路に関する。
【０００２】
【従来の技術】
図３は、半導体装置などの電子回路に使用される従来の定電圧回路２００の回路図である。定電圧回路２００は、大きく分けて、差動回路Ｓ、当該差動回路Ｓに一定の駆動電流を流す定電流回路Ｃ、及び、差動回路Ｓの出力を増幅する２段増幅回路Ａで構成される。差動回路Ｓは、Ｐチャンネルトランジスタ２，３により成るカレントミラーを備える，一対のＮチャンネルトランジスタ４，５で構成される。定電流回路Ｃは、上記差動回路Ｓが作動するように定電流を流す負荷トランジスタ６で構成される。２段増幅回路Ａは、トランジスタ９，１０，１１、及び、抵抗１２，１３で構成され、差動回路Ｓの出力を増幅してＶｏｕｔとして出力する。トランジスタ１０は、トランジスタ９に一定の駆動電流を流す。２個の抵抗１２，１３は、トランジスタ１１に一定の駆動電流を流すと共に、抵抗分割回路を構成し、当該トランジスタ１１の出力Ｖｏｕｔを抵抗１２、抵抗１３の比で分割した帰還電圧Ｖｆを差動回路Ｓに出力する。
【０００３】
上記差動回路Ｓを構成するトランジスタ４のゲートにはＶｒｅｆブロック１より基準電圧Ｖｒｅｆが供給される。トランジスタ５のゲートには、２段増幅器Ａの出力Ｖｏｕｔを抵抗１２，１３により抵抗分割した帰還電圧Ｖｆが印加される。トランジスタ５のゲートに印加されるＶｆが増加した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が増加し、２段増幅器Ａの出力Ｖｏｕｔを減少させる。他方、帰還電圧Ｖｆが減少した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が減少し、２段増幅器Ａの出力Ｖｏｕｔを増加させる。
【０００４】
【発明が解決しようとする課題】
一般的に、定電圧回路では電源電圧Ｖｉｎに対するリップル除去能力が高いことが好ましい。当該リップル除去能力の向上は、差動回路Ｓの駆動電流量を増加して回路内の応答性を高めることで達成される。
【０００５】
しかし、バッテリにより駆動され、特に内部に中央演算処理装置（ＣＰＵ）を備える携帯情報端末等の機器の普及に伴い、小型、低消費電力型の定電圧回路が要求されている現在において、単純に駆動電流量を増加、即ち、消費電力量を増加させる当該手法は実用的でない。
【０００６】
上記手法以外には、差動回路を構成するトランジスタ５のゲートの前段に、帰還電圧Ｖｆの高周波成分を除去するため、ＲＣフィルタを設ける方法が知られている。
【０００７】
当該手法では、消費電力の増加を抑えることができるが、トランジスタに比してサイズの大きなＲＣフィルタをチップに追加する必要があり、装置の小型化の要請に反する結果を生じる。
【０００８】
そこで、本発明は、トランジスタに比べて占有面積の大きなＲＣフィルタ等の追加を伴わず、チップ面積の増加を抑え、低消費電力で、かつ、高速動作可能な、即ち、リップル除去能力の高い定電圧回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１の定電圧回路は、差動回路と、制御信号に応じて上記差動回路の駆動電流量を増減する定電流回路とを少なくとも備えることを特徴とする。
【００１０】
本発明の第２の定電圧回路は、上記第１の定電圧回路において、上記定電流回路は、上記差動回路の駆動電流を流す端子に互いに並列に接続され、常時動作する第１定電流回路と、制御信号に応じて動作する第２定電流回路とで構成される。
【００１１】
本発明の第３の定電圧回路は、上記第２の定電圧回路において、上記第２定電流回路は、制御信号がゲートに印加されるスイッチングトランジスタを含むことを特徴とする。
【００１２】
本発明の第４の定電圧回路は、上記第１の定電圧回路において、上記定電流回路は、制御信号に応じて、差動回路に第１の駆動電流を流す第１定電流回路、又は、差動回路に第１の駆動電流よりも大きな第２の駆動電流を流す第２定電流回路を動作させることを特徴とする。
【００１３】
【発明の実施の形態】
（１）発明の概要
本発明の定電圧回路は、差動回路を機能させる駆動電流の流量を、要求されるリップル除去能力に応じて増減可能な定電流回路を備えることを特徴とする。具体的には、当該定電圧回路より出力される定電圧を電源とする機能ＩＣが休止状態にある場合、当該機能ＩＣより出力される制御信号に応じて、差動回路を駆動する定電流量を絞り込み、低消費電力モードで駆動させる。上記機能ＩＣが作動状態にある場合、即ち安定した電圧の供給が必要な場合、当該機能ＩＣより出力される制御信号に応じて、差動回路を駆動する定電流量を増加し、リップル除去能力を高めた動作モードで駆動する。このように、本発明の定電圧回路では、不要な場合にはリップル除去能力を下げて節電を図る一方で、必要な場合には従来の定電圧回路よりも駆動電流量を多くしてリップル除去能力を向上させる。
【００１４】
（２）実施の形態
図１は、実施の形態に係る定電圧回路５０を内蔵する携帯情報端末装置１００の構成図である。定電圧回路５０は、バッテリ４０により供給される電源電圧Ｖｉｎに対して、定電圧Ｖｏｕｔを機能ＩＣ８０に出力する。
【００１５】
機能ＩＣ８０は、中央演算処理装置（ＣＰＵ）８１により統括的に制御される電子回路であって、安定した電圧の供給が必要な状態、例えば、各機能を完全に作動させた動作モードと、多少ノイズの乗った電圧が供給されても動作内容に影響を与えない状態、例えば、必要最小限の機能部のみを作動させた低消費電力モードの２つの状態に切換える機能を備える。機能ＩＣ８０は、上記動作モード時には、Ｈｉｇｈレベルの制御信号を出力すると共に、低消費電力モード時には、Ｌｏｗレベルの制御信号を出力する。
【００１６】
図２は、定電圧回路５０の回路図である。理解の容易のため、上記「従来技術」の欄で説明した図３に示す従来の定電圧回路と同じ構成物には同じ参照番号を付してある。図示するように、定電圧回路５０は、大きく分けて、差動回路Ｓ、当該差動回路Ｓの駆動電流を流す定電流回路Ｃ、及び、差動回路Ｓの出力を増幅する２段増幅回路Ａで構成される。
【００１７】
差動回路Ｓは、Ｐチャンネルトランジスタ２，３で構成されるカレントミラーを備える，一対のＮチャンネルトランジスタ４，５で構成される。なお、差動回路Ｓは、一対のＮチャンネルトランジスタのソース電極に所定の定電流を流すことによって動作するものであれば、他の周知の構成のものを採用しても良い。
【００１８】
定電流回路Ｃは、上記差動回路Ｓを形成する一対のトランジスタ４，５のソースに対して、各々並列に接続され、常時動作している第１定電流回路ｃ１、及び、制御信号に応じて動作する第２定電流回路ｃ２で構成される。
【００１９】
第１定電流回路ｃ１は、他端の接地されたＮチャンネルトランジスタ６で成る。トランジスタ６のゲートには常時基準電圧Ｖｒｅｆが供給されて常にオンされており、所定のゲート・ドレイン容量を有する負荷トランジスタとして機能する。当該構成の第１定電流回路により、電源入力端子２０に印加される電源Ｖｉｎの有する高周波帯域でのリップルを除去することができる。第１定電流回路を構成するＮチャンネルトランジスタ６のドライブ能力は、節電のため、従来の定電圧回路に備えられるものよりも小さくする。
【００２０】
第２定電流回路ｃ２は、上記トランジスタ４，５のソース側より順に、ゲートに常時基準電圧Ｖｒｅｆが供給されているＮチャンネルトランジスタ７、及び、ゲートが制御信号入力端子に接続され，ソース接地されているＮチャンネルトランジスタ８が直列に接続されてなる。トランジスタ７，８のドライブ能力は、第１定電流回路ｃ１と第２定電流回路ｃ２を同時に作動させたときに流れる電流量が、従来の定電圧回路が備える定電流回路の流す電流量よりも多く、好ましくは１０倍以上多くなるように設定する。
【００２１】
なお、第１定電流回路ｃ１と第２定電流回路ｃ２の電流量、及び、そのバランスは、実際に使用する機能ＩＣ８０からの要求に従い設定すれば良い。
【００２２】
上記構成の第２定電流回路ｃ２は、図１に示した機能ＩＣ８０より送られてくる制御信号がＨｉｇｈレベルの場合に動作する。第２定電流回路ｃ２が動作することにより、差動回路Ｓの駆動電流が増加して回路内の応答性能が向上し、リップル除去能力が高くなる。
【００２３】
上記第２定電流回路ｃ２を構成するトランジスタ７，８は、第１定電流回路が備えるトランジスタ６と同様に所定のゲート・ドレイン容量を有する負荷トランジスタとして機能する。当該構成の第２定電流回路がＨｉｇｈレベルの制御信号の入力に応じてオンした場合、電源入力端子２０に印加される電源Ｖｉｎの有する高周波帯域でのリップルを更に除去することができる。
【００２４】
２段増幅回路Ａは、トランジスタ９，１０，１１、及び、抵抗１２，１３で構成され、差動回路Ｓの出力を増幅してＶｏｕｔとして出力する。トランジスタ１０は、トランジスタ９に一定の駆動電流を流す。２個の抵抗１２，１３は、トランジスタ１１に一定の駆動電流を流すと共に、抵抗分割回路を構成し、当該トランジスタ１１の出力Ｖｏｕｔを抵抗１２，１３の比で分割した帰還電圧Ｖｆを差動回路Ｓに出力する。
【００２５】
上記構成の定電圧回路５０において、差動回路Ｓを構成するトランジスタ４のゲートには、Ｖｒｅｆブロック１より基準電圧Ｖｒｅｆが供給される。トランジスタ５のゲートには、２段増幅器Ａの出力Ｖｏｕｔを抵抗１２，１３により抵抗分割した帰還電圧Ｖｆが印加される。トランジスタ５のゲートに印加されるＶｆが増加した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が増加し、２段増幅器Ａの出力Ｖｏｕｔを減少させる。他方、Ｖｒｅｆに比べてＶｆが減少した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が減少し、２段増幅器Ａの出力Ｖｏｕｔを増加させる。
【００２６】
なお、定電圧回路５０では、外部より入力される制御信号に応じて第２定電流回路ｃ２を追加的に動作させる構成を採用するが、第２定電流回路ｃ２の代わりに、差動回路Ｓを構成するトランジスタ４，５のソースに対して、上記第１定電流よりも大きな第２定電流を流す第２定電流回路ｃ２’を採用し、制御信号に応じて第１定電流回路ｃ１、又は、第２定電流回路ｃ２’を動作させる構成を採用しても良い。
【００２７】
上述したように、機能ＩＣ８０は、低消費電力モード時には、定電圧回路５０に対してＬｏｗレベルの制御信号を出力して、第１定電流回路のみを作動させてリップル除去能力を低めに設定し、消費電力量を抑えた低消費電力モードで駆動させる。一方、機能ＩＣ８０は、安定した電圧の供給が必要な動作モード時には、定電圧回路５０に対してＨｉｇｈレベルの制御信号を出力して第１定電流回路及び第２定電流回路の両方を作動させて電流量を増加させ、リップル除去能力を大幅に向上させた動作モードで駆動する。このように、定電圧回路５０では、安定した電圧の供給が必要とされる時にはリップル除去能力を向上させる一方で、特に安定した電圧の供給が要求されない場合には、省電力モードで動作させることができる。
【００２８】
なお、上記定電圧回路５０では、動作モードの切り換えを機能ＩＣ８０内のＣＰＵ８１の判断で出力する制御信号に応じて行う構成を採用したが、スイッチ等を用いてマニュアルでモード切り換えを行う構成を採用しても良い。
【００２９】
【発明の効果】
本発明の第１の定電圧回路は、要求されるリップル除去能力に応じて差動回路の駆動電流量を増減可能な構成を採用することで、不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３０】
本発明の第２の定電圧回路は、安定した電圧の供給が必要とされる場合には、通常動作している第１定電流回路に加えて第２定電流回路を動作させる。これにより、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３１】
本発明の第３の定電圧回路は、第２定電流回路のスイッチングトランジスタをスイッチングすることで、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３２】
本発明の第４の定電圧回路は、安定した電圧の供給が必要とされる場合には、通常動作している第１定電流回路に換えて、第１定電流回路よりも電流量の多い第２定電流回路を動作させる。これにより、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【図面の簡単な説明】
【図１】 定電圧回路を内蔵する装置の構成を示す図である。
【図２】 定電圧回路の回路図である。
【図３】 従来の定電圧回路の回路図である
【符号の説明】
１ 基準電圧Ｖｒｅｆ供給源、２，３，９，１１ Ｐチャンネルトランジスタ、４，５，６，７，１０ Ｎチャンネルトランジスタ、１２，１３ 抵抗、２０，２１，２２，２３ 電源電圧Ｖｃｃの入力端子、 ５０ 定電圧回路、８０ 機能ＩＣ、１００ 携帯型情報端末、Ｓ 差動回路、Ｃ 定電流回路、ｃ１ 第１定電流回路、ｃ２ 第２定電流回路、Ａ ２段増幅回路。
【発明の属する技術分野】
本発明は、電子回路に使用される定電圧回路に関する。
【０００２】
【従来の技術】
図３は、半導体装置などの電子回路に使用される従来の定電圧回路２００の回路図である。定電圧回路２００は、大きく分けて、差動回路Ｓ、当該差動回路Ｓに一定の駆動電流を流す定電流回路Ｃ、及び、差動回路Ｓの出力を増幅する２段増幅回路Ａで構成される。差動回路Ｓは、Ｐチャンネルトランジスタ２，３により成るカレントミラーを備える，一対のＮチャンネルトランジスタ４，５で構成される。定電流回路Ｃは、上記差動回路Ｓが作動するように定電流を流す負荷トランジスタ６で構成される。２段増幅回路Ａは、トランジスタ９，１０，１１、及び、抵抗１２，１３で構成され、差動回路Ｓの出力を増幅してＶｏｕｔとして出力する。トランジスタ１０は、トランジスタ９に一定の駆動電流を流す。２個の抵抗１２，１３は、トランジスタ１１に一定の駆動電流を流すと共に、抵抗分割回路を構成し、当該トランジスタ１１の出力Ｖｏｕｔを抵抗１２、抵抗１３の比で分割した帰還電圧Ｖｆを差動回路Ｓに出力する。
【０００３】
上記差動回路Ｓを構成するトランジスタ４のゲートにはＶｒｅｆブロック１より基準電圧Ｖｒｅｆが供給される。トランジスタ５のゲートには、２段増幅器Ａの出力Ｖｏｕｔを抵抗１２，１３により抵抗分割した帰還電圧Ｖｆが印加される。トランジスタ５のゲートに印加されるＶｆが増加した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が増加し、２段増幅器Ａの出力Ｖｏｕｔを減少させる。他方、帰還電圧Ｖｆが減少した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が減少し、２段増幅器Ａの出力Ｖｏｕｔを増加させる。
【０００４】
【発明が解決しようとする課題】
一般的に、定電圧回路では電源電圧Ｖｉｎに対するリップル除去能力が高いことが好ましい。当該リップル除去能力の向上は、差動回路Ｓの駆動電流量を増加して回路内の応答性を高めることで達成される。
【０００５】
しかし、バッテリにより駆動され、特に内部に中央演算処理装置（ＣＰＵ）を備える携帯情報端末等の機器の普及に伴い、小型、低消費電力型の定電圧回路が要求されている現在において、単純に駆動電流量を増加、即ち、消費電力量を増加させる当該手法は実用的でない。
【０００６】
上記手法以外には、差動回路を構成するトランジスタ５のゲートの前段に、帰還電圧Ｖｆの高周波成分を除去するため、ＲＣフィルタを設ける方法が知られている。
【０００７】
当該手法では、消費電力の増加を抑えることができるが、トランジスタに比してサイズの大きなＲＣフィルタをチップに追加する必要があり、装置の小型化の要請に反する結果を生じる。
【０００８】
そこで、本発明は、トランジスタに比べて占有面積の大きなＲＣフィルタ等の追加を伴わず、チップ面積の増加を抑え、低消費電力で、かつ、高速動作可能な、即ち、リップル除去能力の高い定電圧回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１の定電圧回路は、差動回路と、制御信号に応じて上記差動回路の駆動電流量を増減する定電流回路とを少なくとも備えることを特徴とする。
【００１０】
本発明の第２の定電圧回路は、上記第１の定電圧回路において、上記定電流回路は、上記差動回路の駆動電流を流す端子に互いに並列に接続され、常時動作する第１定電流回路と、制御信号に応じて動作する第２定電流回路とで構成される。
【００１１】
本発明の第３の定電圧回路は、上記第２の定電圧回路において、上記第２定電流回路は、制御信号がゲートに印加されるスイッチングトランジスタを含むことを特徴とする。
【００１２】
本発明の第４の定電圧回路は、上記第１の定電圧回路において、上記定電流回路は、制御信号に応じて、差動回路に第１の駆動電流を流す第１定電流回路、又は、差動回路に第１の駆動電流よりも大きな第２の駆動電流を流す第２定電流回路を動作させることを特徴とする。
【００１３】
【発明の実施の形態】
（１）発明の概要
本発明の定電圧回路は、差動回路を機能させる駆動電流の流量を、要求されるリップル除去能力に応じて増減可能な定電流回路を備えることを特徴とする。具体的には、当該定電圧回路より出力される定電圧を電源とする機能ＩＣが休止状態にある場合、当該機能ＩＣより出力される制御信号に応じて、差動回路を駆動する定電流量を絞り込み、低消費電力モードで駆動させる。上記機能ＩＣが作動状態にある場合、即ち安定した電圧の供給が必要な場合、当該機能ＩＣより出力される制御信号に応じて、差動回路を駆動する定電流量を増加し、リップル除去能力を高めた動作モードで駆動する。このように、本発明の定電圧回路では、不要な場合にはリップル除去能力を下げて節電を図る一方で、必要な場合には従来の定電圧回路よりも駆動電流量を多くしてリップル除去能力を向上させる。
【００１４】
（２）実施の形態
図１は、実施の形態に係る定電圧回路５０を内蔵する携帯情報端末装置１００の構成図である。定電圧回路５０は、バッテリ４０により供給される電源電圧Ｖｉｎに対して、定電圧Ｖｏｕｔを機能ＩＣ８０に出力する。
【００１５】
機能ＩＣ８０は、中央演算処理装置（ＣＰＵ）８１により統括的に制御される電子回路であって、安定した電圧の供給が必要な状態、例えば、各機能を完全に作動させた動作モードと、多少ノイズの乗った電圧が供給されても動作内容に影響を与えない状態、例えば、必要最小限の機能部のみを作動させた低消費電力モードの２つの状態に切換える機能を備える。機能ＩＣ８０は、上記動作モード時には、Ｈｉｇｈレベルの制御信号を出力すると共に、低消費電力モード時には、Ｌｏｗレベルの制御信号を出力する。
【００１６】
図２は、定電圧回路５０の回路図である。理解の容易のため、上記「従来技術」の欄で説明した図３に示す従来の定電圧回路と同じ構成物には同じ参照番号を付してある。図示するように、定電圧回路５０は、大きく分けて、差動回路Ｓ、当該差動回路Ｓの駆動電流を流す定電流回路Ｃ、及び、差動回路Ｓの出力を増幅する２段増幅回路Ａで構成される。
【００１７】
差動回路Ｓは、Ｐチャンネルトランジスタ２，３で構成されるカレントミラーを備える，一対のＮチャンネルトランジスタ４，５で構成される。なお、差動回路Ｓは、一対のＮチャンネルトランジスタのソース電極に所定の定電流を流すことによって動作するものであれば、他の周知の構成のものを採用しても良い。
【００１８】
定電流回路Ｃは、上記差動回路Ｓを形成する一対のトランジスタ４，５のソースに対して、各々並列に接続され、常時動作している第１定電流回路ｃ１、及び、制御信号に応じて動作する第２定電流回路ｃ２で構成される。
【００１９】
第１定電流回路ｃ１は、他端の接地されたＮチャンネルトランジスタ６で成る。トランジスタ６のゲートには常時基準電圧Ｖｒｅｆが供給されて常にオンされており、所定のゲート・ドレイン容量を有する負荷トランジスタとして機能する。当該構成の第１定電流回路により、電源入力端子２０に印加される電源Ｖｉｎの有する高周波帯域でのリップルを除去することができる。第１定電流回路を構成するＮチャンネルトランジスタ６のドライブ能力は、節電のため、従来の定電圧回路に備えられるものよりも小さくする。
【００２０】
第２定電流回路ｃ２は、上記トランジスタ４，５のソース側より順に、ゲートに常時基準電圧Ｖｒｅｆが供給されているＮチャンネルトランジスタ７、及び、ゲートが制御信号入力端子に接続され，ソース接地されているＮチャンネルトランジスタ８が直列に接続されてなる。トランジスタ７，８のドライブ能力は、第１定電流回路ｃ１と第２定電流回路ｃ２を同時に作動させたときに流れる電流量が、従来の定電圧回路が備える定電流回路の流す電流量よりも多く、好ましくは１０倍以上多くなるように設定する。
【００２１】
なお、第１定電流回路ｃ１と第２定電流回路ｃ２の電流量、及び、そのバランスは、実際に使用する機能ＩＣ８０からの要求に従い設定すれば良い。
【００２２】
上記構成の第２定電流回路ｃ２は、図１に示した機能ＩＣ８０より送られてくる制御信号がＨｉｇｈレベルの場合に動作する。第２定電流回路ｃ２が動作することにより、差動回路Ｓの駆動電流が増加して回路内の応答性能が向上し、リップル除去能力が高くなる。
【００２３】
上記第２定電流回路ｃ２を構成するトランジスタ７，８は、第１定電流回路が備えるトランジスタ６と同様に所定のゲート・ドレイン容量を有する負荷トランジスタとして機能する。当該構成の第２定電流回路がＨｉｇｈレベルの制御信号の入力に応じてオンした場合、電源入力端子２０に印加される電源Ｖｉｎの有する高周波帯域でのリップルを更に除去することができる。
【００２４】
２段増幅回路Ａは、トランジスタ９，１０，１１、及び、抵抗１２，１３で構成され、差動回路Ｓの出力を増幅してＶｏｕｔとして出力する。トランジスタ１０は、トランジスタ９に一定の駆動電流を流す。２個の抵抗１２，１３は、トランジスタ１１に一定の駆動電流を流すと共に、抵抗分割回路を構成し、当該トランジスタ１１の出力Ｖｏｕｔを抵抗１２，１３の比で分割した帰還電圧Ｖｆを差動回路Ｓに出力する。
【００２５】
上記構成の定電圧回路５０において、差動回路Ｓを構成するトランジスタ４のゲートには、Ｖｒｅｆブロック１より基準電圧Ｖｒｅｆが供給される。トランジスタ５のゲートには、２段増幅器Ａの出力Ｖｏｕｔを抵抗１２，１３により抵抗分割した帰還電圧Ｖｆが印加される。トランジスタ５のゲートに印加されるＶｆが増加した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が増加し、２段増幅器Ａの出力Ｖｏｕｔを減少させる。他方、Ｖｒｅｆに比べてＶｆが減少した場合には、Ｐチャンネルトランジスタ９のゲートに印加される電圧が減少し、２段増幅器Ａの出力Ｖｏｕｔを増加させる。
【００２６】
なお、定電圧回路５０では、外部より入力される制御信号に応じて第２定電流回路ｃ２を追加的に動作させる構成を採用するが、第２定電流回路ｃ２の代わりに、差動回路Ｓを構成するトランジスタ４，５のソースに対して、上記第１定電流よりも大きな第２定電流を流す第２定電流回路ｃ２’を採用し、制御信号に応じて第１定電流回路ｃ１、又は、第２定電流回路ｃ２’を動作させる構成を採用しても良い。
【００２７】
上述したように、機能ＩＣ８０は、低消費電力モード時には、定電圧回路５０に対してＬｏｗレベルの制御信号を出力して、第１定電流回路のみを作動させてリップル除去能力を低めに設定し、消費電力量を抑えた低消費電力モードで駆動させる。一方、機能ＩＣ８０は、安定した電圧の供給が必要な動作モード時には、定電圧回路５０に対してＨｉｇｈレベルの制御信号を出力して第１定電流回路及び第２定電流回路の両方を作動させて電流量を増加させ、リップル除去能力を大幅に向上させた動作モードで駆動する。このように、定電圧回路５０では、安定した電圧の供給が必要とされる時にはリップル除去能力を向上させる一方で、特に安定した電圧の供給が要求されない場合には、省電力モードで動作させることができる。
【００２８】
なお、上記定電圧回路５０では、動作モードの切り換えを機能ＩＣ８０内のＣＰＵ８１の判断で出力する制御信号に応じて行う構成を採用したが、スイッチ等を用いてマニュアルでモード切り換えを行う構成を採用しても良い。
【００２９】
【発明の効果】
本発明の第１の定電圧回路は、要求されるリップル除去能力に応じて差動回路の駆動電流量を増減可能な構成を採用することで、不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３０】
本発明の第２の定電圧回路は、安定した電圧の供給が必要とされる場合には、通常動作している第１定電流回路に加えて第２定電流回路を動作させる。これにより、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３１】
本発明の第３の定電圧回路は、第２定電流回路のスイッチングトランジスタをスイッチングすることで、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【００３２】
本発明の第４の定電圧回路は、安定した電圧の供給が必要とされる場合には、通常動作している第１定電流回路に換えて、第１定電流回路よりも電流量の多い第２定電流回路を動作させる。これにより、安定した電圧の供給が不要な場合にはリップル除去能力を下げて節電を図る一方で、安定した電圧の供給が必要な場合には駆動電流量を増加して、より高いリップル除去能力を発揮させることができる。
【図面の簡単な説明】
【図１】 定電圧回路を内蔵する装置の構成を示す図である。
【図２】 定電圧回路の回路図である。
【図３】 従来の定電圧回路の回路図である
【符号の説明】
１ 基準電圧Ｖｒｅｆ供給源、２，３，９，１１ Ｐチャンネルトランジスタ、４，５，６，７，１０ Ｎチャンネルトランジスタ、１２，１３ 抵抗、２０，２１，２２，２３ 電源電圧Ｖｃｃの入力端子、 ５０ 定電圧回路、８０ 機能ＩＣ、１００ 携帯型情報端末、Ｓ 差動回路、Ｃ 定電流回路、ｃ１ 第１定電流回路、ｃ２ 第２定電流回路、Ａ ２段増幅回路。
Claims (1)
- 低消費電力モードと動作モードとを有する機能ICに電力供給する定電圧回路であって、
差動回路と、
前記差動回路の出力を受けて定電圧を出力する増幅回路と、
前記差動回路の駆動電流を供給する定電流回路と、を有しており、
前記定電流回路は、互いに並列に接続された第１、第２の定電流回路とからなり、第２定電流回路には、モード制御信号に応じて第２定電流回路をオン、オフするスイッチング手段を設けたことを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070514A JP3789763B2 (ja) | 2001-03-13 | 2001-03-13 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070514A JP3789763B2 (ja) | 2001-03-13 | 2001-03-13 | 定電圧回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006020633A Division JP2006120185A (ja) | 2006-01-30 | 2006-01-30 | 定電圧回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002268760A JP2002268760A (ja) | 2002-09-20 |
| JP2002268760A5 JP2002268760A5 (ja) | 2006-04-27 |
| JP3789763B2 true JP3789763B2 (ja) | 2006-06-28 |
Family
ID=18928380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001070514A Expired - Fee Related JP3789763B2 (ja) | 2001-03-13 | 2001-03-13 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3789763B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724486B2 (ja) * | 2005-07-29 | 2011-07-13 | Ｏｋｉセミコンダクタ株式会社 | 駆動用電源回路 |
| JP5527056B2 (ja) | 2010-07-05 | 2014-06-18 | ミツミ電機株式会社 | 差動増幅回路およびシリーズレギュレータ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03158912A (ja) * | 1989-11-17 | 1991-07-08 | Seiko Instr Inc | ボルテージ・レギュレーター |
| JP3286869B2 (ja) * | 1993-02-15 | 2002-05-27 | 三菱電機株式会社 | 内部電源電位発生回路 |
| JP4322360B2 (ja) * | 1999-07-21 | 2009-08-26 | エルピーダメモリ株式会社 | 電圧安定化回路およびそれを用いた半導体装置 |
| JP2001075663A (ja) * | 1999-09-03 | 2001-03-23 | Seiko Instruments Inc | 低消費電流リニアレギュレータの過渡応答特性改善 |
-
2001
- 2001-03-13 JP JP2001070514A patent/JP3789763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002268760A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227343B2 (en) | Linear voltage regulator with selectable output voltage | |
| US20060255781A1 (en) | Constant voltage power supply | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| US7859234B2 (en) | Switch circuit to control on/off of a high voltage source | |
| JP2001067133A (ja) | 電源回路 | |
| JP2006120185A (ja) | 定電圧回路 | |
| JP3789763B2 (ja) | 定電圧回路 | |
| JP2007053746A (ja) | 集積回路 | |
| JP4146418B2 (ja) | スタティックウェル間のレベルシフトを伴う電源供給を必要としないゲートドライバ | |
| JP4266811B2 (ja) | 定電圧回路 | |
| JP4290554B2 (ja) | 改良された制御回路を備える出力ドライバ | |
| JP2004072700A (ja) | スルーレート増加装置 | |
| KR100449950B1 (ko) | 부하구동력 가변형 증폭회로 | |
| JP4945215B2 (ja) | 半導体スイッチ集積回路 | |
| US20060132233A1 (en) | Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same | |
| JPH0677804A (ja) | 出力回路 | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH11298269A (ja) | 増幅器および半導体装置 | |
| JP2002315317A (ja) | Ｄｃ／ｄｃコンバータおよびそのスイッチングノイズ低減方法 | |
| JP2840912B2 (ja) | 半導体集積回路 | |
| JPH01268311A (ja) | 出力回路 | |
| JP3113702U (ja) | 両電源駆動半導体集積回路 | |
| JPH06104732A (ja) | Ｉｃの出力回路 | |
| JPH09191241A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060310 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |