JPH06214527A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH06214527A JPH06214527A JP545493A JP545493A JPH06214527A JP H06214527 A JPH06214527 A JP H06214527A JP 545493 A JP545493 A JP 545493A JP 545493 A JP545493 A JP 545493A JP H06214527 A JPH06214527 A JP H06214527A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential amplifier
- transistor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【構成】 差動増幅器２ａの出力をレベル変換回路３ａ
でレベル変換して出力バッファ４ａを駆動する。 【効果】 小型、低消費電流で双方向出力が可能な出力
回路を提供できる。
でレベル変換して出力バッファ４ａを駆動する。 【効果】 小型、低消費電流で双方向出力が可能な出力
回路を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶等の表示素子駆動
用の出力回路に関するものである。
用の出力回路に関するものである。
【０００２】
【従来の技術】図３に示すように、従来この種の出力回
路１ｂは、差動増幅器２ｂ、および出力バッファ４ｂか
らなり、出力バッファ４ｂは、ゲートに差動増幅器２ｂ
の出力が接続されたトランジスタＮ７と、定電流トラン
ジスタＮ６を負荷とするソースフォロワで構成されてい
る。また、差動増幅器２ｂは、入力トランジスタＮ１、
Ｎ２、および定電流トランジスタＮ３、およびカレント
ミラートランジスタＰ１、Ｐ２により構成される。
路１ｂは、差動増幅器２ｂ、および出力バッファ４ｂか
らなり、出力バッファ４ｂは、ゲートに差動増幅器２ｂ
の出力が接続されたトランジスタＮ７と、定電流トラン
ジスタＮ６を負荷とするソースフォロワで構成されてい
る。また、差動増幅器２ｂは、入力トランジスタＮ１、
Ｎ２、および定電流トランジスタＮ３、およびカレント
ミラートランジスタＰ１、Ｐ２により構成される。
【０００３】通常、液晶表示素子等の駆動には、差動増
幅器の反転入力と駆動出力ＯＵＴが互いに接続され、ボ
ルテージフォロワとして用いられ、非反転入力の入力電
圧に追随して出力電圧が得られるようになっている。
幅器の反転入力と駆動出力ＯＵＴが互いに接続され、ボ
ルテージフォロワとして用いられ、非反転入力の入力電
圧に追随して出力電圧が得られるようになっている。
【０００４】また、特開平３−４８２８３では、図４に
示すように、入力信号レベルの立ち下がりを検出し、出
力レベルを引き下げる手段を備えた出力回路１ｃが紹介
されている。すなわち、図４に示す出力回路１ｃは、差
動増幅器２ｃと、立ち下がり検出回路５ｃ、及び出力バ
ッファ４ｃから成る。
示すように、入力信号レベルの立ち下がりを検出し、出
力レベルを引き下げる手段を備えた出力回路１ｃが紹介
されている。すなわち、図４に示す出力回路１ｃは、差
動増幅器２ｃと、立ち下がり検出回路５ｃ、及び出力バ
ッファ４ｃから成る。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示すような上記従来の出力回路では、負荷を駆動する出
力電流の制御が出力バッファのソースフォロワトランジ
スタで行われるため、制御される出力電流は流出（また
は流入）の一方向であり他方向は出力バッファを構成す
る負荷である定電流トランジスタに流れる電流で決まっ
ており、この電流容量を大きくすると出力バッファの貫
通電流が増加するため、出力回路としての消費電流が大
きくなってしまい、逆に消費電流を抑えると、電流容量
が小さくなり出力回路の負荷駆動能力が低下してしまう
という問題点があった。
示すような上記従来の出力回路では、負荷を駆動する出
力電流の制御が出力バッファのソースフォロワトランジ
スタで行われるため、制御される出力電流は流出（また
は流入）の一方向であり他方向は出力バッファを構成す
る負荷である定電流トランジスタに流れる電流で決まっ
ており、この電流容量を大きくすると出力バッファの貫
通電流が増加するため、出力回路としての消費電流が大
きくなってしまい、逆に消費電流を抑えると、電流容量
が小さくなり出力回路の負荷駆動能力が低下してしまう
という問題点があった。
【０００６】また、図４に示すような特開平３−４８２
８３の出力回路では、入力信号レベルの立ち下がりを検
出して、一定の期間出力バッファの定電流トランジスタ
Ｎ６の電流容量を大きくすることにより、不要な電流の
消費を抑え低消費電流化を図っているが、出力レベルを
引き下げる動作を行う期間が、入力信号レベルの立ち下
がり検出回路の時定数で決まるため、出力回路の負荷の
大きさや状態によって時定数の最適化を図る必要があっ
た。
８３の出力回路では、入力信号レベルの立ち下がりを検
出して、一定の期間出力バッファの定電流トランジスタ
Ｎ６の電流容量を大きくすることにより、不要な電流の
消費を抑え低消費電流化を図っているが、出力レベルを
引き下げる動作を行う期間が、入力信号レベルの立ち下
がり検出回路の時定数で決まるため、出力回路の負荷の
大きさや状態によって時定数の最適化を図る必要があっ
た。
【０００７】本発明は、上記の問題点を解決し、低消費
電流で、負荷の状態によらず常に最適な双方向の出力電
流制御が可能な、表示素子駆動用の高性能出力回路を提
供することを目的とするものである。
電流で、負荷の状態によらず常に最適な双方向の出力電
流制御が可能な、表示素子駆動用の高性能出力回路を提
供することを目的とするものである。
【０００８】
【課題を解決するための手段】差動増幅器と、レベル変
換回路、および出力バッファからなり、レベル変換回路
は、ＭＯＳトランジスタとそのドレインに接続された負
荷とからなる２段の増幅段で構成され、出力バッファは
２個のＭＯＳトランジスタで構成され、出力バッファの
一方のトランジスタのゲートには差動増幅器の出力が接
続され、他方のトランジスタのゲートには差動増幅器の
出力がレベル変換回路を通して接続される構成とした。
換回路、および出力バッファからなり、レベル変換回路
は、ＭＯＳトランジスタとそのドレインに接続された負
荷とからなる２段の増幅段で構成され、出力バッファは
２個のＭＯＳトランジスタで構成され、出力バッファの
一方のトランジスタのゲートには差動増幅器の出力が接
続され、他方のトランジスタのゲートには差動増幅器の
出力がレベル変換回路を通して接続される構成とした。
【０００９】また、差動増幅器と、レベル変換回路、お
よび出力バッファからなり、レベル変換回路は、差動増
幅器の出力がゲートに接続されたＭＯＳトランジスタと
そのドレインに接続された負荷とからなる２個の独立し
た増幅段で構成され、出力バッファは２個のＭＯＳトラ
ンジスタで構成され、出力バッファのそれぞれのトラン
ジスタのゲートには差動増幅器の出力がレベル変換回路
を通して接続される構成とした。
よび出力バッファからなり、レベル変換回路は、差動増
幅器の出力がゲートに接続されたＭＯＳトランジスタと
そのドレインに接続された負荷とからなる２個の独立し
た増幅段で構成され、出力バッファは２個のＭＯＳトラ
ンジスタで構成され、出力バッファのそれぞれのトラン
ジスタのゲートには差動増幅器の出力がレベル変換回路
を通して接続される構成とした。
【００１０】
【作用】本発明によれば、レベル変換回路を用いること
により、差動増幅器の１つの出力で出力バッファの２個
のトランジスタを駆動できるため、出力電流を双方向に
制御可能であり、またレベル変換回路の定数を適切に設
定することにより消費電流を抑えることができるため、
低消費電流で、双方向の出力電流を制御可能な表示素子
駆動用の高性能出力回路が得られることとなる。
により、差動増幅器の１つの出力で出力バッファの２個
のトランジスタを駆動できるため、出力電流を双方向に
制御可能であり、またレベル変換回路の定数を適切に設
定することにより消費電流を抑えることができるため、
低消費電流で、双方向の出力電流を制御可能な表示素子
駆動用の高性能出力回路が得られることとなる。
【００１１】
【実施例】本発明の一実施例を図１に示す。同図におい
て、１ａは出力回路であり、これは差動増幅器２ａ、レ
ベル変換回路３ａ、および出力バッファ４ａで構成され
る。差動増幅器２ａは、入力トランジスタＮ１、Ｎ２、
および定電流トランジスタＮ３、およびカレントミラー
トランジスタＰ１、Ｐ２により構成される。レベル変換
回路３ａは、ＰｃｈトランジスタＰ３、Ｐ４、およびそ
れぞれのドレインに接続される負荷からなり、Ｐ３のゲ
ートには差動増幅器２ａの出力が接続され、Ｐ４のゲー
トはＰ３のドレインに接続される。本実施例では、Ｐ３
のドレインに接続される負荷として、一定の直流電圧Ｖ
ｂ２をゲートに与えたＮｃｈトランジスタＮ４を用いて
おり、Ｐ４の負荷としてゲートがドレインと接続された
ＮｃｈトランジスタＮ５を用いている。出力バッファ４
ａは、ＰｃｈトランジスタＰ５およびＮｃｈトランジス
タＮ６で構成され、Ｐ５のゲートには差動増幅器２ａの
出力が接続され、Ｎ６のゲートにはレベル変換回路３ａ
の出力が接続され、Ｐ５およびＮ６のドレインは互いに
接続されている。
て、１ａは出力回路であり、これは差動増幅器２ａ、レ
ベル変換回路３ａ、および出力バッファ４ａで構成され
る。差動増幅器２ａは、入力トランジスタＮ１、Ｎ２、
および定電流トランジスタＮ３、およびカレントミラー
トランジスタＰ１、Ｐ２により構成される。レベル変換
回路３ａは、ＰｃｈトランジスタＰ３、Ｐ４、およびそ
れぞれのドレインに接続される負荷からなり、Ｐ３のゲ
ートには差動増幅器２ａの出力が接続され、Ｐ４のゲー
トはＰ３のドレインに接続される。本実施例では、Ｐ３
のドレインに接続される負荷として、一定の直流電圧Ｖ
ｂ２をゲートに与えたＮｃｈトランジスタＮ４を用いて
おり、Ｐ４の負荷としてゲートがドレインと接続された
ＮｃｈトランジスタＮ５を用いている。出力バッファ４
ａは、ＰｃｈトランジスタＰ５およびＮｃｈトランジス
タＮ６で構成され、Ｐ５のゲートには差動増幅器２ａの
出力が接続され、Ｎ６のゲートにはレベル変換回路３ａ
の出力が接続され、Ｐ５およびＮ６のドレインは互いに
接続されている。
【００１２】次に、本実施例の出力回路の動作について
説明する。差動増幅器は、非反転入力と反転入力の電圧
差を増幅した出力が得られ、反転入力の電圧に対し、非
反転入力の電圧が高くなると、差動増幅器の出力である
トランジスタＮ２のドレイン電圧が下降し、逆に非反転
入力の電圧が低くなると、Ｎ２のドレイン電圧が上昇す
る。従って、差動増幅器の出力がゲートに接続された出
力バッファのトランジスタＰ５は、非反転入力の電圧が
高くなるとソース・ドレイン間の抵抗値が低くなり、逆
に非反転入力の電圧が低くなるとソース・ドレイン間の
抵抗値が高くなる。このとき、反転入力および非反転入
力の電圧が等しいときには、差動増幅器の出力電圧が、
略Ｐ５のしきい値電圧になるように差動増幅器は設定さ
れる。一方、差動増幅器の出力はレベル変換回路のトラ
ンジスタＰ３で反転し、さらにトランジスタＰ４で反転
され、出力バッファのトランジスタＮ６のゲートに与え
られる。従って、非反転入力の電圧が高くなるとＮ６の
ソース・ドレイン間の抵抗値が高くなり、逆に非反転入
力の電圧が低くなるとソース・ドレイン間の抵抗値が低
くなる。このとき、反転入力および非反転入力の電圧が
等しいときには、Ｐ３のドレイン電圧が略Ｐ４のしきい
値電圧に、またＰ４のドレイン電圧が略Ｎ６のしきい値
電圧になるように、Ｐ３およびＰ４の負荷の値が設定さ
れる。
説明する。差動増幅器は、非反転入力と反転入力の電圧
差を増幅した出力が得られ、反転入力の電圧に対し、非
反転入力の電圧が高くなると、差動増幅器の出力である
トランジスタＮ２のドレイン電圧が下降し、逆に非反転
入力の電圧が低くなると、Ｎ２のドレイン電圧が上昇す
る。従って、差動増幅器の出力がゲートに接続された出
力バッファのトランジスタＰ５は、非反転入力の電圧が
高くなるとソース・ドレイン間の抵抗値が低くなり、逆
に非反転入力の電圧が低くなるとソース・ドレイン間の
抵抗値が高くなる。このとき、反転入力および非反転入
力の電圧が等しいときには、差動増幅器の出力電圧が、
略Ｐ５のしきい値電圧になるように差動増幅器は設定さ
れる。一方、差動増幅器の出力はレベル変換回路のトラ
ンジスタＰ３で反転し、さらにトランジスタＰ４で反転
され、出力バッファのトランジスタＮ６のゲートに与え
られる。従って、非反転入力の電圧が高くなるとＮ６の
ソース・ドレイン間の抵抗値が高くなり、逆に非反転入
力の電圧が低くなるとソース・ドレイン間の抵抗値が低
くなる。このとき、反転入力および非反転入力の電圧が
等しいときには、Ｐ３のドレイン電圧が略Ｐ４のしきい
値電圧に、またＰ４のドレイン電圧が略Ｎ６のしきい値
電圧になるように、Ｐ３およびＰ４の負荷の値が設定さ
れる。
【００１３】以上の結果、反転入力・非反転入力の電圧
差に対応した出力電圧が得られ、双方向の出力電流制御
を実現している。また、液晶表示装置等の駆動用には、
出力回路の出力端子ＯＵＴと差動増幅器の反転入力端子
を互いに接続したボルテージフォロワとして用いられ、
非反転入力に入力される電圧に対応して負荷の充放電が
終了した後は、反転入力と非反転入力の電圧が等しくな
るため、上記のように各トランジスタの動作状態を設定
することにより、出力回路の消費電流を極めて低く抑え
ることができ、低消費電流で双方向に出力電流制御が可
能な高性能出力回路が得られる。
差に対応した出力電圧が得られ、双方向の出力電流制御
を実現している。また、液晶表示装置等の駆動用には、
出力回路の出力端子ＯＵＴと差動増幅器の反転入力端子
を互いに接続したボルテージフォロワとして用いられ、
非反転入力に入力される電圧に対応して負荷の充放電が
終了した後は、反転入力と非反転入力の電圧が等しくな
るため、上記のように各トランジスタの動作状態を設定
することにより、出力回路の消費電流を極めて低く抑え
ることができ、低消費電流で双方向に出力電流制御が可
能な高性能出力回路が得られる。
【００１４】なお、トランジスタＰ３の負荷として高い
抵抗値が必要となるため、本実施例では一定の直流電圧
Ｖｂ２をゲートに与えたトランジスタＮ４を用いて実現
している。これによって、形状を大きくすることなく高
い抵抗値を安定して得ることができ、小型でＣＭＯＳチ
ップ上に容易に形成可能な出力回路が得られることとな
る。
抵抗値が必要となるため、本実施例では一定の直流電圧
Ｖｂ２をゲートに与えたトランジスタＮ４を用いて実現
している。これによって、形状を大きくすることなく高
い抵抗値を安定して得ることができ、小型でＣＭＯＳチ
ップ上に容易に形成可能な出力回路が得られることとな
る。
【００１５】Ｖｂ２は差動増幅器に供給する直流電圧Ｖ
ｂ１と同電圧で動作するように設定しておくと電源の種
類が少なくてすみ合理的である。
ｂ１と同電圧で動作するように設定しておくと電源の種
類が少なくてすみ合理的である。
【００１６】また、本実施例の他にも、異なる構成の差
動増幅器を用いた場合や、トランジスタ種類を入れ替え
た場合でも、同様な効果が得られることは明らかであ
る。
動増幅器を用いた場合や、トランジスタ種類を入れ替え
た場合でも、同様な効果が得られることは明らかであ
る。
【００１７】本発明の他の実施例を図２に示す。図２に
おいて、１ａ’は出力回路であり、これは差動増幅器２
ａ’、レベル変換回路３ａ’、および出力バッファ４
ａ’で構成される。差動増幅器２ａ’は、入力トランジ
スタＮ１、Ｎ２、および定電流トランジスタＮ３、およ
びカレントミラートランジスタＰ１、Ｐ２により構成さ
れる。レベル変換回路３ａ’は、ＰｃｈトランジスタＰ
３、Ｐ４、およびそれぞれのドレインに接続される負荷
からなり、Ｐ３およびＰ４のゲートには差動増幅器２
ａ’の出力が接続される。本実施例では、Ｐ３のドレイ
ンに接続される負荷として、一定の直流電圧Ｖｂ２をゲ
ートに与えたＮｃｈトランジスタＮ４を用いており、Ｐ
４の負荷としてゲートがドレインと接続されたＮｃｈト
ランジスタＮ５を用いている。出力バッファ４ａ’は、
ＰｃｈトランジスタＰ５およびＮｃｈトランジスタＮ６
で構成され、Ｐ５のゲートはＰ３のドレインに接続さ
れ、Ｎ６のゲートはＰ４のドレインに接続され、Ｐ５お
よびＮ６のドレインは互いに接続されている。
おいて、１ａ’は出力回路であり、これは差動増幅器２
ａ’、レベル変換回路３ａ’、および出力バッファ４
ａ’で構成される。差動増幅器２ａ’は、入力トランジ
スタＮ１、Ｎ２、および定電流トランジスタＮ３、およ
びカレントミラートランジスタＰ１、Ｐ２により構成さ
れる。レベル変換回路３ａ’は、ＰｃｈトランジスタＰ
３、Ｐ４、およびそれぞれのドレインに接続される負荷
からなり、Ｐ３およびＰ４のゲートには差動増幅器２
ａ’の出力が接続される。本実施例では、Ｐ３のドレイ
ンに接続される負荷として、一定の直流電圧Ｖｂ２をゲ
ートに与えたＮｃｈトランジスタＮ４を用いており、Ｐ
４の負荷としてゲートがドレインと接続されたＮｃｈト
ランジスタＮ５を用いている。出力バッファ４ａ’は、
ＰｃｈトランジスタＰ５およびＮｃｈトランジスタＮ６
で構成され、Ｐ５のゲートはＰ３のドレインに接続さ
れ、Ｎ６のゲートはＰ４のドレインに接続され、Ｐ５お
よびＮ６のドレインは互いに接続されている。
【００１８】次に、本実施例の出力回路の動作について
説明する。差動増幅器は、非反転入力と反転入力の電圧
差を増幅した出力が得られ、反転入力の電圧に対して、
非反転入力の電圧が高くなると、差動増幅器の出力であ
るトランジスタＮ２のドレイン電圧が上昇し、逆に非反
転入力の電圧が低くなるとＮ２のドレイン電圧が下降す
る。差動増幅器の出力はレベル変換回路のトランジスタ
Ｐ３およびＰ４で反転され、それぞれ出力バッファのト
ランジスタＰ５およびＮ６のゲートに与えられる。この
ため、Ｐ５およびＮ６のゲート電圧は、非反転入力の電
圧が高くなると下降し、逆に非反転入力の電圧が低くな
ると上昇する。従って、非反転入力の電圧が高くなると
Ｐ５のソース・ドレイン間の抵抗値が低くなり、またＮ
６のソース・ドレイン間の抵抗値が高くなる。逆に、非
反転入力の電圧が低くなるとＰ５のソース・ドレイン間
の抵抗値が高くなり、またＮ６のソース・ドレイン間の
抵抗値が低くなる。このとき、反転入力および非反転入
力の電圧が等しいときにはＰ３のドレイン電圧が略Ｐ５
のしきい値電圧に、またＰ４のドレイン電圧が略Ｎ６の
しきい値電圧になるように、Ｐ３およびＰ４の負荷の値
が設定される。
説明する。差動増幅器は、非反転入力と反転入力の電圧
差を増幅した出力が得られ、反転入力の電圧に対して、
非反転入力の電圧が高くなると、差動増幅器の出力であ
るトランジスタＮ２のドレイン電圧が上昇し、逆に非反
転入力の電圧が低くなるとＮ２のドレイン電圧が下降す
る。差動増幅器の出力はレベル変換回路のトランジスタ
Ｐ３およびＰ４で反転され、それぞれ出力バッファのト
ランジスタＰ５およびＮ６のゲートに与えられる。この
ため、Ｐ５およびＮ６のゲート電圧は、非反転入力の電
圧が高くなると下降し、逆に非反転入力の電圧が低くな
ると上昇する。従って、非反転入力の電圧が高くなると
Ｐ５のソース・ドレイン間の抵抗値が低くなり、またＮ
６のソース・ドレイン間の抵抗値が高くなる。逆に、非
反転入力の電圧が低くなるとＰ５のソース・ドレイン間
の抵抗値が高くなり、またＮ６のソース・ドレイン間の
抵抗値が低くなる。このとき、反転入力および非反転入
力の電圧が等しいときにはＰ３のドレイン電圧が略Ｐ５
のしきい値電圧に、またＰ４のドレイン電圧が略Ｎ６の
しきい値電圧になるように、Ｐ３およびＰ４の負荷の値
が設定される。
【００１９】以上の結果、反転入力・非反転入力の電圧
差に対応した出力電圧が得られ、双方向の出力電流制御
を実現している。また、液晶表示装置等の駆動用には、
出力回路の出力端子ＯＵＴと差動増幅器の反転入力端子
を互いに接続したボルテージフォロワとして用いられ、
非反転入力に入力される電圧に対応して負荷の充放電が
終了した後は、反転入力と非反転入力の電圧が等しくな
るため、上記のように各トランジスタの動作状態を設定
することにより、出力回路の消費電流を極めて低く抑え
ることができ、低消費電流で双方向に出力電流制御が可
能な高性能出力回路が得られる。
差に対応した出力電圧が得られ、双方向の出力電流制御
を実現している。また、液晶表示装置等の駆動用には、
出力回路の出力端子ＯＵＴと差動増幅器の反転入力端子
を互いに接続したボルテージフォロワとして用いられ、
非反転入力に入力される電圧に対応して負荷の充放電が
終了した後は、反転入力と非反転入力の電圧が等しくな
るため、上記のように各トランジスタの動作状態を設定
することにより、出力回路の消費電流を極めて低く抑え
ることができ、低消費電流で双方向に出力電流制御が可
能な高性能出力回路が得られる。
【００２０】なお、トランジスタＰ３の負荷として高い
抵抗値が必要となるため、本実施例では一定の直流電圧
Ｖｂ２をゲートに与えたトランジスタＮ４を用いて実現
している。これによって、形状を大きくすることなく高
い抵抗値を安定して得ることができ、小型でＣＭＯＳチ
ップ上に容易に形成可能な出力回路が得られることとな
る。
抵抗値が必要となるため、本実施例では一定の直流電圧
Ｖｂ２をゲートに与えたトランジスタＮ４を用いて実現
している。これによって、形状を大きくすることなく高
い抵抗値を安定して得ることができ、小型でＣＭＯＳチ
ップ上に容易に形成可能な出力回路が得られることとな
る。
【００２１】Ｖｂ２は差動増幅器に供給する直流電圧Ｖ
ｂ１と同電圧で動作するように設定しておくと電源の種
類が少なくてすみ合理的である。
ｂ１と同電圧で動作するように設定しておくと電源の種
類が少なくてすみ合理的である。
【００２２】また、本実施例の他にも、異なる構成の差
動増幅器を用いた場合や、トランジスタ種類を入れ替え
た場合でも、同様な効果が得られることは明らかであ
る。
動増幅器を用いた場合や、トランジスタ種類を入れ替え
た場合でも、同様な効果が得られることは明らかであ
る。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、差動増幅器の出力をレベル変換し、出力バッファ
を駆動することにより、低消費電流で双方向出力が可能
な高性能出力回路が得られる。しかも、本発明の双方向
出力回路は、少ない構成素子数で実現できるため、小型
でＣＭＯＳチップ上に容易に形成できる特徴も有してい
るものである。
れば、差動増幅器の出力をレベル変換し、出力バッファ
を駆動することにより、低消費電流で双方向出力が可能
な高性能出力回路が得られる。しかも、本発明の双方向
出力回路は、少ない構成素子数で実現できるため、小型
でＣＭＯＳチップ上に容易に形成できる特徴も有してい
るものである。
【図１】本発明の出力回路の一実施例の構成を示す回路
図である。
図である。
【図２】本発明の出力回路の他の実施例の構成を示す回
路図である。
路図である。
【図３】従来の出力回路の回路図である。
【図４】従来の他の出力回路の回路図である。
１ａ、１ａ’ 出力回路 ２ａ、２ａ’ 差動増幅器 ３ａ、３ａ’ レベル変換回路 ４ａ、４ａ’ 出力バッファ Ｐ３、Ｐ４、Ｐ５ ＰｃｈＭＯＳトランジスタ Ｎ４、Ｎ５、Ｎ６ ＮｃｈＭＯＳトランジスタ
Claims (2)
- 【請求項１】 差動増幅器と、レベル変換回路、および
出力バッファからなり、上記レベル変換回路は、ＭＯＳ
トランジスタとそのドレインに接続された負荷とからな
る２段の増幅段で構成され、上記出力バッファは２個の
ＭＯＳトランジスタで構成され、該出力バッファの一方
のトランジスタのゲートには上記差動増幅器の出力が接
続され、他方のトランジスタのゲートには上記差動増幅
器の出力が上記レベル変換回路を通して接続されたこと
を特徴とする出力回路。 - 【請求項２】 差動増幅器と、レベル変換回路、および
出力バッファからなり、上記レベル変換回路は、上記差
動増幅器の出力がゲートに接続されたＭＯＳトランジス
タとそのドレインに接続された負荷とから成る２個の独
立した増幅段で構成され、上記出力バッファは２個のＭ
ＯＳトランジスタで構成され、該出力バッファのそれぞ
れのトランジスタのゲートには上記差動増幅器の出力が
上記レベル変換回路を通して接続されたことを特徴とす
る出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP545493A JPH06214527A (ja) | 1993-01-18 | 1993-01-18 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP545493A JPH06214527A (ja) | 1993-01-18 | 1993-01-18 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214527A true JPH06214527A (ja) | 1994-08-05 |
Family
ID=11611671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP545493A Pending JPH06214527A (ja) | 1993-01-18 | 1993-01-18 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214527A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000041028A1 (fr) * | 1999-01-08 | 2000-07-13 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, dispositif electronique et alimentation servant a faire fonctionner ledit dispositif d'affichage a cristaux liquides |
| EP1056070A2 (en) * | 1999-05-26 | 2000-11-29 | Nec Corporation | Drive circuit and drive circuit system for capacitive load |
| KR100373340B1 (ko) * | 2000-12-26 | 2003-02-25 | 주식회사 하이닉스반도체 | 박막트랜지스터-엘시디의 소오스 드라이버 |
| JP2004029703A (ja) * | 2002-06-21 | 2004-01-29 | Himax Optelectronics Corp | 液晶ディスプレイモニター駆動方法及び装置 |
| KR100433692B1 (ko) * | 2000-12-28 | 2004-05-31 | 닛본 덴끼 가부시끼가이샤 | 귀환형 증폭회로 및 구동회로 |
| US8004486B2 (en) | 2006-01-31 | 2011-08-23 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
| US10155170B2 (en) | 2005-08-22 | 2018-12-18 | Nintendo Co., Ltd. | Game operating device with holding portion detachably holding an electronic device |
-
1993
- 1993-01-18 JP JP545493A patent/JPH06214527A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000041028A1 (fr) * | 1999-01-08 | 2000-07-13 | Seiko Epson Corporation | Dispositif d'affichage a cristaux liquides, dispositif electronique et alimentation servant a faire fonctionner ledit dispositif d'affichage a cristaux liquides |
| US6342782B1 (en) | 1999-01-08 | 2002-01-29 | Seiko Epson Corporation | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same |
| US6476591B2 (en) | 1999-01-08 | 2002-11-05 | Seiko Epson Corporation | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same |
| EP1056070A2 (en) * | 1999-05-26 | 2000-11-29 | Nec Corporation | Drive circuit and drive circuit system for capacitive load |
| EP1056070A3 (en) * | 1999-05-26 | 2002-01-09 | Nec Corporation | Drive circuit and drive circuit system for capacitive load |
| US6624669B1 (en) | 1999-05-26 | 2003-09-23 | Nec Corporation | Drive circuit and drive circuit system for capacitive load |
| KR100373340B1 (ko) * | 2000-12-26 | 2003-02-25 | 주식회사 하이닉스반도체 | 박막트랜지스터-엘시디의 소오스 드라이버 |
| KR100433692B1 (ko) * | 2000-12-28 | 2004-05-31 | 닛본 덴끼 가부시끼가이샤 | 귀환형 증폭회로 및 구동회로 |
| JP2004029703A (ja) * | 2002-06-21 | 2004-01-29 | Himax Optelectronics Corp | 液晶ディスプレイモニター駆動方法及び装置 |
| US10155170B2 (en) | 2005-08-22 | 2018-12-18 | Nintendo Co., Ltd. | Game operating device with holding portion detachably holding an electronic device |
| US8004486B2 (en) | 2006-01-31 | 2011-08-23 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
| US8477093B2 (en) | 2006-01-31 | 2013-07-02 | Samsung Electronics Co., Ltd. | Device for adjusting transmission signal level based on channel loading |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4407881B2 (ja) | バッファ回路及びドライバｉｃ | |
| JPH0720060B2 (ja) | 出力回路装置 | |
| JPH0347013B2 (ja) | ||
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| EP0490690A1 (en) | Amplifier circuit | |
| JP2005354266A (ja) | 電圧比較器回路 | |
| JPH06214527A (ja) | 出力回路 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| JP2000174610A (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
| JPH10154924A (ja) | Ｃｍｏｓヒステリシス回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JPH0567950A (ja) | コンパレータ | |
| JPH05167364A (ja) | 半導体回路 | |
| JPH0355913A (ja) | 出力バッファ回路 | |
| JP2803633B2 (ja) | 半導体集積回路 | |
| JP3192049B2 (ja) | バッファ回路 | |
| JPH08274606A (ja) | 出力バッファ回路 | |
| JPH06104732A (ja) | Ｉｃの出力回路 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JP3737096B2 (ja) | 出力回路 | |
| JP3071034B2 (ja) | 出力バッファ回路 | |
| JP2754550B2 (ja) | レベル変換回路 | |
| KR0153045B1 (ko) | 비데오 엔코더 | |
| JP2585128Y2 (ja) | 半導体集積回路 |