JP2754550B2

JP2754550B2 - レベル変換回路

Info

Publication number: JP2754550B2
Application number: JP63008079A
Authority: JP
Inventors: 敏一前川; 祐司林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-01-18
Filing date: 1988-01-18
Publication date: 1998-05-20
Anticipated expiration: 2013-05-20
Also published as: JPH01183212A

Description

【発明の詳細な説明】以下の順序に従って本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来技術［第２図、第３図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図］ H.発明の効果（A.産業上の利用分野）本発明はレベル変換回路、特に直流カット用のコンデ
ンサが不要で、且つデューティレシオの変化の小さなレ
ベル変換回路に関する。

（B.発明の概要）本発明は、レベル変換回路において、直流カット用コンデンサを不要にし、且つデューティ
レシオの変化を小さくするため、入力側とリファレンス側とにそれぞれカレントミラー
回路を設け、各カレントミラー回路の出力電流を同じ入
力に対して出力電流が異なるアンバランスのトランジス
タからなる第３のカレントミラー回路の各別のトランジ
スタに導き、入力側に設けたカレントミラー回路と第３
のカレントミラー回路との接続点から出力信号を取り出
すようにしたものである。

（C.従来技術）［第２図、第３図］液晶ディスプレイ（LCD）を駆動するには振幅の大き
なドライブパルスをそれに印加することが必要であり、
それに対して液晶ディスプレイを制御するパルスはTT
L、CMOSIC等でつくられるので振幅が小さい。従って、
液晶ディスプレイを駆動するには振幅の小さな制御信号
をレベル変換するレベル変換回路をドライブ回路内に設
けることが必要である。第２図はそのような液晶装置の
一例を示す構成図である。同図において、ａは制御回路
であり、0Vと＋5Vとの間で変化する制御信号を出力す
る。ｂは制御信号に従って液晶ディスプレイｃをドライ
ブするドライブ回路で、例えばTFTにより構成され、0V
と5Vの間で変化する信号を−20Vと＋5Vとの間で変化す
るドライブパルスにレベル変換するレベル変換回路を内
蔵している。

第３図はかかるレベル変換回路の従来例の一を示すも
のである。同図において、Ｃは直流カット用コンデンサ
で、その一端が入力端子となり、他端が抵抗R1及びR2か
らなる直流レベル設定用分圧回路のその抵抗R1とR2の接
続点に接続されている。M1、M2は第１段目のCMOSインバ
ータを構成するMISトランジスタ、M3、M4は第２段目のC
MOSインバータを構成するMISトランジスタであり、各CM
OSインバータ（そして、R1、R2からなる分圧回路）は＋
5Vの電源端子と−20Vの電源端子との間に接続されてい
る。そして、コンデンサＣを介して入力された信号が第
１のCMOSインバータによってレベル変換され、更にそれ
を第２のCMOSインバータによって反転して入力信号と同
相のレベル変換出力信号Voutを送出するようになってい
る。

（D.発明が解決しようとする問題点）ところで、このレベル変換回路は直流をカットするコ
ンデンサＣを必要とするが、必要な容量が得られるよう
なコンデンサをIC内で形成することは難しく、結局、コ
ンデンサを外付部品として用意し、接続しなければなら
ない。そのため、部品点数の増大、組立工数の増大を招
き、延いては装置の高価格化を招くという問題がある。

また、コンデンサＣと直流レベル設定用の分圧回路を
構成する抵抗R1あるいはR2によって時定数回路が構成さ
れ、比較的大きな時定数を有している。従って、遅延が
ある。また、CMOSインバータの論理的しきい値電圧の変
動、狂いにより動作点がずれるとデューティレシオが変
化してしまう虞れもある。即ち、出力信号のデューティ
レシオが入力信号のデューティレシオと異なってしまう
虞れがある。

本発明はこのような問題点を解決すべく為されたもの
であり、直流カット用のコンデンサが不要で、且つデュ
ーティレシオの変化が少ないレベル変換回路を提供する
ことを目的とする。

（E.問題点を解決するための手段）本発明レベル変換回路は上記問題点を解決するため、
入力側とリファレンス側とにそれぞれカレントミラー回
路を設け、各カレントミラー回路の出力電流を、同じ入
力に対して出力電流が異なるアンバランスのトランジス
タからなる第３のカレントミラー回路の各別のトランジ
スタに導き、入力側に設けたカレントミラー回路と第３
のカレントミラー回路との接続点から出力信号を取り出
すようにしたことを特徴とする。

（F.作用）本発明レベル変換回路によれば、入力信号が入ってい
ないときは第３のカレントミラー回路の出力電流が出力
側へ流れ、入力信号が入ったときは入力側カレントミラ
ー回路が電流を出力側から吸収するようにすることがで
き、延いては入力信号をレベル変換した出力信号を送出
することができる。

そして、直流結合で入力信号を受けるので直流カット
用のコンデンサが全く不要であり、その分回路を低価格
化することができる。

また、入力信号に応じて第３カレントミラー回路の出
力電流を出力側に供給したりあるいは入力側のカレント
ミラー回路で出力側から電流を引いたりする本発明レベ
ル変換回路は３つのカレントミラー回路によってハイゲ
インのアンプを構成するので、非常に高速性に優れ、従
って遅延が少なくデューティレシオの変化を小さくする
ことができる。

（G.実施例）［第１図］以下、本発明レベル変換回路を図示実施例に従って詳
細に説明する。

第１図は、本発明レベル変換回路の一つの実施例を示
す回路図である。

１は第１のカレントミラー回路で、ｎチャンネルMOS
トランジスタMn1、Mn2をカレントミラー接続してなり、
これには入力信号Vinが入力される。具体的にはMOSトラ
ンジスタMn1のドレインとゲートが接続され、その接続
点に入力信号Vinが入力される。そして、MOSトランジス
タMn1のソース及びMn2のソースは共に−Vss（−20V）端
子に接続されている。勿論、MOSトランジスタMn1とMn2
のゲートどうしも接続されている。

２は第２のカレントミラー回路で、ｎチャンネルMOS
トランジスタMn3とMn4をカレントミラー接続してなり、
これには基準電圧Vrefが入力される。具体的には、トラ
ンジスタMn4のドレインとゲートが接続され、その接続
点は基準電圧（Vref）端子に接続され、そして、−20V
より20V高い0Vに保たれている。該トランジスタMn4及び
Mn3のソースは共に−Vss（−20V）端子に接続されてい
る。勿論、MOSトランジスタMn3とMn4のゲートどうしも
接続されている。

３は第３のカレントミラー回路で、ｐチャンネルMOS
トランジスタMp1、Mp2をカレントミラー接続してなる。
このMOSトランジスタMp1とMp2とはサイズが異なりMp1が
大きく形成され、同じ入力電圧に対する出力電流がMp2
のα倍になるようになっている。そして、一方のMOSト
ランジスタMp1のドレインは第１のカレントミラー回路
１のMOSトランジスタMn2のドレインに接続され、他方の
MOSトランジスタMp2のドレインは第２のカレントミラー
回路のMOSトランジスタMn3のドレインに接続されてお
り、このMOSトランジスタMp2及びMn3のドレインと、MOS
トランジスタMp2及びMkp1のゲートとが接続されてい
る。MOSトランジスタMp2及びMp1のソースはVcc（＋5V）
端子に接続されている。

４は反転回路であり、ｐチャンネルMOSトランジスタM
p3とＮチャンネルMn5をCMOSインバータを構成するよう
に接続してなり、Vcc（＋5V）端子と−Vss（−20V）端
子との間に接続されている。そして、反転回路４の入力
端子となるMOSトランジスタMp3及びMn5のゲートは第３
のカレントミラー回路３と第１のカレントミラー回路１
との接続点に接続されている。

次に、第１図に示したレベル変換回路の回路動作につ
いて説明する。

MOSトランジスタMn2には入力信号Vinのgm倍の電流gm
・Vinが流れ、MOSトランジスタMn3及びMp2には基準電圧
Vrefのgm倍の電流gm・Vrefが流れ、MOSトランジスタMp1
にはα・gm・Vrefの電流が流れる。そして、MOSトラン
ジスタMp1、Mn2のドレインからMOSトランジスタMp3及び
Mp5のゲートへは（α・Vref−Vin）・gmの電流が流れ
る。

従って、α・Vref−Vinの値を、Vinがロウレベル（0
V）のときに正になり、ハイレベルのときに負になるよ
うに適宜に（それ等の絶対値ができるだけ大きくなるよ
うに）設定しておけば、入力信号Vinがロウレベル（0
V）のときにはMOSトランジスタMp1の出力電流の少なく
とも一部が反転回路４の入力側を充電し、反転回路４の
入力はVcc（＋5V）レベルになり、−Vss（−20V）レベ
ルの出力信号Voutが発生する。

逆に入力信号Vinがハイレベル（＋5V）になれば、MOS
トランジスタMn2を流れる電流の方がMOSトランジスタMp
1を流れる電流よりも大きくなり、MOSトランジスタMn2
によって反転回路４の入力側が放電され、反転回路４の
入力レベルは、−Vss（−20V）となる。その結果、反転
回路４からはVcc（＋5V）の出力信号Voutが発生する。

このようなレベル変換回路は直流結合で入力を受ける
ので交流結合用（直流カット用）コンデンサは全く必要
としない。

そして、レベル変化回路はカレントミラー回路によっ
てきわめてハイゲインのアンプとなっているので、入力
信号を高速に増幅してレベル変換することができる。従
って、入力信号の立ち下がり、立ち上りに対応して遅延
なく出力信号を迅速に変化させることができ、延いては
デューティレシオの変化を少なくすることができる。

そして、入力信号Vinを受ける入力トランジスタであ
るMOSトランジスタはMn1はゲートがドレインと接続され
ているいので、入力インピーダンスが低い。従って、ノ
イズ等によってゲート絶縁膜が絶縁破壊する虞れがな
く、保護回路を設けなくて済む。

尚、入力信号Vinと出力信号Voutを同相にする必要が
なく、逆相で良い場合には反転回路４は不要である。

（H.発明の効果）以上に述べたように、本発明レベル変換回路は、入力
信号によって駆動されるトランジスタとそれと対を成す
トランジスタからなる第１のカレントミラー回路と、上記入力信号に対して比較基準となる基準電圧によって
駆動されるトランジスタとそれと対を成すトランジスタ
からなる第２のカレントミラー回路と、同じ入力に対す
る出力電流が互いに異なるトランジスタからなり、その
うちの出力電流が大きい方のトランジスタが第１のカレ
ントミラー回路の上記入力信号によって駆動されるトラ
ンジスタと対を成す方のトランジスタに、出力電流が小
さい方のトランジスタが第２のカレントミラー回路の上
記基準電圧によって駆動されるトランジスタと対を成す
方のトランジスタにそれぞれ直列に接続された第３のカ
レントミラー回路と、からなり、第１と第３のカレント
ミラー回路の接続点から出力を取り出すようにしてなる
ことを特徴とする。

従って、本発明レベル変換回路によれば、直流結合で
入力を受けるので直流カット用のコンデンサが全く不要
であり、その分回路を低価格化することができる。

また、回路が、３つのカレントミラー回路によるハイ
ゲインアンプ構成なので、非常に高速性に優れる。従っ
て、デューティレシオの変化を少なくすることができ
る。

尚、本発明はTFTにより形成したレベル変換回路だけ
でなくバルクに形成したものにも適用することができ
る。

【図面の簡単な説明】

第１図は本発明レベル変換回路の一つの実施例を示す回
路図、第２図は背景技術を説明するための液晶装置の構
成図、第３図はレベル変換回路の従来例の一を示す回路
図である。符号の説明１……第１のカレントミラー回路、２……第２のカレン
トミラー回路、３……第３のカレントミラー回路、Vin
……入力信号、Vout……出力信号、Mp、Mn……トランジ
スタ。

Claims

(57)【特許請求の範囲】

【請求項１】入力信号によって駆動されるトランジスタ
とそれと対を成すトランジスタからなる第１のカレント
ミラー回路と、上記入力信号に対して比較基準となる基準電圧によって
駆動されるトランジスタとそれと対を成すトランジスタ
からなる第２のカレントミラー回路と、同じ入力に対する出力電流が互いに異なるトランジスタ
からなり、そのうちの出力電流が大きい方のトランジス
タが第１のカレントミラー回路の上記入力信号によって
駆動されるトランジスタと対を成す方のトランジスタ
に、出力電流が小さい方のトランジスタが第２のカレン
トミラー回路の上記基準電圧によって駆動されるトラン
ジスタと対を成す方のトランジスタにそれぞれ直列に接
続された第３のカレントミラー回路と、からなり、第１と第３のカレントミラー回路の接続点から出力を取
り出すようにしてなることを特徴とするレベル変換回路