JPS59107613A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS59107613A JPS59107613A JP57216845A JP21684582A JPS59107613A JP S59107613 A JPS59107613 A JP S59107613A JP 57216845 A JP57216845 A JP 57216845A JP 21684582 A JP21684582 A JP 21684582A JP S59107613 A JPS59107613 A JP S59107613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- output
- node
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/153—Feedback used to stabilise the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45398—Indexing scheme relating to differential amplifiers the AAC comprising a voltage generating circuit as bias circuit for the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、演算増幅回路に関し1、特に、MOBf、
積回路に適した演算増幅回路に関する。
積回路に適した演算増幅回路に関する。
第1図は、従来のMO8集積回路における基本的な演算
増幅回路(月下オペアンプと称する)を示す。図におい
て、1け差動入力段、2け出力増幅段、また、3は位相
補償回路である。
増幅回路(月下オペアンプと称する)を示す。図におい
て、1け差動入力段、2け出力増幅段、また、3は位相
補償回路である。
差動入力段1は一対の入力差動MO8FET(P縁ゲー
ト形電界効果トランジスタ)M、、M。
ト形電界効果トランジスタ)M、、M。
と、アクティブ負荷MO8FFITM、、M4 と、定
電流用MO8FETM、とからなる。また、出力増幅段
は、駆動M087KTM6 と定II流用MO8F’
K T M7 とからなる。
電流用MO8FETM、とからなる。また、出力増幅段
は、駆動M087KTM6 と定II流用MO8F’
K T M7 とからなる。
上記オペアンプは、電源電圧VD?、に電源雑音がのっ
た場合、MO8IFBTM6のソース電圧が上下にゆれ
るが、このとき、MO8FKTM4’に介してノードn
1の電位がゆれ、MO8FW’l’M6のゲート電圧も
同じように上下にゆれて相殺される。そのため、MOE
IIl’lllTM、のドレイン側の出力電圧v。ut
Kは、MO日FKTMa?介して電沖雑音が表われるこ
とはほとんどない。
た場合、MO8IFBTM6のソース電圧が上下にゆれ
るが、このとき、MO8FKTM4’に介してノードn
1の電位がゆれ、MO8FW’l’M6のゲート電圧も
同じように上下にゆれて相殺される。そのため、MOE
IIl’lllTM、のドレイン側の出力電圧v。ut
Kは、MO日FKTMa?介して電沖雑音が表われるこ
とはほとんどない。
しかも、上記電源雑音が低周波領域の場合には、位相補
償用のコンデンサCIによってノイズがカ7)されて、
ノードnlから位相補償回路3全通して出力1!#EF
V。utに電源雑音が伝わって来ること本ない。
償用のコンデンサCIによってノイズがカ7)されて、
ノードnlから位相補償回路3全通して出力1!#EF
V。utに電源雑音が伝わって来ること本ない。
すなわち、上記オペアンプは、低周波領域の電源鍵音に
71する音源雑音除去比(以下PEIRRと称する)が
比較的良好であった。
71する音源雑音除去比(以下PEIRRと称する)が
比較的良好であった。
ところが、上記電源雑音が300KH2前後の高周波領
域になると、低周波領域の場合と同様にMO8F1nT
Q、を介して出力電圧V。utに電源雑音が表われるこ
とは少ないが、位相補償用コンデンサC1が高周波のノ
イズをカットできず、出力voutKt源雑音が伝わっ
ていた。つまり、従来のオペアンプは、高周波領域にお
ける’FSRRが低周波領域に比べて劣下するという問
題点があっ7j。
域になると、低周波領域の場合と同様にMO8F1nT
Q、を介して出力電圧V。utに電源雑音が表われるこ
とは少ないが、位相補償用コンデンサC1が高周波のノ
イズをカットできず、出力voutKt源雑音が伝わっ
ていた。つまり、従来のオペアンプは、高周波領域にお
ける’FSRRが低周波領域に比べて劣下するという問
題点があっ7j。
そこで、この発明は、差動入力段を構成するアクティブ
負荷M08FIIITのゲート端子?、コンデンサケ介
して交流的に接地させて、負荷MO8FETのゲート電
圧?押さえてやることによシ、電源雑音が差動入力段か
ら位相補償回路を通って出力端子に伝わらないように1
2、これによって、柘めて筒部な回路構成で高周波領域
の電源雑音に対するPsRR?向上させることができる
ようにすることケ目的とする。
負荷M08FIIITのゲート端子?、コンデンサケ介
して交流的に接地させて、負荷MO8FETのゲート電
圧?押さえてやることによシ、電源雑音が差動入力段か
ら位相補償回路を通って出力端子に伝わらないように1
2、これによって、柘めて筒部な回路構成で高周波領域
の電源雑音に対するPsRR?向上させることができる
ようにすることケ目的とする。
月下、図面を用いてこの発明ヲ訝明する。
第2図は本発明に係る演算増幅回路の一実施例ケ示すも
のである。
のである。
差動入力段1は、特に制限されないが一対のNチャンネ
ル形MO8FFiTM、、M、と、このMO8FHi’
l”M、、M、のドレインと電源電圧vDD(+5V)
との間にそれぞれ接続されfiPチャンネル形MO8F
I!i’rM、、M4と、上記MO8FE!TMI、M
sの共通ソースとN源電圧vB8(−5v)との間に接
続され[Nチャンネル形のMO日F III! T M
IIとにより構成されている。
ル形MO8FFiTM、、M、と、このMO8FHi’
l”M、、M、のドレインと電源電圧vDD(+5V)
との間にそれぞれ接続されfiPチャンネル形MO8F
I!i’rM、、M4と、上記MO8FE!TMI、M
sの共通ソースとN源電圧vB8(−5v)との間に接
続され[Nチャンネル形のMO日F III! T M
IIとにより構成されている。
上記MO8FETMIとM4のゲート端子は、それぞれ
IJO8FF!TMIのドレイン側のノードn0に接続
され、M3とM4けカレントミラー回路全構成し、アク
ティブ負荷トランジスタとして作用する。
IJO8FF!TMIのドレイン側のノードn0に接続
され、M3とM4けカレントミラー回路全構成し、アク
ティブ負荷トランジスタとして作用する。
また、上記MO8F1nTM、け図示しないバイアス回
路からのバイアス電圧vB1a6をゲート端子に受けて
、定電渡源として動作する。
路からのバイアス電圧vB1a6をゲート端子に受けて
、定電渡源として動作する。
そして、上記MOS FIT M、のゲート端子がオペ
アンプの反転入力端子(−)として入力電圧Vtnの供
給ケ受けるようにされる。′ffcX MO8FPTM
、のゲート端子は非反転入力端子(+)とされ、一般に
、回路の接地点に接続される。
アンプの反転入力端子(−)として入力電圧Vtnの供
給ケ受けるようにされる。′ffcX MO8FPTM
、のゲート端子は非反転入力端子(+)とされ、一般に
、回路の接地点に接続される。
上記(+)側の入力MO8FETM2のドレインと、負
荷MO8FKTM、 との接続ノードn1の電位が、
出力増幅段2ケ構成するPチャンネル形のMO8F1[
iTM、のゲートに供給されてこれ全駆動させる。
荷MO8FKTM、 との接続ノードn1の電位が、
出力増幅段2ケ構成するPチャンネル形のMO8F1[
iTM、のゲートに供給されてこれ全駆動させる。
上記駆動MOEIFIII!TM6と電源電圧vBBと
の間に接続されたNチャンネル形のMO8FETM7の
ゲートには、前記M087BTMsのゲート電圧と同一
のバイアス11EF VBlasが供給され、同じく定
wI流源として動作するようにされている。
の間に接続されたNチャンネル形のMO8FETM7の
ゲートには、前記M087BTMsのゲート電圧と同一
のバイアス11EF VBlasが供給され、同じく定
wI流源として動作するようにされている。
上記非反転入力端子(+)がグランドに接続され、反転
入力端子(−)に入力電圧vinが供給された場合、ノ
ードn1には入力電圧Vt、と同相の電圧が表われる。
入力端子(−)に入力電圧vinが供給された場合、ノ
ードn1には入力電圧Vt、と同相の電圧が表われる。
例えば、入力電圧v1nが非反転入力端子(+)の印加
電圧(Ov)よりも低くなると、ノードn、のレベルが
下がり、MO日FETM6が強くオンされるようになっ
て、オン抵抗が小さくされ、出力電圧V。utは上昇を
れる。また、入力電圧v1nが非反転入力端子(+)の
電圧よりも高くなると、ノードn1のレベルが上がり、
MO8F1nTM6がオフされる方向に移行されてオン
抵抗が犬きくされ、出力電圧V。utけ降下される。
電圧(Ov)よりも低くなると、ノードn、のレベルが
下がり、MO日FETM6が強くオンされるようになっ
て、オン抵抗が小さくされ、出力電圧V。utは上昇を
れる。また、入力電圧v1nが非反転入力端子(+)の
電圧よりも高くなると、ノードn1のレベルが上がり、
MO8F1nTM6がオフされる方向に移行されてオン
抵抗が犬きくされ、出力電圧V。utけ降下される。
位相補償回路3け、ノードnI′と出力増幅段2の出力
ノードnlとの間に直列接続された抵抗R8とコンデン
サO,とからなる。この場合、抵抗R,けMOSFET
によって構成することができる。
ノードnlとの間に直列接続された抵抗R8とコンデン
サO,とからなる。この場合、抵抗R,けMOSFET
によって構成することができる。
そして、上記差動入力段1の負荷MO8FKTM3 と
M4のゲート端子が接続されたノードn olと、回路
の接地点との間に、コンデンサcoが接続されている。
M4のゲート端子が接続されたノードn olと、回路
の接地点との間に、コンデンサcoが接続されている。
これにより、差動入力段1の負荷MO8FETM4は、
上記コンデンサcoによって、ゲート端子が交流的に接
地され、ゲート接地型増幅回路として動作される。
上記コンデンサcoによって、ゲート端子が交流的に接
地され、ゲート接地型増幅回路として動作される。
上記コンデンサcoは、前記位相補償回路3のコンデン
サ01に浮遊容量分ケ加えたようか大きさ、つまり、コ
ンデンサ0.の容量(通常、数pF)の1割増し程度の
大きさの容1r持つようにされる。
サ01に浮遊容量分ケ加えたようか大きさ、つまり、コ
ンデンサ0.の容量(通常、数pF)の1割増し程度の
大きさの容1r持つようにされる。
前述したように、電源電圧■DDに高周波領域の雑音が
のっ九場合、ノードn1のレベルがこの電源雑音によっ
て上下にゆれると、位相補償回路3’viって出力/−
ドロ、にノイズが伝わってしまう。
のっ九場合、ノードn1のレベルがこの電源雑音によっ
て上下にゆれると、位相補償回路3’viって出力/−
ドロ、にノイズが伝わってしまう。
コンデンサOoの設けられていない従来のオペアンプ(
第1図)では、出力V。ut’?取り出して入力端子に
負帰還會かけた場合、位相がまわって、用カV。utに
のっtノイズが差動入力段1で増幅されて、ある値のノ
イズが出力V。utに表われてしまう。しかし、上記実
施例では、差動入力段lにコンデンサC6が設けられて
いるため、出力端子ヲ(−)入力端子に接続し、てボル
テージフォロワを構成した場合に、出力V。utにのっ
た高周波領域のノイズがノードnQに伝わっても、コン
デンサC6によって押えられてしまう。そのため、負荷
MQB’FBTM4を介してノードn1にノイズが増幅
し、て伝えられることはない。
第1図)では、出力V。ut’?取り出して入力端子に
負帰還會かけた場合、位相がまわって、用カV。utに
のっtノイズが差動入力段1で増幅されて、ある値のノ
イズが出力V。utに表われてしまう。しかし、上記実
施例では、差動入力段lにコンデンサC6が設けられて
いるため、出力端子ヲ(−)入力端子に接続し、てボル
テージフォロワを構成した場合に、出力V。utにのっ
た高周波領域のノイズがノードnQに伝わっても、コン
デンサC6によって押えられてしまう。そのため、負荷
MQB’FBTM4を介してノードn1にノイズが増幅
し、て伝えられることはない。
このように、上記実施例のオペアンプでけ、Mo 8
F ET M sのゲート電圧が、コンデンサc。
F ET M sのゲート電圧が、コンデンサc。
によって押えられているため、高周波領域のノイズが出
力に表われにくくされ、高周波領域でのPSFtRが向
上される。
力に表われにくくされ、高周波領域でのPSFtRが向
上される。
上記のように、差動入力段tのノードn。′と回路の接
地点との間に、コンデンサOn?接続した場合、回路の
PURRが300KHz前後の高周波領域において、コ
ンデンサO0全接続しない場合に比べて20dB程度改
善されることが、シュミレーションの結果、確認された
。
地点との間に、コンデンサOn?接続した場合、回路の
PURRが300KHz前後の高周波領域において、コ
ンデンサO0全接続しない場合に比べて20dB程度改
善されることが、シュミレーションの結果、確認された
。
以上説明したように、この発明は、差動入力段全構成す
るアクティブ負荷トランジスタのゲート端子ケ、コンデ
ンサ?介して交流的に接地させて負荷トランジスタのゲ
ート電圧ケ押えてやるようにしたので、極めて簡単な回
路構成によって、高周波領域の電源靴音に対する回路の
PSRR’(+−向上させることができる。これによっ
て、例えば、スイッチングレギエレータのような高周波
雑音を持つに重置回路が使用されているコーデック(G
OI)KO)等を搭載し穴装肯に、本発明に係るオペア
ンプを適用した場合に、装置全体としてのP SRR?
改善することができるようになる。
るアクティブ負荷トランジスタのゲート端子ケ、コンデ
ンサ?介して交流的に接地させて負荷トランジスタのゲ
ート電圧ケ押えてやるようにしたので、極めて簡単な回
路構成によって、高周波領域の電源靴音に対する回路の
PSRR’(+−向上させることができる。これによっ
て、例えば、スイッチングレギエレータのような高周波
雑音を持つに重置回路が使用されているコーデック(G
OI)KO)等を搭載し穴装肯に、本発明に係るオペア
ンプを適用した場合に、装置全体としてのP SRR?
改善することができるようになる。
第1図は従来の演算増幅回路の一例會示す回路図、
第2図は本発明に係る演算増幅回路の一実施例を示す回
路図である。 1・・・差動入力段、2・・・出力増幅段、3・・・位
相補償Fr1l路、M、、M、・・・入力差動トランジ
スタ、M、、M4・・・アクティブ負荷トランジスタ、
Ms1M7・・・定電流用トランジスタ、Mo・・・駆
動用トラ第 1 図 第 2 図 / 2
路図である。 1・・・差動入力段、2・・・出力増幅段、3・・・位
相補償Fr1l路、M、、M、・・・入力差動トランジ
スタ、M、、M4・・・アクティブ負荷トランジスタ、
Ms1M7・・・定電流用トランジスタ、Mo・・・駆
動用トラ第 1 図 第 2 図 / 2
Claims (1)
- 1一対の入力差動トランジスタ、該トランジスタのドレ
インに接続されカレントミラーを構成するアクティブ負
荷トランジスタおよび上記入力差動トランジスタの共通
ソースに接続された第1の定電流用トランジスタからな
る差動入力段と、該差動入力段の出力ノードにゲート端
子が接続された駆動用トランジスタおよび該駆動用トラ
ンジスタのドレインに接続され次第2の定電流用トラン
ジスタから彦る出力増幅段と、上記差動入力段と出力増
幅段との間に設けられ次位相補供回路と全備えた演算増
幅回路において、上記差動入力段の一対のアクティブ負
荷トランジスタのゲート端子と回路の接地点との間にコ
ンデンサが接続されてなることを特徴とする演算増幅回
路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216845A JPS59107613A (ja) | 1982-12-13 | 1982-12-13 | 演算増幅回路 |
GB08333113A GB2134737B (en) | 1982-12-13 | 1983-12-12 | Amplifier |
DE3345045A DE3345045C2 (de) | 1982-12-13 | 1983-12-13 | Verstärker |
US06/560,873 US4562408A (en) | 1982-12-13 | 1983-12-13 | Amplifier having a high power source noise repression ratio |
SG414/87A SG41487G (en) | 1982-12-13 | 1987-05-06 | Amplifier |
HK697/87A HK69787A (en) | 1982-12-13 | 1987-09-24 | Amplifier |
MY640/87A MY8700640A (en) | 1982-12-13 | 1987-12-30 | Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216845A JPS59107613A (ja) | 1982-12-13 | 1982-12-13 | 演算増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59107613A true JPS59107613A (ja) | 1984-06-21 |
JPH0235485B2 JPH0235485B2 (ja) | 1990-08-10 |
Family
ID=16694802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57216845A Granted JPS59107613A (ja) | 1982-12-13 | 1982-12-13 | 演算増幅回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4562408A (ja) |
JP (1) | JPS59107613A (ja) |
DE (1) | DE3345045C2 (ja) |
GB (1) | GB2134737B (ja) |
HK (1) | HK69787A (ja) |
MY (1) | MY8700640A (ja) |
SG (1) | SG41487G (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6135671A (en) * | 1998-02-27 | 2000-10-24 | Niigata Engineering Co., Ltd. | Paving materials loading apparatus and paving machine |
JP2009052259A (ja) * | 2007-08-27 | 2009-03-12 | Kajima Road Co Ltd | 道路補修用のロードヒータ装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61139107A (ja) * | 1984-12-11 | 1986-06-26 | Nec Corp | 演算増幅器 |
US4785258A (en) * | 1987-09-17 | 1988-11-15 | Motorola, Inc. | CMOS amplifier circuit which minimizes power supply noise coupled via a substrate |
JPH0193207A (ja) * | 1987-10-02 | 1989-04-12 | Nec Corp | 演算増幅器 |
US4912427A (en) * | 1988-12-16 | 1990-03-27 | Motorola, Inc. | Power supply noise rejection technique for amplifiers |
JP3123094B2 (ja) * | 1991-02-28 | 2001-01-09 | 日本電気株式会社 | 演算増幅器 |
US6538511B2 (en) * | 2001-03-06 | 2003-03-25 | Intersil Americas Inc. | Operational amplifier including a right-half plane zero reduction circuit and related method |
JP2004079775A (ja) * | 2002-08-19 | 2004-03-11 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
EP1885061B1 (en) | 2006-07-26 | 2012-02-29 | austriamicrosystems AG | Amplifier arrangement and method for amplification |
EP1884856B1 (en) * | 2006-07-26 | 2016-04-06 | ams AG | Voltage/current converter circuit and method for providing a ramp current |
EP1921747B1 (en) * | 2006-11-07 | 2010-01-13 | Austriamicrosystems AG | Amplifier arrangement and method for amplication |
JP2008252029A (ja) * | 2007-03-30 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4984558A (ja) * | 1972-12-19 | 1974-08-14 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4048575A (en) * | 1974-09-11 | 1977-09-13 | Motorola, Inc. | Operational amplifier |
DE2938544A1 (de) * | 1979-09-24 | 1981-04-23 | Siemens AG, 1000 Berlin und 8000 München | Operationsverstaerker in ig-fet-technologie |
US4315223A (en) * | 1979-09-27 | 1982-02-09 | American Microsystems, Inc. | CMOS Operational amplifier with improved frequency compensation |
US4335355A (en) * | 1979-09-28 | 1982-06-15 | American Microsystems, Inc. | CMOS Operational amplifier with reduced power dissipation |
US4383223A (en) * | 1980-04-10 | 1983-05-10 | Motorola, Inc. | CMOS Operational amplifier employing push-pull output stage |
US4379267A (en) * | 1980-06-25 | 1983-04-05 | Mostek Corporation | Low power differential amplifier |
GB2082649B (en) * | 1980-08-29 | 1984-03-14 | Acalor Int Ltd | Conductive floors |
US4336503A (en) * | 1980-12-16 | 1982-06-22 | Motorola, Inc. | Driver circuit having reduced cross-over distortion |
US4458212A (en) * | 1981-12-30 | 1984-07-03 | Mostek Corporation | Compensated amplifier having pole zero tracking |
-
1982
- 1982-12-13 JP JP57216845A patent/JPS59107613A/ja active Granted
-
1983
- 1983-12-12 GB GB08333113A patent/GB2134737B/en not_active Expired
- 1983-12-13 DE DE3345045A patent/DE3345045C2/de not_active Expired - Fee Related
- 1983-12-13 US US06/560,873 patent/US4562408A/en not_active Expired - Lifetime
-
1987
- 1987-05-06 SG SG414/87A patent/SG41487G/en unknown
- 1987-09-24 HK HK697/87A patent/HK69787A/xx unknown
- 1987-12-30 MY MY640/87A patent/MY8700640A/xx unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4984558A (ja) * | 1972-12-19 | 1974-08-14 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6135671A (en) * | 1998-02-27 | 2000-10-24 | Niigata Engineering Co., Ltd. | Paving materials loading apparatus and paving machine |
JP2009052259A (ja) * | 2007-08-27 | 2009-03-12 | Kajima Road Co Ltd | 道路補修用のロードヒータ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0235485B2 (ja) | 1990-08-10 |
GB8333113D0 (en) | 1984-01-18 |
GB2134737B (en) | 1986-07-16 |
US4562408A (en) | 1985-12-31 |
DE3345045C2 (de) | 1993-12-09 |
DE3345045A1 (de) | 1984-06-14 |
HK69787A (en) | 1987-10-02 |
GB2134737A (en) | 1984-08-15 |
SG41487G (en) | 1987-07-17 |
MY8700640A (en) | 1987-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407623B1 (en) | Bias circuit for maintaining a constant value of transconductance divided by load capacitance | |
US5124663A (en) | Offset compensation CMOS operational amplifier | |
US6262568B1 (en) | Common mode bias generator | |
JPS59107613A (ja) | 演算増幅回路 | |
US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
EP0286347B1 (en) | Balanced output analog differential amplifier circuit | |
US5469092A (en) | Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof | |
JPH0559605B2 (ja) | ||
US7521994B2 (en) | Three-stage amplifier | |
US4912427A (en) | Power supply noise rejection technique for amplifiers | |
US5541555A (en) | High performance transconductance operational amplifier of the CMOS integrated type | |
US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JPH11272786A (ja) | 差動増幅回路 | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
US20200395907A1 (en) | Output pole-compensated operational amplifier | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
GB2193059A (en) | Voltage follower circuit | |
JP3166681B2 (ja) | アクティブフィルタおよびアクティブフィルタ用集積回路 | |
JPH0239607A (ja) | 半導体集積回路装置 | |
JPH11234088A (ja) | スイッチトキャパシタ回路 | |
JP2730489B2 (ja) | 差動増幅回路 | |
JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
JP3069165B2 (ja) | 演算増幅回路 |