JP2004072700A - スルーレート増加装置 - Google Patents
スルーレート増加装置 Download PDFInfo
- Publication number
- JP2004072700A JP2004072700A JP2002256600A JP2002256600A JP2004072700A JP 2004072700 A JP2004072700 A JP 2004072700A JP 2002256600 A JP2002256600 A JP 2002256600A JP 2002256600 A JP2002256600 A JP 2002256600A JP 2004072700 A JP2004072700 A JP 2004072700A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- operational amplifier
- transistor
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
【課題】本発明は、スルーレート増加装置を提供する。
【解決手段】このスルーレート増加装置は、一個の演算増幅器と一個のプッシュプル出力段を有する。本発明は出力信号と入力信号間に大きな差がある時、プッシュプル出力段にあるプルアップトランジスタかプルダウントランジスタの何れか一方はＯＮであり、その結果、流出または吸込み電流が出力端子の負荷に与えられるという原理に基づいて動作される。出力信号と入力信号間の差が小さくなるに従い、プッシュプル出力段の動作は停止し、かつこの時点で出力端子の負荷は演算増幅器によって直接駆動される。本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、これにより占有区域を低減し、消費電力を節減、かつオフセット電圧と発振問題をも回避する。
【選択図】 図３
【解決手段】このスルーレート増加装置は、一個の演算増幅器と一個のプッシュプル出力段を有する。本発明は出力信号と入力信号間に大きな差がある時、プッシュプル出力段にあるプルアップトランジスタかプルダウントランジスタの何れか一方はＯＮであり、その結果、流出または吸込み電流が出力端子の負荷に与えられるという原理に基づいて動作される。出力信号と入力信号間の差が小さくなるに従い、プッシュプル出力段の動作は停止し、かつこの時点で出力端子の負荷は演算増幅器によって直接駆動される。本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、これにより占有区域を低減し、消費電力を節減、かつオフセット電圧と発振問題をも回避する。
【選択図】 図３
Description
【０００１】
【産業上の利用分野】
本発明は一般にスルーレート増加装置に関し、より詳細にはスルーレートを増加し、占有区域を低減し、かつ消費電力を節減する装置に関する。
【０００２】
【従来の技術】
スルーレートは、閉鎖ループ演算増幅器（オペアンプ）が大きい信号条件の下で動作される時、その演算増幅器の電圧出力の時間的変化率として規定される。一般的にいえば、使用者が演算増幅器の入力端子に電圧を入力する時、演算増幅器の出力端子が入力電圧と同じ電圧レベルまで急速に到達できることが望ましい。しかしながら物理的演算増幅器の動作はスルーレートによって制限されるので、ある期間、出力電圧は入力電圧と同じレベルには到達しない。例えばもし入力電圧が１５Ｖであり、演算増幅器のスルーレートが０．５Ｖ／μｓであるならば、出力電圧の変化は０．５Ｖ／μｓを超えることはできないので、３０μｓ後にのみ、出力電圧は望む１５Ｖに到達できる。従って演算増幅器の性能は、演算増幅器のスルーレートを増加することによって改善できる。
【０００３】
従来の演算増幅器は比較的大きな容量性負荷を駆動しなければならない時、スルーレートを増加させるために、通常大きな静電電流を消費して高スルーレート特性を達成する必要がある。明確に説明するために、図１に従来の二段型演算増幅器を略図式に図示するブロック図を示す。図１において、第一段増幅器１０１は電圧Ｖｉｎが入力され、それは第一段増幅器において電流Ｉに変換される。電流Ｉは、充電／放電用のコンデンサＣＭを補償し、その結果スルーレートＳＲは、ＳＲ＝Ｉ／ＣＭとなり、従ってスルーレートは演算増幅器の第一段電流と関連する。しかしながら負荷が大きなコンデンサである時、もし第二段すなわち出力段における駆動能力が十分でなければ、スルーレートは上記の数式で記述できない。従って駆動能力を改善するために、第二段増幅器１０２が必要となる。この仕方で第二段の大きさを強化することが必要となる。このことは次いで、演算増幅器の静電電流を増加させる要因となる。
【０００４】
静電電流消費量を低減するための従来のスルーレート増加装置の回路図が、図２に示される。図２から、スルーレート増加装置２０は、演算増幅器２０２、誤差増幅器２０４、およびプッシュプル出力段２０６（これは共通ソース出力段としても知られる）を有する。誤差増幅器２０４は、演算増幅器２０８と演算増幅器２１０を有する。プッシュプル出力段２０６は、トランジスタ２１２とトランジスタ２１４を有する。トランジスタ２１２はＰ型金属−酸化膜−半導体（ＭＯＳ）電界効果トランジスタであり、トランジスタ２１２のソースは正電圧ＶＤＤにつながる。トランジスタ２１４はＮ型ＭＯＳ電界効果トランジスタであり、トランジスタ２１４のソースは接地につながる。スルーレート増加装置２０の動作原理は、出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１よりも大きい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をターンオンし、かつ演算増幅器２１０の出力電圧Ｖ３はトランジスタ２１４をターンオフする。この時点において、トランジスタ２１２は（ソース電流として知られる）電流を出力端子に流し出す。出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１よりも小さい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をターンオフし、かつ演算増幅器２１０の出力電圧Ｖ３はトランジスタ２１４をターンオンする。この時点において、トランジスタ２１４は（シンク電流として知られる）電流を出力端子に吸込む。更に出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１と等しい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をゼロ入力電流Ｉｑより下にバイアスし、かつ演算増幅器２１０の出力電圧Ｖ３もトランジスタ２１４をＩｑまでバイアスすることになる。この時点において、出力電圧Ｖ０は演算増幅器２０２の出力電圧Ｖ０１に等しい。スルーレート増加装置２０は演算増幅器２０８と演算増幅器２１０を装備しなければならないので、大きな区域が占有され、消費電力量が大きく、かつオフセット電圧と発振問題をも発生する。
【０００５】
【発明が解決しようとする課題】
従って、本発明はスルーレート増加装置を提供する。本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、これにより占有区域を低減しかつ消費電力を節減する。
【０００６】
【課題を解決するための手段】
上記および他に挙げた目的を達成するために、本発明はスルーレート増加装置を提供する。スルーレート増加装置は、演算増幅器、プルアップトランジスタ、およびプルダウントランジスタを有する。上記の演算増幅器は、非反転入力端子、反転入力端子、および出力端子を有する。非反転入力端子は入力信号を受け、反転入力端子は出力端子につながり、および出力端子は出力信号を発生する。上記のプルアップトランジスタは第一ドレイン、第一ゲート、および第一ソースを有する。第一ドレインは供給電圧につながり、第一ゲートは非反転入力端子につながり、および第一ソースは出力端子につながる。上記プルダウントランジスタは第二ドレイン、第二ゲート、および第二ソースを有する。第二ドレインは接地につながり、第二ゲートは第一ゲートと非反転入力端子につながり、および第二ソースは第一ソースと出力端子につながる。
【０００７】
本発明の好適実施例において、入力信号引く出力信号から得られる結果電圧がプルアップトランジスタの閾値電圧以上であり、かつ出力信号引く入力信号から得られる結果電圧がプルダウントランジスタの閾値電圧未満である時、プルアップトランジスタはＯＮであり、かつプルダウントランジスタはＯＦＦである。この時点において、プルアップトランジスタはソース電流を出力端子に流し出す。
【０００８】
本発明の好適実施例において、入力信号引く出力信号の結果電圧がプルアップトランジスタの閾値電圧未満であり、かつ出力信号引く入力信号の結果電圧がプルダウントランジスタの閾値電圧以上である時、プルアップトランジスタはＯＦＦであり、かつプルダウントランジスタはＯＮである。この時点において、プルダウントランジスタはシンク電流を出力端子に吸込む。
【０００９】
本発明の好適実施例において、入力信号引く出力信号の結果電圧がプルアップトランジスタの閾値電圧未満であり、かつ出力信号引く入力信号の結果電圧もプルダウントランジスタの閾値電圧未満である時、プルアップトランジスタとプルダウントランジスタは共にＯＦＦである。この時点において、出力端子は演算増幅器によって駆動される。
【００１０】
本発明の好適実施例において、プルアップトランジスタはＮ型ＭＯＳ電界効果トランジスタであり、プルダウントランジスタはＰ型ＭＯＳ電界効果トランジスタである。
【００１１】
本発明の好適実施例において、プルアップトランジスタおよびプルダウントランジスタは、プッシュプル出力段を構成する。
【００１２】
本発明の好適実施例において、供給電圧は正電圧であり、この正電圧は電源から供給される。
【００１３】
本発明は、更にスルーレート増加装置を提供する。スルーレート増加装置は、演算増幅器とプッシュプル出力段を有する。上記演算増幅器は非反転入力端子、反転入力端子、および出力端子を有する。非反転入力端子は入力信号を受け、反転入力端子は出力端子につながり、および出力端子は出力信号を発生する。上記プッシュプル出力段は、入力端子と出力端子を有する。入力端子は演算増幅器の非反転入力端子につながり、および出力端子は演算増幅器の出力端子につながる。
【００１４】
本発明の好適実施例において、プッシュプル出力段はプルアップトランジスタとプルダウントランジスタを有する。上記プルアップトランジスタは、第一ドレイン、第一ゲート、および第一ソースを有する。第一ドレインは供給電圧につながり、第一ゲートは非反転入力端子につながり、および第一ソースは出力端子につながる。上記プルダウントランジスタは、第二ドレイン、第二ゲート、および第二ソースを有する。第二ドレインは接地につながり、第二ゲートは第一ゲートと非反転入力端子につながり、および第二ソースは第一ソースと出力端子につながる。
【００１５】
要約すると、本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、占有区域を低減しかつ消費電力を節減し、その上オフセット電圧と発振問題を回避する。
【００１６】
【発明の実施の形態】
図３は、本発明による好適実施例のスルーレート増加装置３０の回路図を略図式に示す。スルーレート増加装置３０は、演算増幅器３０２およびプッシュプル出力段３０４を有する。プッシュプル出力段３０４は、プルアップトランジスタ３０６およびプルダウントランジスタタ３０８を有する。プルアップトランジスタはＮ型ＭＯＳ電界効果トランジスタであり、プルダウントランジスタはＰ型ＭＯＳ電界効果トランジスタである。スルーレート増加装置３０中の各要素の構造を、以下に詳細に説明する。
【００１７】
演算増幅器３０２は、非反転入力端子、反転入力端子、および出力端子を有する。プルアップトランジスタ３０６は、ドレイン、ゲート、およびソースを有する。プルダウントランジスタ３０８は、ドレイン、ゲート、およびソースを有する。演算増幅器３０２の非反転入力端子は入力信号を受け、かつプルアップトランジスタ３０６のゲートとプルダウントランジスタ３０８のゲートにつながる。演算増幅器３０２の反転入力端子は、演算増幅器３０２の出力端子、プルアップトランジスタ３０６のソース、およびプルダウントランジスタ３０８のソースにつながる。演算増幅器３０２の出力端子は、出力信号を発生する。プルアップトランジスタ３０６のドレインは、電源から供給される正電圧ＶＤＤにつながる。プルダウントランジスタ３０８のドレインは、接地につながる。更に、演算増幅器３０２の出力端子は、コンデンサ負荷のような負荷につながる。スルーレート増加装置３０をより良く理解するために、以下にその動作原理を詳細に説明する。
【００１８】
立上り入力信号が演算増幅器３０２の非反転入力端子に入力される時、演算増幅器３０２のスルーレートは出力信号を入力信号に直ちに追随させるほどには大きくないので、プッシュプル出力段３０４はその時点で入力信号と出力信号間に存在する差を検出する。もし入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧以上であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６はＯＮであり、かつプルダウントランジスタ３０８はＯＦＦである。この時点において、プルアップトランジスタ３０６は（ソース電流として知られる）電流を演算増幅器３０２の出力端子に流し出し、その結果出力信号Ｖｏｕｔの電圧は急速に増加する。その後プッシュプル出力段３０４は、入力信号と出力信号間の差を連続して検出する。入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６とプルダウントランジスタ３０８は共にＯＦＦである。この時点において、演算増幅器３０２は出力信号の電圧が入力信号の電圧に等しくなる（Ｖｏｕｔ＝Ｖｉｎ）まで、連続的に流出電流を演算増幅器３０２の出力端子に供給する。
【００１９】
立下り入力信号が演算増幅器３０２の非反転入力端子に入力される時、演算増幅器３０２のスルーレートは出力信号を入力信号に直ちに追随させるほどには大きくないので、プッシュプル出力段３０４はその時点で入力信号と出力信号間に存在する差を検出する。もし入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧以上である時、プルアップトランジスタ３０６はＯＦＦであり、かつプルダウントランジスタ３０８はＯＮである。この時点において、プルダウントランジスタ３０８は（シンク電流として知られる）電流を演算増幅器３０２の出力端子に吸込み、その結果出力信号Ｖｏｕｔの電圧は急速に増加する。その後プッシュプル出力段３０４は、入力信号と出力信号間の差を連続して検出する。入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６とプルダウントランジスタ３０８は共にＯＦＦである。この時点において、演算増幅器３０２は出力信号の電圧が入力信号の電圧に等しくなるまで（Ｖｏｕｔ＝Ｖｉｎ）、連続的に吸込み電流を演算増幅器３０２の出力端子に供給する。
【００２０】
上記の説明から、本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、本発明は占有区域を低減しかつ消費電力を節減し、かつまたオフセット電圧と発振問題をも回避する。
【００２１】
【発明の効果】
要約して、本発明は次の利点を持つ。すなわち、
１．ただ一個の演算増幅器と一個のプッシュプル出力段のみが必要である。
２．誤差増幅器を装備する必要がなく、こうして本発明は占有区域を低減しかつ消費電力を節減し、かつオフセット電圧と発振問題をも回避する。
３．それは、その単純化された構造により現在使用中の演算増幅器に直接適用できる。
４．演算増幅器の原特性もまた保存される。
【００２２】
本発明がその特定の実施例を参照して説明されてきたが、この技術分野において通常の技術を有する者には、説明された実施例への変更は本発明の意図から逸脱することなしに為され得る、ということは明らかであろう。従って本発明の範囲は、上記の説明によるのではなく、添付の特許請求の範囲によって定められる。本発明の更なる理解を与えるために添付図面が含まれ、本明細書に組込まれ、かつその一部を構成する。図面は本発明の実施例を図示し、かつ記載文と共に本発明の原理を説明するのに役立つ。図面において、
【図面の簡単な説明】
【図１】容量性負荷を駆動する従来の演算増幅器の略図的回路図。
【図２】従来のスルーレート増加装置の略図的回路図。
【図３】本発明による好適実施例のスルーレート増加装置の略図的回路図。
【符号の説明】
２０ スルーレート増加装置
３０ スルーレート増加装置
１０１ 第一段増幅器
１０２ 第二段増幅器
２０２ 演算増幅器
２０４ 誤差増幅器
２０６ プッシュプル出力段
２０８ 演算増幅器
２１０ 演算増幅器
２１２ トランジスタ
２１４ トランジスタ
３０２ 演算増幅器
３０４ プッシュプル出力段
３０６ プルアップトランジスタ
３０８ プルダウントランジスタ
【産業上の利用分野】
本発明は一般にスルーレート増加装置に関し、より詳細にはスルーレートを増加し、占有区域を低減し、かつ消費電力を節減する装置に関する。
【０００２】
【従来の技術】
スルーレートは、閉鎖ループ演算増幅器（オペアンプ）が大きい信号条件の下で動作される時、その演算増幅器の電圧出力の時間的変化率として規定される。一般的にいえば、使用者が演算増幅器の入力端子に電圧を入力する時、演算増幅器の出力端子が入力電圧と同じ電圧レベルまで急速に到達できることが望ましい。しかしながら物理的演算増幅器の動作はスルーレートによって制限されるので、ある期間、出力電圧は入力電圧と同じレベルには到達しない。例えばもし入力電圧が１５Ｖであり、演算増幅器のスルーレートが０．５Ｖ／μｓであるならば、出力電圧の変化は０．５Ｖ／μｓを超えることはできないので、３０μｓ後にのみ、出力電圧は望む１５Ｖに到達できる。従って演算増幅器の性能は、演算増幅器のスルーレートを増加することによって改善できる。
【０００３】
従来の演算増幅器は比較的大きな容量性負荷を駆動しなければならない時、スルーレートを増加させるために、通常大きな静電電流を消費して高スルーレート特性を達成する必要がある。明確に説明するために、図１に従来の二段型演算増幅器を略図式に図示するブロック図を示す。図１において、第一段増幅器１０１は電圧Ｖｉｎが入力され、それは第一段増幅器において電流Ｉに変換される。電流Ｉは、充電／放電用のコンデンサＣＭを補償し、その結果スルーレートＳＲは、ＳＲ＝Ｉ／ＣＭとなり、従ってスルーレートは演算増幅器の第一段電流と関連する。しかしながら負荷が大きなコンデンサである時、もし第二段すなわち出力段における駆動能力が十分でなければ、スルーレートは上記の数式で記述できない。従って駆動能力を改善するために、第二段増幅器１０２が必要となる。この仕方で第二段の大きさを強化することが必要となる。このことは次いで、演算増幅器の静電電流を増加させる要因となる。
【０００４】
静電電流消費量を低減するための従来のスルーレート増加装置の回路図が、図２に示される。図２から、スルーレート増加装置２０は、演算増幅器２０２、誤差増幅器２０４、およびプッシュプル出力段２０６（これは共通ソース出力段としても知られる）を有する。誤差増幅器２０４は、演算増幅器２０８と演算増幅器２１０を有する。プッシュプル出力段２０６は、トランジスタ２１２とトランジスタ２１４を有する。トランジスタ２１２はＰ型金属−酸化膜−半導体（ＭＯＳ）電界効果トランジスタであり、トランジスタ２１２のソースは正電圧ＶＤＤにつながる。トランジスタ２１４はＮ型ＭＯＳ電界効果トランジスタであり、トランジスタ２１４のソースは接地につながる。スルーレート増加装置２０の動作原理は、出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１よりも大きい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をターンオンし、かつ演算増幅器２１０の出力電圧Ｖ３はトランジスタ２１４をターンオフする。この時点において、トランジスタ２１２は（ソース電流として知られる）電流を出力端子に流し出す。出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１よりも小さい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をターンオフし、かつ演算増幅器２１０の出力電圧Ｖ３はトランジスタ２１４をターンオンする。この時点において、トランジスタ２１４は（シンク電流として知られる）電流を出力端子に吸込む。更に出力電圧Ｖ０が演算増幅器２０２の出力電圧Ｖ１と等しい時、演算増幅器２０８の出力電圧Ｖ２はトランジスタ２１２をゼロ入力電流Ｉｑより下にバイアスし、かつ演算増幅器２１０の出力電圧Ｖ３もトランジスタ２１４をＩｑまでバイアスすることになる。この時点において、出力電圧Ｖ０は演算増幅器２０２の出力電圧Ｖ０１に等しい。スルーレート増加装置２０は演算増幅器２０８と演算増幅器２１０を装備しなければならないので、大きな区域が占有され、消費電力量が大きく、かつオフセット電圧と発振問題をも発生する。
【０００５】
【発明が解決しようとする課題】
従って、本発明はスルーレート増加装置を提供する。本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、これにより占有区域を低減しかつ消費電力を節減する。
【０００６】
【課題を解決するための手段】
上記および他に挙げた目的を達成するために、本発明はスルーレート増加装置を提供する。スルーレート増加装置は、演算増幅器、プルアップトランジスタ、およびプルダウントランジスタを有する。上記の演算増幅器は、非反転入力端子、反転入力端子、および出力端子を有する。非反転入力端子は入力信号を受け、反転入力端子は出力端子につながり、および出力端子は出力信号を発生する。上記のプルアップトランジスタは第一ドレイン、第一ゲート、および第一ソースを有する。第一ドレインは供給電圧につながり、第一ゲートは非反転入力端子につながり、および第一ソースは出力端子につながる。上記プルダウントランジスタは第二ドレイン、第二ゲート、および第二ソースを有する。第二ドレインは接地につながり、第二ゲートは第一ゲートと非反転入力端子につながり、および第二ソースは第一ソースと出力端子につながる。
【０００７】
本発明の好適実施例において、入力信号引く出力信号から得られる結果電圧がプルアップトランジスタの閾値電圧以上であり、かつ出力信号引く入力信号から得られる結果電圧がプルダウントランジスタの閾値電圧未満である時、プルアップトランジスタはＯＮであり、かつプルダウントランジスタはＯＦＦである。この時点において、プルアップトランジスタはソース電流を出力端子に流し出す。
【０００８】
本発明の好適実施例において、入力信号引く出力信号の結果電圧がプルアップトランジスタの閾値電圧未満であり、かつ出力信号引く入力信号の結果電圧がプルダウントランジスタの閾値電圧以上である時、プルアップトランジスタはＯＦＦであり、かつプルダウントランジスタはＯＮである。この時点において、プルダウントランジスタはシンク電流を出力端子に吸込む。
【０００９】
本発明の好適実施例において、入力信号引く出力信号の結果電圧がプルアップトランジスタの閾値電圧未満であり、かつ出力信号引く入力信号の結果電圧もプルダウントランジスタの閾値電圧未満である時、プルアップトランジスタとプルダウントランジスタは共にＯＦＦである。この時点において、出力端子は演算増幅器によって駆動される。
【００１０】
本発明の好適実施例において、プルアップトランジスタはＮ型ＭＯＳ電界効果トランジスタであり、プルダウントランジスタはＰ型ＭＯＳ電界効果トランジスタである。
【００１１】
本発明の好適実施例において、プルアップトランジスタおよびプルダウントランジスタは、プッシュプル出力段を構成する。
【００１２】
本発明の好適実施例において、供給電圧は正電圧であり、この正電圧は電源から供給される。
【００１３】
本発明は、更にスルーレート増加装置を提供する。スルーレート増加装置は、演算増幅器とプッシュプル出力段を有する。上記演算増幅器は非反転入力端子、反転入力端子、および出力端子を有する。非反転入力端子は入力信号を受け、反転入力端子は出力端子につながり、および出力端子は出力信号を発生する。上記プッシュプル出力段は、入力端子と出力端子を有する。入力端子は演算増幅器の非反転入力端子につながり、および出力端子は演算増幅器の出力端子につながる。
【００１４】
本発明の好適実施例において、プッシュプル出力段はプルアップトランジスタとプルダウントランジスタを有する。上記プルアップトランジスタは、第一ドレイン、第一ゲート、および第一ソースを有する。第一ドレインは供給電圧につながり、第一ゲートは非反転入力端子につながり、および第一ソースは出力端子につながる。上記プルダウントランジスタは、第二ドレイン、第二ゲート、および第二ソースを有する。第二ドレインは接地につながり、第二ゲートは第一ゲートと非反転入力端子につながり、および第二ソースは第一ソースと出力端子につながる。
【００１５】
要約すると、本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、占有区域を低減しかつ消費電力を節減し、その上オフセット電圧と発振問題を回避する。
【００１６】
【発明の実施の形態】
図３は、本発明による好適実施例のスルーレート増加装置３０の回路図を略図式に示す。スルーレート増加装置３０は、演算増幅器３０２およびプッシュプル出力段３０４を有する。プッシュプル出力段３０４は、プルアップトランジスタ３０６およびプルダウントランジスタタ３０８を有する。プルアップトランジスタはＮ型ＭＯＳ電界効果トランジスタであり、プルダウントランジスタはＰ型ＭＯＳ電界効果トランジスタである。スルーレート増加装置３０中の各要素の構造を、以下に詳細に説明する。
【００１７】
演算増幅器３０２は、非反転入力端子、反転入力端子、および出力端子を有する。プルアップトランジスタ３０６は、ドレイン、ゲート、およびソースを有する。プルダウントランジスタ３０８は、ドレイン、ゲート、およびソースを有する。演算増幅器３０２の非反転入力端子は入力信号を受け、かつプルアップトランジスタ３０６のゲートとプルダウントランジスタ３０８のゲートにつながる。演算増幅器３０２の反転入力端子は、演算増幅器３０２の出力端子、プルアップトランジスタ３０６のソース、およびプルダウントランジスタ３０８のソースにつながる。演算増幅器３０２の出力端子は、出力信号を発生する。プルアップトランジスタ３０６のドレインは、電源から供給される正電圧ＶＤＤにつながる。プルダウントランジスタ３０８のドレインは、接地につながる。更に、演算増幅器３０２の出力端子は、コンデンサ負荷のような負荷につながる。スルーレート増加装置３０をより良く理解するために、以下にその動作原理を詳細に説明する。
【００１８】
立上り入力信号が演算増幅器３０２の非反転入力端子に入力される時、演算増幅器３０２のスルーレートは出力信号を入力信号に直ちに追随させるほどには大きくないので、プッシュプル出力段３０４はその時点で入力信号と出力信号間に存在する差を検出する。もし入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧以上であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６はＯＮであり、かつプルダウントランジスタ３０８はＯＦＦである。この時点において、プルアップトランジスタ３０６は（ソース電流として知られる）電流を演算増幅器３０２の出力端子に流し出し、その結果出力信号Ｖｏｕｔの電圧は急速に増加する。その後プッシュプル出力段３０４は、入力信号と出力信号間の差を連続して検出する。入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６とプルダウントランジスタ３０８は共にＯＦＦである。この時点において、演算増幅器３０２は出力信号の電圧が入力信号の電圧に等しくなる（Ｖｏｕｔ＝Ｖｉｎ）まで、連続的に流出電流を演算増幅器３０２の出力端子に供給する。
【００１９】
立下り入力信号が演算増幅器３０２の非反転入力端子に入力される時、演算増幅器３０２のスルーレートは出力信号を入力信号に直ちに追随させるほどには大きくないので、プッシュプル出力段３０４はその時点で入力信号と出力信号間に存在する差を検出する。もし入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧以上である時、プルアップトランジスタ３０６はＯＦＦであり、かつプルダウントランジスタ３０８はＯＮである。この時点において、プルダウントランジスタ３０８は（シンク電流として知られる）電流を演算増幅器３０２の出力端子に吸込み、その結果出力信号Ｖｏｕｔの電圧は急速に増加する。その後プッシュプル出力段３０４は、入力信号と出力信号間の差を連続して検出する。入力信号引く出力信号から得られる結果電圧（Ｖｉｎ―Ｖｏｕｔ）がプルアップトランジスタ３０６の閾値電圧未満であり、かつ出力信号引く入力信号から得られる結果電圧（Ｖｏｕｔ―Ｖｉｎ）がプルダウントランジスタ３０８の閾値電圧未満である時、プルアップトランジスタ３０６とプルダウントランジスタ３０８は共にＯＦＦである。この時点において、演算増幅器３０２は出力信号の電圧が入力信号の電圧に等しくなるまで（Ｖｏｕｔ＝Ｖｉｎ）、連続的に吸込み電流を演算増幅器３０２の出力端子に供給する。
【００２０】
上記の説明から、本発明は一個の演算増幅器と一個のプッシュプル出力段のみを装備し、誤差増幅器を装備しないので、本発明は占有区域を低減しかつ消費電力を節減し、かつまたオフセット電圧と発振問題をも回避する。
【００２１】
【発明の効果】
要約して、本発明は次の利点を持つ。すなわち、
１．ただ一個の演算増幅器と一個のプッシュプル出力段のみが必要である。
２．誤差増幅器を装備する必要がなく、こうして本発明は占有区域を低減しかつ消費電力を節減し、かつオフセット電圧と発振問題をも回避する。
３．それは、その単純化された構造により現在使用中の演算増幅器に直接適用できる。
４．演算増幅器の原特性もまた保存される。
【００２２】
本発明がその特定の実施例を参照して説明されてきたが、この技術分野において通常の技術を有する者には、説明された実施例への変更は本発明の意図から逸脱することなしに為され得る、ということは明らかであろう。従って本発明の範囲は、上記の説明によるのではなく、添付の特許請求の範囲によって定められる。本発明の更なる理解を与えるために添付図面が含まれ、本明細書に組込まれ、かつその一部を構成する。図面は本発明の実施例を図示し、かつ記載文と共に本発明の原理を説明するのに役立つ。図面において、
【図面の簡単な説明】
【図１】容量性負荷を駆動する従来の演算増幅器の略図的回路図。
【図２】従来のスルーレート増加装置の略図的回路図。
【図３】本発明による好適実施例のスルーレート増加装置の略図的回路図。
【符号の説明】
２０ スルーレート増加装置
３０ スルーレート増加装置
１０１ 第一段増幅器
１０２ 第二段増幅器
２０２ 演算増幅器
２０４ 誤差増幅器
２０６ プッシュプル出力段
２０８ 演算増幅器
２１０ 演算増幅器
２１２ トランジスタ
２１４ トランジスタ
３０２ 演算増幅器
３０４ プッシュプル出力段
３０６ プルアップトランジスタ
３０８ プルダウントランジスタ
Claims (3)
- 非反転入力端子、反転入力端子、および出力端子を持つ一個の演算増幅器であって、前記非反転入力端子は入力信号を受け、前記反転入力端子は前記出力端子につながり、および前記出力端子は出力信号を発生する演算増幅器、
第一ドレイン、第一ゲート、および第一ソースを持つプルアップトランジスタであって、前記第一ドレインは第一供給電圧につながり、前記第一ゲートは前記非反転入力端子につながり、および前記第一ソースは前記出力端子につながったプルアップトランジスタ、および
第二ドレイン、第二ゲート、および第二ソースを持つプルダウントランジスタであって、前記第二ドレインは接地につながり、前記第二ゲートは前記第一ゲートと前記非反転入力端子につながり、および前記第二ソースは前記第一ソースと前記出力端子につながったプルダウントランジスタを有することを特徴とするスルーレート増加装置。 - 非反転入力端子、反転入力端子、および出力端子を持つ一個の演算増幅器であって、前記非反転入力端子は入力信号を受け、前記反転入力端子は前記出力端子につながり、および前記出力端子は出力信号を発生する演算増幅器、および
入力端子および出力端子を持つプッシュプル出力段であって、前記入力端子は演算増幅器の非反転入力端子につながり、および前記出力端子は演算増幅器の出力端子につながったプッシュプル出力段を有することを特徴とするスルーレート増加装置。 - 前記シュプル出力段は、
第一ドレイン、第一ゲート、および第一ソースを持つプルアップトランジスタであって、前記第一ドレインが第一供給電圧につながり、前記第一ゲートが前記非反転入力端子につながり、および前記第一ソースが前記出力端子につながったプルアップトランジスタ、および
第二ドレイン、第二ゲート、および第二ソースを持つプルダウントランジスタであって、前記第二ドレインは接地につながり、前記第二ゲートは前記第一ゲートと前記非反転入力端子につながり、および前記第二ソースは前記第一ソースと前記出力端子につながったプルダウントランジスタとを有することを特徴とする請求項２に記載のスルーレート増加装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/064,643 US6700422B2 (en) | 2002-08-02 | 2002-08-02 | Apparatus for increasing slew rate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004072700A true JP2004072700A (ja) | 2004-03-04 |
Family
ID=31186027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002256600A Pending JP2004072700A (ja) | 2002-08-02 | 2002-09-02 | スルーレート増加装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6700422B2 (ja) |
| JP (1) | JP2004072700A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI236259B (en) * | 2003-12-04 | 2005-07-11 | Via Tech Inc | Precise slew rate control line driver |
| BRPI0607430B8 (pt) * | 2005-02-14 | 2021-06-22 | Johnson & Johnson Vision Care | dispositivo oftálmico confortável e métodos de sua produção |
| US7788508B1 (en) * | 2005-05-26 | 2010-08-31 | National Semiconductor Corporation | System and method for rapidly increasing a rising slew rate of an adjustable supply voltage in adaptive voltage scaling |
| DE602006011735D1 (de) * | 2006-08-08 | 2010-03-04 | Semiconductor Components Ind | Treiberschaltung |
| US7449952B2 (en) * | 2007-03-14 | 2008-11-11 | Ili Technology Corp. | Amplifying circuit having a pull-up circuit and a pull-down circuit for increasing slew rate |
| US7921312B1 (en) | 2007-09-14 | 2011-04-05 | National Semiconductor Corporation | System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain |
| US8022730B2 (en) * | 2009-10-13 | 2011-09-20 | Himax Technologies Limited | Driving circuit with slew-rate enhancement circuit |
| US11228314B1 (en) | 2020-10-26 | 2022-01-18 | Nxp B.V. | Slew rate control |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449960A (en) * | 1992-03-30 | 1995-09-12 | Nec Corporation | Sample-and-hold circuit |
-
2002
- 2002-08-02 US US10/064,643 patent/US6700422B2/en not_active Expired - Fee Related
- 2002-09-02 JP JP2002256600A patent/JP2004072700A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
| JP4865804B2 (ja) * | 2005-11-30 | 2012-02-01 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6700422B2 (en) | 2004-03-02 |
| US20040021491A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7414442B2 (en) | Buffer circuit and integrated circuit | |
| US7911237B2 (en) | High speed comparator | |
| TWI577133B (zh) | 輸出／輸入電路 | |
| JP3637904B2 (ja) | 電源回路 | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| TW202141457A (zh) | 高面積效率的迴轉率受控驅動器 | |
| CN109617533B (zh) | 高反应速率的放大器电路以及相关的嵌位方法 | |
| JP2004072700A (ja) | スルーレート増加装置 | |
| JP5095312B2 (ja) | Ｄ級増幅回路 | |
| US20070152745A1 (en) | System and method for reducing leakage current of an integrated circuit | |
| US20020186059A1 (en) | Reduced voltage swing digital differential driver | |
| US20030197530A1 (en) | Semiconductor logical operation circuit | |
| US6720803B2 (en) | Driver circuit | |
| US7449952B2 (en) | Amplifying circuit having a pull-up circuit and a pull-down circuit for increasing slew rate | |
| US10840927B1 (en) | Low power current steering digital-to-analog converter | |
| CN100492910C (zh) | 利用基极偏压的电平转换器 | |
| JP7437227B2 (ja) | Ｄ級増幅器 | |
| JPH05122049A (ja) | 出力バツフア回路 | |
| US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| US6967530B2 (en) | Circuit and semiconductor device for reducing the generation of shock noise of a power amplifier outputting amplified audio signals | |
| JP2006148640A (ja) | スイッチ回路 | |
| JP4207773B2 (ja) | インバータ回路 | |
| JP2005236996A (ja) | 低電圧領域信号の高電圧領域への変換 | |
| JP4137364B2 (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060206 |