JP4865804B2

JP4865804B2 - 大信号出力ブースト段を備えた小信号増幅器

Info

Publication number: JP4865804B2
Application number: JP2008543277A
Authority: JP
Inventors: ブロコー，ポール・エイ
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2005-11-30
Filing date: 2006-10-04
Publication date: 2012-02-01
Anticipated expiration: 2026-10-04
Also published as: EP1955437A1; US20060164170A1; EP1955437B1; CN101361265A; CN101361265B; WO2007064403A1; JP2009517975A; US7288993B2

Description

本発明は増幅器の分野に関し、詳細には、オンデマンドで高負荷電流を提供することができる増幅器回路に関する。

本出願は、２００５年１月２５日出願の、Ｂｒｏｋａｗに対する仮特許出願第６０／６４７，２９９号、および２００５年１１月３０日出願の、Ｂｒｏｋａｗに対する仮特許出願第６０／７４１，１４２号の利益を主張するものである。

いくつかのアプリケーションでは、増幅器は、負荷に電荷を引き渡すためのもの、と称することができる。たとえば、典型的なＬＣＤディスプレイは、複数のピクセルで構築されており、個々のピクセルの光透過率は、ピクセルキャパシタンスに蓄積される電圧によって制御されている。蓄積されているおびただしい電圧を同時に変化させる必要がある場合、その変化を画像化するためには大量の電荷をパネル内にドライブしなければならない。この電荷を提供する増幅器は、所望の小信号応答を提供するように構成することができる。しかしながら、大量の電荷を必要とする場合、所望の小信号応答は、出力がオーバドライブされる原因になることがあり、したがって負荷によって要求される電流を引き渡すことができない。

所望の小信号応答を提供し、かつ、負荷によって要求される可能性のある大電流を提供する点で上で言及した問題を取り扱った、大信号出力ブースト段を備えた小信号増幅器を備えた増幅器回路が提供される。

この増幅器回路は、小信号増幅器と、第１の電源レールと第２の電源レールとの間に接続された大信号出力ブースト段を備えている。小信号増幅器は、それぞれの入力接続点で第１および第２の入力信号を受け取り、負荷が接続される出力接続点に出力信号を提供している。入力信号間の差動電圧が所定の閾値より低い場合（つまり小信号である場合）、出力信号は、差動電圧に応じてほぼ直線的に変化する。しかしながら、差動電圧が所定の閾値より高い場合（つまり大信号である場合）、出力接続点に接続されたレール−レール大信号出力ブースト段は、負荷によって要求される電流を必要に応じて提供するために、第１または第２の電源レールの近くに出力接続点をドライブするようになされている。大信号出力ブースト段は、小信号状態ではオフであり、小信号しか存在していない場合におけるそのバイアス化を単純化し、かつ、低電力動作を可能にしている。しかし、大信号状態の下では出力段が急激にオンになり、最大電荷が負荷に引き渡される。このように、この増幅器回路は、さもなければ小信号増幅器が過負荷になる負荷電流を供給している。

当業者には、添付の図面に照らして行う以下の詳細な説明から、本発明の他の特徴および利点が明らかになるであろう。

本発明は、正確な小信号応答を提供することができ、また、ドライブされている負荷によって大信号応答が要求されると大電流を供給することができる増幅器回路である。この増幅器回路は、小信号増幅器と大信号出力ブースト段を組み合わせることによって達成される。

図１は、この増幅器回路の一例示的実施形態を示したものである。増幅器回路は、第１の段１０と、出力接続点１４をドライブする出力段１２と、同じくドライブ出力接続点１４に接続された大信号出力ブースト段１６とを備えた小信号増幅器を備えている。増幅器回路は、図１にＶＩＮおよびＧＮＤのラベルが振られた第１の電源レールと第２の電源レールの間に接続されている。これらのレールは、いずれも非ゼロ電位であってもよい。

小信号増幅器は、電流帰還増幅器として適切に構成されている。ここでは、第１の段１０は、逆極性の第１および第２のトランジスタ（Ｑ１、Ｑ２）を備えている。Ｑ１およびＱ２は、図１にはバイポーラトランジスタとして示されているが、ＦＥＴを使用することも可能である。Ｑ１およびＱ２は、それぞれ、小信号増幅器の非反転入力として作用している第１の入力接続点ＩＮＰに結合されたベースを有しており、エミッタフォロワとして動作するようにバイアスされている。Ｑ１およびＱ２は、それぞれ入力信号のレベルを上下にシフトさせている。レベルがシフトした結果は、それぞれ接続点１８および２０に出現する。逆極性のトランジスタＱ３およびＱ４は、それぞれ接続点１８および２０によってドライブされ、小信号増幅器の反転入力ＩＮＭとして作用している接続点２２に対して、入力信号レベルをシフトさせて下に戻し（Ｑ３）、また、上に戻す（Ｑ４）働きをしている。

第１の段１０は、Ｑ１〜Ｑ４がほぼ等しい電流で動作するようになされていることが好ましい。電流源２４はバイアス電流Ｉ１を提供しており、Ｑ１を通って流れた後、Ｉ１の大部分が電流ミラー２６を介してＱ２にミラーされ、また、Ｑ４のベースにミラーされる。Ｑ１〜Ｑ４は、等しい電流を導いている場合、それらの個々のベース−エミッタ電圧がほぼ等しくなるようにサイズ化されている。したがってＱ３およびＱ４を通って流れる電流は、Ｑ１電流とＱ２電流の積の平方根（Ｉ１とほぼ同じである）を近似していなければならない。

Ｑ３およびＱ４を流れる電流は、それらの差が接続点３２に出現するように、それぞれ電流ミラー２８および３０によってミラーされる。接続点３２の負荷は極めて軽く、したがってＱ１電流およびＱ２電流の差が小さくても、ミラー２８および３０のコンプライアンスおよび出力インピーダンスによって制限されている接続点３２における信号の揺れが大きくなる。

入力接続点ＩＮＭは、小さい入力インピーダンスを提供している。したがって、ＩＮＭに存在している信号がゼロではない場合、正味電流がＩＮＭに流入し、電流ミラー２８および３０によって接続点３２に引き渡されることになる。この電流は、出力段１２をドライブするだけではなく、接続点２２と３２の間に接続されることが好ましい周波数補償コンデンサＣ１を充電する。

接続点３２の信号は、出力接続点１４に出力信号（ＯＵＴ）を提供する小信号増幅器の出力段１２をドライブする。小信号増幅器は、ＯＵＴ＝ＩＮＰ＝ＩＮＭである場合に平衡する。図に示す構造の場合、接続点３２の信号は、ＩＮＭとＩＮＰの間の非ゼロ差動電圧に極めて迅速に応答する。ＩＮＭは反転入力であるため、小信号増幅器は、平衡を試行し、かつ、回復するべく、その差に対抗してＯＵＴをドライブすることになる。

出力段１２は、トーテムポール出力として構成されることが好ましく、図１は、その可能な構造の１つを示したものである。トランジスタＭＰ１は、接続点３２の信号のためのレベルシフタおよびフォロワとして作用するように接続されており、バイアス電流Ｉ_ｂｉａｓが提供される接続点３４にレベルシフト信号を提供している。Ｉ_ｂｉａｓは、たとえば、ＢＩＡＳ接続点に印加される電流によってドライブされる電流ミラーを使用して生成される。ダイオード接続ＦＥＴＭＰ２は、接続点３４とトランジスタＱ５のベースの間に接続されている。トランジスタＱ５は、ＶＩＮとＯＵＴの間に接続されたコレクタ−エミッタ回路を有している。Ｉ_ｂｉａｓは、ＭＰ２によってＱ５をドライブし、Ｑ５をＯＵＴ上にプルアップさせている。しかしながら、出力が上昇すると、接続点３４の電圧も同じく上昇し、ＯＵＴが接続点３２の電圧に近づくと、Ｉ_ｂｉａｓの一部がＭＰ１に向かって方向を変える。方向が変化したこの電流により、ＭＰ１は、ＯＵＴとＧＮＤの間に接続されたＦＥＴＭＮ１のゲートを抵抗Ｒ１によってプルアップし、ＭＮ１をターンオンさせる。ＭＮ１のドレイン電流は、Ｒ１によって、ＯＵＴによってドライブされる負荷に向かって導かれる。それによって得られる、Ｒ１の両端間に展開する電圧は、Ｑ５のベースにダイオード接続されたトランジスタＱ６のエミッタをプルダウンする。ＭＮ１電流がさらに大きくなると、Ｑ５のベースをドライブしているバイアス電流が奪われ、したがって出力の正の揺れが制限される。

したがって、Ｉ_ｂｉａｓは、接続点３２の所与の電圧に対して、ＭＰ２によってＱ５のベースをドライブし、Ｑ５は、フォロワとして作用して負荷をドライブする。ＯＵＴが接続点３２の電圧に近づくと、バイアス電流は、その方向を変えてＭＰ１を通って流れ、ＭＮ１をターンオンする。ＭＮ１がターンオンすると、Ｑ５に対するドライブが減少し、したがって出力電圧は、接続点３２の電圧によって固定されるレベルに保持される。この局部ループにより、開ループ出力インピーダンスが比較的小さくなり、また、広い帯域幅を有することになる。

接続点３２がローにドライブされると、ＯＵＴもそれに続き、また、ＯＵＴはＭＮ１によってローにドライブされるため、ＯＵＴは、より低い電源レールＧＮＤに近づくことができる。Ｑ６、Ｒ１構造は、無負荷状態でのＱ５およびＭＮ１内のシュートスルー電流を制限し、より低い電源レールの近傍の一定の範囲の出力にわたる低インピーダンス擬似等級Ａ動作を許容している。ＭＰ２およびＱ５のベース−エミッタ電圧は、出力の正の揺れを制限している。

この小信号増幅器は、いくつかの動作モードでその負荷を軽くすることができ、また、小さい動作バイアスを維持し、かつ、小さいシュートスルー電流を維持する要求により、出力段１２は、比較的小さい電流制限を有する出力段になっており、また、Ｒ１によって負のドライブが制限されている。しかしながら、いくつかのアプリケーションでは、この小信号増幅器によってドライブされている負荷は、時折、出力段１２の能力を超える大電流を要求することがある。

このようなアプリケーションの１つは、複数のピクセルを備えたＬＣＤパネルに「Ｖｃｏｍ」電圧を提供するアプリケーションである。このようなパネルによって提供される負荷（４０）は、図１に示すようにモデル化される。通常、個々のピクセルの光透過率は、ドライブ電圧と、ここではこの増幅器回路の出力として提供される電圧「Ｖｃｏｍ」との間に接続されるピクセルキャパシタンスに蓄積される電圧によって制御され、所望のＶｃｏｍ電圧がＩＮＰに印加される。図１に示す負荷４０の極めて単純化された略図では、ＤＲＶ接続点は、同じ方向の１行の極めて多数のピクセルを充電する効果を表している。そうすることにより、ＤＲＶ上の電圧の正または負のステップのように作用する。１行のピクセルによってパネル内に置かれる正味電荷を示す帰還電圧（ＦＢ）が取得される。たとえば、リフレッシュ動作の間、１行中のピクセルキャパシタンスの大部分が正にドライブされると、ＦＢ接続点は正にドライブされることになる。この正のパルスが反転入力ＩＮＭに結合され、ＯＵＴが負に揺れる。この出力によってパネルが負にドライブされ、パネルの分散ネットワーク中に大きな負の電荷が広がる。電荷が平衡すると、ＦＢ接続点のオーバドライブが減少し、増幅器回路の出力は、ＩＮＰに印加されるＶｃｏｍ電圧に向かって変化する。

ＬＣＤパネル内の信号パターンによっては、ピクセルをドライブしている電荷の変化を画像化するためには、大量の電荷をパネル内にドライブしなければならない。小信号増幅器の負の偏りは、Ｖｃｏｍ入力電圧と電源レールの差までに制限されているため、小信号増幅器は、直線的に応答することはできない。これらの大きなオーバドライブが存在している場合、出力電圧は、可能な限り速やかにその最大まで理想的に揺れることになり、また、オーバドライブが整定すると、増幅器は線形動作に復帰し、パネルに対する正規の動作電圧を回復する。

この増幅器回路は、大信号出力ブースト段１６によってこの非線形応答を達成している。大信号出力ブースト段１６は、ドライブされている負荷によって大電流が要求されるとスイッチオンする追加出力ドライバを備えている。図１は、このような段（１６）の可能な一実施態様を示したものである。ＦＥＴＭＰ３は、ＶＩＮとＯＵＴの間に接続されており、Ｑ３のコレクタ電圧によってドライブされている。また、ＦＥＴＭＮ２は、ＯＵＴとＧＮＤの間に接続されており、Ｑ４のコレクタ電圧によってドライブされている。したがって、ＭＰ３およびＭＮ２はＯＵＴを直接ドライブし、トーテムポール出力段１２をバイパスしている。

正確な小信号性能を保証するためには、大信号出力ブースト段１６は、大信号状態である間のみ動作するようになされていることが好ましい。これを達成することができる方法の１つは、ＦＥＴＭＰ３およびＭＮ２をＤＭＯＳデバイスにし、かつ、電流ミラー２８（ＭＰ４、ＭＰ５）および３０（ＭＮ３、ＭＮ４）を構築しているＦＥＴを通常のＭＯＳデバイスにすることである。ＤＭＯＳデバイスの閾値電圧は、通常のＭＯＳデバイスの閾値より高く、したがって正規の平衡状態の下ではＭＰ３またはＭＮ２には電流はほとんど流れないか、あるいは全く流れない。しかしながら、ＩＮＭが正にドライブされると、たとえばＱ４ははるかに大きい電流を引き渡すことになり、したがってＭＮ３の両端間の電圧が上昇し、ＭＮ２がターンオンすることになる。ＭＮ２はＭＮ３よりはるかに大きいため、ＭＮ２は、一度起動するとＭＮ４よりはるかに多くの電流を供給することができ、したがってＭＮ２電流によってＯＵＴが負のレールの極めて近くに直接ドライブされ、かつ、負荷によって要求される大電流が供給される。同様に、ＩＮＭがローにドライブされるとＱ３電流が大きくなる。ここでは、ＭＰ４の両端間の電圧が高くなると、ＭＰ３がターンオンして出力が正のレールの近くに直接ドライブされる。

図１に示す大信号出力ブースト段１６実施態様の欠点は、ＤＭＯＳＦＥＴＭＰ３またはＭＮ２をドライブして大電流を導くためには、ＤＭＯＳＦＥＴの閾値電圧より数ボルト高い電圧をミラー２８または３０の両端間に展開させる必要があることである。そのためには、Ｑ３またはＱ４からの一定の量の、場合によっては許容することができない大きい電流が必要である。さらに、ＭＯＳ閾値とＤＭＯＳ閾値の間の製造可変性は、所与の出力に必要な実際の電流レベルが容易に変化し得ることを意味している。

この欠点は、図２に示す好ましい大信号出力ブースト段実施態様によって除去される。図２では、大信号応答をトリガするために必要な電流レベルを小さくし、かつ、そのレベルをより良好に制御するために、飽和電流ミラーがミラー２８および３０に直列に配置されている。ＦＥＴＭＰ６およびＭＰ７は、それぞれＶＩＮとＦＥＴＭＰ４およびＭＰ５の間に直列に挿入されており、また、ＦＥＴＭＮ５およびＭＮ６は、それぞれＧＮＤとＦＥＴＭＮ３およびＭＮ４の間に直列に挿入されている。

ＭＰ６およびＭＰ７は、小信号状態の下では、トライオード領域で動作し、かつ、ＭＰ４およびＭＰ５のためのデジェネレーションとして作用するようにバイアスされ、かつ、サイズ化されている。しかしながら、ＩＮＭがローに引っ張られることによって小信号増幅器の動作平衡が妨害されると、たとえばはるかに大きな電流がＱ３から流れることになる。この電流が大きくなると、ＭＰ６は、トライオード動作から引っ張り出され、電流が飽和する。そのため、ＭＰ３のゲートがローに引っ張られる。ＭＰ３のゲートがローに引っ張られると、ＤＭＯＳＦＥＴＭＰ３がターンオンし、したがってＭＰ３は負荷に大電流を引き渡すことができ、かつ、負荷電圧をＶＩＮの近くへドライブする。ツェナーダイオードＤ１であることが好ましい保護回路は、ミラー２８ならびにＭＰ３のゲートを過剰電圧から保護している。

ＭＰ６がトライオード領域から離れ、電流飽和に入ると、ＭＰ４のゲートのインピーダンスが大きくなり、増幅器回路は、高「利得」状態に入る。しかしながら、これが生じるのは入力過負荷状態の間であるため、とりわけＭＰ３が一旦トライオード動作に入ると実際のループ利得が小さくなり、したがって周波数安定性は問題ではない。

高負荷電流の要求が満たされると、ＩＮＭへの帰還によって入力が再平衡し、ＭＰ４電圧をその元の電圧に復帰させ、延いてはＭＰ３をターンオフさせることができ、また、増幅器回路は小信号動作を再開することになる。

同様に、ＭＮ５およびＭＮ６も、小信号状態の下では、トライオード領域で動作し、かつ、ＭＰ３およびＭＰ４のためのデジェネレーションとして作用するようにバイアスされ、かつ、サイズ化されている。ＩＮＭが正の方向にオーバドライブされると、Ｑ４は、ＭＮ３によって大電流をＭＮ５に引き渡すことになる。そのため、ＭＮ５が電流飽和に入り、ＭＮ３、ＭＮ４およびＭＮ２のゲート接続点の正の揺れを許容する。小信号動作では、このゲートラインは、ＭＮ２の閾値電圧であるかあるいはそれ未満であり、したがってＭＮ２はオフである。しかしながら、正の過負荷状態ではＤＭＯＳＦＥＴＭＮ２がターンオンし、負荷に大電流を引き渡すことができ、かつ、負荷電圧をＧＮＤの近くにドライブする。そのため、正の過負荷事象の間、負荷に引き渡される電荷が最大化される。引き渡される電荷によって負荷の帰還電圧を回復することができると仮定すると、ＩＮＭに対する過負荷が解消され、ＭＮ２のゲート電圧が降下し、増幅器回路は小信号動作を再開することになる。ツェナーダイオードＤ２は、ミラー３０ならびにＭＰ２のゲートを過剰電圧から保護している。

また、図２には、例示的バイアス電流構造が示されている。バイアス電流源５０は、ＰＭＯＳＦＥＴＭＰ８のゲート上にプルダウンする電流Ｉ２を提供している。この電流Ｉ２によってＭＰ８がＦＥＴＭＰ９のゲート上にプルダウンし、それによりＦＥＴＭＰ９がターンオンし、ＭＰ１０を通って流れるその電流が大きくなってバイアス電流Ｉ２と整合する。これは、ＭＰ８のゲート電圧が安定する平衡点であり、ＭＰ９がバイアスされてＩ２と整合する。また、これにより、ＶＩＮに関連する、ダイオード接続ＦＥＴＭＰ１１などの他のＰＭＯＳデバイスのゲート電圧が安定し、したがってそれらは、Ｉ２電流のイメージを引き渡す。個別に提供されない場合、このミラー化構造を使用して、電流源２４からバイアス電流Ｉ１を生成することも場合によっては可能である。ＭＰ１１電流を使用して、底部電源レール上の多重出力ミラー５２（ＦＥＴＭＮ７およびＭＮ８を備えている）の動作点が設定される。また、ＭＰ９ゲート電圧は、ＭＰ１２をドライブして、ＭＰ１３とカスコードされたＩ_ｂｉａｓを引き渡し、それにより出力電圧の揺れに対して電流を安定させ、かつ、過剰電圧からＭＰ１２を遮蔽している。

このような構造にすることにより、ＭＰ６およびＭＰ７の飽和レベルは、ＭＰ９に対するそれらの相対サイズで決まり、また、ＭＮ５およびＭＮ６の飽和レベルは、ＭＮ７に対するそれらの相対サイズで決まる。

図に示すバイアス化スキームは、単に例示的なものにすぎず、必要なバイアス電流を生成することができる無数の方法が存在していることに留意されたい。
図２に示すようにミラー２８および３０に直列に配置された二重飽和ミラー（ＭＰ６／ＭＰ７、ＭＮ５／ＭＮ６）は、別法として、図３に示すように単一のトランジスタを使用して実施することも可能である。図３に示す略図は、ＭＰ６／ＭＰ７がＦＥＴＭＰ１４に置換され、また、ＭＮ５／ＭＮ６がＦＥＴＭＮ９に置換されている点を除き、図２に示す略図と全く同じである。動作も上で説明した通りであり、ＩＮＭが正の方向にオーバドライブされると、ＭＮ９が電流飽和に入り、ＭＮ２がターンオンするよう、ＭＮ３、ＭＮ４およびＭＮ２のゲート接続点の正の揺れを許容する。ＩＮＭが負の方向にオーバドライブされると、ＭＰ１４が電流飽和に入り、ＭＰ３がターンオンするよう、ＭＰ４、ＭＰ５およびＭＰ３のゲート接続点の負の揺れを許容する。

図２および３に示すように、電源レールの各々は、少なくとも２つの分岐を備え、小信号増幅器に電力を供給している電源レール分岐と、大信号出力ブースト段に電力を供給している分岐は、互いに異なっていることが好ましい。

図１〜３に示す実施態様は、単に例示的なものにすぎず、本発明は、多くの異なる回路構成を使用して実現することができることに留意されたい。本発明による増幅器回路が、その入力信号間の差動電圧が所定の閾値未満である場合、つまり小信号状態下にある場合、その差動電圧に応じてほぼ直線的に変化する出力信号を提供する小信号増幅器を備え、また、差動電圧が所定の閾値より高い場合、つまり大信号状態下にある場合、出力を増幅器回路の複数の電源レールのうちの１つの近くにドライブするようになされた出力接続点に接続された大信号出力ブースト段を備えており、それにより、負荷によって要求される可能性のある大電流の供給を可能にしていることは、単に基本的なことにすぎない。

以上、本発明の特定の実施形態について、図に示し、かつ、説明したが、当業者には多くの変形形態および代替実施形態が可能である。したがって本発明は、添付の特許請求の範囲によってのみ制限されるものとする。

本発明による大信号出力ブースト段を備えた小信号増幅器の可能な一実施形態を示す略図である。本発明による大信号出力ブースト段を備えた小信号増幅器の可能な他の実施形態を示す略図である。本発明による大信号出力ブースト段を備えた小信号増幅器の可能な他の実施形態を示す略図である。

Claims

第１および第２の電源レールであって、前記第１のレールが前記第２のレールに対して正である第１および第２の電源レールと、
前記レールの間に接続された、それぞれの入力接続点に印加される第１および第２の入力信号を受け取り、かつ、負荷をドライブするために適した出力接続点に出力信号を提供する小信号増幅器であって、前記入力信号間の差動電圧が所定の閾値未満である場合に、前記出力信号が前記差動電圧に応じてほぼ直線的に変化するようになされた小信号増幅器と、
前記出力接続点に接続された大信号出力ブースト段であって、前記差動電圧が前記所定の閾値より高い場合に、前記第１または第２の電源レールの近くに前記出力接続点をドライブし、それにより、前記小信号増幅器の負荷容量よりも大きな負荷電流を提供するようになされた大信号出力ブースト段と、
前記出力接続点に接続された、帰還信号として前記第２の入力信号を提供する負荷回路であって、増幅器回路が、前記大信号出力ブースト段が前記第１または第２の電源レールの近くに前記出力接続点をドライブし、それにより前記第１の入力信号と第２の入力信号との間の前記差動電圧を低くするようになされた負荷回路と
を備え、前記小信号増幅器が、
前記第１の入力信号と前記第２の入力信号との間の前記差動電圧にしたがって変化する第１の電流を第４の接続点にミラーする第１の電流ミラーと、
前記第１の入力信号と前記第２の入力信号との間の前記差動電圧にしたがって変化する第２の電流を第４の接続点にミラーする第２の電流ミラーと
を備え、前記大信号出力ブースト段が、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して負である場合に第１のブースト電流を前記出力接続点に供給するように、前記第１の電流ミラーによりミラーされる前記電流をミラーするために接続されたトランジスタと、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して正である場合に第２のブースト電流を前記出力接続点に供給するように、前記第２の電流ミラーによりミラーされる前記電流をミラーするために接続されたトランジスタと、
を備え、
前記小信号増幅器が電流帰還増幅器を備え、前記電流帰還増幅器が、
その制御入力が前記第１の入力接続点に結合され、かつ、フォロワとして動作するようにバイアスされた、逆極性の第１および第２のトランジスタと、
それぞれ前記第１および第２のフォロワトランジスタの出力に応答して前記第２の入力接続点にそれぞれの電流を導くように接続された、逆極性の第３および第４のトランジスタと、
前記第３のトランジスタによって導かれた電流を前記第４の接続点にミラーするように接続された前記第１の電流ミラーと、
前記第４のトランジスタによって導かれた電流を前記第４の接続点にミラーするように接続された前記第２の電流ミラーと、
前記第４の接続点の電圧に応答して前記小信号増幅器の出力信号を提供する出力段と、
を備えること、
を特徴とする増幅器回路。
前記電流帰還増幅器の出力段がトーテムポール出力段である、請求項１に記載の増幅器回路。
前記第１の電流ミラーが、前記第１の電源レールと前記第３のトランジスタとの間に接続された第１のダイオード接続トランジスタを備え、前記第２の電流ミラーが、前記第２の電源レールと前記第４のトランジスタとの間に接続された第２のダイオード接続トランジスタを備え、
前記第１の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第１のブースト電流を導く前記第１のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第５のトランジスタを備え、
前記第２の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第２のブースト電流を導く前記第２のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第６のトランジスタを備え、前記第５および第６のトランジスタが、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して負である場合、前記第５のトランジスタがターンオンして、前記第１の電源レールの近くに前記出力接続点をドライブし、また、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して正である場合、前記第６のトランジスタがターンオンして、前記第２の電源レールの近くに前記出力接続点をドライブする
ようになされた、請求項１に記載の増幅器回路。
前記第１および第２のダイオード接続トランジスタならびに前記第５および第６のトランジスタが個々に閾値電圧を有し、前記第５および第６のトランジスタが、それらの閾値電圧が前記第１および第２のダイオード接続トランジスタの閾値電圧より高くなるようになされた、請求項３に記載の増幅器回路。
前記第１の電源レールと第５の接続点との間、および前記第１の電源レールと第６の接続点との間にそれぞれ接続された第７および第８のトランジスタと、
前記第２の電源レールと第７の接続点との間、および前記第２の電源レールと第８の接続点との間にそれぞれ接続された第９および第１０のトランジスタと
をさらに備え、前記第１の電流ミラーが、
前記第５の接続点と前記第３のトランジスタとの間に直列に接続された第１のダイオード接続入力トランジスタと、
前記第６の接続点と前記第４の接続点との間に直列に接続された出力トランジスタと
を備え、前記第２の電流ミラーが、
前記第７の接続点と前記第４のトランジスタとの間に直列に接続された第２のダイオード接続トランジスタと、
前記第８の接続点と前記第４の接続点との間に直列に接続された出力トランジスタと
を備え、
前記第１の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第１のブースト電流を導く前記第１のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第１１のトランジスタを備え、
前記第２の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第２のブースト電流を導く前記第２のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第１２のトランジスタを備え、前記第７および第８のトランジスタが、前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して負である場合に、前記第１１のトランジスタがターンオンして、前記第１の電源レールの近くに前記出力接続点をドライブするように、前記差動電圧が前記所定の閾値未満である場合に、それらがトライオード領域で動作し、また、前記差動電圧が前記所定の閾値より高く、かつ前記第２の入力信号が前記第１の入力信号に対して負である場合に、飽和領域で動作するように、サイズ化され、かつ、バイアスされ、
前記第９および第１０のトランジスタが、前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して正である場合に、前記第１２のトランジスタがターンオンして、前記第２の電源レールの近くに前記出力接続点をドライブするように、前記差動電圧が前記所定の閾値未満である場合に、それらがトライオード領域で動作し、また、前記差動電圧が前記所定の閾値より高く、かつ前記第２の入力信号が前記第１の入力信号に対して正である場合に、飽和領域で動作するように、サイズ化され、かつ、バイアスされた、請求項１に記載の増幅器回路。
前記第１の電源レールと第５の接続点との間に接続された第７のトランジスタと、
前記第２の電源レールと第６の接続点との間に接続された第８のトランジスタと
をさらに備え、前記第１の電流ミラーが、
前記第５の接続点と前記第３のトランジスタとの間に直列に接続された第１のダイオード接続入力トランジスタと、
前記第５の接続点と前記第４の接続点との間に直列に接続された出力トランジスタと
を備え、前記第２の電流ミラーが、
前記第６の接続点と前記第４のトランジスタとの間に直列に接続された第２のダイオード接続トランジスタと、
前記第６の接続点と前記第４の接続点との間に直列に接続された出力トランジスタと
を備え、
前記第１の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第１のブースト電流を導く前記第１のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第９のトランジスタを備え、
前記第２の電流ミラーによりミラーされる前記電流をミラーするために接続された前記トランジスタが、前記出力接続点に前記第２のブースト電流を導く前記第２のダイオード接続トランジスタと共に電流ミラーを形成するように接続された第１０のトランジスタを備え、前記第７および第８のトランジスタが、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して負である場合に、前記第９のトランジスタが前記第１の電源レールの近くに前記出力接続点をドライブし、また、
前記差動電圧が前記所定の閾値より高く、かつ、前記第２の入力信号が前記第１の入力信号に対して正である場合に、前記第１０のトランジスタが前記第２の電源レールの近くに前記出力接続点をドライブする
ように、前記差動電圧が前記所定の閾値未満である場合に、それらがトライオード領域で動作し、また、前記差動電圧が前記所定の閾値より高い場合に、飽和領域で動作するように、サイズ化され、かつ、バイアスされた、請求項１に記載の増幅器回路。
前記第１、第２、第３および第４のトランジスタが、静止動作状態下で前記第１の入力接続点と第２の入力接続点との間のオフセット電圧を最小化するようになされた、請求項１に記載の増幅器回路。