KR987001154A

KR987001154A - 증폭기

Info

Publication number: KR987001154A
Application number: KR1019970704479A
Authority: KR
Inventors: 존 로우렌스 페노크
Original assignee: 도날드 엘 와이트; 씨게이트 마이크로 일렉트로닉스 리미티드
Priority date: 1995-01-27
Filing date: 1995-05-30
Publication date: 1998-04-30
Also published as: EP0982853A3; EP0806080A1; US5923216A; JPH10513316A; WO1996023352A1; GB9501624D0; EP0806080B1; EP0982853A2; DE69517706D1; DE69517706T2; GB2297447A

Abstract

본 발명은 자기저항성 감지를 이용하는 디스크 드라이브내의 판독헤드(reading-head) 증폭기로서의 사용에 적합한 증폭기에 관한 것으로 상기 증폭기는 자기저항성 감지기내로 고정전류를 주입하는 것이 가능하고 감지기의 저항값이 변화하는 경우에 자기저항성 감지기의 양단에 전개되어 있는 전압값에 따른 출력신호를 제공하는 가능하다.

Description

증폭기

본 발명은 증폭기에 관한 것으로, 더욱 상세하게는 디스크 드라이브내의 판독헤드(reading-head) 증폭기로서의 사용에 적합한 증폭기에 관한 것이다.

제 1는 본 발명의 증폭기의 다이어그램이다.

제 2도 제 1도 증폭기의 세부 상세도이다.

제3도는 본 발명의 전류 증폭기의 다이어그램이다.

제4도 제1도 증폭기의 입력단의 다이어그램이다.

제5도 제3도 전류 증폭기의 입력단의 다이어그램이다.

본 발명의 첫 번째 양태에 의한 증폭기는, 증폭기의 입력포트중의 하나에 연결되어 있으으며 증폭기의 입력포트에 연결되어 있는 부하로 전류를 공급하기 위한 전류 발생기와, 입력포트와 연결되어 상기 입력포트에 인가되는 상기 주입된 전류의 주파수 범위를 배제시킨 선택된 주파수를 범위를 갖는 입력신호를 증폭시키는 주파수 선택 증폭회로와, 상기 주파수선택 증폭회로내로 연결되어 상기중폭기의 입력포트에 연결되어 있는 부하로 주입되는 전류에 의한 상기 주파수 선택 중폭회로의 내에서의 불안정상태를 저지하는 전압소거회로를 포함하여 이루어진다.

바람직하게는, 상기 전압소거회로는 주파수선택 중폭회로부터 직류 출력전압에 응답하도록 연결되어, 상기 주파수선택증폭회로의 입력소자에 신호를 인가함으로써 영볼트 가까이에서 주파수로선택증폭회로의 직류출력전압을 구동하도록 한다.

바람직하게는, 상기 전류발생기는 트랜니트터 전류미러의 네트워크를 포함하고 있어, 상기 트랜지스터의 전류미러의 네트워크가 제1 단자를 공급하고, 상기 입력포트의 제 2단자에서 제 1 전류와는 다른 제2 전류를 상크하도록 되어있다.

본 발명의 다른 양태에 의한 증폭기는, 입력포트의 제1 단자로 제1 전류를 입력포트의 제2 단자로부터 상기 제1전류와는 동일하지 않은 제2 전류를 제거할 수있는 전류발생기와, 상기 입력포트와 연결되어 상기 입력포트에 인가되는 선택된 주파수 범위를 갖는 신로를 증폭시키는 선택 증폭회로와, 입력포트가 상기 주파수선택 증폭회로의 출력전압이 저주파 소자가 영볼트에서 구동되도록 하는 저주파수 전압 소거회로를 포함하여 이루어진다.

바람직하게는, 상기 전압소거회로는 처음에는 제1 주파수 대역폭과 제1 이득에서 작동하고, 이어서 제1 주파수대역보다 좁은 폭의 제2 주파수대역폭과 제2 이득에서 작동하도록 하는데, 실제로 제1 이득과 제2이득은 동일한 값을 가지게 된다.

바람직하게는, 상기 전압소회로는 동작시에, 상기 주파수 선택 증폭회로에서 로우레벨일 경우 제1 작동전압에 응답하도록하고 하이레벨일 경우는 제2 작동전압에 응답하도록 되어, 주파수 선택 증폭회로의 입력소자에 신호를 인가함으로써 상기의 제1 및 제2 작동전압이 선택된 값으로부터 이탈하지 않도록 한다.

본 발명의 실시예에 따른 연결되어 전압소거회로는 전류-증폭 출력단을 상기 증폭기의 입력포트에 연결되어 있는 부하로 주입된 전류의 영향을 저지하도록 상기 주파수 선택증폭회로의 입력소자에서의 입력 직류전압이 유지되도록 한다.

본 발명의 다른 실시예에 따른 전압소거회로는, 상기 증폭기의 입력포트에 연결되어 있는 부하로 주입된 전류의 영향을 저지하기 위한 상기 주파수 선택증폭 회로의 입력소자에서의 입력 직류전압을 유지하기 위한 전류설정 정항이 직렬로 연결된 전압증폭 출력단을 이루어진다.

바람직하게는, 상기의 차동연결 입력단의 하나의 트랜지스터는 소정베이스 전압바이어스(common-base) 상태에서도 작동하도록 연결된 차동연결(differentially-connected)바이폴라 트랜지스터 입력단을 포함한다.

바람직하게는, 상기의 차동연결 입력단의 하나의 트래지스터는 고정베이스 전압바이어스(fixed base voltagebias)를 공급하도록 하며, 차동연결 입력단의 상기 트랜지스터 베이스 전압 바이어스는 상기 전압소거회로에 의해 제공되도록 한다.

본 발명의 실시예에 따라, 상기 차동연결 입력단은 트랜지스터들의 베이스입력 임피던스를 증가시키도록 전류-피드백 회로를 포함하고 있다.

본 발명의 다른 실시예에 따라, 상기 차동연결 입력단의 각 요소들의 입력달링턴 연결(Darington-connected)트랜지스터를 포함하고 있다.

바람직하게는, 상기 전압소거회로의 입력포트로 연결되어 있는 커패시터는 상기 전압소거회로의 대역폭을 결정한다.

본 발명의 두 번째 양태에 따른 증폭기는, 전류증폭기의 입력포트로 쓰이는 제1 저임피던스 입력포트를 가지고 입력 전류-가사단과, 상기 전류-가산단의 출력포트에 연결되어 입력포트를 갖는 전압 증폭단과, 상기 전류-가산단의 제2 저임피던스 입력되어 있는 출력포트를 갖는 기준단과, 상기 기준단과 병렬로 연결되어 있으며 상기 전압 증폭단에 의해 구동되도록 연결되어 있는 출력단을 포함하여 이루어지며, 상기 출력단 및 기준단은 그들의 구성요소에 의해서 결정되는 서로간의 고정 비율을 갖는 것을 특징으로 한다.

상기 전류-가산단은 입력전류의 합과 동일한 값의 출력전류를 제공되도록 되어 있다.

본 발명의 하나의 실시예에 따라, 상기 전류증폭기는 상기 전압 증폭단의 출력포트로부터 전류증폭기의 전달리지스턴스(transresistance)를 규정하는 기준점(reference point)에 연결되는 저항을 포함한다.

본 발명의 다른 실시예는 따라, 상기의 전류증폭기는 상기 전압 증폭단의 출력포느에 연결되어 전류증폭기의 전달리스턴스를 규정하는 상기의 전류가산단의 다른 저임피턴스 입력포트로 연결되는 제2 저항을 포함한다.

본 발명의 하나이 실시예에 따라, 상기의 전류증폭기는 제1 전류이득을 갖는 제1 출력단과, 스위치 소자들에 의해 상기 제1 출력단의 입력 및 출력포트롸 각각 병렬고 연결가능한 입력 및 출력포트를 갖는 제2 출력단으로 구성되며, 상기 구현에 따라, 전류 증폭기는 제2 출력단은 초과하는 전류이득을 갖는다.

본 발명의 다른 구현에 따라, 전류 증폭기는 제2 출력단의 동작시 제2 출력단과 전류가산단의 또 다른 저임피던스 입력포트의 사이에 있는 스위치소자들에 의해 연결되는 제2 저항을 포함하고 있는데, 제2 출력단의 동작시에 상기 저항들의 값에 의해 전류중폭기의 전달리스턴스와 동일한 값을 유지하게 된다.

바람직하게는, 상기 기준단 및 출력단은 푸쉬폴(push-pull) 접속된 각각 한 쌍의 전계효과트랜지스터(FET)를 포함하여 전압-증폭단에 연결함으로써 AB급으로 바이어스되도록 한다.

바람직하게는, 상기 전압-증폭단은 또 다른 한싸의 상보 전계효과 트랜지스터를 포함하며, 상기 상보 전계효과 트랜지스터의 게이트 단자들은 기준 및 출력단의 트랜지스터의 개개의 단자로 연결되도록 하고, 상보전계효과 트랜지스터의 소오스 단자들은 기준 및 출력단의 트랜지스터의 개개의 소오즈 단자로 연결되도록 한다.

바람직하게는, 상기 전압-증폭단은 전계효과 트랜지스터의 네크워크로 인가하도록 연결된 입력전압버퍼를 포함하며, 상기 입력전압 버퍼는 또다른 한쌍의 상보 전계효과 트랜지스터를 포함하고 있다.

바람직하게는, 상기 입력버퍼는 전계효과 트랜지스터의 네트워크내로 전류를 인가하기 위한 에미트 플로워(follower)로 연결된 입력 바이폴라 트랜지스터를 포함한다.

상기 입력 바이폴라 트랜지스터의 대안으로서, 상기 입력버퍼에 전계효과 트랜지스터의 네트워크내로 전류를 인가하기 위해 소오스 플로워로서 연결되는 입력 전계효과 트랜지스터를 포함하여 구성할 수 있다.

바람직하게는, 상기 전류 증폭기는 부가적으로 한쌍의 상보 출력전계효과 트랜지스터를 구성하여 상보출력 전계효과 트랜지스터 게이트단자는 기준단의 각각의 게이트 단자로 상보 출력 전계효과 트랜지스터의 소오스단자로 기준단의 각각의 소오스단자로 연결함으로써 제1 출력단의 전류를 초과나는 출력전류를 제공하도록 한다.

바람직하게, 상기 전계효과 트랜지스터들은 증대모드(dnhancement mode)장치이다.

이하, 본 발명은 첨부한 도면을 참조로 하여 설명하면 다음과 같다.

도 1에 도시되어 있는 바와 같이, 본 발명의 증폭기는 두 개의 npn 바이폴라 트랜지스터(1)(2)를 포함하는데, 상기의 npn 바이폴라 트랜지스터(1)(2)의 에미터 전극은 증폭기의 입력포트의 구성요소인 입력단자(20)(21)로 연결됨으로써 트랜지스터(1)(2)가 입력단을 제공하는 증폭기의 입력포트를 구성하도록 되어 있다. 상기의 입력단자(20)(21)는 전류발생기 회로에 연결되어 있는데, 상기 전류발생기 회로는 제1 내지 제3 P채널 중대모드 전계효과 트랜지스터(13)(15)(17)와, 제1 및 제2 N채널 증대모드 전계효과 트랜지스터(14)(16)와, 제1 및 제2 커패시터(18)(19)를 포함하여 이루어진다.

전류 발생기에 있어서, 상기 트랜지스터(13)(15)(17)의 소스전극들은 서로 연결되어 전압소오스의 제1 단자(Vsl)로 연결되며, 트랜지스터(13)(15)(17)의 게이트전극들은 서로 연결되어 트랜지스터(17)의 드레인전극으로 연결되어 있다. 또한, 상기 트랜지스터(14)(16)의 소오스전극은 서로 연결되어 저항(101)에 의한 노미널 기생 직렬 임피던스(nominal parasitic series impedance)를 통하여 전압소오스의 제2 단자(전압 소오스의 제1 단자의 인가전압보다 낮은 인가전압을 가짐)로 연결되며, 트랜지스터(14)(16)의 게이트전극은 서로 연결되어 트랜지스터(14)의 드레인 전극으로 연결된다. 트랜지스터(14)의 드레인 전극은 트랜지스터(13)의 드레인전극으로 연결되고, 트랜지스터(15)의 드레인전극은 입력단자(20)에 연결되고, 트랜지스터(16)의 드레인전극은 입력단자(21)에 연결되며, 제2 커페시터(19)는 트랜지스터(14)(16)이 소오스전극 접속점과 게이트 전극 접속점의 사이에 연결되며, 제1 커페시터(18)는 트랜지스터(13)(15)(17)의 소오스전극 접속점과 게이트전극 접속점의 사이에 연결되며, 트랜지스터(17)의 드레인전극은 조절가능한 전류싱크(adjustable current sink)에 연결되어 있다.

트랜지스터(1)(2)는 주파수선택 증폭회로의 입력소자를 형성하는데, 트랜지스터(1)의 베이스전극은 커페시터(3)의 한쪽단자에 연결되고 상기 커패시터(3)의 다른쪽 단자는 트랜지스터(14)(16)의 소오스 전극으로 연결된다. 트랜지스터(1)의 콜렉터전극은 중간증폭회로(4)의 제1 입력단자로 연결되고, 상기 중간증폭회로(4)의 제1출력단자는 출력전압 증폭회로(5)의 제 1 입력단자에 연결되며, 상기 출력전압 증폭회로(5)의 제1 출력단은 증폭기의 제1 출력단자(23)을 제공하게 된다. 또한, 트랜지스터(2)의 콜렉터전극은 중간증폭회로(4)의 제2 입력단자에 연결되고, 중간 증폭회로의 제2 출력단자는 출력전압 증폭회로(5)의 제 2 입력단자에 연결되며 출력전압 증폭회로(5)의 제2 출력단은 증폭기의 제2 출력단자(24)를 제공하게 된다. 트랜지스터(2)의 베이스 전극은 커패시터(10)의 한쪽단자에 연결되고 상기 커패시터(10)의 다른쪽 단자를 트랜지스터(12)의 베이스 전극의 사이에 연결되고 상기의ⁿPⁿ바이폴라 트랜지스터(12)의 베이스전극과 npn 바이폴라 트랜지스터(14)(16)의 소오스전극에 연결되어 있다. 저항(11)은 트랜지스터(2)의 에미터는 전압기준 소스(V_R)에 연결되어 있으며, 콜랙터 전극과 베이스전극이 서로 연결된 트랜지스터(12)의 콜렉터에는 전류원이 존재한다.

트랜지스터(11)의 베이스전극은 전압소거회로(6)의 출력단에 연결되고, 전압소거회로(6)의 제1 및 제2 입력단은 각각 컬렉터 전압증폭회로(4)의 제3 및 제4 출력단에 연결되어 있다. 전압소거회로(6)의 제1 입력단자는 저항(7)을 경유하여 출력전압증폭회로(5)의 제1 출력단자(23)에 연결되며, 전압소거회로(6)의 제2 입력단은 저항(8)을 경유하여 출력전압증폭회로(5)의 제 2 출력단자 (24)에 연결되어 있다. 출력전압증폭회로(5)의 제3 출력단자는 공통모드 정정 증폭기(9)의 제1 입력단자에 연결되는데, 상기 공통모드 정정 증폭기(9)의 제2 입력단자는 전합(V_M)을 제공하는 기준전압소스에 연결되어 있으며, 정정증폭기(9)의 출력단은 출력전압증폭회로(5)의 다른 입력단으로 연결되어 있다. 상기 전압(V_M)의 값은 출력전압증폭회로(5)의 노미널 공통모드 출력전압값으로서 전압소거회로(6)의 다른 하나의 입력단에 인가되고, 전압(V_Q)는 트랜지스터(1)의 베이스전극의 추정전압으로서 전압소거회로(6)의 또 다른 하나의 입력단으로 인가되어진다.

도 1은 증폭기의 입력단자(1)(2)사이에 연결된 저항소자(100)을 도시하고 있는데, 상기 저항소자(100)는 이를테면, 컴퓨터의 자기디스크드라이브의 판독헤드 내에 구성될 수 있는 자기저항성 소자(magnetoresitive element)를 의미한다. 자기저항성 소자(100)를 포함하는 디스크 드라이버의 동작에 있어서, 자기 저항성소자의 저항성분(resistance)은 디스크의 자기 신호에 따라 변하는데, 상기 디스크 상에서 자기저항성 소자(100)를 포함하는 판독헤드가 가이드된다. 입력단자(20)(21)로 연결된 전류발생기로부터 주입된 전류는 자기저항성 소자(100)의 양단에 직류전압을 발생시킨다. 자기저항성 소자(100)의 저항성분의 자기유도편차(magnetically-induced variation)는 증폭기의 입력단자(20)(21)의 양단에 교류전압변조파를 발생시키도록 되어 있는데, 상기 자기저항성 소자(100)은 증폭기의 구성요소는 아니다.

도 1에 도시되어 있는 전류발생기는 저항소자(100)에 바이어스 전류를 제공하는 역할을 하고, 트랜지스터(1)(2)에는 동일한 바이어스전류들을 제공하는 역할을 한다. 제어전류(I_BR)는 트랜지스터(17)의 드레인 전극으로부터 유도되며, 트랜지스터(17)와 트랜지스터(15)의 회로 배치로 인해 트랜지스터(15)의 드레인전극으로부터 단자(20)까지 (32I_SR-I_E)의 크기를 갖는 전류가 흐르게 되는데, 상기 I_E는 각각의 트랜지스터(1)(2)의 에미터 바이어스 전류를 의미한다. 또한, 트랜지스터(17)에 대한 트랜지스터(13)(14)(16)의 회로 배치로 인해 트랜지스터(16)의 드레인전극에서는 (32I_SR+I_E)의 크기를 갖는 전류가 존재하게 된다. 예를 들면, 전류(I_SR)=15/32mA, 전류(I_E)=3.2mA일 경우 트랜지스터(16)는 18.2mA의 전류를 싱크하게 되고, 트랜지스터(15)는 11.8mA의 전류를 공급하게 되며, 각각의 트랜지스터(1)(2)는 3.2mA의 에미터 바이어스전류를 가지고 15mA의 전류는 자기저항성 소자(100)를 통해서 흐르게 된다. 트랜지스터(13)와 트랜지스터(17)사이에서 존재하는 전류비는 원칙적으로 트랜지스터들의 상대적인 디멘젼(dimension)에 의해 정해지며, 트랜지스터(13)와 트랜지스터(17)사이의 부정합(mismatch)으로부터 발생된 전류는 트랜지스터(1)(2)의 바이어스전류에 의해 똑같이 흡수된다.

전류발생기회로내에 포함되어 있는 커패시터(18)(19)는 소스의 통과대역 잡음소자를 감쇠시키고 바이어스전류를 싱크하는 역할을 수행한다. 전류발생회로에 공급되는 전압의 정격화(regulation)는 전류발생기회로에 의해 발생되는 통과대역잡음의 총량을 줄이는 역할을 수행한다. 트랜지스터(14)(16)의 소오스전극에 커패시터(19)를 바로 연결함으로써 의사 신호(spurious signal)의 생성을 감소하게 되어 소자(101)에 의한 리드 대 접지(lead-to-earth)직렬임피던스에 인해 발생할 수 있는 영향을 피하게 된다.

입력단자(21)에서의 직류전압은 트랜지스터(2)의 베이스전극 성분에 의해 설정되어지는데, 상기 트랜지스터(12)의 에미터전극은 기준 전압(V_E)에 연결되도록한다. 따라서, 트랜지스터(12)의 베이스전극의 전압은 (V_R+ V_BE)가 되고 트랜지스터(2)의 베이스전극의 전압도 (V_R+ V_BE)가 되는데, 상기 V_BE는 트랜지스터(12)에서의 베이스-에미터접합 양단의 전압강하를 의미한다. 사실상, 전압(V_R)은 입력단자(21)에서의 직류전압과 실질적으로 같은 값인 250mV정도로 설정되어진다.

트랜지스터(1)의 교류에미터 전압값이 저항소자(100)의 양단에서 걸리는 직류전압강하와 같은 값만큼 트랜지스터(2)의 전압을 초과해야함에도 불구하고, 트랜지스터(1)에 작용하는 전압소거회로(6)는 트랜지스터(1)의 직류베이스 전압 및 전류를 조절함으로써 트랜지스터(2)의 직류 에미터전류와 실질적으로 동일한 직류 에미터전류를 유지하게 된다.

전압소거회로(6)는 중간증폭회로(4)로부터 바로 입력신호를 받아들이고 출력전압증폭회로(5)로부터는 저항(7)(8)을 경유하여 입력신호를 받아들이도록 되어 있다. 전압소거회로(6)로부터의 출력신호는 트랜지스터(1)의 베이스전극과 커패시터(3)에 인가되는데, 커패시터(3)는 직류신호가 트랜지스터(1)의 베이스전극에서 실질적으로 감소되지 않은 상태로 흐르도록 한다. 전압소거회로(6)에 의해 커패시터(3)는 직류레벨에서 유지되도록 하는데 상기 직류레벨은 중간증폭회로(4)와 출력전압증폭회로(5)로부터 인가되는 실제로 제로인 출력전압과 일치하게 된다. 즉 전압소거회로(6)는 입력단자(20)(21)사이에서 발생하는 직류전압의 균형을 유지하도록 동작한다.

전압균형이 이루어지는 대역폭은, 중간증폭회로(4)와 전압소거회로(6)를 통과하여 트랜지스터(1)의 베이스에서 시작되는 루프에 의해 커패시터(3)내로 주입되는 전류를 고려한 개루프 트렌스콘덕턴스와 관련된 커패시터의 정전용량에 의해 결정되어진다. 대역폭(전형적으로 직류로부터 100KHZ까지) 안에서의 신호는 효력이 발생되지 않으며, 출력증폭회로(5)에는 나타나지 않는다. 100KHZ이상의 대역폭 외부의 신호는 소거되지 않고 출력증폭회로(5)의 출력으로 나타난다.

트랜지스터(1)(2)의 베이스전극에 분기ㆍ전류 피드백 (shunt-current feedback)을 제공하거나 또는 이러한 트랜지스터들에 베이스-전류 감소회로를 제공함으로써 트랜지스트(1)(2)의 베이스 전극에서의 입력임피던스가 증가하게 되어 커패시터(3)(10)에 대한 트랜지스터(1)(2)의 베이스-입력 임피던스의 분기효과가 감소하게 된다.

트랜지스터(1)(2)가 차동 공통 베이스단으로서 작동하고, 통과대역(pass-band) 신호전류는 중간증폭회로(4)를 경유하여 트랜지스터(1)(2)를 통해 각각의 부하저항(도시되지 않음)으로 흐르게 되는데, 상기 중간증폭회로(4)는 버퍼(buffer)로 사용되어 출력증폭회로(5)로 인가되는 출력신호의 직류전압레벨을 시프트(shift)하게 된다. 출력중폭회로(5)로 부터의 공통모드 출력전압은 증대(deveope)되어 공통모드 수정증폭기(9)의 제1 입력단자로 인가되는데, 상기 공통모드 정정증폭기(9)의 다른 입력단자에는 기준전압(V_m)이 인가된다. 공통모드 정정증폭기(9)의 출력신호는 출력증폭회로(5)의 입력단으로 인가되어 공통모드 정정증폭기(9)의 제1 입력단자의 V_m과 같은 전압을 출력증폭회로(5)에 제공하도록 하는데, 상기 공통모드 정정증폭기(9)는 일반적인 전압증폭기이다.

전압소거회로(6)에 의해 제공되는 전체 피드백(overall feedback)은 트랜지스터(1)(2)의 바이어스전류를 설정(set)하며 증폭기의 저주파 차단에 영향을 미치는데 반하여, 증폭기의 고주파수 차단은 중간증폭회로(4)와 출력증폭회로(5)의 폴(poles)에 의해 결정되어진다.

전압소거회로(6)의 양 입력단은 낮은 입력임피던스(전류-입력)를 가지며, 전압소거회로(6)로 인가되는 전압(V_m)에 의해 내부적으로 둘다 바이어스되는데, 상기의 전압(V_m)의 값은 출력전압증폭회로(5)의 노미널 공통모드 출력전압값이다.

전압소거회로(6)의 동작 출력전압(순수한 영 입력전류에서의)은 저항성소자(100)의 노미널 저항값을 위한 노드(20)에서 예상되는 전압값을 나타내는 바이어스전압(VQ)과 인가된 전류에 의해 설정된다. 상기 바이어스 전압(VQ)는 전압소거회로 (6)의 입력단자로 인가되다.

전압소거회로(6)는 또한 저항성 소자(100)의 값의 변화(예를들면, 제조공차와 온도 변동에 기인하는)로 인한 노드(20)에서의 노미널 전압의 이탈(departure)을 저지하도록 하는데, 그렇지 않을 경우 전압은 증폭되면서 출력증폭회로(5)에서 클리핑(clipping)현상의 발생을 초래한다.

전압소거회로(6)는 전류입력 전류출력 증폭기로서 전류이득은 저이득(X1)상태와 고이득(X50) 상태중 하나를 취하게끔 절환가능하다. 즉, 전압소거회로(6)는 턴온 상태(turn on)에서는 고이득상태에서 작동하게 되어 트랜지스터의 작동점은 신속하게 안정화된다. 전압소거회로(6)의 출력임피던스는 전달저항이 일정하게 유지되도록 절환되어 있다. 가령, 이득이 X1과 대략 X50에서 변화하는 경우에 저주파 차단은 100KHz와 5MHz에서 절환이 이루어지는데, 상기 두 상태에서 절환이 이루어짐으로써 저주파수 루프이득은 실제로는 일정하게 유지되어 고이득에서 저이득으로의 이어지는 변화로 인한 출력전압 과도현상은 실제로 발생되지 않게 된다. 이와 같은 스위칭 조절에 대하여 다음에 좀더 상세하게 설명한다.

중간증폭회로(4)가 전압소거회로(6)에 상대적으로 낮은 레벨의 전류구동(current drive)을 제공하는 반면에, 출력증폭회로(5)는 전압소거회로(6)에 상대적으로 고레벨의 전류구동을 제공하게 된다. 예를들면, 이 상태에서 턴온 상태에서 출력증폭회로(5)로부터 신호가 제한점까지 구동된 경우, 중간증폭회로(4)는 대신호(large signal) 응답성을 향상시키도록 계속해서 전압소거회로(6)에 가변구동(variable drive)을 제공한다.

본 발명의 전압소거회로의 다른 대안적인 구성은 출력증폭회로(5)의 출력단자에 바로 전압증폭기의 입력단들을 연결하여 커패시터(3)에 전류설정 저항을 경유하여 전압증폭기 출력단자들로 연결하는 것이다. 이러한 구성에 있어서, 중간증폭회로(4)로 부터의 출력신호는 전압으로 변환하면서 전압증폭기의 입력신호를 증대할 수 있게 된다.

도 2에 도시되어 있는 바와 같이, 도 1의 중간증폭회로 (4)는 NPN 바이폴라트랜지스터(25)(26)가 트랜지스터(1)(2) 클레터 부하 역할을 하는 저항(27)(28)과 직렬로 연결되고, 각각 전압 대 전류 (voltage-to-currentnt) 컨버터(29)와 연결되는데, 상기 트랜지스터(25)(26)의 베이스는 바이어스전압(V_B2)을 유지하도록 되어 있다. 도1에서의 공통모드 정정 증폭기(9)와 기생직렬임피던스는 회로의 복잡성을 피하기 위해 도2에는 도시하지 않았다.

도 2는 NPN바이폴라 트랜지스터(32)(33)과 P-채널 증대모드 전계효과트랜지스터(34)(35)의 형태로 구성하여 트랜지스터(2)에서 분기 전류 피드백(shunt-current-feedback)을 제공하는 회로구성을 도시하고 있다. 도시되어 있듯이, 트랜지스터(34)(35)의 게이트전극은 서로 연결되고 그들의 소오스전극도 서로 연결되어 있으며, 트랜지스터(34)의 게이트전극은 자신의 드레인 전극과 연결되어 트랜지스터(33)의 베이스전극에 연결되며, 트랜스터(33)의 에미터 전극은 트랜지스터(32)의 콜렉터 전극에 연결되며, 트랜시스터(32)의 베이스전극은 트랜지스터(2)의 베이스전극과 트랜지스터(35)의 드레인 전극으로 연결되며, 트랜지스터(2)(32)의 에미터전극은 서로 연결되며, 결국 트랜지스터(33)의 콜렉터전극은 트랜지스터(34)(35)의 소오스전극으로 연결되어 전압소오스(V_S3)의 양극단자(positive terminal)에 연결되어 있다.

트랜지스터(32)의 베이스-에미터 접합은 트랜지스터(2)의 베이스-에미터 접합과 병렬로 연결되어 트랜지스터(33)의 에미터전극을 통해서 증가된 전류를 끌어 당김으로써 트랜지스터(32)는 트랜지스터(2)의 베이스-에미터 접합전압의 증가(increase)에 응답하게 된다. 트랜지스터(33)의 에미터전류의 증가는 자신의 베이스전류를 증가시키게 되어 트랜지스터(34)(35)에 게이트전압을 떨어지게 하며 결과적으로 트랜지스터(35)의 드레인전극에서 트랜지스터(2)의 베이스전극내로 증가된 전류가 흐르게 되는 것이다. 트랜지스터(32)(33)의 에미터 면적은 각각 트랜지스터(2)의 1/4 이므로 그들의 콜렉터와 베이스전류는 트랜지스터(2)의 콜렉터와 베이스전류의 1/4이 된다. 트랜지스터(34)(35)는 트랜지스터(33)의 베이스전류의 배율기전류-미러(current-mirrors)로서 제공하고, 트랜지스터(35)는 트랜지스터(2)의 베이스전류의 5/4를 발생시켜, 그 전류는 트랜지스터(2)와 트랜지스터(32)의 베이스 전류를 합한 값과 동일하게 되는 것이다. 저항(11)(직류 안정성면)과 커패시터(10)(교류 안정성면)의 병렬결합효과로 인한 작은 비율 오차(ratio errors)가 발생할지라도 안정성은 확보된다.

도 2에 도시된바와 같이, 트랜지스터(1)은 트랜지스터(2)에서 설명한 것과 같은 기능을 하는 분기-전류 피드백 배열을 또한, 제공하며 트랜지스터(1)에 대한 병력-전류 비드백 회로에는 P-채널 증대모드 전계효과 트랜지스터(38)(39)로 연결된 NPN 바이폴라 트랜지스터(36)(37)를 포함하도록 되어있다.

도 3을 참조로 하여, 상기 전압 대 전류 컨버터(29)는 저항(7)(8)에 연결되어 있고, 도 2의 전압소거회로(6)에 대해 더욱 자세히 도시되어 있다.

전압소거회로(6)은 차동-전류 버퍼회로(301), 전류누산버퍼회로(302), PNP 바이폴라 트랜지스터(303), 전류소오스(302), 5개의 P-채널 증대모드전계효과 트랜지스터(305~309), 4개의 N-채널 증대모드전계효과 트랜지스터(312~315), 3개의 단일-이득 전압증폭기(310)(316)(319), 세 개의 스위치소자(311)(317)(320), 두 개의 저항(31)(318), 커패시터(304)로 구성된다. 또한 도 1과 도 2에서 도시된 커패시터(3)은 전압소거회로(6)의 출력단자(312)에 연결되어 있다.

상기 PNP 트랜지스터(303), 전류소오스(322), P-채널 증대모드 전계효과 트랜지스터(305)(309), N-채널 증대모드 전계효과 트랜지스터(312)의 회로구성에 의해 전압증폭단이 형성되는데, 트랜지스터(303)의 베이스 단자는 입력단자 역할을 하고, 트랜지스터(305)(309)의 게이트단자는 출력단자 역할을 수행하도록 되어 있다.

차동-전류 버퍼회로(301)의 차동-입력단자들은 저항(7)(8)과 전압 대 전류변환기(29)의 차동-출력 단자들에 연결된다. 상기의 차동-전류 버퍼회로(301)의 다수의 출력단자들은 전압-누산 버퍼회로(302)의 각각의 입력단자들에 연결되는데, 버퍼회로(302)의 출력단자들은 트랜지스터(303)의 베이스전극에 연결된다.

트랜지스터(303)의 콜렉터전극은 회로용 접지전위에 연결되고 트랜지스터(303)의 에미터 전극은 트랜지스터(305)의 드레인 전극에 연결된다. 전류소스(322)는 트랜지스터(303)의 에미터전극과 트랜지스터(305)의 소스전극에 연결된다. 커패시터(304)는 트랜지스터(303)의 베이스전극과 트랜지스터(305)의 드레인전극사이에 연결된다. 상기 트랜지스터(305)의 드레인전극은 자신의 게이트전극에 연결되어 단일-이득 전압증폭기(310)의 입력단자로 연결되며, 전압 증폭기(310)의 출력단자는 트랜지스터(306)(307)의 게이트단자로 연결되어 스위치소자(311)의 고정단자로 연결된다. 트랜지스터(305~307)의 소스전극은 모두 전압소스(V_S4)의 양극단자(positive terminal)에 연결되고 트랜지스터(306)(307)의 드레인단자는 트랜지스터(313)(314)의 드레인단자에 각각 연결된다. 트랜지스터(305)의 드레인전극은 트랜지스터(309)의 소스전극에 연결되고 트랜지스터(309)의 드레인전극은 트랜지스터(312)의 드레인전극에 연결된다. 상기의 트랜지스터(312)의 드레인전극은 자신의 게이트전극에 연결되어 단일-이득 버퍼 증폭기(316)의 입력단자로 연결되는데 단일-이득 버퍼 증폭기(316)의 출력단자는 트랜지스터(313)(314)의 게이트단자에 연결되어 스위치소자(317)의 한쪽의 고정단자에 연결된다. 상기의 트랜지스터(312~314)의 소스전극은 모두 전압소스(V_S4)의 접지전위단자에 연결된다. 상기 스위치소자(311)는 트랜지스터(308)의 게이트 전극에 연결되어 있는 이동 접점을 가지고 있고, 상기 스위치소자(317)는 트랜지스터(315)의 게이트 전극에 연결되어 있는 이동접점을 가지고 있으며, 트랜지스터(308)(315)의 드레인 전극은 서로 접속되어 트랜지스터(307)(314)의 드레인 전극으로 연결된다. 상기 스위치소자(311)의 다른쪽 고정단자는 전압소스(V_S4)의 양극단자에 연결되고, 스위치소자(317)의 다른쪽 고정단자는 전압소스(V_S4)의 접지전위에 연결되어 있다.

트랜지스터(307)(308)(314)(315)의 드레인 전극의 공통 연결점은 전압소거회로(6)의 출력단자(321)로 연결되며, 트랜지스터(307)(308)(314)(315)의 드레인전극의 공통연결점은 스위치소자(320)을 거쳐서 전류-가산 버퍼회로(302)의 또 다른 입력단자에 연결가능하며 이러한 경로는 저항(318)을 거치게 되어 있다. 트랜지스터(306)(313)의 드레인 전극들의 공통연결점은 전류-가산 버퍼회로(302)의 다른 입력단자에 연결되고 전류-가산 버퍼회로(302)의 또 다른 입력단은 입력신호전압(V_Q)이 제공되는 단일-이득 전압증폭기(319)의 출력단자에 연결된다. 저항(31)은 단일-이득 전압증폭기(319)의 출력단자를 전압소거회로(6)의 출력단자(321)에 연결한다. 입력신호전압(V_M)은 차동-전류 버퍼회로(301)로 제공되어지고, 바이어스 전압(V_B3)는 트랜지스터(309)의 게이트단자로 인가되어진다. 전압 대 전류 컨버터(29)의 차동입력단자는 (270),(280)로 도시되어 있이데, 이런한 단자들은 도 2에 도시되어 있듯이 저항(27)(28)에 연결되어있다.

도 3에 도시되어 있는 회로에 있어서, 입력단자(270)(280)로 인가된 차동신호 전압은 전압 대 전류 컨버터(29)에 의해 차동신호 전류로 변환되어 단자(23)(24)로부터 저항(7)(8)을 통하여 공급되는 신호전류에 추가된다. 이렇게 합쳐진 전류는 상보 입력단자들을 통하여 차동-전류 버퍼회로(301)로 인가되어지는데, 차동-전류버퍼회로(301)는 입력단자에 연결되어 있는 회로소자들로부터 공통모드신호를 계수하기 위한 수단으로서 전압(V_m)을 유지한다. 상기 차동-전류 버퍼회로(301)는 단일 전류이득을 가지고 있으며, 신호전류는 차동-전류버퍼회로(301)에서 전류-가산 버퍼회로(302)로 흐르도록 되어 있다. 상기 차동-전류 버퍼회로(301)는 입력신호전압(V_m)이 인가되는 입력단자(40)를 갖는다.

차동-전류 버퍼회로(301)로부터 출력된 신호전류는 전류-가산 버퍼회로(302)의 입력단자로 인가되는 트랜지스터(306)(313)의 드레인전극의 공통접속점으로부터 피드백된 신호전류의 내부적으로 전류-가산 버퍼회로(302)내에서 합해지게되는데, 상기의 전류-가산 버퍼회로(302)는 상대적으로 낮은 입력 임피던스를 가지며 단일-이득 전압 증폭기(319)에서 제공되는 전압(V_m) 부근에서 바이어스 된다. 전류-가산 버퍼회로(302)로부터의 신호전류는 트랜지스터(303)를 구동하는데 트랜지스터(305)(309)(312)와 함께 전류소스(322)는 상기 트랜지스터(303)에 의해 에미터부하로서 역할을 하며 트랜지스터(303)은 에미터 플로워(follower)로서 연결되어 있음), 트랜지스터(305)(312)의 양단에 걸린 전개되어 있는 전압은 단일-이득 전압증폭기(310)(316)의 출력신호전압으로써 흐르게 된다. 단일-이득 전압증폭기(310)의 출력신호전압은 트랜지스터(306)(307)이 게이트전극을 구동시키며, 단일-이득 전압증폭기(316)의 출력신호전압은 트랜지스터(313)(314)의 게이트전극을 구동시킨다. 이러한 직류상태는 트랜지스터(306)(307)가 제1 AB급 출력단으로서 작동하도록 한다. 트랜지스터(307)(314)는 제1급 AB 출력단과 유사한 제2 AB 출력단으로 작동하도록 연결되어 있다. 상기의 트랜지스터(306)(313)은 기준출력단으로서 제공되어 전류-가산 버퍼회로(302)의 입력단자중의 한단자로 전류를 제공하게되며, 트랜지스터(307)(314)는 실제 출력단으로서 동작되어 전류를 출력단자(321)로 제공한다. 부차적인 AB급 출력단은 트랜지스터(308)(315)의 형태로 존재하는데 트랜지스터(308)(315)의 게이트단자는 수위치소자(311)(317)을 통행 단일-이득 전압 증폭기(310)(316)의 출력단자에 연결됨으로써 출력단자(321)에 증대전류구동(enhanced current drive)을 제공하게 된다.

트랜지스터(306~308)(313~315)의 AB급 작동은 바이어스 전압(V_B3)를 설정하여 트랜지스터(305)로부터 트랜지스터(309)(312)로 흐르도록 하는 공통 동작전류를 발생시킴으로써 이루어진다. 트랜지스터(305)(312)의 게이트단자에서 설정되는 전압상태는 동일한 전류가 흐르게 될 때 트랜지스터(305~308)(313~315)의 게이트전극까지 전달되어 진다. 트랜지스터(306)(307)(313)(314)는 트랜지스터(305)(312)와 관련되어 있는 단일 전류증폭을 제공하고, 트랜지스터(308)(315)는 트랜지스터 트랜지스터(305)(312)와 관련된 대략X50 전류증폭을 제공한다.

동작시에, 트랜지스터(303)의 베이스전압의 증가는 트랜지스터(303)(305)를 통하여 흐르는 전류와 트랜지스터(305)(312)내로 흐르는 전류소스(322)로부터의 전류의 감소를 일으킨다. 또한 상기 트랜지스터(305)(312)의 게이트전압은 트랜지스터(306~308)(313~315)에서 그들의 각각의 전류비를 이용하여 전류를 변조하는데, 동작전류보다 상당히 큰 피크 출력전류가 생성되도록 한다. 트랜지스터(303)의 베이스전압의 감소는, 트랜지스터(306~308)(313~315)에서 상기 트랜지스터(303)의 베이스전압의 증가로부터 발생되는 결과와 상반되는 효과를 일으킨다. 트랜지스터(306)(313)의 출력전류와 전류-가산 버퍼호로(302)에 공급되는 상기의 다른 전류들의 합과의 차이는 전류-가산버퍼회로(302)의 출력단자에서 전압의 변화를 가져오게 된다. 상기의 전류-가산 버퍼회로(302)출력단자는 트랜지스터(303)의 베이스단자에 연결되는데 상기 트랜지스터(303)는 자신의 출력전류의 변화에 의한 베이스 전압의 변화에 응답한다. 트랜지스터(303)의 출력전류는 트랜지스터(306)(313)의 출력전류를 제어하는데, 상기의 트랜지스터(303)의 출력전류의 변화는 트랜지스터(306)(313)의 출력전류와 전류-가산 버퍼회로(302)에 공급되는 상기의 다른 전류들의 합과의 차이를 어느정도 제거하는 것이다. 커패시터(304)는 피드백 루프를 안정화하는 도미넌트 폴(dominant pole)을 제공하는 역할을 한다.

트랜지스터(307)(314)의 출력전류는 트랜지스터(306)(313)의 출력전류와 실질적으로 동일하며, 차동-전류 버퍼회로(301)에 의해 전류-가산 버퍼회로(302)에 공급되는 출력전류와는 동일하면서도 반대극성(opposite)을 갖는다. 트랜지스터(308)(315)가 회로내로 연결될 경우 상기 회로의 전체전류출력은 전류-가산 버퍼회로(302)에서의 입력전류와 관련되어 있는 51의 전류이득을 제공하는 트랜지스터(306)(313)(308)(315)의 전류출력이 된다. 트랜지스터(306)(313)을 포함하는 내부 제어루프의 개방-루프 이득-대역폭곱은 커패시터(304)의 값과 트랜지스터(305)(309)의 전달콘덕턴스에 따라 달라진다.

저항(31)은 단일-이득 전압 증폭기(319)의 출력포트와 단자(321)의 사이에 연결되어 차동-전류 버퍼회로(301)에 의해 구동되는 회로의 전달리지스턴스를 정의하는 역할을 한다. 차동-전류 버퍼회로(301)는 단일 전류 이득을 제공하기 때문에 차동-전류 버퍼회로(301)의 입력단자와 단자(321)의 사이의 전체 회로의 전달리지스턴스는 차동-전류 버퍼회로(301)에 의해 구동되는 전류의 전달리지스턴스와 동일하다. 차동-전류 버퍼회로(301)를 포함하는 상기 전체 회로의 전달리지스턴스는 단자(321)에서의 전압 변이(excursion)를 결정하는데, 상기의 전달리지스턴스는 차동-전류 버퍼회로(301)의 단자들로 전달되는 단위 전류당 단자(321)에서의 전압 변이(excursion)의 단위이다. 이러한 배치는 전압소거회로(6)의 저주파수 이득을 안정화시키는 역할을 수행함으로써 트렌지스터(308)(315)가 회로내부 또는 바깥에서 절환됨에 따라 출력전압의 과도 상태를 피할 수 있도록 한다.

상기 회로의 전류이득은 스위치(311)(317)(320)가 오픈되어 있는 상태에서 그들과 단일화되어 있고, 단자(321)에서의 출력 전압 변이(excursion)는 저항(31)의 값에 의해 결정된다. 이러한 전압 변이(excursion)는 스위치(311)(317)가 닫혀진 상태에서 트랜지스터(308)(315)가 자신의 입력전류의 50배의 부가적인 출력전류를 전달하게 되어 변화하게 되고, 회로의 전달리지스턴스의 변화와 동일하게 된다.

스위치(320)를 닫아주면 저항(318)은 회로의 전달리지스턴스가 원래의 값으로 재설정되도록 하고, 저전류이득과 고전류이득간의 절환이 단자(321)에서의 전압의 상당한 변화없이도 이루어진다.

전류-가산 버퍼회로(302)에 연결된 저항(318)의 끝단은 실질적으로 저항(31)의 한쪽단자에서와 같은 전압(V_Q)에서 유지되는데, 전류-가산 버퍼회로(302)의 상기와 관련된 입력포트로 두 개의 트랜지스터(306)(313)의 에미터전극의 접합점인 저임피던스점이 되고, 상기 트랜지스터(306)(313)의 접합점은 전류-가산 버퍼회로(302)에서의 동일한 저임피던스점에 연결된다.

전압(VQ)는 단자(321)에 연결된 도 1에 도시된 트랜지스터(1)의 베이스전극용 추정전압이다. 이와같은 회로상의 배열은 차동-전류 버퍼회로(301)로 인가되는 제로 신호입력전류의 상태에 대한 단자(321)에서 전압(V_Q)를 설정하도록 하는데, 상기의 상태라는 것은 단자(321)에서의 제로신호출력전압과 전류, 단자(23)(24)와 단자(270)(280)에서의 제로신호전압과 일치하는 것이다. 이러한 점에 있어서, 전압소거회로(6)는 도 1의 소자(100)의 양단의 실제전압이 아닌 추정전압으로 부터의 이탈을 수정해야만 한다. 이와 같은 회로상의 배열은 피드백이득이 상대적으로 낮아지는 경우에 상당히 중요해지는데, 이것은 그런 상황에서는 낮은 동작 전압이 루프를 구동하기 위해 단자(23)(24)에서 요구되기 때문이다.

도 3에 도시되어 회로배열에 있어서, 트랜지스터(306)(313)은 기준출력전류발생기로서의 기능을 수행하고 트랜지스터(307)(314)는 실제 출력전류 발생기로서의 기능을 수행한다. 단일-이득 전압증폭기(310)(316)는 그들의 기능이 분해되는데, 이런 경우 트랜지스터(305)(312)와 트랜지스터(306)(313)(307)(314)의 사이에서 광역폭버퍼단으로서 역할하며, 그리고 절환되었을 경우에는 트랜지스터(308)(315)의 사이에서 광역폭 버퍼단의 역할을 수행한다.

단일-이득 전압증폭기(310)(316)의 분배는 시스템 성능의 저하를 초래하지만, 그렇다고 해서 시스템이 전혀 작동하지 않는 것은 아니다. 바이폴라 트랜지스터(303)는 소스 플로우어(follower)로서 연결된 증대모드 전계효과 트랜지스터에 의해 대체될 수 있다.

도 4에 도시되어 있듯이, 도 2 및 도 3에 도시된 전압 대 전류 컨버터(29)는 다수의 관련 저항들과 PNP 바이폴라 트랜지스터(405~407)(409)와 NPN 바이폴라 트랜지스터(413~415)와 다수개의 관련 저항들로 구성된다. 전압 대 전류 컨버터(29)는 도 1에 도시된 중간전압증폭회로(4)의 출력단의 일부를 이루는 NPN바이폴라 트랜지스터(401)(402)로부터의 자신의 입력전압신호를 받아들이도록 되어 있는데, 상기의 트랜지스터(401)(402)는 각각의 에미터저항을 가진 NPN바이폴라 트랜지스터(410~412)를 포함하는 에미터부하들을 제공한다. 도시되어 있듯이, 전압대 전류컨버터(29)는 출력단(418)(419)을 가지며, 트랜지스터(401)(402)에 의해 입력단자(270)(280)가 제공된다. 도 4는 또한 PNP 바이폴라 트랜지스터(403)(404)(408)를 도시하고 있는데 상기의 트랜지스터(403)(404)(408)는 출력단자(420)(421)를 가지는 중간전압증폭회로(4)의 출력단의 구성요소이다.

트랜지스터(410~412)와 각각의 에미터 저항들은 트랜지스터(401)(402)에 대해 전류싱크와 에미터부하의 역할을 하는데, 상기 트랜지스터(401)(402)는 트랜지스터(405)(406)를 구동하기 위한 에미터 플로우어(follower)로서 의 역활을 한다.상기의 트랜지스터(405)(406)은 출력신호전압을 신호전류로 변환하는 역할을 하는 각각의 에미터 저항(406)(417)를 제공하는데, 트랜지스터(409)(413~415)와 각각의 에미터 저항들은 트랜지스터(405)(406)을 바이어스하는 전류소스로서 역할을 수행한다. 상기의 트랜지스터(405)(406)에서 발생하는 신호전류는 출력단자(418)(419)에서 출력전류로서 나타난다. 출력신호들은 전류소스 트랜지스터(408)와 작용하는 저항(403)(404)에 의해 전개되어 출력단자(420)(421)에 나타나게 되는데 상기 출력단자(420)(421)는 상기의 출력신호들을 도 1 및 도 2에 도시된 출력전압증폭회로(5)로 인가한다.

상기의 전압 대 전류 컨버터회로는 중간전압증폭회로(4)의 출력단의 구성요소로 간주할 수도 있거나, 또는 반대로 전압소거회로(6)의 입력단의 구성요소로 간주할 수도 있다.

도 5는 도 3의 차동-전류 버퍼회로(301), 전류-가산 버퍼회로(302), 단일-이득 전압증폭기(319)를 더욱 상세하게 도시하고 있다.

도 5에 도시되어 있듯이, 상기 차동-전류 버퍼회로(301)는 NPN 바이폴라 트랜지스터(501)(503~505), PNP바이폴라 트랜지스터(506~508), 전류소스(502)(510)로 구성되어 있다. 또한 상기 전류-가산 버퍼회로(302)는 N 채널 증대모드 전계효과 트랜지스터(513)와, 저항(514)(517)과, NPN 바이폴라 트랜지스터(515)(519)(523)와, PNP 바이폴라 트랜지스터(509)(516)(520)(534)(526)와 N 채널 증대모드 전계효과 트랜지스터(527)와 저항(522)(525)으로 구성되어 있다, 그리고, 상기 단일 이득 전압증폭기(319)는NPN바이폴라트랜지스터(530)(532)와 PNP 바이폴라 트랜지스터(528)(531)와 전류소스(528)(531)로 구성되어 있다.

상기 트랜지스터(501)의 베이스전극은 차동-전류 버퍼회로의 입력단자(40)에 연결되고, 에미터전극은 전류소스(502)와 트랜지스터(506~508)의 베이스전극에 연결되어 있고, 콜렉터전극은 공급전압소스(Vsn)의 양극단자에 연결되어 있다. 트랜지스터(506)의 에미터전극은 트랜지스터(503)의 에미터전극에 연결되어 있고, 차동-전류 버퍼회로의 입력단자(541)에 연결되어 있다, 상기의 트랜지스터(503)의 콜렉터전극은 트랜지스터(526)의 에미터전극과 트랜지스터(523)의 콜렉터전극과 저항(522)에 연결되어 있다. 상기의 트랜지스터(506)의 콜렉터전극은 트랜지스터(527)의 소스전극과 트랜지스터(524)의 콜렉터전극과 저항(525)에 연결되어 있다. 상기의 트랜지스터(503)의 베이스전극은 트랜지스터(504)(505)의 베이스전극에 연결되고, 서로 연결된 트랜지스터(505)(508)의 에미터전극에 연결되어 차동-전류 버퍼회로의 입력단자(540)에 연결되어 있다. 상기의 트랜지스터(505)의 콜렉터전극은 트랜지스터(509)의 에미터전극과 트랜지스터(515)의 콜렉터전극과 저항(514)에 연결된다. 트랜지스터(508)의 콜렉터전극은 트랜지스터(513)의 소스전극에 연결되는데, 상기의 트렌지스터(513)의 소스전극은 트랜지스터(516)의 콜렉터전극에 연결되어 저항(517)로 연결되어있으며 상기의 트랜지스터(515)(516)의 에미터전극끼리 서로 연결되어 있다. 트랜지스터(504)의 콜렉션전극은 자신의 베이스전극에 연결되어 전류소스(510)로 연결되어 있고 트랜지스터(504)의 에미터전극은 트랜지스터(507)의 에미터전극에 연결되어 있는데, 상기 트랜지스터(507)의 콜렉터전극은 전압소스(V_S7)의 기준전압단자에 연결되어 있다.

트랜지스터(509)의 베이스전극은 자신의 콜렉터전극과 연결되어 트랜지스터(526)의 베이스전극과 전류소스(511)로 연결된다. 트랜지스터(513)의 게이트전극은 자신의 드레인전극과 연결되어 전류소스(512)와 트랜지스터(527)의 게이트전극으로 연결되어있다.

트랜지스터(515)의 베이스전극은 트랜지스터(519)(523)의 베이스전극에 연결되었는데, 상기의 트랜지스터(519)의 콜렉터전극은 자신의 베이스전극에 연결되어 전류소스(518)로 연결되며, 트랜지스터(519)(520)의 에미터전극은 서로 연결되어진다. 트랜지스터(520)의 콜렉터전극은 자신의 베이스전극에 연결되어 전류소스(521)로 연결되고, 트랜지스터(516)의 베이스전극은 트랜지스터(520)(524)의 베이스전극으로 연결된다. 트랜지스터(526)의 콜렉터전극은 트랜지스터(527)의 드레인전극으로 연결되어 출력단자를 제공한다.

트랜지스터(523)(524)의 에미터전극은 서로 연결되어 있으며, 상기의 트랜지스터(523)(524)의 에미터전극은 서로 연결되어 있으며, 상기의 트랜지스터(523)(524)의 에미터전극은 저항(534)(536)으로 연결되며, 도 3에서 도시된 전류피드백 소자(318)(320)로서 동작하는 스위치 트랜지스터(535)에도 연결되어 있다. 트랜지스터(523)(524)의 에미터전극은 단자(545)에 연결되어 있는데, 상기단자(545)는 도 3에서 도시된 트랜지스터(306)(313)의 드레인 전극에 연결되어있다. 상기의 트랜지스터(519)(520)의 에미터전극은 두 개의 저항(537)(539)의 직렬 네트워크(serial network)와 도 3에 도시된 저항(31)로서 제공하는 트랜지스터(528)에 연결되어 있다. 전압소스(V_S7)의 플러스 단자는 전류소스(510)(512)(518)의 단자와 저항(517)(525)에 연결되는데, 상기의 저항(517)(525)는 떨어진 위치에서 각각의 트랜지스터들에 연결된다. 전압소스(V_S7)의 마이너스 단자를 전류소스(502)(511)(521)의 단자와 저항(514)(522)에 연결되는데 상기의 저항(517)(525)은 서로 연결되어 있는 각각의 트랜지스터들과는 떨어져 있는 위치에 존재한다.

도 5에 도시된 바와같이, 전압증폭기 있어서, 트랜지스터(529)의 에미터단자는 전류소스(528)과 트랜지스터(532)의 베이스단자에 연결된다. 상기의 트랜지스터(529)의 베이스단자는 단일 이득 전압증폭기의 입력단을 제공하며, 트랜지스터(530)의 베이스단자에 연결되어있다. 상기의 트랜지스터(530)의 에미터단자는 전류소스(531)과 트랜지스터(522)의 베이스전극에 연걸되며, 상기의 트랜지스터(532)(533)의 에미터단자는 서로 연결되어 트랜지스터(519)(520)의 에미터의 공통접속점에 연결된다. 상기 단일이득 증폭기는 전압소스(V_S7)에 의해 여기되는데 상기의 전압소스(V_S7)의 플러스단자는 트랜지스터(530)(532)의 콜렉션단자와 트랜지스터(529)로부터 떨어진 전류소스(528)에 연결된다. 상기의 전압소스(Vsn)의

마이너스단자는 트랜지스터(529)(533)으로부터와 트랜지스터(530)로부터 떨어진 전류소스(531)에 연결된다.

차동-전류 버퍼회로는 자신의 입력단자(540)(541)로 차동전류신호 전류를 받아들이는 것이 가능하다.

입력단자(541)를 통해 트랜지스터(503)(506)의 에미터단자로 끌어당겨진 신호전류는 트랜지스터(506)을 통하여 감소하게 되는데, 이것에 의해 저항(525)를 통하는 전류는 감소가 되어 저항(525)의 양단의 전압강하가 감소하게 되며, 차례로 트랜지스터(527)의 소스단자에서의 전압은 감소하게 되어 트랜지스터(527)을 통하여 흐르는 전류가 증가하게 된다. 동시에 입력단자(541)를 통하여 증가하게 되는데, 이것에 의해 저항(522)를 통하는 전류가 증가되어 트랜지스터(525)를 통한 전압강하가 증가하게 되며, 차례로 트랜지스터(26)의 에미터단자에서 전압이 감소하게 되어 트랜지스터(526)을 통하여 흐르는 전류가 감소하게 된다. 트랜지스터(526)에서의 전류의 감소와 트랜지스터(527)에서의 전류의 증가의 결합효과에 의해 트랜지스터(303)의 베이스전극을 흐르는 전류는 증가된다.

입력단자(540)를 통해 트랜지스터(505)(508)의 애미터단자로 주입된 신호전류는 트랜지스터(505)을 통하여 흐르는 전류를 감소시키는데, 이것에 의해 저항(514)의 양단의 전압강하의 감소를 일으키고, 트랜지스터(509)의 에미터단자에서 전압강하의 감소를 일으키며, 차례로 트랜지스터(526)의 에미터단자에서 전압은 증가하고, 트랜지스터(526)을 통해서 흐르는 전류는 감소하게 된다. 동시에, 입력단자(540)를 통해 트랜지스터(505)(508)의 에미터단자로 주입된 신호전류는 트랜지스터(508)을 통하여 흐르는 전류를 증가시키는데, 이것에 의해 저항(517)를 통하는 전류의 증가를 초래하고, 저항(517)의 양단의 전압강하의 증가를 가져오며, 차례로 트랜지스터(513)의 소스전극에서 전압이 증가하고 트랜지스터(527)의 게이트전극에서 전압이 상승하게 되는데, 그 결과 트랜지스터(527)를 통해서 흐르는 전류는 증가하게 된다.

상기에서 제시하는 해석으로부터, 입력단자(540)내로 신호전류의 주입은 입력단자(541)로 부터 전류를 끌어내는 것과 같은 효과를 가지는 것은 명백하며, 더구나 공통-모드 입력신호 전류들은 서로 소거되기 쉬운 출력 신호들로 변환된다.

전류소스(510)과 트랜지스터(504)(507)은 트랜지스터(503)(505)(506)(508)에 대해 전류-바이어스 네트워크로서 동작된다. 트랜지스터(501)는 트랜지스터(503)(505)(506)(508)의 바이어스상태를 전압(V_M)에서 조절하는 에미트 플로워로서 작동하여 (540),(541)의 동작 전압은 낮은 소스 임피던스와 함께 전압(V_M) 부근에서 설정되도록 한다.

트랜지스터(519)(520)의 에미터전극은 그들의 베이스-에미트 접합을 통하여 트랜지스터(522)(533)로 부터 출력전압을 전달함으로써 대략 전압(VQ)에서 트랜지스터(504)(507)의 에미터의 정동작전압을 유지한다. 전류소스(518)(521)와 접속된 트랜지스터(519)(520)는 또한 트랜지스터(523)(524)와 트랜지스터(515)(516)의 정동작 전압을 설정한다. 트랜지스터(523)(524)의 에미터전극은 전압(VQ)에서 바이어스된 저-임피던스 입력단자로서 역할하는데, 상기 입력단자내로 단자(545)를 통해서 도 3의 트랜지스터(306)(313) 또는 도 3의 트랜지스터(308)(315)으로 부터의 피드백 신호가 공급되어진다.

보다 상세하게 설명하면, 트랜지스터(532)(533)의 에미터에서의 전압은 V_Q- V_be(530)= V_m(533)또는 V_Q- V_be(529)+ V_be(532)이다. 상기 V_be(530), V_be(533), V_be(529)는 각각의 트랜지스터(530)(532)(533)(529)의 베이스-에미터 편차(offset)전압이다. 이상적으로는 트랜지스터(529)(530)(532)(533)의 베이스-에미터 전압강하는 동일하며, 트랜지스터(532)(533)의 에미터에서의 전압은 V_Q가 된다. 정동작 전류는 V_be(529)+ V_be(530)값과 동일한V_be(532)+ V_be(533)값에 의해 설정되는데, 상기 V_be(529)+ V_be(530)값은 트랜지스터 (529)(530)에 작용하는 각각의 전류소스에 의해 설정되어진다. 트랜지스터(532)(533)로 부터의 유효 피크전류는 상기의 정동작 전류보다는 상당히 큰 값을 가진다.

도 5의 입력단 (540)(541)은 도 4의 입력단(418)(419)에 접속되어 있다. 도 5의 구성소자(534~536)는 도 3의 구성소자(318)(320)와 동가이고, 도 3의 저항(31)은 도 5의 구성소자(537~539)를 대표한다. 도 5의 트랜지스터(519)(520)의 에미터전극은 전류-가산 버퍼회로(302)의 전압설정 입력단자로서 동작하는데, 상기 버퍼회로(302)는 도 3에 도시된 단일-이득 전압증폭기(319)의 출력단에 접속되어 있다.

또하나의 입력 차동전류는 부가적인 입력단자들을 통해 트랜지스터(515)(516)(523)(524)의 공통에미터 전극으로 인가될 수 있는데, 이 경우에 입력전류가 입력단자(540)(541)를 통하여 트랜지스터(503)(506)(505)(508)에 인가되는 것과 동일한 방식이 된다. 상기 부가적인 입력단자의 정동작 전압은 V_M보다는 V_Q가 바람직하다.

이상에서 설명한 소자들은 상보 소자 및 바이폴라 소자에 의해 대체가능한 전계효과 소자에 의해 대체가능하고, 그 역도 가능하다.

Claims

증폭기의 입력포트중의 하나에 연결되어 있으며 증폭기의 입력포트에 연결되어 있는 부하로 전류를 공급하기 위한 전류 발생기와, 상기 입력포트와 연결되어 상기 입력포트에 인가되는 상기 주입된 전류의 주파수 범위를 배제시킨 선택된 주파수 범위를 갖는 입력 신호를 증폭시키는 주파수 선택 증폭회로와, 상기 주파수 선택 증폭회로와, 상기 주파수선택 증폭회로내로 연결되어 상기 증폭기의 입력포트에 연결되어 있는 부하로 주입되는 전류에 의한 상기 주파수 선택 증폭회로의 내에서의 불안정상태를 저지하는 전압소거 회로를 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제1항에 있어서, 상기 전압소거회로는, 주파수선택 증폭회로부터의 직류 출력전압에 응답하도록 연결되어, 상기 주파수 선택증폭회로의 입력소자에 신호를 인가함으로써 영볼트 가까이에서 주파수선택증폭회로의 직류출력전압을 구동하도록 하는 것을 특징으로 하는 증폭기.
제1항 또는 제2항에 있어서, 상기 전류발생기는 트랜지스터 전류미러의 네트워크를 포함하고 있어, 상기 트랜지스터의 전류미러의 네트워크가 제1 전류를 제1 단자에 공급하고, 상기 입력포트의 제2 단자에서 제1 전류와는 다른 제2 전류를 싱크하도록 되어 있는 것을 특징으로 하는 증폭기.
입력포트의 제1 단자로 제1 전류를 공급하고 입력포트의 제2 단자로부터 상기 제1 전류와는 동일하지 않은 제2 전류를 제거할 수 있는 전류 발생기와, 상기 입력포트와 연결되어 상기 입력포트에 인가되는 선택된 주파수 범위를 갖는 신호를 증폭시키는 주파수 선택 증폭회로와, 입력포트가 상기 주파수선택 증폭회로의 출력포트에 연결되어 있고 출력포트가 상기 주파수 선택 증폭회로의 입력소자에 연결되어, 상기 주파수 선택 증폭회로의 출력전압이 저주파 소자가 영볼트에서 구동되도록 하는 저주파수 전압 소거회로를 포함하여 이루어 지는 것을 특징으로 하는 증폭기.
제1항 내지 제4항중 어느 한 항에 있어서, 상기 전압소거회로는 처음에는 제1 주파수 대역폭과 제1 이득에서 작동하고, 이어서 제1 주파수대역폭보다 좁은 폭의 제2 주파수대역폭과 제2 이득에서 작동하도록 하는데, 실제로 제1 이득과 제2 이득은 동일한 값을 특징으로 하는 증폭기.
제1항 내지 제5항중 어느 한 항에 있어서, 상기 전압소거회로는 동작시에, 상기 주파수 선택 증폭회로에서 로우레벨일 경우는 제1 작동전압에 응답하도록하고 하이레벨일 경우는 제2 작동전압에 응답하도록 되어, 주파수 선택 증폭회로의 입력소자에 신호를 인가함으로써 상기의 제1 및 제2 작동전압이 선택된 값으로부터 이탈하지 않도록 하는 것을 특징으로 하는 증폭기.
제1항 내지 제6항중 어느 한 항에 있어서, 상기 전압소거회로는, 상기 증폭기의 입력포트에 연결되어 있는 부하로 주입된 전류의 영향을 저지하도록 상기 주파수 선택증폭회로의 입력소자에서의 입력 직류전압을 유지되도록 하는 전류 증폭 출력단을 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제1항 내지 제6항중 어느 한 항에 있어서, 상기 전압소거회로는, 상기 증폭기의 입력포트에 연결되어 있는 부하로 주입된 전류의 영향을 저지하기 위한 상기 주파수 선택증폭회로의 입력소자에서의 입력 직류전압을 유지하기 위한 전류설정 저항이 직렬로 연결된 전압 증폭 출력단을 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제1항 내지 제8항중 어느 한 항에 있어서, 상기 주파수선택 증폭회로는 자신의 주파수 범위를 초과하는 공통 베이스 상태에서도 작동하도록 연결된 차동연결 바이폴라 트랜지스터 입력단을 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제9항에 있어서, 상기의 차동연결 입력단의 하나의 트랜지스터는 고정베이스 전압 바이어스를 공급하도록 하며, 차동연결 입력단의 상기 트랜지스터의 베이스 전압 바이어스 상기 전압소거호로에 의해 제공되는 것을 특징으로 하는 증폭기.
제9항 또는 제10항에 있어서, 상기 차동연결 입력단은 트랜지스터들의 데이스입력 임피던스를 증가시키는 전류-피드백 회로를 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제9항 또는 제10항에 있어서, 상기 차동연결 입력단의 각 요소들은 입력 달링턴-연결 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 증폭기.
제1항 내지 제12항중 어느 한 항에 있어서, 상기 전압소거회로의 입력포토로 연결 되어 있는 커패시터는 상기 전압소거회로의 대역폭을 결정하는 것을 특징으로 하는 증폭기.
제1도 내지 제5도에 도시되어 있는 바대로의 참조부호에 의해 설명되어지는 구성으로 이루어지는 것을 특징으로 하는 증폭기.
전류증폭기의 입력포트로 쓰이는 제1 저임피던스 입력포트를 가지는 입력 전류-가산단과, 상기 전류-가산단의 출력포트에 연결되어 있는 입력포트를 갖는 입력포트를 갖는 전압 증폭단과, 상기 전류-가산단의 제2 저임피던스 입력포트에 연결되어 있는 출력포트를 갖는 기준단과, 상기 전류-가산단과 병렬로 연결되어 있으며 상기 전압 증폭단에 의해 구동되도록 연결되어 있는 출력단을 포함하여 이루어지며, 상기 출력단 및 기준단은 그들의 구성요소에 의해서 결정되는 서로간의 고정 비율을 갖는 것을 특징으로 하는 전류 증폭기.
제15항에 있어서, 상기 전류증폭기는 상기 전압 증폭단의 출력포트로부터 전류증폭기의 전달리지스터스(transresistance)를 규정하는 기준점(reference point)에 연결되는 저항을 포함하여 이루어지는 것을 특징으로 하는 전류 증폭기.
제15항에 있어서, 상기 전류증폭기는 상기의 전압 증폭단의 출력포트에 연결되어 전류 증폭기의 전달리지스턴스를 규정하는 상기의 전류가산단의 다른 저임피던스 입력포트로 연결되는 제2 저항을 포함하여 이루어지는 것을 특징으로 하는 전류 증폭기.
제16항에 있어서, 상기 전류증폭기 제1 전류이득을 갖는 제1 출력단과, 스위치 소자들에 의해 상기 제1출력단의 입력 및 출력포트와 각각 병렬로 연결가능한 입력 및 출력포트로 갖는 제2 출력단으로 구성되며, 상기 제2 출력단은 초과하는 전류이득을 갖는 것을 특징으로 하는 전류 증폭기.
제18항에 있어서, 상기 전류 증폭기는 제2 출력단의 동작시 제2 출력단과 전류가산단의 또다른 저임피던스 입력포트의 사이에 있는 스위치소자들에 의해 연결되는 제2 저항을 포함하며, 제2 출력단의 동작시에 상기 저항들의 값에 의해 전류증폭기의 전달리지스턴스와 동일한 값을 유지하는 것을 특징으로 하는 전류 증폭기.
제14항 내지 제19항중 어느 한 항에 있어서, 상기 기준단 및 출력단은 푸쉬풀 접속된 각각 한쌍의 전계 효과 트랜지스터를 포함하여 전압-증폭단에 연결함으로써 AB급으로 바이어스되도록 하는 것을 특징으로 하는 전류 증폭기.
제20항에 있어서, 상기 전압-증폭단은 또 다른 한쌍의 상보 전계효과 트랜지스터를 포함하며, 상기 상보전계효과 트랜지스터의 게이트 단자들은 기준 및 출력단의 트랜지스터의 개개의 게이트 단자로 연결되도록하고, 상보전계효과 트랜지스터의 소오스 단자들은 기준 및 출력단의 트랜지스터들의 개개의 소오스 단자로 연결되도록 하는 것을 특징으로 하는 전류 증폭기.
제21항에 있어서, 상기 전압-증폭단은 전계효과 트랜지스터의 네트워크로 전류를 인가하도록 연결된 입력전압 버퍼를 포함하도록 되어 있는데, 상기 입력전압 버퍼는 또다른 한쌍의 상보 전계효과 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 전류 증폭기.
제22항에 있어서, 상기 입력버퍼는 전계효과 트랜지스터의 네트워크내로 전류를 인가하기 위해 에미트폴로워로서 연결된 입력 바이폴라 트랜지스터를 포함하여 이루어지는 것을 특징으로 하는 전류 증폭기.
제22항에 있어서, 상기 입력버퍼에 전계효과 트랜지스터의 네트워크내로 전류를 인가하기 위해 소오스플로워로서 연결되는 입력 전계효과 트랜지스터쌍을 더 포함하여 이루어지는 것을 특징으로 하는 전류 증폭기.
제15항 내지 제24항중 어느 한 항에 있어서, 상기 전류 증폭기는 부가적으로 한쌍의 상보 출력전계효과 트랜지스터를 구성하여 상보출력 전계효과 트랜지스터의 게이트단자는 기준단의 각각의 게이트 단자로 연결하고 상보 출력 전계효과 트랜지스터의 소오스 단자는 기준단의 각각의 소오스단자로 연결함으로써 제1 출력단의 전류를 초과하는 출력전류를 제공하는 것을 특징으로 하는 전류 증폭기.
제20항 내지 제25항중 어느 한 항에 있어서, 상기 전계효과 트랜지스터들은 증대모드 장치로 이루어지는 것을 특징으로 하는 전류 증폭기.
제3도 내지 제5도에 도시되어 있는 바대로의 참조부호에 의해 설명되어지는 구성으로 이루어지는 것을 특징으로 하는 전류 증폭기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.