JPH10513316A - 増幅器 - Google Patents

Abstract

(57)【要約】 耐磁性センサを用いるディスクドライブの読出しヘッドとして使用するのに特に好ましい増幅器。この増幅器は一定の電流を耐磁性センサに注入することができ、かつ耐磁性センサの抵抗値がその磁気環境に従って変化するとその耐磁性センサ間に生じる電圧に応じて出力信号を与えることができる。

Description

【発明の詳細な説明】 増幅器 本発明は、ディスクドライブにおいて読出しヘッド増幅器として使用するのに 特に好ましい増幅器に関する。 本発明の第１の特徴は、増幅器入力ポートの１つに接続しかつ電流をその増幅 器入力ポートに接続された負荷に注入することができる電流発生器と、この入力 ポートに接続して注入電流の周波数範囲を排除する選択された周波数範囲内の上 記入力ポートに与えられる信号を増幅する周波数選択性増幅回路と、この周波数 選択性増幅回路内で接続されて上記増幅器入力ポートに接続した負荷への電流注 入の結果となる周波数選択性増幅回路内での不平衡の状態に対抗することができ る電圧相殺回路とを含んだ増幅器を与えることである。 好ましくは、電圧相殺回路は、周波数選択性増幅回路からのＤＣ出力電圧に応 じ、かつ周波数選択性増幅回路のＤＣ出力電圧をゼロボルトに向けてドライブす る態様で信号を周波数選択性増幅回路の入力素子に与えるように接続されている 。 好ましくは、電流発生器は、入力ポートの第１の端子で第１の電流を供給する ことができ、かつ入力ポートの第２の端子で第１の電流とは等しくない第２の電 流をシンクすることができるトランジスタ電流ミラーの回路網を含んでいる。 本発明の１つの特徴は、増幅器入力ポートの１つに接続して第１の電流をその 入力ポートの第１の端子に供給し、かつ第１の電流とは等しくない第２の電流を その入力ポートの第２の端子から除去することができる電流発生器と、この入力 ポートに与えられる信号を選択された周波数範囲内で増幅する周波数選択性増幅 回路と、この周波数選択性増幅回路増幅器の出力ポートに接続した入力ポートお よびその周波数選択性増幅回路の出力電圧の低周波数成分をゼロボルトに向けて ドライブするように、この周波数選択性増幅回路の入力素子に接続した出力ポー トを有する低周波数電圧相殺回路とを含んだ増幅器を与えることである。 好ましくは、この電圧相殺回路は、最初に第１の帯域幅と第１のゲインで動作 し、次いで第１の帯域幅よりも狭い第２の帯域幅と第１のゲインにほぼ等しい第 ２のゲインとで動作することができる。 好ましくは、動作にあって、この電圧相殺回路は、周波数選択性増幅回路にお ける低レベルでの第１の動作電圧と高レベルでの第２の動作電圧とに応じ、これ ら第１および第２の動作電圧が選択された値から離れることに対抗するような態 様で信号を周波数選択性増幅回路の入力素子に与える。 この電圧相殺回路の一実施例は、増幅器の入力ポートに接続した負荷に注入さ れる電流の影響に対抗するように周波数選択性増幅回路の入力素子でのＤＣ電圧 を維持することができる電流増幅器出力段を含んでいる。 この電圧相殺回路の別の実施例は、増幅器の入力ポートに接続した負荷に注入 される電流の影響に対抗するように周波数選択性増幅回路の入力素子でのＤＣ電 圧を維持するために電流設定抵抗と直列に接続した電圧増幅器出力段を含んでい る。 好ましくは、周波数選択性増幅回路は、この周波数選択増幅回路の周波数範囲 にわたってベース接地構成で動作するように接続された差動接続のバイポーラト ランジスタ入力段を含んでいる。 好ましくは、この差動接続の入力段の１つのトランジスタは、固定ベース電圧 バイアスを設けており、差動接続の入力段の対抗するトランジスタのベース電圧 バイアスは、電圧相殺回路により与えられる。 一実施例において、差動接続の入力段は、トランジスタのベース入力インピー ダンスを増大するための電流帰還回路を含んでいる。 他の実施例において、差動接続した入力段の各部分は、入力ダーリントン接続 トランジスタを含んでいる。 好ましくは、電圧相殺回路のポートに接続したコンデンサは、この電圧相殺回 路の帯域幅を決定する。 本発明の第２の特徴は、電流増幅器入力ポートとなる第１の低インピーダンス を有する入力電流加算段と、この電流加算段の出力ポートに接続した入力ポート を有する電圧増幅段と、この電流加算段の第２の低インピーダンスに接続した出 力ポートを含む基準段と、この基準段と並列に電圧増幅段によってドライブされ るように接続された出力段とを含み、出力および基準段の出力電流は、これら出 力および基準段の素子によって決定される互いに固定の比率となっているような 電流増幅器を与えることである。 この電流加算段は、その入力電流の和に等しい出力電流を与える。 電流増幅器の一実施例は、電流増幅段の出力ポートから電流増幅器のトランス レジスタンスを定める基準点まで接続される抵抗を含んでいる。 電流増幅器の別の実施例は、電流増幅段の出力ポートから電流増幅器のトラン スレジスタンスを定める電流加算段の別の低インピーダンス入力ポートまで接続 される第２の抵抗を含んでいる。 一実施例において、電流増幅器は、第１の電流ゲインを有する第１の出力段と 、スイッチ素子によって、この第１の出力電の入力および出力ポートとそれぞれ 並列に接続可能な入力および出力ポートを有し、かつ第１の出力段の電流ゲイン を越える電流ゲインを有する第２の出力段とを含んでいる。 他の実施例において、電流増幅器は、第２の出力段の動作時にスイッチ素子に よって第２の出力段と電流加算段の上記別の低インピーダンス入力ポートとの間 で接続可能な第２の抵抗を含んでおり、これら抵抗の値は、第２の出力段の動作 時に電流増幅器の同じトランスレジスタンスを維持するようになっている。 好ましくは、基準および出力段は、プッシュプルで接続され、かつＡＢ級でバ イアスされるように電圧増幅段に接続された、それぞれの対の電界効果トランジ スタを含んでいる。 好ましくは、この電圧増幅段は、基準および出力段のトランジスタのそれぞれ のゲート端子に接続したゲート端子と、基準および出力段のトランジスタのそれ ぞれのソース端子に接続したソース端子とを有した別のコンプリメンタリ電界効 果トランジスタ対を含んでいる。 好ましくは、電圧増幅段は、この別のコンプリメンタリ電界効果トランジスタ 対を含んだ電界効果トランジスタの回路網に電流をドライブするように接続され た入力電圧バッファを含んでいる。 好ましくは、この入力バッファは、電界効果トランジスタの回路網に電流をド ライブするエミッタフォロアとして接続した入力バイポーラトランジスタを含ん でいる。 別態様として、この入力バッファは、電界効果トランジスタの回路網に電流を ドライブするためのソースフォロアとして接続した入力電界効果トランジスタを 含むことができる。 好ましくは、電流増幅器は、第１の出力段から利用可能な出力電流を越える出 力電流を与えるため、基準段に含まれた電界効果トランジスタのそれぞれのゲー ト端子に接続可能なゲート端子と、基準段に含まれた電界効果トランジスタのそ れぞれのソース端子に接続したソース端子とを有する付加的なコンプリメンタリ 電界効果トランジスタ対を含んでいる。 好ましくは、これら電界効果トランジスタは、エンハンスメントモード装置で ある。 本発明の第１の特徴による増幅器ならびに第２の特徴による電流増幅器が、以 下の添付図面に関連として単なる例だけで次に記載される。 第１図は、この増幅器の図式図である。 第２図は、第１図に示したものよりも詳細に示されている増幅器の図式図であ る。 第３図は、電流増幅器の図式図である。 第４図は、第１図の増幅器の入力段の図式図である。 第５図は、第３図の電流増幅器の入力段の図式図である。 添付図面の第１図を参照すれば、増幅器は、２つのＮＰＮバイポーラトランジ スタ１、２を含んでおり、それらのエミッタ電極は、トランジスタ１、２が入力 段を与える増幅器の入力ポートを与えるそれぞれの入力端子２０、２１に接続さ れる。入力端子２０、２１は、第１、第２および第３のＰチャンネルエンハンス メントモード電界効果トランジスタ１３、１５、１７と、第１および第２Ｎチャ ンネルエンハンスメントモード電界効果トランジスタ１４、１６と、第１のコン デンサ１８と、第２のコンデンサ１９とを含んだ電流発生器に接続される。 この電流発生器において、トランジスタ１３、１５、１７のソース電極は、共 に接続され、かつ電圧源の第１の端子に接続され、トランジスタ１３、１５、１ ７のゲート電極は、共に接続され、かつトランジスタ１７のドレイン電極に接続 されている。更に、トランジスタ１４、１６のソース電極は共に接続され、かつ 抵抗１０１によって表された公称寄生直列インピーダンスを介して電圧源の第２ の端子（第１の端子に与えられるものよりも低い電圧のものである）に接続され 、トランジスタ１４、１６のゲート電極は、共に接続され、かつトランジスタ１ ４のドレイン電極に接続されている。トランジスタ１４のドレイン電極は、トラ ンジスタ１３のドレイン電極に接続され、トランジスタ１５のドレイン電極は、 入力端子２０に接続され、トランジスタ１６のドレイン電極は、入力端子２１に 接続され、第１のコンデンサ１８は、トランジスタ１３、１５、１７のソースお よびゲート電極間に接続され、他方、第２のコンデンサ１９は、トランジスタ１ ４、１６のソースおよびゲート電極間に接続され、トランジスタ１７のドレイン 電極は、調整可能な電流シンクに接続されている。 トランジスタ１、２は、周波数選択性増幅回路の入力素子を形成し、トランジ スタ１のベース電極は、コンデンサ３の１つの端子に接続され、その他の端子は 、トランジスタ１４、１６のソース電極に接続されている。トランジスタ１のコ レクタ電極は、中間増幅回路４の第１の入力端子に接続され、その中間増幅回路 ４の第１の出力端子は、出力電圧増幅回路５の第１の入力端子に接続され、その 出力電圧増幅回路５の第１の出力端子は、増幅器の第１の出力端子２３を与える 。トランジスタ２のコレクタ電極は、中間増幅回路４の第２の入力端子に接続さ れ、この中間増幅回路４の第２の出力端子は、出力電圧増幅回路５の第２の入力 端子に接続され、出力電圧増幅回路５の第２の出力端子は、増幅器の第２の出力 端子２４を与える。トランジスタ２のベース電極は、コンデンサ１０の１つの端 子に接続され、そのコンデンサの他の端子は、トランジスタ１４、１６のソース 電極に接続されている。抵抗１１は、トランジスタ２のベース電極とＮＰＮバイ ポーラトランジスタ１２のベース電極との間に接続され、このトランジスタ１２ のエミッタ電極は、電圧基準源に接続されており、トランジスタ１２のコレクタ 回路には電流源が存在し、これはそのトランジスタ１２のコレクタおよびベース 電極間での接続部を有している。 トランジスタ１のベース電極は、電圧造作行回路６の出力ポートに接続され、 この電圧相殺回路は、コレクタ電圧増幅回路４のそれぞれ第３および第４の入力 端子を有している。電圧相殺回路６の第１の入力端子は、抵抗７によって出力電 圧増幅回路５の第１の出力端子に接続される。電圧相殺回路６の第２の入力端子 は、抵抗８によって出力電圧増幅回路５の第２の出力端子に接続される。出力電 圧増幅回路５の第３の出力端子は、コモンモード補正増幅器９の第１の入力端子 に接続され、この増幅器９の第２の入力端子は、電圧Ｖ_Mを与える目標基準電圧 源に接続され、その出力端子は、出力電圧増幅回路５の別の入力端子に接続され る。Ｖ_Mの値は、出力電圧増幅回路５の公称コモンモード出力電圧である。電圧 Ｖ_Mは、電圧相殺回路６の他の入力端子に与えられ、電圧Ｖ_Qは、電圧相殺回路６ の更に他の入力端子に与えられる。電圧Ｖ_Qは、トランジスタ１のベース電極に 対する評価された電圧である。 第１図は、増幅器の入力端子１、２間に接続した抵抗素子１００を示す。抵抗 素子１００は、例えばコンピュータに使用される磁気ディスクドライブの読出し ヘッドに含まれてもよい磁気抵抗性素子を表す。磁気抵抗性素子１００を含んだ ディスクドライブの動作にあって、磁気抵抗性素子の抵抗値は、磁気抵抗性素子 １００を含む読出しヘッドが案内されているディスクの磁気符号に従って変化す る。入力端子２０、２１に接続した電流発生器によって注入される電流は、磁気 抵抗性素子１００間にＤＣ電圧を生じさせる。磁気抵抗性素子１００の抵抗値の 磁気的に誘起される変動は、増幅器の端子２０、２１間の電圧のＡＣ変調を生じ させる。磁気抵抗性素子１００は、この増幅器の一部ではない。 第１図に含まれた電流発生器は、抵抗性素子１００に対するバイアス電流とト ランジスタ１、２に対する等しいバイアス電流とを与える。制御電流Ｉ_BRは、ト ランジスタ１７のドレイン電極から引かれ、トランジスタ１７に対するトランジ スタ１５の構成の効果は、３２Ｉ_BR―Ｉ_Eの電流をトランジスタ１５のドレイン 電極から端子２０へ利用できるようにすることであり、Ｉ_Eは、トランジスタ１ 、２のそれぞれエミッタバイアス電流である。トランジスタ１７に対するトラン ジスタ１３、１４、１６の構成の効果は、トランジスタ１６がそのドレイン電極 で３２Ｉ_BR＋Ｉ_Eの電流を引くことができるようにすることである。例えば、Ｉ_{B R} ＝１５／３２ｍＡでかつＩ_E＝３．２ｍＡであれば、トランジスタ１６は、１８ ．２ｍＡの電流をシンクし、トランジスタ１５は、１１．８ｍＡの電流を供給し 、トランジスタ１、２は、それぞれ３．２ｍＡのエミッタバイアス電流を有し、 １ ５ｍＡの電流が磁気抵抗性素子１００を通って流れる。トランジスタ１３から１ ７間に存在する電流比は、主にそれらの相対的なディメンションにより設定され る。トランジスタ１３から１７の間のミスマッチから生じる電流は、トランジス タ１、２のバイアス電流によって等しく吸収される。 電流発生回路に含まれるコンデンサ１８、１９は、源（ソース）およびシンク バイアス電流の通過帯域ノイズを減数するように働く。電流発生回路への電圧供 給の調整は、電流発生回路によって与えられるであろう通過帯域ノイズの量を減 少するように働く。スプリアス信号の発生は、トランジスタ１４、１６ソース電 極に直接コンデンサ１９を接続することによって一層減少され、それにより素子 １０１によって図式的に表されるリード対アース直列インピーダンスの可能な影 響を回避する。 端子２１に存在するＤＣ電圧は、トランジスタ２のベース電極成分によって設 定され、トランジスタ１２のエミッタ電極は、基準電圧Ｖ_Rに結合される。この 結果、トランジスタ１２のベース電極電圧は、Ｖ_R＋Ｖ_BEとなり、この場合、Ｖ_{B E} は、トランジスタ１２のベース・エミッタ接合間の電圧効果であり、またトラ ンジスタ２のベース電極電圧もＶ_R＋Ｖ_BEとなる。実際上、Ｖ_Rは、約２５０ｍＶ に設定され、この結果端子２１で実質的に同じＤＣ電圧となる。 電圧相殺回路６は、トランジスタ１のＤＣエミッタ電圧が抵抗性素子１００間 のＤＣ電圧降下に等しい量だけトランジスタ２のそれを越えなければならないと いう事実に拘らず、トランジスタ１に関して、そのＤＣエミッタ電流をトランジ スタ２のＤＣエミッタ電流に実質的に等しく維持するように、そのＤＣベース電 圧および電流を制御するために働く。 電圧相殺回路６は、信号を中間増幅回路４から直接に、および出力電圧増幅回 路５から抵抗７、８によって受ける。電圧相殺回路６からの出力信号は、トラン ジスタ１のベース電極と、トランジスタ１のベース電極にＤＣ信号を実質的に減 衰させずに通過させるコンデンサに与えられる。電圧相殺回路６は、コンデンサ ３が中間増幅回路４および出力電圧増幅回路５からのほぼゼロの出力電圧と一致 したＤＣレベルに維持されるようにする。すなわち、電圧相殺回路６は、端子２ ０、２１間に発生されるＤＣ電圧を平衡化するように働く。 電圧平衡化が達成される帯域幅は、中間増幅回路４および電圧相殺回路６を通 りトランジスタ１のベース電極で始まるループによりコンデンサ３に注入される 電流量を考慮し、開ループ相互コンダクタンスに関連してコンデンサ３の容量に よって決定される。この帯域幅（典型的には、ＤＣから１００ＭＨｚ）内の信号 は、無効化され、出力増幅回路５には生じない。この帯域幅の外側、すなわち１ ００ＫＨｚ以上の信号は相殺されず、出力増幅回路５からの出力に生じる。 トランジスタ１、２のベースで見る入力インピーダンスは、トランジスタ１、 ２のベース電極への分岐電流帰還を与えることによって、あるいはコンデンサ３ 、１０に関するトランジスタ１、２のベース入力インピーダンスの分岐効果を減 少するために、これらトランジスタに対するベース電流減少回路を与えることに よって増大されてもよい。 トランジスタ１、２は、差動ベース接地段として働き、通過帯域信号電流は、 それらを通ってそれぞれの負荷抵抗（図示せず）まで、バッファとして働きかつ 出力増幅回路５に与えられる出力信号のＤＣ電圧レベルをシフトする中間増幅回 路４を経て流れる。出力増幅回路５からコモンコード出力電圧が発生されてコモ ンモード補正増幅器９の第１の入力に与えられ、この増幅器９の他の入力端子に は基準電圧Ｖ_Mが与えられる。コモンモード補正増幅器９からの出力信号は、出 力増幅回路５の入力段に与えられ、出力増幅回路５がコモンモード補正増幅器９ の第１の入力端子でＶ_Mに等しい電圧を与えるようにする。コモンモード補正増 幅器９は、通常の電圧増幅器である。 電圧相殺回路６によって与えられる総合帰還はトランジスタ１、２のバイアス 電流を設定し、増幅器のための低周波数カットオフに影響を与えるが、他方、そ の高周波数カットオフは、中間増幅回路４および出力増幅回路５のポールによっ て決定される。 電圧相殺回路６の両入力端子は、低入力インピーダンス（電流入力）であり、 共に電圧相殺回路６に与えられる電圧Ｖ_Mに内部的にバイアスされる。Ｖ_Mの値は 、出力電圧増幅回路５の公称コモンモード出力電圧である。 電圧相殺回路６の静止出力電圧（ゼロ正味入力電流で）は、抵抗性素子１００ の抵抗値の公称値に対してノード２０で期待される電圧およびそれに与えられる 電流を表すバイアス電圧ＶＱに設定される。バイアス電圧ＶＱは、電圧相殺回路 ６の入力に与えられる。 電圧相殺回路６は、更に、抵抗性素子１００の値の影響変動値（例えば、製造 許容差および温度変動による）の結果によるノード２０での電圧の公称値からの 外れに対抗するように働き、そうしなければ、これは増幅されて出力回路５のク リップを生じさせてしまうことになる。 電圧相殺回路６は、電流入力・電流出力増幅器であり、その電流ゲインは、低 ゲイン（×１）と高ゲイン（×５０）状態間でスイッチされることができる。電 圧相殺回路６は、トランジスタ１の動作点が急速に安定化されるためにターンオ ン時には高ゲイン状態で動作する。その出力インピーダンスも、そのトランスレ ジスタンスが一定に留まるためにスイッチされる。低周波数カットオフは、ゲイ ンが×１と約×５０との間で変化すると、例えば１００ＫＨｚと５ＭＨｚとの間 で変化し、その低周波数ループゲインは、これら２つの状態間でスイッチングが 生じるのでほぼ一定に留まり、以後の高から低ゲインへの変化時には出力電圧の 過渡現象は、実質的に生じない。このスイッチング構成は、以下により詳細に記 載される。 中間増幅回路４は、比較的に低レベルの電流ドライブを電圧相殺回路６に与え 、他方、出力増幅回路５は、比較的高レベルのドライブを電圧相殺回路６に与え る。例えば、ターンオン時に出力増幅回路５からの信号をその制限値までドライ ブする状態において、中間増幅回路４は、大信号の応答を改善するために可変の ドライブを電圧相殺回路６に与え続ける。 電圧相殺回路の別態様の構成は、出力増幅回路５の出力ポートに直接接続した 入力端子と、電流設定抵抗によりコンデンサ３に接続した出力端子とを有する電 圧増幅器である。この別態様の構成において、中間増幅回路４からの出力信号は 、電圧に変換され、この電圧増幅器の入力信号に加えられることができる。 添付図面の第２図においては、第１図の中間増幅回路４が、それぞれトランジ スタ１、２のコレクタ負荷として抵抗２７、２８と直列に接続したＮＰＮバイポ ーラトランジスタ２５、２６と、電圧対電流変換器２９とを含むものとして示さ れており、ここでトランジスタ２５、２６のベースは、Ｖ_B2に保持されている。 簡略化のため、コモンモード補正増幅器９と第１図の寄生直列インピーダンス１ ０１は、第２図には示されていない。 第２図は、ＮＰＮバイポーラトランジスタ３２、３３と、Ｐチャンネルエンハ ンスメントモード電界効果トランジスタ３４、３５との形態をなしている、トラ ンジスタ２への分岐電流帰還を与える構成を示す。図示のように、トランジスタ ３４、３５のゲート電極は、これらトランジスタのソース電極と同様共に接続さ れ、トランジスタ３４のゲート電極は、そのドレイン電極およびトランジスタ３ ３のベース電極に接続され、トランジスタ３３のエミッタ電極は、トランジスタ ３２のコレクタ電極に接続され、トランジスタ３２のベース電極は、トランジス タ２のベース電極およびトランジスタ３５のドレイン電極に接続され、トランジ スタ２、３２のエミッタ電極は、共に接続され、最後にトランジスタ３３のコレ クタ電極はトランジスタ３４、３５のソース電極および電圧源Ｖ_S3の正の端子に 接続されている。 トランジスタ３２のベース・エミッタ接合は、トランジスタ２のベース・エミ ッタ接合と並列に接続され、トランジスタ３２は、トランジスタ３３のエミッタ 電極を介して増大した電流を引くことによってトランジスタ２のベース・エミッ タ電圧の増大に応じる。トランジスタ３３のエミッタ電流の増大の結果、そのベ ース電流が増大してトランジスタ３４、３５のゲート電圧が降下してしまい、最 後に増大した電流が、トランジスタ３５のドレイン電極からトランジスタ２のベ ース電極に流れ込む結果となる。トランジスタ３２、３３のエミッタ域は、それ ぞれトランジスタ２のエミッタ域の４分の１であり、従って、それらのコレクタ およびベース電流は、トランジスタ２のコレクタおよびベース電流の４分の１と なる。トランジスタ３４、３５は、トランジスタ３３のベース電流の掛け算器電 流ミラーとして働き、トランジスタ３５は、トランジスタ２のベース電流の５／ ４の電流を発生し、その電流は、トランジスタ２のベース電流とトランジスタ３ ２のベース電流を加えたものに等しい。抵抗１１（ＤＣ安定性）およびコンデン サ１０（ＡＣ安定性）の分岐効果により小さな比率誤差に拘らず安定性が保証さ れる。 第２図に示されるように、トランジスタ１もまた、トランジスタ２について記 載されたものと同じ態様で機能する分岐電流帰還構成を設けている。トランジス タ１のためのこの分岐電流帰還構成は、Ｐチャンネルエンハンスメントモード電 界効果トランジスタ３８、３９に接続したＮＰＮバイポーラトランジスタ３６、 ３７を含んでいる。 添付図面の第３図には、トランジスタ７、８に接続した電圧対電流変換器２９ が示され、かつ第２図の電圧相殺回路６が、第２図よりもより詳細に示されてい る。 電圧相殺回路６は、差動電流バッファ回路３０１と、電流加算バッファ回路３ ０２と、電流源３２２と、５つのＰチャンネルエンハンスメントモード電界効果 トランジスタ３０５から３０９と、４つのＮチャンネルエンハンスメントモード 電界効果トランジスタ３１２から３１６と、３つのユニティゲイン電圧増幅器３ １０、３１６、３１９と、３つのスイッチ素子３１１、３１７、３２０と、２つ の抵抗３１、３１８と、コンデンサ３０４とを含んでいる。第１図および第２図 に示されたコンデンサ３は、電圧相殺回路６の出力端子３２１に接続されて示さ れている。 ＰＮＰトランジスタ３０３、電流源３２２、Ｐチャンネルエンハンスメントモ ードトランジスタ３０５、３０９およびＮチャンネルエンハンスメントモードト ランジスタ３１２は、入力端子としてトランジスタ３０３のベース端子と、出力 端子としてトランジスタ３０５、３１２のゲート端子とを有する電圧増幅段を形 成する。 差動電流バッファ回路３０１は、抵抗７、８に、かつ電圧対電流変換器２９の 差動出力端子に接続した差動入力端子を有する。差動電流バッファ回路３０１は 、電流加算バッファ回路３０２のそれぞれの入力端子に接続した複数の出力端子 とを有し、この回路３０２の出力端子は、トランジスタ３０３のベース電極に接 続される。トランジスタ３０３のコレクタ電極は、この回路のための接地電位に 結合され、トランジスタ３０３のエミッタ電極は、トランジスタ３０５のドレイ ン電極に接続される。電流源３２２は、トランジスタ３０３のエミッタ電極と、 トランジスタ３０５のソース電極とに接続される。コンデンサ３０４は、トラン ジスタ３０３のベース電極と、トランジスタ３０５のドレイン電極との間に接続 さ れている。トランジスタ３０５のドレイン電極は、そのゲート電極と、ユニティ ゲインの電圧増幅器３１０の入力端子とに接続され、増幅器３１０の出力端子は 、トランジスタ３０６、３０７のゲート電極と、スイッチ素子３１１の１つの固 定端子とに接続されている。トランジスタ３０５から３０７のソース電極は、全 て電圧源Ｖ_S4の正の端子に接続され、トランジスタ３０６、３０７のドレイン電 極は、トランジスタ３１３、３１４のそれぞれのドレイン電極に接続されている 。トランジスタ３０５のドレイン電極は、トランジスタ３０９のソース電極に接 続され、トランジスタ３０９のドレイン電極は、トランジスタ３１２のドレイン 電極に接続されている。トランジスタ３１２のドレイン電極は、そのゲート電極 とユニティゲインのバッファ増幅器３１６の入力端子とに接続され、増幅器３１ ６の出力端子は、トランジスタ３１３、３１４のゲート電極と、スイッチ素子３ １７の１つの固定端子とに接続されている。トランジスタ３１２から３１４のソ ース電極は、全て、電圧源Ｖ_S4の接地電位端子に接続される。スイッチ素子３１ １は、トランジスタ３０８のゲート電極に接続した可動接点を有し、スイッチ素 子３１７は、トランジスタ３１５のゲート電極に接続した可動接点を有し、トラ ンジスタ３０８、３１５のドレイン電極は、共に接続され、かつトランジスタ３ ０７、３１４のドレイン電極に接続されている。スイッチ素子３１１の他の固定 端子は、電圧源Ｖ_S4の正の端子に接続され、スイッチ素子３１７の他の固定端子 は、電圧源Ｖ_S4の接地電位端子に接続されている。 トランジスタ３０７、３０８、３１４、３１５のドレイン電極の共通接続点は 、電圧相殺回路６の出力端子３２１に接続されている。トランジスタ３０７、３ ０８、３１４、３１５のドレイン電極の共通接続点は、スイッチ素子３２０によ ってバッファ回路３０２の別の入力端子に接続可能であり、この接続路は、抵抗 ３１８を含んでいる。トランジスタ３０６、３１３のドレイン電極の共通接続点 は、電流加算バッファ回路３０２の他の入力端子に接続され、電流加算バッファ 回路３０２の更に他の入力端子は、ユニティゲインの電圧増幅器３１９の出力端 子に接続され、その増幅器３１９は、入力信号電圧Ｖ_Qを設けている。抵抗３１ は、ユニティゲインの電圧増幅器３１９の出力端子を電圧相殺回路６の出力端子 ３２１に接続する。差動電流バッファ回路３０１は、入力信号電圧Ｖ_Mを設けて おり、 バイアス電圧Ｖ_B3は、トランジスタ３０９のゲート電極に与えられる。電圧対電 流変換器２９の差動入力端子は、２７０、２８０として示され、これら端子は、 第２図に示されるように抵抗２７、２８に接続される。 第３図に示される回路において、入力端子２７０、２８０に与えられる差動信 号電圧は、電圧対電流変換器２９によって差動電流に変換され、この電圧対電流 変換器２９からの信号電流は、端子２３、２４からの抵抗７、８から供給される 信号電流に加えられる。加えられた電流は、入力端子に接続した回路素子からの コモンモード信号に対抗する手段として差動電流バッファ回路３０１がＶ_Mの電 圧に維持するコンプリメンタリ入力端子により、差動電流バッファ回路３０１に 入る。差動電流バッファ回路３０１は、ユニティ電流ゲインを有し、信号電流は 、差動電流バッファ回路３０１から電流加算バッファ回路３０２に流れる。差動 電流バッファ回路３０１は、入力端子４０を含み、それに入力信号電圧Ｖ_Mが与 えられる。 差動電流バッファ回路３０１からの出力信号電流は、電流加算バッファ回路３ ０２において、その電流加算バッファ回路３０２の入力端子に与えられるトラン ジスタ３０６、３１３のドレイン電極の共通接続部から帰還される信号電流に内 部的に加えられ、電流加算バッファ回路３０２は、比較的に低い入力インピーダ ンスを有し、ユニティゲインの電圧増幅器３１９によって与えられる約Ｖ_Qボル トの電圧にバイアスされる。電流加算バッファ回路３０２からの信号電流は、ト ランジスタ３０３をドライブし、そのトランジスタ３０３に対して電流源３２２ は、トランジスタ３０５、３０９、３１２と共にエミッタ負荷として働き（トラ ンジスタ３０３はエミッタフォロアとして接続されている）、トランジスタ３０ ５、３１２間に生じた電圧は、信号電圧としてユニティゲインの電圧増幅器３１ ０、３１６に与えられる。ユニティゲイン電圧増幅器３１０からの出力信号電圧 は、トランジスタ３０６、３０７のゲート電極をドライブし、他方、ユニティゲ イン電圧増幅器３１６からの出力信号電圧は、トランジスタ３１３、３１４のゲ ート電極をドライブする。ＤＣ状態は、トランジスタ３０６、３１３がＡＢ１級 の出力状態として働くような場合である。トランジスタ３０７、３１４は、ＡＢ １級出力状態に類似するＡＢ２級出力状態として働くように接続されている。ト ランジスタ３０６、３１３は、基準出力状態として働らいて電流加算バッファ回 路３０２の入力端子の１つに電流を与え、他方、トランジスタ３０７、３１４は 、実際の出力状態として働いて出力端子３２１に電流を与える。追加のＡＢ級出 力状態が、出力端子３２１に増強した電流ドライブを与えるためスイッチ素子３ １１、３１７によってユニティゲイン電圧増幅器３１０、３１６の出力端子に接 続したゲート電極を有するトランジスタ３０８、３１５の形態で存在する。 トランジスタ３０６から３０８および３１３から３１５のＡＢ級動作は、トラ ンジスタ３０５からトランジスタ３０９、３１２へ共通の静止電流を流すように バイアス電圧Ｖ_B3を設定することによって達成される。トランジスタ３０５、３ １２が等しい電流を流す時に、これらトランジスタのゲート電極に確立される電 圧状態は、その後、トランジスタ３０６から３０８および３１３から３１５のゲ ート電極に伝えられる。トランジスタ３０６、３０７、３１３、３１４は、トラ ンジスタ３９５、３１２に関してユニティ（ゲイン１の）電流増幅を行い、トラ ンジスタ３０８、３１５は、トランジスタ３０５、３１２に関して約×５０の電 流増幅を行う。 動作にあって、トランジスタ３０３のベース電圧の増大の結果、トランジスタ ３０３およびトランジスタ３０５を介して流れる電流、電流源３２２から流れる 電流、次いでトランジスタ３０９、３１２に流れる電流が減少する。次いで、ト ランジスタ３０５、３１２のゲート電圧は、トランジスタ３０６から３０８およ び３１３から３１５の電流を、それらそれぞれの電流比で変調するが、その際に ピーク出力電流は、静止電流よりも極めて大きい。トランジスタ３０３のベース 電圧の現象の結果、トランジスタ３０６から３０８および３１３から３１５が、 そのベース電圧の増大によるものとは逆となる。トランジスタ３０６、３１３の 出力電流と電流算バッファ回路３０２に供給される他の電流の和との間の差は、 電流加算バッファ回路３０２の出力端子での電圧の変化となる。電流加算バッフ ァ回路３０２の出力端子は、トランジスタ３０３のベース電極に結合され、その トランジスタ３０３は、そのベース電圧の変化に応じて、その出力電流を変化す る。トランジスタ３０３の出力電流は、トランジスタ３０６、３１３の出力電流 を制御し、トランジスタ３０３の出力電流の変化はトランジスタ３０６、３１３ の出力電流と電流算バッファ回路３０２に供給される他の電流の和との間の差を 除去するような態様である。コンデンサ３０４は、帰還ループを安定化する主ポ ールを与える。 トランジスタ３０７、３１４の出力電流は、トランジスタ３０６、３１３のも のと実質的に等しく、差動電流バッファ回路３０１により電流加算バッファ回路 ３０２に供給されるものに等しいが逆である。トランジスタ３０８、３１５が回 路に接続されると、その全電流出力は、トランジスタ３０６、３１３、３０８、 ３１５の電流出力となり、電流加算バッファ回路３０２への入力電流に関して５ １の電流ゲインを与える。トランジスタ３０６、３１３を含む内部制御ループの 開ループ・ゲイン帯域幅プロダクトは、コンデンサ３０４の値とトランジスタ３ ０５、３０９の相互コンダクタンスに依存する。 増幅器３１９の出力ポートと端子３２１との間に接続した抵抗３１は、差動電 流バッファ回路３０１によってドライブされる回路のトランスレジスタンスを定 めるように働き、差動電流バッファ回路３０１は、ユニティ電流ゲインを与える ため、差動電流バッファ回路３０１の入力端子と端子３２１との間の全体回路の トランスレジスタンスは、差動電流バッファ回路３０１によってドライブされる 電流のトランスレジスタンスと同じである。差動電流バッファ回路３０１を含ん だ全体回路のトランスレジスタンスは、端子３２１での電圧エクスカーションを 決定するが、このトランスレジスタンスは、差動電流バッファ回路３０１の端子 に供給される電流の単位当りの端子３２１での電圧エクスカーションの値となる 。ここに開示される構成は、トランジスタ３０８、３１５回路に入れられ、かつ 切り離されるようにスイッチされる際に出力の過渡現象を回避するために、電圧 相殺回路６の低周波数ゲインを安定化するように働く。 この回路の電流ゲインは、スイッチ３１１、３１７、３２０がそれらの開状態 でユニティであり、端子３２１での出力電圧のエクスカーションは、抵抗３１の 値によって決定される。その電圧エクスカーションは、トランジスタ３０８、３ １５が入力電流の５０倍の追加出力電流を供給し、かつ、それは、この回路のト ランスレジスタンスと等価になるであろうためスイッチ３１１、３１７が閉じる と変化する。スイッチ３２０を閉じて抵抗３１８を回路に導入することは、回路 のトランスレジスタンスをその初期値に再設定するように働き、低および高電流 ゲイン間のスイッチングは、端子３２１での電圧エクスカーションを大きく変化 させずに達成される。 電流加算バッファ回路３０２に接続した抵抗３１８の端部は、抵抗３１の一端 とほぼ同じ電圧ＶＱに保持されるが、電流加算バッファ回路３０２の関連入力ポ ートは、２つのトランジスタのエミッタ電極の接合部である低インピーダンス点 となり、すなわち、トランジスタ３０６、３１３の接合部は、電流加算バッファ 回路３０２の同一低インピーダンス点に接続される。 電圧Ｖ_Qは、端子３２１が接続される第１図のトランジスタ１のベース電極に 対して予測された電圧である。ここに開示された構成は、差動電流バッファ回路 ３０１へのゼロ信号入力電流の状態に対して端子３２１で電圧ＶＱを確立するよ うに働き、その状態は、端子３２１でのゼロ信号出力電圧および電流ならびに端 子２３、２４および端子２７０、２８０でのゼロ信号電圧に対応する。その態様 で、電圧相殺回路は、第１図の素子１００間の実際の電圧ではなく、その間の予 測される電圧からの外れを補正しなければならないに過ぎない。ここに開示され る構成は、帰還ゲインが比較的に低いといった場合に特に重要である（その状況 ではループをドライブするために低静止電圧が必要となるような状態が与えられ るためである）。 第３図に示された構成において、トランジスタ３０６、３１３は、基準出力電 流発生器として機能し、トランジスタ３０７、３１４は、実際の出力電流発生器 として機能する。ユニティゲイン電圧増幅器３１０、３１６は、分散配置される ことができ、この場合、それらの機能は、トランジスタ３０５、３１２およびト ランジスタ３０６、３１３、スイッチが入った時にはトランジスタ３０８、３１ ５間で高帯域バッファ段として間で働くようにされる。ユニティゲイン電圧増幅 器３１０、３１６を分散配置することは、システムの性能を低下させる結果とな るが、それを動作不能にしない。バイポーラトランジスタ３０３は、ソースフォ ロアとして接続したエンハンスメントモード電界効果トランジスタと交換され得 る。 添付図面の第４図を参照し、第２、３図に示された電圧対電流変換器２９は、 複数の関連した抵抗を備えた、ＰＮＰバイポーラトランジスタ４０５から４０７ および４０９ならびにＮＰＮバイポーラトランジスタ４１３から４１５を含んで いる。電圧対電流変換器は、その入力電圧信号を第１図に示される中間電圧増幅 回路４の出力段に属するＮＰＮバイポーラトランジスタ４０１、４０２から受け るように示され、これらトランジスタ４０１、４０２は、それぞれのエミッタ抵 抗を備えたＮＰＮバイポーラトランジスタ４１０から４１２を含んだエミッタ負 荷を設けている。電圧対電流変換器は、出力端子４１８、４１９を有するものと して示され、トランジスタ４０１、４０２は、入力端子２７０、２８０を与える 。第４図は、また出力端子４２０、４２１を有する中間電圧増幅回路４の出力段 に属するＰＮＰバイポーラトランジスタ４０３、４０４、４０８を示している。 トランジスタ４１０から４１２およびそれぞれのエミッタ抵抗は、電流シンク として機能し、かつトランジスタ４０５、４０６をドライブするエミッタフォロ アとして働くトランジスタ４０１、４０２のためのエミッタ負荷として機能する 。トランジスタ４０５、４０６は、入力信号電圧を信号電流に変換するように働 く、それぞれのエミッタ抵抗４１６、４１７を設けており、トランジスタ４０９ 、４１３から４１５およびそれぞれのエミッタ抵抗は、トランジスタ４０５、４ ０６をバイアスする電流源として働く。トランジスタ４０５、４０６において発 生される信号電流は、出力端子４１８、４１９で出力電流として現れる。出力信 号は、関連した電流源トランジスタ４０８と共に動作するトランジスタ４０３、 ４０４によって発生され、これらの出力信号は、出力端子４２０、４２１に現れ 、これらは第１および２図に示された出力電圧増幅回路５に与えられる。 電圧対電流変換回路は、中間電圧増幅回路４の出力段の一部を形成するものと 考えられることができ、あるいは別態様として電圧相殺回路６の入力段の一部と なってもよい。 添付図面の第５図には、第３図の差動電流バッファ回路３０１、電流バッファ 回路３０２およびユニティゲイン電圧増幅器３１９が、第３図に示されたものよ りもより詳細に示されている。 第５図は、ＮＰＮバイポーラトランジスタ５０１、５０３から５０５、ＰＮＰ バイポーラトランジスタ５０６から５０８および電流源５０２、５１０を含むも のとして差動電流バッファ回路を示す。電流加算バッファ回路は、Ｎチャンネル エンハンスメントモード電界効果トランジスタ５１３および抵抗５１４、５１７ と、ＮＰＮバイポーラトランジスタ５１５、５１９、５２３と、ＰＮＰバイポー ラトランジスタ５０９、５１６、５２０、５２４、５２６と、電流源５１１、５ １２、５１８、５２１と、Ｎチャンネルエンハンスメントモード電界効果トラン ジスタ５２７と、抵抗５２２、５２５とを含むものとして示されている。ユニテ ィゲイン電圧増幅器は、ＮＰＮバイポーラトランジスタ５３０、５３２と、ＰＮ Ｐバイポーラトランジスタ５２９、５３３と、電流源５２８、５３１とを含むも のとして示されている。 トランジスタ５０１のベース電極は、差動電流バッファ回路の入力端子４０に 接続され、トランジスタ５０１のエミッタ電極は、電流源５０２とトランジスタ ５０６から５０８のベース電極に接続され、トランジスタ５０１のコレクタ電極 は、供給電圧源Ｖ_S7の正の端子に接続される。トランジスタ５０６のエミッタ電 極は、トランジスタ５０３のエミッタ電極と、差動電流バッファ回路の入力端子 ５４１とに接続される。トランジスタ５０３のコレクタ電極は、トランジスタ５ ２６のエミッタ電極と、トランジスタ５２３のコレクタ電極と、抵抗５２２とに 接続されている。トランジスタ５０６のコレクタ電極は、トランジスタ５２７の ソース電極と、トランジスタ５２４のコレクタ電極と、抵抗５２５とに接続され ている。トランジスタ５０３のベース電極は、トランジスタ５０４、５０５のベ ース電極に接続され、トランジスタ５０５、５０８のエミッタ電極は、互いに接 続されて差動電流バッファ回路の入力端子５４０に接続されている。トランジス タ５０５のコレクタ電極は、トランジスタ５０９のエミッタ電極と、トランジス タ５１５のコレクタ電極と、抵抗５１４に接続されている。トランジスタ５０８ のコレクタ電極は、トランジスタ５１３のソース電極と、トランジスタ５１６の コレクタ電極と、抵抗５１７とに接続され、トランジスタ５１５、５１６のエミ ッタ電極は、互いに接続されている。トランジスタ５０４のコレクタ電極は、そ のベース電極と電流源５１０とに接続され、トランジスタ５０４のエミッタ電極 は、トランジスタ５０７のエミッタ電極に接続され、トランジスタ５０７のコレ クタ電極は、電圧源Ｖ_S7の基準電圧端子に接続されている。 トランジスタ５０９のベース電極は、そのコレクタ電極と、トランジスタ５２ ６のベース電極と、電流源５１１とに接続されている。トランジスタ５１３のゲ ート電極は、そのドレイン電極と、電流源５１２と、トランジスタ５２７のゲー ト電極とに接続される。 トランジスタ５１５のベース電極は、トランジスタ５１９、５２３のベース電 極に接続され、トランジスタ５１９のコレクタ電極は、そのベース電極と電流源 ５１８とに接続され、トランジスタ５１９、５２０のエミッタ電極は、共に接続 される。トランジスタ５１６のベース電極は、トランジスタ５２０、５２４のベ ース電極に接続され、他方、トランジスタ５２０のコレクタ電極は、そのベース 電極と電流源５２１とに接続されている。トランジスタ５２６のコレクタ電極は 、トランジスタ５２７のドレイン電極に接続され、出力端子を与える。 トランジスタ５２３、５２４のエミッタ電極は、共に接続される。トランジス タ５２３、５２４のエミッタ電極は、抵抗５３４、５３６と、第３図に示された 電流帰還成分３１８、３２０として働くスイッチトランジスタ５３５とに接続さ れている。トランジスタ５２、５２４のエミッタ電極は、第３図に示されたトラ ンジスタ３０６、３１３のドレイン電極に接続した端子に接続されている。トラ ンジスタ５１９、５２０のエミッタ電極は、第３図に示された抵抗３１として働 く２つの抵抗５３７、５３９と、トランジスタ５３８との直列回路に接続されて いる。電圧源Ｖ_S7の正の端子は、電流源５０２、５１１、５２１の端子と、抵抗 ５１７、５２５とに、それらが接続されるそれぞれのトランジスタとは遠隔側で 、接続されている。電圧源Ｖ_S7の負の端子は、電流源５０２、５１１、５２１の 端子と抵抗５１７、５２５とに、それらが接続するそれぞれのトランジスタの遠 隔側で、接続されている。 第５図に示されているように、電圧増幅器においては、トランジスタ５２９の エミッタ電極は、電流源５２８と、トランジスタ５３２のベース電極とに接続さ れている。トランジスタ５２９のベース電極は、ユニティゲイン電圧増幅器の入 力端子を与え、トランジスタ５３０のベース電極に接続される。トランジスタ５ ３０のエミッタ電極は、電流源５３１と、トランジスタ５３３のベース電極とに 接続され、トランジスタ５３２、５３３のエミッタ電極は、共に接続されてトラ ンジスタ５１９、５２０のエミッタの共通接続部に接続される。このユニティゲ イン増幅器は、電圧源Ｖ_S7によって付勢され、その電圧源の負の端子は、トラン ジスタ５３０、５３２のコレクタと電流源５２８の端子とに、トランジスタ４２ ９の遠隔側で、接続されている。この電圧源の負の端子は、トランジスタ５２９ 、５３３のコレクタ電極と電流源５３１の端子とに、トランジスタ５３０から遠 隔側で、接続されている。 差動電流バッファ回路は、その入力端子５４０、５４１で差動入力信号電流を 受け入れることができる。 入力端子５４１を介してトランジスタ５０３、５０６から引かれる信号電流は 、トランジスタ５０６を通って流れる電流を減少させることになり、抵抗５２５ を通って流れる電流を減少させ、抵抗５２５間の電圧降下を減少させ、次いで、 これはトランジスタ５２７のソース電極での電圧を減少させ、トランジスタ５２ ７を通って流れる電流を増大させることになる。同時に、入力端子５４１を介し てトランジスタ５０３、５０６のエミッタ電極から引かれる信号電流は、トラン ジスタ５０３を通る電流を増大させることになり、抵抗５２２を通る電流を増大 させ、抵抗５２２間の電圧降下を増大させるようにし、次いで、これはトランジ スタ５２６のエミッタ電極での電圧を減少させ、トランジスタ５２６を通って流 れる電流を減少させることになる。トランジスタ５２７に流れる電流の増大およ びトランジスタ５２６に流れる電流の減少の組合せの効果は、トランジスタ３０ ３のベース電極から流れる電流を増大させることになる。 入力端子５４０を介してトランジスタ５０５、５０８のエミッタ電極に注入さ れる信号電流は、トランジスタ５０５を通って流れる電流を減少させ、抵抗５１ ４間の電圧降下を減少させてトランジスタ５０９のエミッタ電極での電圧を増大 させ、これは、次いで、トランジスタ５２６のエミッタ電極での電圧の増大およ びトランジスタ５２６を通って流れる電流の減少を生じさせる。同時に、入力端 子５４０を介してトランジスタ５０５、５０８のエミッタ電極に注入される信号 電流は、トランジスタ５０８を通って流れる電流を増大させ、抵抗５１７を通っ て流れる電流を増大させて抵抗５１７間の電圧降下を増大させ、これは、次いで 、トランジスタ５１３のソース電極での電圧を増大し、トランジスタ５２７のゲ ー ト電極での電圧を上昇させ、この結果、トランジスタ５２７を通って流れる電流 は増大する。 上に述べた解析から明らかなように、入力端子５４０への信号電流の注入は、 入力端子５４１からの電流の抽出と同じ効果を有し、かつ更にコモンモード入力 信号電流は、互いに相殺しようとする出力電流に変換される。 電流源５１０およびトランジスタ５０４、５０７は、トランジスタ５０３、５ ０５、５０６、５０８のための電流バイアス回路網として働く。トランジスタ５ ０１は、５４０、５４１の静止電圧が低信号源インピーダンスで約Ｖ_Mに設定さ れるように入力電圧Ｖ_Mによりトランジスタ５０３、５０５、５０６、５０８の バイアス状態の調節を行わせるエミッタフォロアとして働く。 トランジスタ５１９、５２０のエミッタ電極は、トランジスタ５２３、５２４ のエミッタの静止電圧を約ＶＱボルトに維持するためにトランジスタ５３２、５ ３３から、それらのベース・エミッタ接合を通して出力電圧を送出する。トラン ジスタ５１９、５２０は、電流源５１８、５２１に関連して、トランジスタ５２ ３、５２１および５１５、５１６の静止電流を同様設定する。トランジスタ５２ ３、５２４のエミッタ電極は、電圧ＶＱにバイアスされる低インピーダンスとし て働き、それには第３図のトランジスタ３０６、３１３から端子５４５を介して 、あるいは第３図のトランジスタ３０８、３１５から帰還信号が供給される。 より詳細には、トランジスタ５３２、５３３のエミッタでの電圧は、Ｖ_Q−Ｖ_{b e} （５３０）＋Ｖ_be（５３３）、あるいはＶ_Q＋Ｖ_be（５２９）−Ｖ_be（５３２） となり、ここでＶ_be（５３０）、Ｖ_be（５３２）、Ｖ_be（５３３）およびＶ_be（ ５２９）は、トランジスタ５３０、５３２、５３３および５２９の、それぞれの ベース・エミッタ電圧オフセットである。理想的には、トランジスタ５２９、５ ３０、５３２、５３３のベース・エミッタ電圧降下は、等しく、トランジスタ５ ３２、５３３のエミッタでの電圧はＶ_Qに等しい。静止電流は、Ｖ_be（５２９） ＋Ｖ_be（５３０）に等しいＶ_be（５３２）＋Ｖ_be（５３３）によって設定され、 かつトランジスタ５２９、５３０に対しては、それぞれの電流源によって設定さ れる。トランジスタ５３２、５３３から利用可能なピーク電流は、静止電流より も極めて大きい。 第５図の入力端子５４０、５４１は、第４図の端子４１８、４１９に接続され る。第５図の要素５３４から５３６は、第３図の要素３１８、３２０に等価であ り、第５図の要素５３７から５３９は、第３図の抵抗３１によって表される。第 ５図のトランジスタ５１９、５２０のエミッタ電極は、第３図に示されるように ユニティゲイン電圧増幅器３１９の出力端子に接続した電流加算バッファ回路３ ０２の電圧設定入力端子として働く。 入力電流が入力端子５４０、５４１を介してトランジスタ５０３、５０６およ び５０５、５０８に与えられるようなものと同様な態様で、別の入力差動電流が 、追加入力端子を介してトランジスタ５１５、５１６および５２３、５２４の共 通エミッタ電極に与えられることができる。 上で表した相当数の装置は、コンプリメンタリの装置によって置換されること ができ、かつ電界効果装置は、バイポーラ装置で、あるいはその逆で置換される ことができる。

【手続補正書】特許法第１８４条の８ 【提出日】１９９７年１月２日 【補正内容】 明細書 増幅器 本発明は、ディスクドライブにおいて読出しヘッド増幅器として使用するのに 特に好ましい増幅器に関する。 ３．６ボルト程度の低い供給電圧で動作することができる、耐磁性ヘッドを用 いるディスクドライブのための最初の増幅段は、ＩＢＭ技術開示報告（ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ）第３６巻、第 ３号、１９９３年３月の第３９３から３９５ページに記載されている。 本発明の第１の特徴は、増幅器において、その入力ポートの１つに接続し、か つ電流を上記増幅器の上記入力ポートに動作的に接続された負荷に動作的に注入 する電流発生器と、 上記入力ポートに接続し、上記入力ポートに存在する注入電流を除く入力信 号を動作的に増幅する周波数選択性増幅回路と、 上記周波数選択性増幅回路内で接続し、上記注入電流の結果となる上記周波 数選択性増幅回路内での不平衡の状態に動作的に対抗する電圧相殺回路とを含ん でおり、 上記電流発生器は第１の端子に第１の電流を動作的に供給しかつ上記入力ポ ートの第２の端子で第２の電流を動作的にシンクするトランジスタ電流ミラーを 含んでおり、上記第１および第２の電流は等しくないような増幅器を提供するこ とである。 好ましくは、上記トランジスタ電流ミラーの相対ディメンションは、トランジ スタ電流ミラーの回路網に存在する電流比を確立するようになっている。 好ましくは、トランジスタ電流ミラーの上記回路網は、第１のトランジスタ電 流ミラーと第２のトランジスタ電流ミラーと、第３のトランジスタ電流ミラーと を含み、上記第３のトランジスタ電流ミラーは、上記第１のトランジスタ電流ミ ラーから電流を受けるように接続され、上記第２および第３のトランジスタ電流 ミラーは、上記第１および第２の電流を動作的に与えるようにされる。 好ましくは、上記電圧相殺回路は、上記周波数選択性増幅回路からのＤＣ出力 電圧に動作的に応じ、かつ上記周波数選択性増幅回路のＤＣ出力電圧をゼロボル トに向けてドライブする態様で信号を上記周波数選択性増幅回路の入力素子に与 えるように接続されている。 好ましくは、上記電圧相殺回路は、最初に第１の帯域幅と第１のゲインで動作 し、次いで第１の帯域幅よりも狭い第２の帯域幅と第１のゲインにほぼ等しい第 ２のゲインとで動作するようになっている。 好ましくは、上記電圧相殺回路は、上記周波数選択性増幅回路における低レベ ルでの第１の動作電圧と高レベルでの第２の動作電圧とに動作的に応じ、これら 第１および第２の動作電圧が選択された値から離れることに対抗するような態様 で信号を上記周波数選択性増幅回路の入力素子に動作的に与えるようにされる。 この電圧相殺回路の一実施例は、上記注入電流の影響に対抗するため上記周波 数選択性増幅回路の入力素子での入力ＤＣ電圧を動作的に維持する電流増幅器出 力段を含んでいる。 電圧相殺回路の別態様の実施例は、上記注入電流の影響に動作的に対抗するた め上記周波数選択性増幅回路の入力素子での入力ＤＣ電圧を維持するように電流 設定抵抗と直列に接続した電圧増幅器出力段を含んでいる。 好ましくは、コンデンサが上記電圧相殺回路のポートに接続され、この電圧相 殺回路の帯域幅を決定するようになっている。 好ましくは、上記周波数選択性増幅回路は、この周波数選択増幅回路の周波数 範囲にわたってベース接地構成で動作するように接続された差動接続のバイポー ラトランジスタ入力段を含んでいる。 好ましくは、上記差動接続の入力段の１つのトランジスタは、固定ベース電圧 バイアスを設けており、上記差動接続の入力段の対抗するトランジスタのベース 電圧バイアスは、上記電圧相殺回路により与えられるようになっている。 一実施例において、上記差動接続の入力段は、トランジスタのベース入力イン ピーダンスを増大するための電流帰還回路を含んでいる。 他の実施例において、上記差動接続した入力段の各部分は、入力ダーリントン 接続トランジスタを含んでいる。 本発明の第２の特徴は、電流増幅器において、 上記電流増幅器の入力ポートである第１の低インピーダンス入力ポートを有 する入力電流加算段と、 この電流加算段の出力ポートに接続した入力ポートを含む電圧増幅段と、 この電流加算段の第２の低インピーダンス入力ポートに接続した出力ポート を含む基準段と、 上記電圧増幅段によってドライブされるように接続され、上記基準段と並列 に接続された出力段とを含み、上記出力および基準段の出力電流は、上記出力段 および基準段の素子によって決定される互いに固定の比率となっている電流増幅 器を提供することである。 この電流加算段は、その入力電流の和に等しい出力電流を与える。 請求の範囲 １．増幅器において、 その入力ポート（２０、２１）の１つに接続し、かつ電流を上記増幅器の上記 入力ポート（２０、２１）に動作的に接続された負荷に動作的に注入する電流発 生器（１３から１９）と、 上記入力ポート（２０、２１）に接続し、上記入力ポート（２０、２１）に存 在する注入電流を除く入力信号を動作的に増幅する周波数選択性増幅回路（１か ら４、１０）と、 上記周波数選択性増幅回路（１から４、１０）内で接続し、上記注入電流の結 果となる上記周波数選択性増幅回路内での不平衡の状態に動作的に対抗する電圧 相殺回路（６）とを含んでおり、 上記電流発生器（１３から１９）は、第１の端子（２０）に第１の電流を動作 的に供給し、かつ上記入力ポート（２０、２１）の第２の端子で第２の電流を動 作的にシンクするトランジスタ電流ミラー（１３から１７）を含んでおり、上記 第１および第２の電流は等しくないことを特徴とする増幅器。 ２．請求の範囲１記載の増幅器において、上記トランジスタ電流ミラー（１３ から１７）の相対ディメンションは、トランジスタ電流ミラー（１３から１７） の回路網に存在する電流比を確立することを特徴とする増幅器。 ３．請求の範囲２記載の増幅器において、トランジスタ電流ミラー（１３から １７）の上記回路網は、第１のトランジスタ電流ミラー（１３、１７）と、第２ のトランジスタ電流ミラー（１５、１７）と、第３のトランジスタ電流ミラー（ １４、１６）とを含み、上記第３のトランジスタ電流ミラー（１４、１６）は、 上記第１のトランジスタ電流ミラー（１３、１７）から電流を受けるように接続 され、上記第２および第３のトランジスタ電流ミラー（１５、１７：１４、１６ ）は、上記第１および第２の電流を動作的に与えることを特徴とする増幅器。 ４．請求の範囲１から３までのいずれかに記載の増幅器において、上記電圧相 殺回路（６）は、上記周波数選択性増幅回路（１から４、１０）からのＤＣ出力 電圧に動作的に応じ、かつ上記周波数選択性増幅回路（１から４、１０）のＤＣ 出力電圧をゼロボルトに向けてドライブする態様で信号を上記周波数選択性増幅 回路（１から４、１０）の入力素子に与えるように接続されていることを特徴と する増幅器。 ５．請求の範囲１から４までのいずれかに記載の増幅器において、上記電圧相 殺回路（６）は、最初に第１の帯域幅と第１のゲインで動作し、次いで第１の帯 域幅よりも狭い第２の帯域幅と第１のゲインにほぼ等しい第２のゲインとで動作 することを特徴とする増幅器。 ６．請求の範囲１から５までのいずれかに記載の増幅器において、上記電圧相 殺回路（６）は、上記周波数選択性増幅回路（１から４、１０）における低レベ ルでの第１の動作電圧と高レベルでの第２の動作電圧とに動作的に応じ、これら 第１および第２の動作電圧が選択された値から離れることに対抗するような態様 で信号を上記周波数選択性増幅回路（１から４、１０）の入力素子に動作的に与 えるようにしたことを特徴とする増幅器。 ７．請求の範囲１から６までのいずれかに記載の増幅器において、上記電圧相 殺回路（６）は、上記注入電流の影響に対抗するため上記周波数選択性増幅回路 （１から４、１０）の入力素子での入力ＤＣ電圧を動作的に維持する電流増幅器 出力段を含んだことを特徴とする増幅器。 ８．請求の範囲１から６までのいずれかに記載の増幅器において、上記電圧相 殺回路（６）は、上記注入電流の影響に動作的に対抗するため上記周波数選択性 増幅回路（１から４、１０）の入力素子での入力ＤＣ電圧を維持するように電流 設定抵抗と直列に接続した電圧増幅器出力段を含んだことを特徴とする増幅器。 ９．請求の範囲１から８までのいずれかに記載の増幅器において、コンデンサ （３）が、上記電圧相殺回路（６）のポートに接続され、この電圧相殺回路（６ ）の帯域幅を決定するようにしたことを特徴とする増幅器。 １０．請求の範囲１から９までのいずれかに記載の増幅器において、上記周波 数選択性増幅回路（１から４、１０）は、この周波数選択増幅回路（１から４、 １０）の周波数範囲にわたってベース接地構成で動作するように接続された差動 接続のバイポーラトランジスタ入力段を含んだことを特徴とする増幅器。 １１．請求の範囲１０記載の増幅器において、上記差動接続の入力段の１つの トランジスタは、固定ベース電圧バイアスを設けており、上記差動接続の入力段 の対抗するトランジスタのベース電圧バイアスは、上記電圧相殺回路（６）によ り与えられるようにしたことを特徴とする増幅器。 １２．請求の範囲１０あるいは１１記載の増幅器において、上記差動接続の入 力段は、トランジスタのベース入力インピーダンスを増大するための電流帰還回 路を含んだことを特徴とする増幅器。 １３．請求の範囲１０あるいは１１記載の増幅器において、上記差動接続した 入力段の各部分は、入力ダーリントン接続トランジスタを含んだことを特徴とす る増幅器。 １４．請求の範囲１から１３までのいずれかに記載の増幅器において、上記電 圧相殺回路（６）は、電流増幅器を含み、この電流増幅器は、 第１の低インピーダンス入力ポートを有する入力電流加算段（３０１、３０２ ）と、 この電流加算段（３０１、３０２）の出力ポートに接続した入力ポートを含む 電圧増幅段（３０３、３０４、３２２、３０５、３０９、３１２）と、 この電流加算段（３０１、３０２）の第２の低インピーダンス入力ポートに接 続した出力ポートを含む基準段（３０６、３１３）と、 上記電圧増幅段（３０３、３０４、３２２、３０５、３０９、３１２）によっ てドライブされるように接続され、上記基準段（３０６、３１３）と並列に接続 された出力段（３０７、３０８、３１４、３１５５）とを含み、上記出力および 基準段の出力電流は、上記出力段（３０７、３０８、３１４、３１５）および基 準段（３０６、３１３）の素子によって決定される互いに固定の比率となってい ることを特徴とする増幅器。 １５．電流増幅器において、 上記電流増幅器の入力ポートである第１の低インピーダンス入力ポートを有す る入力電流加算段（３０１、３０２）と、 この電流加算段（３０１、３０２）の出力ポートに接続した入力ポートを含む 電圧増幅段（３０３、３０４、３２２、３０５、３０９、３１２）と、 この電流加算段（３０１、３０２）の第２の低インピーダンス入力ポートに接 続した出力ポートを含む基準段（３０６、３１３）と、 上記電圧増幅段（３０３、３０４、３２２、３０５、３０９、３１２）によっ てドライブされるように接続され、上記基準段（３０６、３１３）と並列に接続 された出力段（３０７、３０８、３１４、３１５）とを含み、上記出力および基 準段の出力電流は、上記出力段（３０７、３０８、３１４、３１５）および基準 段（３０６、３１３）の素子によって決定される互いに固定の比率となっている ことを特徴とする電流増幅器。 １６．請求の範囲１４あるいは１５記載の増幅器において、上記電流増幅段（ ３０３、３０４、３２２、３０５、３０９、３１２）の出力ポートから基準点ま で接続された抵抗は、上記電流増幅器のトランスレジスタンスを定めることを特 徴とする増幅器。 １７．請求の範囲１４あるいは１５記載の増幅器において、上記電流増幅段（ ３０３、３０４、３２２、３０５、３０９、３１２）の出力ポートから上記電流 加算段（３０１、３０２）の別の低インピーダンス入力ポートまで接続された第 ２の抵抗が、上記電流増幅器のトランスレジスタンスを定めることを特徴とする 増幅器。 １８．請求の範囲１４から１７のうちのいずれかに記載の増幅器において、第 １の電流ゲインを有する第１の出力段（３０７、３１４）と、スイッチ素子（３ １１、３１７）によってこの第１の出力段（３０７、３１４）の入力および出力 ポートとそれぞれ並列に接続可能な入力および出力ポートを有する第２の出力段 （３０８、３１５）を含み、かつ上記第２の出力段（３０８、３１５）は、上記 第１の出力段（３０７、３１５）の電流ゲインを越える電流ゲインを有するよう にしたことを特徴とする増幅器。 １９．請求の範囲１８記載の増幅器において、上記第２の出力段（３０８、３ １５）の動作時に別のスイッチ素子（３２０）によって上記第２の出力段（３０ ８、３１５）と上記電流加算段（３０１、３０２）の別の低インピーダンス入力 ポートとの間で接続可能な別の抵抗（３１８）を含んでおり、上記別の抵抗（３ １８）の値は、上記第２の出力段（３０８、３１５）の他の構成の場合のような 動作時に上記電流増幅器の同じトランスレジスタンスを維持するようにしたこと を特徴とする増幅器。 ２０．請求の範囲１４から１９までのいずれかに記載の増幅器において、上記 基準および出力段は、プッシュプルで接続されかつＡＢ級でバイアスされるよう に上記電圧増幅段（３０３、３０４、３２２、３０５、３０９、３１１）に接続 された、それぞれの対のコンプリメンタリ電界効果トランジスタを含んだことを 特徴とする増幅器。 ２１．請求の範囲２０記載の増幅器において、上記電圧増幅段（３０３、３０ ４、３２２、３０５、３０９、３１２）は、上記基準および出力段のトランジス タの、それぞれのゲート端子に接続したゲート端子と、上記基準および出力段の トランジスタの、それぞれのソース端子に接続したソース端子とを有した別の対 のコンプリメンタリ電界効果トランジスタ（３０５、３１２）を含んだことを特 徴とする増幅器。 ２２．請求の範囲２１記載の増幅器において、上記電圧増幅段（３０３、３０ ４、３２２、３０５、３０９、３１２）は、上記別の対のコンプリメンタリ電界 効果トランジスタを含んだ電界効果トランジスタ（３０５、３０９、３１２）の 回路網に電流をドライブするように接続された入力電圧バッファ（３０３、３２ ２）を含んだことを特徴とする増幅器。 ２３．請求の範囲２２記載の増幅器において、上記入力電圧バッファ（３０３ 、３２２）は、電界効果トランジスタの上記回路網に電流をドライブするためエ ミッタフォロアとして接続した入力バイポーラトランジスタ（３０３）を含んだ ことを特徴とする増幅器。 ２４．請求の範囲２２記載の増幅器において、上記入力電圧バッファは、電界 効果トランジスタの上記回路網に電流をドライブするためのソースフォロアとし て接続した入力電界効果トランジスタを含んだことを特徴とする増幅器。 ２５．請求の範囲１８から２４までのいずれかに記載の増幅器において、上記 第１の出力段から利用可能な出力電流を越える出力電流を与えるため、上記基準 段に含まれた電界効果トランジスタのそれぞれのゲート端子に接続可能なゲート 端子と、上記基準段に含まれた上記電界効果トランジスタの、それぞれのソース 端子に接続したソース端子とを有する追加の対のコンプリメンタリ電界効果トラ ンジスタを含んだことを特徴とする増幅器。 ２６．請求の範囲２０から２４までのいずれかに記載の増幅器において、上記 電界効果トランジスタはエンハンスメントモード装置であることを特徴とする増 幅器。

Claims (1)

1. 【特許請求の範囲】 １．増幅器入力ポートの１つに接続し、かつ電流をその増幅器入力ポートに接 続された負荷に注入することができる電流発生器と、この入力ポートに接続して 注入電流の周波数範囲を排除する選択された周波数範囲内の上記入力ポートに与 えられる信号を増幅する周波数選択性増幅回路と、この周波数選択性増幅回路内 で接続されて上記増幅器入力ポートに接続した負荷への電流注入の結果となる周 波数選択性増幅回路内での不平衡の状態に対抗することができる電圧相殺回路と を含んだ増幅器。 ２．請求の範囲１記載の増幅器において、上記電圧相殺回路は、上記周波数選 択性増幅回路からのＤＣ出力電圧に応じ、かつ上記周波数選択性増幅回路のＤＣ 出力電圧をゼロボルトに向けてドライブする態様で信号を上記周波数選択性増幅 回路の入力素子に与えるように接続されている増幅器。 ３．請求の範囲１または２記載の増幅器において、上記電流発生器は、入力ポ ートの第１の端子で第１の電流を供給することができ、かつ入力ポートの第２の 端子で第１の電流とは等しくない第２の電流をシンクすることができるトランジ スタ電流ミラーの回路網を含んでいる増幅器。 ４．増幅器入力ポートの１つに接続して第１の電流をその入力ポートの第１の 端子に供給し、かつ第１の電流とは等しくない第２の電流をその入力ポートの第 ２の端子から除去することができる電流発生器と、この入力ポートに接続されて 、この入力ポートに与えられる信号を選択された周波数範囲内で増幅する周波数 選択性増幅回路と、この周波数選択性増幅回路増幅器の出力ポートに接続した入 力ポートおよびその周波数選択性増幅回路の出力電圧の低周波数成分をゼロボル トに向けてドライブするように、この周波数選択性増幅回路の入力素子に接続し た出力ポートを有する低周波電圧相殺回路とを含んだ増幅器。 ５．請求の範囲１から４までのいずれかに記載の増幅器において、上記電圧相 殺回路は、最初に第１の帯域幅と第１のゲインで動作し、次いで第１の帯域幅よ りも狭い第２の帯域幅と第１のゲインにほぼ等しい第２のゲインとで動作するこ とができる増幅器。 ６．請求の範囲１から５までのいずれかに記載の増幅器において、上記電圧相 殺回路は、動作にあって、上記周波数選択性増幅回路における低レベルでの第１ の動作電圧と高レベルでの第２の動作電圧とに応じ、これら第１および第２の動 作電圧が選択された値から離れることに対抗するような態様で信号を上記周波数 選択性増幅回路の入力素子に与えるようにした増幅器。 ７．請求の範囲１から６までのいずれかに記載の増幅器において、上記電圧相 殺回路は、上記増幅器の上記入力ポートに接続した負荷に注入される電流の影響 に対抗するように上記周波数選択性増幅回路の入力素子での入力ＤＣ電圧を維持 することができる電流増幅器出力段を含んでいる増幅器。 ８．請求の範囲１から６までのいずれかに記載の増幅器において、上記電圧相 殺回路は、上記増幅器の上記入力ポートに接続した負荷に注入される電流の影響 に対抗するように上記周波数選択性増幅回路の入力素子での入力ＤＣ電圧を維持 するために電流設定抵抗と直列に接続した電圧増幅器出力段を含んでいる増幅器 。 ９．請求の範囲１から８までのいずれかに記載の増幅器において、上記周波数 選択性増幅回路は、この周波数選択増幅回路の周波数範囲にわたってベース接地 構成で動作するように接続された差動接続のバイポーラトランジスタ入力段を含 んでいる増幅器。 １０．請求の範囲９記載の増幅器において、上記差動接続の入力段の１つのト ランジスタは、固定ベース電圧バイアスを設けており、上記差動接続の入力段の 対抗するトランジスタのベース電圧バイアスは、上記電圧相殺回路により与えら れるようにした増幅器。 １１．請求の範囲８あるいは１０記載の増幅器において、上記差動接続の入力 段は、トランジスタのベース入力インピーダンスを増大するための電流帰還回路 を含んでいる増幅器。 １２．請求の範囲８あるいは１０記載の増幅器において、上記差動接続した入 力段の各部分は、入力ダーリントン接続トランジスタを含んでいる増幅器。 １３．請求の範囲１から１２までのいずれかに記載の増幅器において、上記電 圧相殺回路のポートに接続したコンデンサは、この電圧相殺回路の帯域幅を決定 するようにした増幅器。 １４．添付図面の第１から５図に関連して本明細書に実質的に記載され、かつ それによって実質的に図示された増幅器。 １５．電流増幅器入力ポートとなる第１の低インピーダンス入力ポートを有す る入力電流加算段と、この電流加算段の出力ポートに接続した入力ポートを有す る電圧増幅段と、この電流加算段の第２の低インピーダンス入力ポートに接続し た出力ポートを含む基準段と、この基準段と並列に上記電圧増幅段によってドラ イブされるように接続された出力段とを含み、上記出力および基準段の出力電流 は、これら出力および基準段の素子によって決定される互いに固定の比率となっ ているような電流増幅器。 １６．請求の範囲１５記載の電流増幅器において、上記電流増幅段の出力ポー トから上記電流増幅器のトランスレジスタンスを定める基準点まで接続された抵 抗を含んでいる電流増幅器。 １７．請求の範囲１５記載の電流増幅器において、上記電流増幅段の出力ポー トから上記電流加算段の別の低インピーダンス入力ポートまで接続された第２の 抵抗が、上記電流増幅器のトランスレジスタンスを定めるために使用されるよう にした電流増幅器。 １８．請求の範囲１６記載の電流増幅器において、第１の電流ゲインを有する 第１の出力段と、スイッチ素子によって、この第１の出力段の入力および出力ポ ートとそれぞれ並列に接続可能な入力および出力ポートとを有し、かつ上記第２ の出力段は、上記第１の出力段の電流ゲインを越える電流ゲインを有するように した電流増幅器。 １９．請求の範囲１８記載の電流増幅器において、上記第２の出力段の動作時 にスイッチ素子によって上記第２の出力段と上記電流加算段の上記別の低インピ ーダンス入力ポートとの間で接続可能な第２の抵抗を含んでおり、上記抵抗の値 は、上記第２の出力段の動作時に上記電流増幅器の同じトランスレジスタンスを 維持するようになっている電流増幅器。 ２０．請求の範囲１５から１９までのいずれかに記載の電流増幅器において、 上記基準および出力段は、プッシュプルで接続されかつＡＢ級でバイアスされる ように上記電圧増幅段に接続されたそれぞれの対のコンプリメンタリ電界効果ト ランジスタを含んでいる電流増幅器。 ２１．請求の範囲２０記載の電流増幅器において、上記電圧増幅段は、上記基 準および出力段のトランジスタのそれぞれのゲート端子に接続したゲート端子と 上記基準および出力段のトランジスタのそれぞれのソース端子に接続したソース 端子とを有した別の対のコンプリメンタリ電界効果トランジスタを含んでいる電 流増幅器。 ２２．請求の範囲２１記載の電流増幅器において、上記電圧増幅段は、上記別 の対のコンプリメンタリ電界効果トランジスタを含んだ電界効果トランジスタの 回路網に電流をドライブするように接続された入力電圧バッファを含んでいる電 流増幅器。 ２３．請求の範囲２２記載の電流増幅器において、上記入力電圧バッファは、 電界効果トランジスタの上記回路網に電流をドライブするためエミッタフォロア として接続した入力バイポーラトランジスタを含んでいる電流増幅器。 ２４．請求の範囲２２記載の電流増幅器において、上記入力電圧バッファは、 電界効果トランジスタの上記回路網に電流をドライブするためのソースフォロア として接続した入力電界効果トランジスタを含んでいる電流増幅器。 ２５．請求の範囲１５から２４までのいずれかに記載の電流増幅器において、 上記第１の出力段から利用可能な出力電流を越える出力電流を与えるため、上記 基準段に含まれた電界効果トランジスタのそれぞれのゲート端子に接続可能なゲ ート端子と、上記基準段に含まれた上記電界効果トランジスタのそれぞれのソー ス端子に接続したソース端子とを有する追加の対のコンプリメンタリ電界効果ト ランジスタを含んでいる電流増幅器。 ２６．請求の範囲１５から２５までのいずれかに記載の電流増幅器において、 上記電界効果トランジスタは、エンハンスメントモード装置である電流増幅器。 ２７．添付図面の第３および５図に関連して本明細書に実質的に記載され、か つそれに実質的に示された電流増幅器。