CN101361265A - 具有大信号输出升压级的小信号放大器 - Google Patents

具有大信号输出升压级的小信号放大器 Download PDF

Info

Publication number
CN101361265A
CN101361265A CNA2006800510811A CN200680051081A CN101361265A CN 101361265 A CN101361265 A CN 101361265A CN A2006800510811 A CNA2006800510811 A CN A2006800510811A CN 200680051081 A CN200680051081 A CN 200680051081A CN 101361265 A CN101361265 A CN 101361265A
Authority
CN
China
Prior art keywords
transistor
node
output
current
amplifying circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800510811A
Other languages
English (en)
Other versions
CN101361265B (zh
Inventor
P·A·布罗考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101361265A publication Critical patent/CN101361265A/zh
Application granted granted Critical
Publication of CN101361265B publication Critical patent/CN101361265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/45—Indexing scheme relating to amplifiers the load of the amplifier being a capacitive element, e.g. CRT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一小信号放大器，其包括一在第一与第二供电轨(vIII)之间连接的大信号输出升压级。该小信号放大器接收第一和第二输入信号(INP、INM)以及在一输入节点提供一驱动负载的输出信号。在小信号状态下，该输出信号随所述电压差以接近线性地变化。然而，在大信号状态下，由于需要提供负载所需的电流，一与该输出节点14连接的轨至轨大信号输出升压级设置成驱动与该第一或第二供电轨接近的该输出节点。在小信号状态下，该大信号输出升压级断开，但在大信号状态下，该输出级迅速接入并且将最大电荷传送到负载。

Description

具有大信号输出升压级的小信号放大器
相关申请
本申请涉及于2005年1月25日提交的、申请号为60/647,299，申请人为Brokaw的临时专利申请，以及涉及于2005年11月30日提交的、申请号为60/741,142，申请人为Brokaw的临时专利申请，并要求它们的优先权利。
技术领域
本发明涉及放大器领域，更具体地说，涉及能够提供所需的大负载电流的放大电路。
背景技术
在一些应用中，当需要将一电荷输送到一负载时，可能会呼叫一放大器。例如，一典型由像素构成的LCD显示器，其每一像素的光传输由储存在像素电容中的一电压控制。当许多储存电压同时进行转变时，必须以大量电荷驱动该显示板以使该转变成像。一提供这电荷的放大器可配置成提供一所要求的小信号响应。然而，当大量电荷被呼叫时，该所要求的小信号响应可能使输出过载，因此不能输送负载所需的电流。
发明内容
为了解决上述的问题，本发明提供了一放大器电路，其包括一具有一大信号输出升压级的小信号放大器，其中它提供了一所要求的小信号响应以及负载可能所需的大电流。
本发明的放大器电路包括在第一与第二供电轨之间连接的一小信号放大器以及一大信号输出升压级。该小信号放大器接收在各自输入节点的第一和第二输入信号以及在与一负载连接的输出节点提供一输出信号。当输入信号之间的电压差小于一预定阈值(即小信号)时，该输出信号随所述电压差以接近线性地变化。然而，当该电压差大于该预定阈值(即大信号)时，由于需要提供负载所需的电流，应将一与该输出节点连接的轨至轨大信号输出升压级设置成驱动与该第一或第二供电轨接近的该输出节点。在小信号状态下，该大信号输出升压级断开，简化其偏置并且当只有小信号存在时容许以低功率工作。但在大信号状态下，该输出级迅速接入并且将最大电荷传送到负载。在这情况下，本发明的放大器电路提供负载电流，该电流在其它情况下可能使该小信号放大器过载。
通过以下的附图和对一些实施例的详细描述，本发明的进一步特征和优点对本领域的普通技术人员将是显而易见。
附图说明
图1为本发明的具有一大信号输出升压级的一小信号放大器的一可能的实施例的示意图；
图2为本发明的具有一大信号输出升压级的一小信号放大器的另一可能的实施例的示意图；以及
图3为本发明的具有一大信号输出升压级的一小信号放大器的又一可能实施例的示意图。
具体实施方式
本发明为一放大器电路，其能够提供准确的小信号响应，以及当被驱动的负载对一大信号响应进行呼叫时提供大电流。这由结合一小信号放大器与一大信号输出升压级来达到。
图1所示为本发明的放大器电路的一示例性的实施例。该放大器电路包括一小信号放大器，其包括一第一级10以及一驱动一输出节点14的输出级12，以及还与驱动输出节点14连接的大信号输出升压级16。该放大器电路在第一供电轨与第二供电轨(图1中分别以VIN及GND表示)之间连接，虽然这两供电轨可处于非零电位。
该小信号放大器适合构成一电流反馈放大器。这时，第一级10包括极性相反的第一和第二晶体管(Q1、Q2)；如图1所示，Q1和Q2为双极晶体管，虽然也可使用FETs。Q1和Q2具有与第一输入节点INP耦合的基极以作为该小信号放大器的非反相输入，并且偏置成以发射极跟随器工作：Q1和Q2将一输入信号的电平分别向上及向下移动；并分别在节点18和20出现电平移动结果。极性相反的晶体管Q3和Q4分别由节点18和20驱动，并且将该输入信号的电平Q3向下移动到以及将Q4向上移动到一节点22，其作为该小信号放大器的反相输入INM。
第一级10最好这样设置，以致于Q1-Q4以几乎相等的电流工作。一提供一偏流I1的电流源24；在流过Q1之后，大部分I1通过一电流镜26反射到Q2以及Q4的基极。Q1-Q4依一定大小制作，以致于当传导相等的电流时，它们各自的基极-发射极电压大致相等。因此，流过Q3和Q4的电流应当与Q1和Q2的电流乘积的平方根近似，即与I1几乎一样。
在Q3和Q4中的电流分别由电流镜28和30反射，以致于它们的电流差在一节点32出现。使节点32极轻微加载，以致于在Q1和Q2中存在一小的电流差会导致大信号在节点32摆动，其由镜28和30的顺从性及输出阻抗限制。
输入节点INM呈一低输入阻抗。因此，如果一INM处的信号不同于零，一净电流将流入INM并且由电流镜28和30输送到节点32。这电流不但能够驱动输出级12，而且呈现一频率，以补偿最好连接在节点22和32之间的电容器C1。
该小信号放大器的输出级12由在节点32的信号驱动，其将一输出信号(OUT)提供给输出节点14。当OUT＝INP＝INM时，该小信号放大器处于平衡。当如图排列时，在节点32的信号对在INM和INP之间的非零电压差作出非常迅速的响应。由于INM为该反相输入，小信号放大器将以与压差相反来驱动OUT以尝试及恢复平衡。
输出级12最好配置成一推挽式输出，如图1所示一种可能的配置。一晶体管MP1连接成作为一电平移动器及在节点32的信号的跟随器以在提供一偏流Ibias的节点34提供电平移动信号；例如由一施加于一BIAS节点的一电流所驱动的一电流镜来产生Ibias。以二极管接法的FET MP2连接在节点34与一晶体管Q5的基极之间，其集电极-发射极电路在VIN与OUT之间连接。Ibias经由MP2驱动Q5，以使Q5接到OUT上。然而，当输出提高时，在节点34的电压亦会提高，并且当OUT接近在节点32的电压时，将一些Ibias转移到MP1中。这转移的电流使MP1上拉到一在OUT与GND之间连接的FET MN1的栅极上，经由一电阻R1，接通MN1。MN1的漏极电流通过R1引导到由OUT所驱动的负载。R1两端上的电压下拉到一晶体管Q6的发射极上，其以二极管接法连接Q5的基极。MN1电流进一步增加会溜掉驱动Q5的基极的偏流，并因而限制了输出的正摆动。
因此，对于节点32上的一定的电压来说，Ibias经由MP2驱动Q5的基极，以及Q5作为一驱动负载的跟随器。当OUT接近在节点32的电压时，偏流通过MP1转移，接通MN1并且从而降低Q5的驱动，以便使输出电压维持在一由节点32的电压所固定的电平。这种局部回路导致有相对低的回路输出阻抗，并且具有较大的带宽。
当节点32向下驱动时，OUT将跟随，并且由于节点32是由MN1向下驱动，其可接近该下供电轨GND。该Q6，R1的安排限制了空载下通过Q5和MN1的电流的冲击，并且在接近下供电轨的输出范围内容许一低阻抗伪A级工作。MP2和Q5的基极-发射极电压限制了该输出的正摆动。
在一些工作状态下，可使小信号放大器轻微加载，并且要求保持工作偏置以及透过低电流冲击会导致输出级12因R1所限的负驱动而具有一相对低的电流限制。然而，在一些应用中，由小信号放大器所驱动的负载偶然可能会要求超出输出级12的极限的大电流。
一种这样的应用是对一包括多像素的LCD显示板提供一“Vcom”电压。如图1所示，仿制由这样的一显示板表示的负载(40)。通常，每一像素的光传输由储存在一在一驱动电压与一“Vcom”电压之间连接的像素电容中的一电压所控制，本文以本放大器电路的输出提供；在INP施加一有效Vcom电压。如图1所示的负载40的简化示意图中，该DRV节点代表一排中的大量像素朝同一方向的电荷效应。这样做的作用就像在DRV上电压的正或负级。取一反馈电压FB表示净电荷以一排像素进入该显示板。例如，如果在一更新的工作期间，一排中多数的像素电容为正驱动时，FB节点将为正驱动。这正脉冲与反相输入INM耦合，导致在OUT为一负摆动。这输出将该显示板驱动为负，导致一大负电荷被扫入显示板的分布型网络中。当该电荷平衡时，在FB节点的过驱动将会降低以及该放大器电路输出将移向施加在INP的Vcom电压。
对于在LCD显示板中的一些信号图像来说，大量的电荷必须进入该显示板中以使在该像素驱动电荷中的变化成像。由于小信号放大器的负偏移局限于在该Vcom输入电压和该供电轨之间的压差，因此该小信号放大器将不能作线性响应。当这些大的过驱动存在时，最理想是该输出电压尽快摆动到它的最大值，以及当过驱动稳定后，该放大器应该恢复到线性工作并且使显示板回复到正常的工作电压。
本发明的放大器电路通过大信号输出升压级16来实现这非线性响应，其包括当该被驱动的负载要求大电流时，开启的附加输出驱动器。图1所示为这样的一升压级16的一可能的实施例。一FET MP3在VIN与OUT之间连接并且由Q3的集电极电压驱动，以及一FET MN2在OUT与GND之间连接并且以Q4的集电极电压驱动。因此，OUT由MP3和MN2直接驱动，越过推挽式输出级12。
为了确保小信号性能的准确性，大信号输出升压级16最好设置成只在大信号条件下才开启。达到这目的中的一方式是通过使FETs MP3和MN2成为DMOS器件，而该FETs构成电流镜28(MP4、MP5)及30(MN3、MN4)为正规的MOS器件。DMOS器件的阈值电压较正规的MOS器件的阈值电压高；如此，在正常的平衡状态下，只有很少或没有电流进入MP3或MN2中。然而，如果INM被正驱动，例如，导致Q4输送一较大电流时，MN3两端上的电压将提高并且开启MN2。由于MN2较MN3大得多，一旦启动，可以供给比MN4更大的电流，以致于当供应该负载所需的大电流时，该MN2电流直接驱动OUT非常接近该负轨。类似地，如果INM向下驱动，该Q3电流会增加。这时，MP4两端的电压增加使MP3开启以直接驱动接近该正轨的输出。
如图1所示的该大信号输出升压级16的实施例的缺点在于，为了驱动DMOSFETs MP3或MN2以传导大电流，需要提高镜28或30上的电压，而其比该DMOSFETs的阈值电压高几伏特。这就要求自Q3或Q4来的电流量可能是不可接受的高。再者，在制作中，MOS和DMOS阈值之间的可变性意味着一定的输出所需的实际电流电平可以非常易变的。
这缺点可由如图2所示的大信号输出升压级的较佳实施例来克服。这时，饱和电流镜与镜28和30串联设置，以对于需要引发该大信号响应的电流电平降低并给予较佳的控制。在VIN与FETs MP4和VIN之间分别串联插入FETs MP6和MP7，以及在GND与FETs MN3和MN4之间分别串联插入FETs MN5和MN6。
MP6和MP7作偏置并且依一定大小制作，以致于在小信号状态下，两者在三极管区工作并且作为MP4和MP5的变性。然而，如果小信号放大器的工作平衡是例如由被拉低的INM扰乱，一大得多的电流从Q3流出。当这电流提高时，MP6将从三极管工作分出并且进入电流饱和。这导致MP3的栅极被拉低。这使DMOS FET MP3开启，当它驱动接近于VIN的负载电压时，使它能够把一大电流输送到该负载。保护电路，最好是一齐纳二极管D1保护镜28以及MP3的栅极免受过电压。
当MP6离开三极管区并且进入电流饱和时，在MP4栅极的阻抗将提高，以使该放大器电路进入一高“增益”状态。然而，由于这在一输入过载状态期间发生，实际回路增益将为低，特别是一旦MP3呈三极管工作，以致于频率稳定性不应是一问题。
当需要大负载电流得到满足时，对INM的反馈必须使该输入再平衡，以容许MP4电压恢复其初始电压并且从而使MP3断开，以及该放大器电路将恢复小信号工作。
类似地，MN5和MN6作偏置并且依一定大小制作，以致于在小信号状态下，两者在三极管区工作并且作为MN3和MN4的变性。如果INM以正方向被过驱动，Q4将经由MN3将一大电流输送到MN5。这将使MN5进入电流饱和，以容许MN3、MN4以及MN2的栅极节点作正摆动。在小信号工作下，这栅极线是等于或低于MN2的阈电压，以致于使MN2断开。然而，在正过载的状态下，DMOS FET MN2开启并且当它驱动与GND接近的负载电压时，其能够把一大电流输送到该负载。这使在正过载情况下输送到该负载的电荷达至最大。假定该输送的电荷能够使负载的反馈电压恢复，在INM的过载就会消除，MN2的栅极电压会降低，以及该放大器电路恢复小信号工作。一齐纳二极管D2保护镜30以及MN2的栅极免受过电压。
图2还示出了一示例性的偏流排列。一由偏流电流源50提供的电流I2，其将下拉到一PMOS FET MP8的栅极上。这使MP8下拉到一FET MP9的栅极上，使它开启，以致于其流入MP10中的电流提高到与偏流I2匹配。这为一平衡点，MP8的栅极电压趋于稳定，以便使MP9偏置以与I2匹配。这还能够稳定其它参照VIN的PMOS器件的栅极电压，例如以二极管接法的FET MP11，以致于它们输送一I2电流的图像；这反射安排还可用于由电流源24产生偏流I1，即使不分别提供。该MP11的电流用于设定一在下供电轨上的一多输出镜52(其包括FETs MN7和MN8)的工作点。MP9的栅极电压还驱动MP12以输送Ibias，其与MP13共源共栅以使在输出电压摆动时的电流稳定以及保护MP12免受过电压。
当这样安排时，MP6和MP7的饱和电平基于它们相对于MP9的相对大小，以及MN5和MN6的饱和电平基于它们相对于MN7的相对大小。
应当注意的是，图中所示的偏置方案只仅仅作为示例；还有其它种种的方式均可产生所需的偏流。
如图2所示，双饱和镜(MP6/MP7、MN5/MN6)与镜28和30串联设置，其可选择性地用单个晶体管实施，如图3所示。图3与图2完全相同，除了MP6/MP7由一FET MP14取替，以及MN5/MN6由一FET MN9取替。其工作原理亦与上述一样：如果INM以正方向被过驱动，MN9进入电流饱和，以容许MN3、MN4以及MN2的栅极节点作正摆动，以致于使MN2开启。如果INM以负方向被过驱动，MP14进入电流饱和，以容许MP4、MP5以及MP3的栅极节点作负摆动，以致于使MP3开启。
如图2及图3所示，每一供电轨最好包括至少两条支线，具有供电轨支线，为小信号放大器供电，而不同于为大信号输出升压级供电的支线。
应当注意的是，图1-3所示的实施例只仅仅作为示例；本发明可能使用多种不同的电路配置来实现。最重要的是，根据本发明的一放大器电路，其包括一小信号放大器，该小信号放大器提供一输出信号，当其输入信号之间的电压差小于一阈值时，该输出信号随该电压差以接着线性地变化-即在小信号状态下，以及一与该输出节点连接的大信号输出升压级，当该电压差大于一阈值时，其设置成驱动接近其中一该放大器电路的供电轨的输出-即在大信号状态下，因此能够提供负载所需的大电流。
虽然本文业已详细地揭示及描述本发明的较佳实施例，对本领域的普通技术人员来说将出现实施例的各种变化和改型。因此，这意味着只有附加的权利要求书才可对本发明作出限制。

Claims (20)

1.一种放大电路，所述的放大电路包括：
第一和第二供电轨，所述第一供电轨相对于第二供电轨是正的；
一在所述供电轨之间连接的小信号放大器，其接收施加于各自输入节点的第一和第二输入信号以及在输出节点提供一适用于驱动负载的输出信号，所述小信号放大器设置成当所述输入信号之间的电压差小于一预定阈值时，所述输出信号随所述电压差以接近线性地变化；以及
一与所述输出节点连接的大信号输出升压级，当所述电压差大于所述预定阈值时，其设置成驱动接近所述的第一或第二供电轨的输出节点，以便提供负载电流，该电流在其它情况下可能使所述小信号放大器过载。
2.如权利要求1所述的放大电路，其特征在于：所述放大电路还包括一与所述输出节点连接的一负载电路，其提供所述第二输入信号作为反馈信号，所述放大电路这样设置，以致于所述大信号输出升压级驱动接近所述第一或第二供电轨的所述输出节点，以致于降低所述第一和第二输入信号之间的电压差。
3.如权利要求2所述的放大电路，其特征在于：当所述第二输入信号相对于所述第一输入信号是负时，所述大信号输出升压级配置成驱动接近所述第一供电轨的所述输出节点，以及当所述第二输入信号相对于所述第一输入信号是正时，所述大信号输出升压级配置成驱动接近所述第二供电轨的所述输出节点。
4.如权利要求2所述的放大电路，其特征在于：所述负载电路是一LCD显示板。
5.如权利要求1所述的放大电路，其特征在于：所述小信号放大器包括一电流反馈放大器。
6.如权利要求5所述的放大电路，其特征在于：所述电流反馈放大器包括；
极性相反的第一和第二晶体管，其控制输入端与第一输入节点耦合并且偏置成以跟随器工作；
极性相反的第三和第四晶体管，其连接成将各自的电流传导到所述第二输入节点，以分别响应所述第一和第二跟随器晶体管的输出；
一第一电流镜，其连接成将由所述第三晶体管传导的电流反射到所述第四节点；
一第二电流镜，其连接成将由所述第四晶体管传导的电流反射到所述第四节点；以及
一输出级，其提供响应所述第四节点的电压的小信号放大器的输出信号。
7.如权利要求6所述的放大电路，其特征在于：所述电流反馈放大器的输出级是一推挽式输出级。
8.如权利要求7所述的放大电路，其特征在于：所述推挽式输出级包括：
提供各自的偏流的第一和第二电流源；
一第五晶体管，其栅极极与所述第四节点连接，其源极与在第五节点的第一偏流电流源的输出连接，以及其漏极与在第六节点的第二偏流电流源的输出连接；
一在所述第五节点与第七节点之间连接的以二极管接法的晶体管；
一在所述第一供电轨与所述输出节点之间连接的第七晶体管，其在所述第七节点由电压驱动；
一在所述第七节点与第八节点之间连接的以二极管接法的晶体管；
一在所述输出节点与所述第八节点之间连接的电阻器；以及
一第九晶体管，其栅极与所述第六节点连接，其漏极与所述第八节点连接，以及其源极与所述第二供电轨连接；
所述推挽式输出级设置成所述输出节点近似地跟踪在所述第四节点的电压。
9.如权利要求6所述的放大电路，其特征在于：所述第一电流镜包括一在所述第一供电轨与所述第三晶体管之间连接的第一以二极管接法的晶体管，以及第二电流镜包括一在所述第二供电轨与所述第四晶体管之间连接的第二以二极管接法的晶体管，所述的大信号输出升压级包括：
一第五晶体管，其连接成与所述第一以二极管接法的晶体管组成一电流镜，其将一第一升压电流传导到所述输出节点；以及
一第六晶体管，其连接成与所述第二以二极管接法的晶体管组成一电流镜，其将一第二升压电流传导到所述输出节点，所述的第五和第六晶体管设置成：
当所述电压差大于所述预定阈值以及所述第二输入信号相对于所述第一输入信号是负时，所述第五晶体管开启，并且驱动接近所述第一供电轨的所述输出节点，以及
当所述电压差大于所述预定阈值以及所述第二输入信号相对于所述第一输入信号是正时，所述第六晶体管开启，并且驱动接近所述第二供电轨的所述输出节点。
10.如权利要求9所述的放大电路，其特征在于：所述第一和第二以二极管接法的晶体管以及所述第五和第六晶体管均具有各自的阈值电压，所述第五和第六晶体管设置成它们的阈值电压较所述第一和第二以二极管接法的晶体管的阈值电压高。
11.如权利要求10所述的放大电路，其特征在于：所述第一和第二以二极管接法的晶体管是MOSFETs以及所述第五和第六晶体管是DMOS器件。
12.如权利要求6所述的放大电路，所述的放大电路进一步包括：
在所述第一供电轨与第五和第六节点之间分别连接的第七和第八晶体管；以及
在所述第二供电轨与第七和第八节点之间分别连接的第九和第十晶体管；
其中：所述第一电流镜包括：
一在所述第五节点与所述第三晶体管之间串接的第一以二极管接法的输入晶体管，以及
一在所述第六节点与所述第四节点之间串接的输出晶体管；以及
所述第二电流镜包括：
一在所述第七节点与所述第四晶体管之间串接的第二以二极管接法的晶体管，以及
一在所述第八节点与所述第四节点之间串接的输出晶体管；
所述大信号输出升压级包括：
一第十一晶体管，其连接成与所述第一以二极管接法的晶体管组成一电流镜，该电流镜将一第一升压电流传导到所述输出节点；以及
一第十二晶体管，其连接成与所述第二以二极管接法的晶体管组成一电流镜，该电流镜将一第二升压电流传导到所述输出节点；
所述第七和第八晶体管依一定大小制作并且作偏置，以致于当所述电压差小于所述预定阈值时，两者在三极管区工作，以及当所述电压差大于所述预定阈值时，两者在饱和区工作，以及所述第二输入信号相对于所述第一输入信号是负，以致于当所述电压差大于所述预定阈值并且所述第二输入信号相对于所述第一输入信号是负时，所述第十一晶体管开启并且驱动接近所述第一供电轨的所述输出节点，以及
所述第九和第十晶体管依一定大小制作并且作偏置，以致于当所述电压差小于所述预定阈值时，两者在三极管区工作，以及当所述电压差大于所述预定阈值时，两者在饱和区工作，以及所述第二输入信号相对于所述第一输入信号是正，以致于当所述电压差大于所述预定阈值并且所述第二输入信号相对于所述第一输入信号是正时，所述第十二晶体管开启并且驱动接近所述第二供电轨的所述输出节点。
13.如权利要求12所述的放大电路，所述的放大电路进一步包括：
一第一保护电路，其连接成当所述负载所需的电流大于所述预定阈值以及所述第二输入信号相对于所述第一输入信号是负时，限制在所述第十一晶体管的栅极的电压偏移；以及
一第二保护电路，其连接成当所述负载所需的电流大于所述预定阈值以及所述第二输入信号相对于所述第一输入信号是正时，限制在所述第十二晶体管的栅极的电压偏移。
14.如权利要求13所述的放大电路，其特征在于：所述第一和第二保护电路各自包括齐纳二极管。
15.如权利要求12所述的放大电路，其特征在于：所述第十一和第十二晶体管是DMOS器件。
16.如权利要求6所述的放大电路，所述的放大电路进一步包括：
一在所述第一供电轨与第五节点之间连接的第七晶体管；以及
一在所述第二供电轨与第六节点之间连接的第八晶体管；
其中：所述第一电流镜包括：
一在所述第五节点与第三晶体管之间串接的第一以二极管接法的输入晶体管，以及
一在所述第五节点与第四节点之间串接的输出晶体管；以及
所述第二电流镜包括：
一在所述第六节点与所述第四晶体管之间串接的第二以二极管接法的晶体管，以及
一在所述第六节点与所述第四节点之间串接的输出晶体管；
所述的大信号输出升压级包括：
一第九晶体管，其连接成与所述第一以二极管接法的晶体管组成一电流镜，该电流镜将一第一升压电流传导到所述输出节点；以及
一第十晶体管，其连接成与所述第二以二极管接法的晶体管组成一电流镜，该电流镜将一第二升压电流传导到所述输出节点，
所述第七和第八晶体管依一定大小制作并且作偏置，以致于当所述电压差小于所述预定阈值时，两者在三极管区工作，以及当所述电压差大于所述预定阈值时，两者在饱和区工作，因而：
当所述电压差大于所述预定阈值并且所述第二输入信号相对于所述第一输入信号是负时，所述第九晶体管驱动接近所述第一供电轨的所述输出节点，以及
当所述电压差大于所述预定阈值并且所述第二输入信号相对于所述第一输入信号是正时，所述第十晶体管驱动接近所述第二供电轨的所述输出节点。
17.如权利要求6所述的放大电路，其特征在于：所述第一、第二、第三和第四晶体管这样配置，以致于在静态的工作条件下使在所述第一和第二输入节点之间的偏移电压减到最小。
18.如权利要求17所述的放大电路，其特征在于：所述第一、第二、第三和第四晶体管是双极的晶体管，并且依一定大小制作，以致于当传导相等的电流时，它们各自的基极发射极电压大致相等。
19.如权利要求1所述的放大电路，其特征在于：所述第一和第二供电轨各自包括至少两条分支，所述放大器电路设置成向所述小信号放大器供电的供电轨分支与向所述大信号输出升压级供电的分支不同。
20.如权利要求1所述的放大电路，其特征在于：所述放大器电路设置成当所述电压差小于所述预定阈值时，所述大信号输出升压级断开。
CN2006800510811A 2005-11-30 2006-10-04 具有大信号输出升压级的小信号放大器 Expired - Fee Related CN101361265B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US74114205P 2005-11-30 2005-11-30
US60/741,142 2005-11-30
US11/313,545 US7288993B2 (en) 2005-01-25 2005-12-20 Small signal amplifier with large signal output boost stage
US11/313,545 2005-12-20
PCT/US2006/039097 WO2007064403A1 (en) 2005-11-30 2006-10-04 Small signal amplifier with large signal output boost stage

Publications (2)

Publication Number Publication Date
CN101361265A true CN101361265A (zh) 2009-02-04
CN101361265B CN101361265B (zh) 2011-12-07

Family

ID=37680592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800510811A Expired - Fee Related CN101361265B (zh) 2005-11-30 2006-10-04 具有大信号输出升压级的小信号放大器

Country Status (5)

Country Link
US (1) US7288993B2 (zh)
EP (1) EP1955437B1 (zh)
JP (1) JP4865804B2 (zh)
CN (1) CN101361265B (zh)
WO (1) WO2007064403A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460958A (zh) * 2009-06-04 2012-05-16 吉林克斯公司 用于预测性过驱动检测的设备及方法
CN105790745A (zh) * 2015-01-08 2016-07-20 株式会社东芝 模拟开关及多路调制器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271389A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd 出力回路及び多出力回路
EP2028760B1 (en) * 2007-08-22 2020-06-17 Semiconductor Components Industries, LLC A low side driver
US8837633B2 (en) 2011-10-21 2014-09-16 Xilinx, Inc. Systems and methods for digital processing based on active signal channels of a communication system
JP6205112B2 (ja) * 2012-06-08 2017-09-27 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器
CN107579713B (zh) * 2017-09-29 2020-12-04 清华大学 一种新型跨导运算放大器电路
US10622980B1 (en) 2018-11-09 2020-04-14 Analog Devices, Inc. Apparatus and methods for setting and clamping a node voltage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462697A (en) * 1965-07-09 1969-08-19 Applied Dynamics Inc Stabilized amplifier having improved overload recovery
JP3302030B2 (ja) * 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
JP3175983B2 (ja) * 1992-11-19 2001-06-11 株式会社東芝 定電圧発生回路及びそれを用いた半導体集積回路装置
US5537079A (en) * 1994-12-05 1996-07-16 Analog Devices, Inc. Integrated-circuit (IC) amplifier with plural complementary stages
US5646576A (en) * 1995-07-24 1997-07-08 Motorola Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith
JPH11220341A (ja) * 1997-11-26 1999-08-10 Oki Electric Ind Co Ltd 演算増幅器
JPH11242528A (ja) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd 基準電源回路
US6317000B1 (en) * 2000-10-05 2001-11-13 Texas Instruments Incorporated Overload recovery circuit and method
US6359512B1 (en) * 2001-01-18 2002-03-19 Texas Instruments Incorporated Slew rate boost circuitry and method
DE10241086B4 (de) 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
KR100449950B1 (ko) * 2002-07-19 2004-09-30 주식회사 하이닉스반도체 부하구동력 가변형 증폭회로
JP4015903B2 (ja) 2002-08-02 2007-11-28 Ｎｅｃエレクトロニクス株式会社 入力保護回路
US6700422B2 (en) * 2002-08-02 2004-03-02 Novatek Microelectronics, Corp. Apparatus for increasing slew rate
JP4407881B2 (ja) 2002-10-16 2010-02-03 ローム株式会社 バッファ回路及びドライバｉｃ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460958A (zh) * 2009-06-04 2012-05-16 吉林克斯公司 用于预测性过驱动检测的设备及方法
CN102460958B (zh) * 2009-06-04 2014-12-10 吉林克斯公司 用于预测性过驱动检测的设备及方法
CN105790745A (zh) * 2015-01-08 2016-07-20 株式会社东芝 模拟开关及多路调制器
CN105790745B (zh) * 2015-01-08 2018-12-18 株式会社东芝 模拟开关及多路调制器

Also Published As

Publication number Publication date
WO2007064403A1 (en) 2007-06-07
JP2009517975A (ja) 2009-04-30
US7288993B2 (en) 2007-10-30
JP4865804B2 (ja) 2012-02-01
CN101361265B (zh) 2011-12-07
US20060164170A1 (en) 2006-07-27
EP1955437A1 (en) 2008-08-13
EP1955437B1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
CN101361265B (zh) 具有大信号输出升压级的小信号放大器
US6614295B2 (en) Feedback-type amplifier circuit and driver circuit
US6304131B1 (en) High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US6664941B2 (en) Amplifier circuit and liquid-crystal display unit using the same
US7521971B2 (en) Buffer circuit
JP3958491B2 (ja) 駆動回路
JP5394968B2 (ja) 差動増幅回路
US10707843B2 (en) Relaxation oscillator
US20070176913A1 (en) Driver circuit usable for display panel
US20060244531A1 (en) Apparatus and method for increasing a slew rate of an operational amplifier
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
US11340643B2 (en) Linear regulator circuit and signal amplifier circuit having fast transient response
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US7570113B2 (en) Overload recovery circuit for folded cascode amplifiers
US7560973B2 (en) Gate driver circuit for power transistor
US9971370B2 (en) Voltage regulator with regulated-biased current amplifier
US7285992B1 (en) Amplifier with charge-pump generated local supplies
US6614280B1 (en) Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO's
CN112564649A (zh) 运算放大器电路
USRE41728E1 (en) High linearity, low power voltage controlled resistor
CN113922769A (zh) 一种放大电路与电子设备
EP2153520A1 (en) Buffer driver
CN209895208U (zh) 可控型线性稳压器
CN101626219A (zh) 一种抵消前馈通路的密勒补偿方法
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207