CN113922769A

CN113922769A - 一种放大电路与电子设备

Info

Publication number: CN113922769A
Application number: CN202111519535.6A
Authority: CN
Inventors: 张孟文
Original assignee: Shenzhen Times Suxin Technology Co Ltd
Current assignee: Shenzhen Times Suxin Technology Co Ltd
Priority date: 2021-12-14
Filing date: 2021-12-14
Publication date: 2022-01-11

Abstract

本申请提供了一种放大电路与电子设备，涉及放大电路技术领域。该放大电路包括第一放大单元、初始化单元、补偿单元、第二放大单元以及反馈单元，初始化单元分别与第一放大单元的上拉输出端、下拉输出端、第二放大单元以及补偿单元电连接，第二放大单元、补偿单元以及反馈单元相互电连接，且反馈单元还与第一放大单元电连接；其中，初始化单元用于为补偿单元提供不为零的初始电压，以缩短放大电路的建立时间，并防止放大电路出现过冲。本申请提供的放大电路与电子设备具有提升了电路建立速度且防止了过冲出现的优点。

Description

一种放大电路与电子设备

技术领域

本申请涉及放大电路技术领域，具体而言，涉及一种放大电路与电子设备。

背景技术

二级放大电路是一种常见的电路，其通过两级放大方式达到需求增益。为了提升电路整体的稳定性，二级放大电路一般会增加补偿电路，以调整第一级、第二级放大器的主、负极点位置。

然而，补偿电路在提升小信号补偿效果的同时，也带来了大信号建立速度缓慢的问题。为了解决该问题，一般采用将补偿电路的初始电压复位到地的方式，但该方式会导致电路存在过冲问题。

综上，现有技术中的放大电路存在建立速度慢与过冲问题。

发明内容

本申请的目的在于提供一种放大电路，以解决现有技术中存在的放大电路建立速度慢与过冲问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种放大电路，所述放大电路包括第一放大单元、初始化单元、补偿单元、第二放大单元以及反馈单元，所述初始化单元分别与所述第一放大单元的上拉输出端、下拉输出端、所述第二放大单元以及所述补偿单元电连接，所述第二放大单元、所述补偿单元以及所述反馈单元相互电连接，且所述反馈单元还与所述第一放大单元电连接；其中，

所述初始化单元用于为所述补偿单元提供不为零的初始电压，以缩短所述放大电路的建立时间，并防止所述放大电路出现过冲。

可选地，所述初始化单元包括开关组件、开关管串以及第一电流源，所述开关组件分别与所述开关管串、所述补偿单元、所述第一放大单元、所述第二放大单元电连接，所述开关管串还与所述第一电流源电连接，且所述第一电流源为所述开关管串提供偏置电流；其中，

当所述放大电路处于非工作状态时，所述开关组件处于第一状态，以通过所述开关管串为所述补偿单元提供不为零的初始电压；

当所述放大电路处于工作状态时，所述开关组件处于第二状态，以使所述开关管串断开，且所述补偿单元分别与所述第一放大单元、所述第二放大单元连接。

可选地，所述开关组件包括第一开关、第二开关、第三开关以及第四开关，所述第一开关的一端与电源连接，所述第一开关的另一端分别与所述第一放大单元的上拉输出端与下拉输出端、所述开关管串、所述第二开关的一端以及所述第二放大单元电连接，所述第二开关的另一端分别与所述第三开关、所述补偿单元电连接，所述第三开关还与所述开关管串电连接，所述第四开关的两端分别与开关管串、所述第一电流源电连接；其中，

当所述放大电路处于非工作状态时，所述第一开关、所述第三开关以及所述第四开关导通，且所述第二开关断开；

当所述放大电路处于工作状态时，所述第一开关、所述第三开关以及所述第四开关断开，且所述第二开关导通。

可选地，所述开关管串包括多个PMOS管，所述多个PMOS管串联，且上一个PMOS管的漏极与下一个PMOS管的源极相连，每个PMOS管的栅极与漏极连接，且第一个PMOS管的源极与所述开关组件连接，最后一个PMOS管的漏极与所述第一电流源连接；其中，当所述放大电路处于非工作状态时，所述补偿单元的初始电压满足公式：

其中，

表示补偿单元的初始电压，VDD表示电源电压，n表示PMOS管的数量，且n为大于1的整数，V_SG表示每个PMOS管的栅极与源极间的电压。

可选地，所述初始化单元包括开关组件、开关管串以及第一电流源，所述开关组件分别与所述开关管串、所述补偿单元、所述第一放大单元、所述第二放大单元电连接，所述开关管串还通过所述第一放大单元的下拉输出端与所述第一电流源电连接，且所述第一电流源为所述开关管串、所述第一放大单元提供偏置电流；其中，

可选地，所述开关组件包括第一开关与第二开关，所述第一开关的一端与电源连接，所述第一开关的另一端分别与所述第一放大单元的上拉输出端、所述开关管串、所述第二开关的一端以及所述第二放大单元电连接，所述第二开关的另一端分别与所述开关管串与所述补偿单元电连接，所述开关管串还与所述第一放大单元的下拉输出端电连接；其中，

当所述放大电路处于非工作状态时，所述第一开关导通，且所述第二开关断开；

当所述放大电路处于工作状态时，所述第一开关断开，且所述第二开关导通。

可选地，所述初始化单元还包括第一开关管与第二开关管，所述第一开关管的第一端与所述第一放大单元的上拉输出端电连接，所述第一开关管的第二端与所述第一放大单元的下拉输出端电连接；

所述第二开关管的第一端与所述开关管串电连接，所述第二开关管的第二端与所述第一放大单元的下拉输出端电连接；

所述第一开关管与所述第二开关管的控制端接入互补的使能信号。

可选地，所述第一放大单元还包括第三开关管、第四开关管、第五开关管以及第六开关管，所述第三开关管与所述第四开关管的第一端均与所述第一电流源连接，所述第三开关管的第二端与所述第五开关管的第一端连接，所述第四开关管的第二端与所述开关管串连接，所述第六开关管的第一端与所述开关组件连接，所述第五开关管与所述第六开关管的第二端均连接电源，所述第五开关管与第六开关管的控制端互连，且所述第五开关管的第一端还与控制端连接。

可选地，所述第二放大单元包括PMOS管，所述第二放大单元的源极与电源连接，所述第二放大单元的栅极与所述初始化单元连接，所述第二放大单元的漏极分别与所述补偿单元、所述反馈单元连接。

另一方面，本申请实施例还提供了一种电子设备，所述电子设备包括上述的放大电路。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种放大电路与电子设备，该放大电路包括第一放大单元、初始化单元、补偿单元、第二放大单元以及反馈单元，初始化单元分别与第一放大单元的上拉输出端、下拉输出端、第二放大单元以及补偿单元电连接，第二放大单元、补偿单元以及反馈单元相互电连接，且反馈单元还与第一放大单元电连接；其中，初始化单元用于为补偿单元提供不为零的初始电压，以缩短放大电路的建立时间，并防止放大电路出现过冲。一方面，由于本申请提供的放大电路中包括初始化单元，且初始化单元能够为补偿单元提供初始电压，而放大电路的建立时间与补偿单元的初始单元相关，因此可以缩短放大电路建立的时间。另一方面，由于本申请提供的初始电压不为零，因为补偿单元不会直接复位到地，避免了过冲的出现。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为现有技术中的二级放大电路的电路示意图。

图2为本申请实施例提供的放大电路的模块示意图。

图3为本申请实施例提供的放大电路的第一种电路示意图。

图4为本申请实施例提供的放大电路的第二种电路示意图。

图5为本申请实施例提供的放大电路的第三种电路示意图。

图6为现有技术与本申请的放大电路建立速度的仿真波形图。

图7为本申请提供的放大电路对PVT的敏感度对比。

图8为本申请提供的放大电路与复位到地的放大电路对PVT的敏感度对比。

图中：

100-放大电路；110-第一放大单元；120-初始化单元；130-补偿单元；140-第二放大单元；150-反馈单元；121-开关组串；Isu-第一电流源；Iss-第二电流源；S1-第一开关；S2-第二开关；S3-第三开关；S4-第四开关；M1-第一开关管；M2-第二开关管；M3-第三开关管；M4-第四开关管；M5-第五开关管；M6-第六开关管；C0-补偿电容；R0-调零电阻；R1-第一电阻；R2-第二电阻。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，目前的二级放大电路存在建立速度慢与过冲问题。例如，请参阅图1，图1示出了现有技术中用于LDO（low dropout regulator，低压差线性稳压器）应用的一种二级放大电路的电路示意图。其中，该二级放大电路包括第一级放大器、第二级放大器，第二级放大器通过反馈电路与第一级放大器形成负反馈。为了提高稳定性，通常会在一、二级放大器输出之间并联补偿电路。最常见的补偿的电路即为一个电容器，该电容器通常称为米勒电容。虽然米勒电容提高了放大电路的稳定性，但是由于电容的初始状态，导致放大电路的启动时间具有非常强的不确定性。

如图所示，图中MOS管M10-M13和电流源Iss构成了第一级放大器。MOS管M20作为第二级放大器，电阻R_F1、R_F2构成了反馈电路，补偿电路包括米勒电容C0与调零电阻R0。

当整个放大电路不工作时，开关S0导通，将M20拉到电源电压。此时，M20截止没有电流流过，电阻R_F1、R_F2将输出点下拉到地。此时，米勒电容C0两端电压为电源电压VDD。当放大器稳定工作时，开关S0开路，米勒电容C0两端电压为M20栅极电压V_G和输出电压V_OUT之差。由于电容两端的电压无法突变，即在放大电路启动后，电容两端的电压无法从VDD突变为V_G-V_OUT，因此放大电路从不工作状态切换到稳定工作状态实现，存在一个中间建立状态，该中间建立状态的时间即为该放大电路的建立时间。

此外，由于LDO应用中，输入端为大于0的参考电压。放大电路使能初期，其输出为地电压0，M11的栅极电压也随之为0，M11截止。由于M11无电流流过，导致M12、M13也无电流流过。因此，尾电流源ISS的电流全部流过M10对C0的正极板向外抽电荷，直至C0两端电压为稳定工作时的电压，放大电路才完成建立。

因此可以采用如下公式计算该电路的建立时间：

…（式1）

…（式2）

其中，

表示电路建立时间，

表示米勒电容的容值，

表示米勒电容在放大电路处于不工作状态与稳定工作状态时的电压差值，

表示电流源的电流值，

表示MOS管M20的栅源电压，

表示输出端的电压。并且，当电路处于非工作状态时，米勒电容C0的正极与电源VDD连接，负极通过反馈单元接地，因此电容的电压为VDD；而当电路处于稳定工作状态时，米勒电容的电压为VDD-V_SG，_M20-VOUT，则

的值为

。

并且，实际电路设计中，C0、V_OUT和Iss都是大于0的变量，并且随设计确定后，这几个变量也就确定。从式1可以看出，如果能够使ΔV=0，那么理论上可以令建立速度达到最快。从式2可以看出，V_SG和V_OUT往往都很大，使得放大电路的建立速度较长。

通过式1可以看出，只有当ΔV=0时，建立速度最快。通过增加的初始化电路，对补偿电路进行初始化可以达到该目的。然而，实际应用中，V_SG会随不同工艺角、电压、温度和负载变化，从而导致ΔV在一些情况下变为负值。

从式2可知，若ΔV<0，意味着输出将会在使能的瞬间出现非常大的输出电压过冲。由于工艺角、电压、温度和负载的不可控，导致输出电压过冲大小的不可控。同样，过冲的建立时间，仍旧是尾电流源Iss对米勒电容的充放电时间，因此式1可以改写为式3:

…（式3）

特别对于二级放大器在LDO中的应用，LDO输出端挂载的电路，耐压能力往往不高。若LDO的输出过冲非常大，且持续时间非常久，将会导致这些挂载的电路发生损坏。

有鉴于此，为了解决放大电路的建立速度慢的问题，并且为了防止不同工艺角、电压、温度和负载的影响。本申请提供了一种放大电路，通过增设对补偿电路进行初始化的初始化单元，使得能够加快电路建立速度的同时，还能够根据工艺角、电压、温度和负载自适应的调整ΔV趋于0，从而很好的控制二级放大电路的输出电压过冲。

下面对本申请提供的放大电路进行示例性说明：

作为一种实现方式，请参阅图2，该放大电路100包括第一放大单元110、初始化单元120、补偿单元130、第二放大单元140以及反馈单元150，初始化单元120分别与第一放大单元110的上拉输出端、下拉输出端、第二放大单元140以及补偿单元130电连接，第二放大单元140、补偿单元130以及反馈单元150相互电连接，且反馈单元150还与第一放大单元110电连接；其中，初始化单元120用于为补偿单元130提供不为零的初始电压，以缩短放大电路100的建立时间，并防止放大电路100出现过冲。

其中，第一放大单元110与第二放大单元140分别提供一定的增益，以满足整个环路的开环增益需求；补偿单元130用于调节第一放大单元110与第二放大单元140的主、负极点位置，从而提升放大电路100整体的稳定性；反馈单元150用于确定放大电路100闭环后的增益，即输入到输出的增益；初始化电路用于给补偿单元130提供一个初始电压，以加快建立放大电路100的建立速度。

一方面，由于本申请提供的放大电路100中包括初始化单元120，且初始化单元120能够为补偿单元130提供初始电压，而放大电路100的建立时间与补偿单元130的初始单元相关，因此可以缩短放大电路100建立的时间。另一方面，由于本申请提供的初始电压不为零，因为补偿单元130不会直接复位到地，有效避免了过冲的出现。

作为一种实现方式，请参阅图3，初始化单元120包括开关组件、开关管串以及第一电流源Isu，开关组件分别与开关管串、补偿单元130、第一放大单元110、第二放大单元140电连接，开关管串还与第一电流源Isu电连接，且第一电流源Isu为开关管串提供偏置电流。其中，当放大电路100处于非工作状态时，开关组件处于第一状态，以通过开关管串为补偿单元130提供不为零的初始电压；当放大电路100处于工作状态时，开关组件处于第二状态，以使开关管串断开，且补偿单元130分别与第一放大单元110、第二放大单元140连接。

可选地，开关组件包括第一开关S1、第二开关S2、第三开关S3以及第四开关S4，第一开关S1的一端与电源连接，第一开关S1的另一端分别与第一放大单元110的上拉输出端与下拉输出端、开关管串、第二开关S2的一端以及第二放大单元140电连接，第二开关S2的另一端分别与第三开关S3、补偿单元130电连接，第三开关S3还与开关管串电连接，第四开关S4的两端分别与开关管串、第一电流源Isu电连接。在此基础上，当放大电路100处于非工作状态时，第一开关S1、第三开关S3以及第四开关S4导通，且第二开关S2断开；当放大电路100处于工作状态时，第一开关S1、第三开关S3以及第四开关S4断开，且第二开关S2导通。

并且，开关管串包括多个PMOS管，多个PMOS管串联，且上一个PMOS管的漏极与下一个PMOS管的源极相连，每个PMOS管的栅极与漏极连接，且第一个PMOS管的源极与开关组件连接，最后一个PMOS管的漏极与第一电流源Isu连接；其中，当放大电路100处于非工作状态时，补偿单元130的初始电压满足公式：

…（式4）

其中，

表示补偿单元130的初始电压，

表示电源电压，n表示PMOS管的数量，且n为大于1的整数，

表示每个PMOS管的栅极与源极间的电压。

作为一种实现方式，第一放大单元110还包括第三开关管M3、第四开关管M4、第五开关管M5以及第六开关管M6，第三开关管M3与第四开关管M4的第一端均与第一电流源Isu连接，第三开关管M3的第二端与第五开关管M5的第一端连接，第四开关管M4的第二端与下拉输出端连接，第六开关管M6的第一端与上拉输出端连接，第五开关管M5与第六开关管M6的第二端均连接电源，第五开关管M5与第六开关管M6的控制端互连，且第五开关管M5的第一端还与控制端连接。

需要说明的是，本申请并不对开关管的类型进行限定，例如，开关管可以为MOS管，也可以为三极管，本申请以MOS管为例。并且，放大电路100中可以采用不同种类的开关管，如可以采用P型开关管，也可以采用N型开关管，其中，第二放大单元140包括PMOS管，第二放大单元140的源极与电源连接，第二放大单元140的栅极与初始化单元120连接，第二放大单元140的漏极分别与补偿单元130、反馈单元150连接。

可选地，在第一放大单元110中，第三开关管M3与第四开关管M4采用NMOS管，第五开关管M5与第六开关管M6采用PMOS管。并且，第一放大单元110中还包括第二电流源Iss，进而为第一放大单元110提供偏置电流。

在此基础上，第三开关管M3与第四开关管M4的源极与第二电流源Iss的一端连接，第二电流源Iss的另一端接地，第三开关管M3的栅极与反馈单元150连接，漏极与第五开关管M5的漏极连接，第四开关管M4的漏极连接下拉输出端，栅极用于连接输入信号。第五开关管M5与第六开关管M6的源极与电源相连，第五开关管M5与第六开关管M6的栅极互连，且第五开关管M5的栅极与漏极连接，进而使得第五开关管M5与第六开关管M6互为镜像。

此外，补偿模块包括补偿电容C0与调零电阻R0，补偿电容C0与调零电阻R0串联，且串联后的一端分别与第二开关S2、第三开关S3相连，另一端分别与第二放大单元140、反馈单元150相连。反馈单元150包括第一电阻R1与第二电阻R2，第一电阻R1与第二电阻R2串联，且第三开关管M3的栅极连接于第一电阻R1与第二电阻R2之间。

在上述的电路的示例下，对其工作原理分析可知：

当放大电路100为不工作状态时，第一开关S1、第三开关S3以及第四开关S4导通，且第二开关S2断开，此时第一电流源Isu给开关组串121（图示M21-M2n）提供偏置。由于第一开关管M1导通，第二放大单元140中PMOS管M20的栅极电压等于电源电压VDD，PMOS管M20截止，反馈单元150将输出下拉至地电压0。此时补偿电容C0两端的电压为：

…（式4）

其中n为开关管串中PMOS的个数，换言之，当放大电路100为不工作状态时，电容立的电压为VDD-nV_SG。

而当放大电路100从不工作切换到工作状态时，第一开关S1、第三开关S3以及第四开关S4断开，且第二开关S2导通，此时PMOS串没有偏置电流，对放大电路100不再产生影响。而初始化单元120将补偿单元130接到PMOS管M20的栅极，补偿单元130开始正常工作，保证放大电路100整体的稳定性。在工作状态切换的一瞬间，PMOS管M20的栅电容（图中C_GS）和补偿电容C0会进行一个电荷重分布，假设重分布过程中PMOS管M20始终截止，则可以得到PMOS管M20建立瞬间的栅源电压为：

…（式5）

为方便分析，假设不工作状态时开关管串中第一个PMOS管M21的宽长比、漏极电流，与工作状态时PMOS管M20的宽长比、漏极电流的比例相同，则可得，PMOS管M21在不工作状态下的栅源电压等于PMOS管M20在工作状态下的栅源电压。那么，当n满足式6的关系时，PMOS管M20建立瞬间的电压正好等于PMOS管M20工作稳定时的栅源电压。

…（式6）

当n大于式6关系时，则会导致PMOS管M20的漏极电流瞬间过大，从而导致输出过冲出现。实际情况中，由于PMOS管M20的导通需要一个过程，因此一般n会略大于式6的关系。

从式6中还可以看出，n的取值只取决于C_GS和C0的比值，MOS管的工艺角、电压、温度无关。此外，即便PMOS管M20和PMOS管M21不满足漏极电流I_D与宽长比之比一致，由于MOS管的漏极电流与栅源电压V_GS的平方成正比，因此V_GS对I_D是一个不敏感的量，即负载的变化对过冲的影响也相应较小，解决了过冲问题。

此外，由于预先对补偿电容C0提供的初始电压，因此

则放大电路100的建立时间满足以下公式：

…（式7）

从式7中可以看出，n是一个大于1的数，因此本发明相比已有发明的建立速度得到了提升。最理想的情况下，n的取值正好满足ΔV=0,且满足式6条件，则本申请提供的放大电路100理论上可以瞬间完成建立并且无过冲。

可以理解地，上述实现方式能够达到提升放大电路100的建立速度，且解决了过冲问题的效果，然而，初始化电路中增设了第一电流源Isu，因此，为了省去第一电流源Isu带来的额外面积，本申请实施例还提供了另一种放大电路100。

作为一种实现方式，请参阅图4，该初始化单元120包括开关组件、开关管串以及第一电流源Isu，开关组件分别与开关管串、补偿单元130、第一放大单元110、第二放大单元140电连接，开关管串还通过第一放大单元110的下拉输出端与第一电流源Isu电连接，且第一电流源Isu为开关管串、第一放大单元110提供偏置电流；其中，当放大电路100处于非工作状态时，开关组件处于第一状态，以通过开关管串为补偿单元130提供不为零的初始电压；当放大电路100处于工作状态时，开关组件处于第二状态，以使开关管串断开，且补偿单元130分别与第一放大单元110、第二放大单元140连接。

即本实施例中，采用第一放大单元110与初始化单元120共用同一电流源的方式，到达减小一个电流源目的，进而实现减小电流源带来的额外面积的效果。

在此基础上，可选地，开关组件包括第一开关S1与第二开关S2，第一开关S1的一端与电源连接，第一开关S1的另一端分别与第一放大单元110的上拉输出端、开关管串、第二开关S2的一端以及第二放大单元140电连接，第二开关S2的另一端分别与开关管串与补偿单元130电连接，开关管串还与第一放大单元110的下拉输出端电连接。当放大电路100处于非工作状态时，第一开关S1导通，且第二开关S2断开，当放大电路100处于工作状态时，第一开关S1断开，且第二开关S2导通。

需要说明的是，相比于上一实现方式，本申请在减少电流源数量的基础上，还可以减少与电流源连接的第四开关S4。此外，当第二开关S2导通时，开关管串会被短路，由于其等效为一串二极管，所以该开关管串会自动关断。因此，在本实现方式中，可将第三开关S3与同步删除，进而在节省成本的基础上，实现了电路更加简化的目的。

本实现方式中，放大电路100的工作原理为：

当放大电路100处于不工作状态，第一开关S1导通且第二开关S2断开，此时第三开关管M3的栅端被反馈电路下拉到地，第三开关管M3截止。对于LDO应用，一般输入端接到了参考电压，参考电压通常大于0。这意味着第四开关管M4导通，尾电流Iss从第四开关管M4流过，通过下拉输出端进入到初始化单元120。此时第一电流源Isu充当偏置电流的作用，为PMOS串（即开关管串）M21-M2n提供偏置电流，而PMOS串产生的电压给补偿电容C0提供初始电压。

而当放大电路100处于工作状态时，第一开关S1断开且第二开关S2导通，此时其工作原理与上一实现方式相同，即此时PMOS串没有偏置电流，对放大电路100不再产生影响。而初始化单元120将补偿单元130接到PMOS管M20的栅极，补偿单元130开始正常工作，保证放大电路100整体的稳定性。同理地在工作状态切换的一瞬间，PMOS管M20的栅电容（图中C_GS）和补偿电容C0会进行一个电荷重分布，在此不做赘述。

需要说明的是，在上述实现方式中，实现了在提升放大电路100的建立速度，解决了过冲问题，同时避免了使用两个电流源。然而，由于实际实现中第二开关S2并非理想开关，而是有一定的导通电阻，尤其是当开关两端电压处于中间电压时，导通电阻还会更大。

基于此，在上述实现方式中，当在工作状态时，第一电流源Isu的电流完全流过第二开关S2，第二开关S2的有限电阻可能在一些极端条件下导致开关串导通，从而影响放大电路100整个环路特性。

为了进一步解决上述问题，本申请实施例还提供了一种放大电路100，请参阅图5，在上述实现方式的基础上，初始化单元120还包括第一开关管M1与第二开关管M2，第一开关管M1的第一端与第一放大单元110的上拉输出端电连接，第一开关管M1的第二端与第一放大单元110的下拉输出端电连接；第二开关管M2的第一端与开关管串电连接，第二开关管M2的第二端与第一放大单元110的下拉输出端电连接；第一开关管M1与第二开关管M2的控制端接入互补的使能信号。

其中，图中所示的EN与ENB即为一对互补的使能信号，当信号为高时，开关导通。并且，本申请提供的第一开关管M1与第二开关管M2均采用NMOS管。由于第一放大单元110的两个输出类型都是电流，对于下来输出是电流沉，因而采用NMOS作为电流开关更加合适。并且。NMOS具有迁移率高等特点，采用较小的尺寸，即可得到合适的开关特性。

此外，当放大电路100不工作时，EN为低、ENB为高，第一开关管M1断开、第二开关管M2导通，此时第四开关管M4的特性等效为开关，因此第二开关管M2的导通阻抗并不影响功能。而当放大电路100在工作状态时。EN为高、ENB为低，第一开关管M1导通、第二开关管M2断开，第一开关管M1作为第四开关管M4输出电阻的一部分，并不会对整个放大的环路产生影响。此时由于第二开关S2不再有电流流过，因此不会出现第二开关S2的导通电阻问题。

图6为现有技术与本申请提供的放大电路100建立速度的仿真波形对比，由图可知，一方面，相比于现有技术，本谁请提供的放大电路100的建立速度得到了显著提升。另一方面，相比于复位到地的技术方案，本申请提供的放大电路100不会产生过冲。

图7与图8为本申请提供的放大电路与复位到地的放大电路的横向对比。可以看出，不同工艺角、电压和温度下，本申请提供的放大电路建立行为更稳定。而采用复位到地的放大电路，过冲在有些条件下会非常大，而且随工艺角、电压和温度变化剧烈。

综上所述，本申请提供了一种放大电路与电子设备，该放大电路包括第一放大单元、初始化单元、补偿单元、第二放大单元以及反馈单元，初始化单元分别与第一放大单元的上拉输出端、下拉输出端、第二放大单元以及补偿单元电连接，第二放大单元、补偿单元以及反馈单元相互电连接，且反馈单元还与第一放大单元电连接；其中，初始化单元用于为补偿单元提供不为零的初始电压，以缩短放大电路的建立时间，并防止放大电路出现过冲。一方面，由于本申请提供的放大电路中包括初始化单元，且初始化单元能够为补偿单元提供初始电压，而放大电路的建立时间与补偿单元的初始单元相关，因此可以缩短放大电路建立的时间。另一方面，由于本申请提供的初始电压不为零，因为补偿单元不会直接复位到地，避免了过冲的出现。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims

1.一种放大电路，其特征在于，所述放大电路包括第一放大单元、初始化单元、补偿单元、第二放大单元以及反馈单元，所述初始化单元分别与所述第一放大单元的上拉输出端、下拉输出端、所述第二放大单元以及所述补偿单元电连接，所述第二放大单元、所述补偿单元以及所述反馈单元相互电连接，且所述反馈单元还与所述第一放大单元电连接；其中，

2.如权利要求1所述的放大电路，其特征在于，所述初始化单元包括开关组件、开关管串以及第一电流源，所述开关组件分别与所述开关管串、所述补偿单元、所述第一放大单元、所述第二放大单元电连接，所述开关管串还与所述第一电流源电连接，且所述第一电流源为所述开关管串提供偏置电流；其中，

3.如权利要求2所述的放大电路，其特征在于，所述开关组件包括第一开关、第二开关、第三开关以及第四开关，所述第一开关的一端与电源连接，所述第一开关的另一端分别与所述第一放大单元的上拉输出端与下拉输出端、所述开关管串、所述第二开关的一端以及所述第二放大单元电连接，所述第二开关的另一端分别与所述第三开关、所述补偿单元电连接，所述第三开关还与所述开关管串电连接，所述第四开关的两端分别与开关管串、所述第一电流源电连接；其中，

4.如权利要求2所述的放大电路，其特征在于，所述开关管串包括多个PMOS管，所述多个PMOS管串联，且上一个PMOS管的漏极与下一个PMOS管的源极相连，每个PMOS管的栅极与漏极连接，且第一个PMOS管的源极与所述开关组件连接，最后一个PMOS管的漏极与所述第一电流源连接；其中，当所述放大电路处于非工作状态时，所述补偿单元的初始电压满足公式：

其中，

5.如权利要求1所述的放大电路，其特征在于，所述初始化单元包括开关组件、开关管串以及第一电流源，所述开关组件分别与所述开关管串、所述补偿单元、所述第一放大单元、所述第二放大单元电连接，所述开关管串还通过所述第一放大单元的下拉输出端与所述第一电流源电连接，且所述第一电流源为所述开关管串、所述第一放大单元提供偏置电流；其中，

6.如权利要求5所述的放大电路，其特征在于，所述开关组件包括第一开关与第二开关，所述第一开关的一端与电源连接，所述第一开关的另一端分别与所述第一放大单元的上拉输出端、所述开关管串、所述第二开关的一端以及所述第二放大单元电连接，所述第二开关的另一端分别与所述开关管串与所述补偿单元电连接，所述开关管串还与所述第一放大单元的下拉输出端电连接；其中，

7.如权利要求5所述的放大电路，其特征在于，所述初始化单元还包括第一开关管与第二开关管，所述第一开关管的第一端与所述第一放大单元的上拉输出端电连接，所述第一开关管的第二端与所述第一放大单元的下拉输出端电连接；

8.如权利要求5所述的放大电路，其特征在于，所述第一放大单元还包括第三开关管、第四开关管、第五开关管以及第六开关管，所述第三开关管与所述第四开关管的第一端均与所述第一电流源连接，所述第三开关管的第二端与所述第五开关管的第一端连接，所述第四开关管的第二端与所述开关管串连接，所述第六开关管的第一端与所述开关组件连接，所述第五开关管与所述第六开关管的第二端均连接电源，所述第五开关管与第六开关管的控制端互连，且所述第五开关管的第一端还与控制端连接。

9.如权利要求1所述的放大电路，其特征在于，所述第二放大单元包括PMOS管，所述第二放大单元的源极与电源连接，所述第二放大单元的栅极与所述初始化单元连接，所述第二放大单元的漏极分别与所述补偿单元、所述反馈单元连接。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任一项所述的放大电路。