CN113922763B - 一种二级放大电路与电子设备 - Google Patents

Abstract

本申请提供了一种二级放大电路与电子设备，涉及放大电路技术领域。该二级放大电路包括第一级放大器、第二级主放大器、第二级副放大器、初始化模块、补偿模块、主反馈模块以及副反馈模块，第一级放大器分别与初始化模块、补偿模块、主反馈模块以及副反馈模块电连接，第二级主放大器分别与初始化模块、补偿模块以及主反馈模块电连接，且第二级主放大器与主反馈模块与输出端连接，第二级副放大器分别与初始化模块、补偿模块以及副反馈模块电连接，第二级主放大器与主反馈模块组成主电路，第二级副放大器与副反馈模块组成副电路。本申请具有提升了电路建立速度以及消除了回踢噪声影响的优点。

Description

一种二级放大电路与电子设备

技术领域

本申请涉及放大电路技术领域，具体而言，涉及一种二级放大电路与电子设备。

背景技术

常见的二级放大电路包括第一级放大器、第二级放大器，第二级放大器通过反馈电路与第一级放大器形成负反馈。为了提高稳定性，通常会在一、二级放大器输出之间并联补偿电路。补偿电路一般包括米勒电容。

虽然米勒电容提高了放大电路的稳定性，但是由于电容的初始状态，导致放大电路的启动时间较长。

综上，现有技术中存在二次放大电路的启动时间较长的问题。

发明内容

本申请的目的在于提供一种二级放大电路与电子设备，以解决现有技术中存在的二次放大电路的启动时间较长的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请提供了一种二级放大电路，所述二级放大电路包括第一级放大器、第二级主放大器、第二级副放大器、初始化模块、补偿模块、主反馈模块以及副反馈模块，所述第一级放大器分别与所述初始化模块、所述补偿模块、所述主反馈模块以及所述副反馈模块电连接，所述第二级主放大器分别与所述初始化模块、所述补偿模块以及所述主反馈模块电连接，且所述第二级主放大器与所述主反馈模块与输出端连接，所述第二级副放大器分别与所述初始化模块、所述补偿模块以及所述副反馈模块电连接，所述第二级主放大器与所述主反馈模块组成主电路，所述第二级副放大器与所述副反馈模块组成副电路；其中，

当所述二级放大电路处于非工作状态时，所述初始化模块处于第一工作状态，以使所述副电路工作，所述主电路不工作；

当所述二级放大电路处于工作状态时，所述初始化模块处于第二工作状态，以使所述主电路工作，所述副电路不工作。

可选地，所述第一级放大器包括电流源、第一输入组件、第二输入组件、第三输入组件、共源共栅模块以及电流镜，所述第一输入组件、所述第二输入组件以所述第三输入组件均分别与所述电流源、所述的共源共栅模块电连接，所述第一输入组件还用于连接输入信号，所述第二输入组件还与所述副反馈模块相连，所述第三输入组件还与所述主反馈模块相连，所述共源共栅模块还分别与所述电流镜、所述补偿模块以及所述初始化模块电连接，所述电流镜还连接于电源；其中，

当所述二级放大电路处于非工作状态时，所述第二级副放大器、所述副反馈模块以及所述第一级放大器形成负反馈；

当所述二级放大电路处于工作状态时，所述第二级主放大器、所述主反馈模块以及所述第一级放大器形成负反馈。

可选地，所述第一输入组件、所述第二输入组件以及所述第三输入组件均包括输入管与开关管，所述输入管与所述开关管连接，所述输入管与所述电流源相连，所述开关管与所述共源共栅模块相连；其中，

所述第一输入组件中，输入管的控制端用于接收输入信号；

所述第二输入组件中，输入管的控制端与所述副反馈模块相连；

所述第三输入组件中，输入管的控制端与所述主反馈模块相连。

可选地，所述输入管与所述开关管均为PMOS管，所述输入管的源极与所述电流源电连接，所述输入管的漏极与所述开关管的源极电连接，所述开关管的漏极与所述共源共栅模块相连；其中，

所述第一输入组件中，输入管的栅极用于接收输入信号，开关管的栅极接地；

所述第二输入组件中，输入管的栅极与所述副反馈模块相连，开关管的栅极用于接收第一控制信号；

所述第三输入组件中，输入管的栅极与所述主反馈模块相连，开关管的栅极用于接收第二控制信号，且所述第一控制信号与所述第二控制信号为互补信号。

可选地，所述初始化模块包括第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关，所述第一开关与所述第二开关的一端均与电源电连接，所述第一开关的另一端与所述第二级副放大器、所述第三开关的一端电连接，所述第二开关的另一端与所述第二级主放大器、所述第四开关的一端电连接，所述第三开关、所述第四开关的另一端均与所述共源共栅模块、所述电流镜以及所述补偿模块电连接，所述第五开关的一端分别与所述第二级副放大器、所述副反馈模块相连，所述第五开关的另一端分别与所述补偿模块、所述第六开关的一端电连接，所述第六开关的另一端分别与所述第二级主放大器，所述主反馈模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第二开关、所述第三开关以及所述第五开关导通，所述第一开关、所述第四开关以及所述第六开关断开；

当所述初始化模块处于第二工作状态时，所述第二开关、所述第三开关以及所述第五开关断开，所述第一开关、所述第四开关以及所述第六开关导通。

可选地，所述二级放大电路还包括降压模块，所述初始化模块还包括第七开关，所述降压模块连接于所述共源共栅模块与所述电流镜之间，所述第七开关的一端分别与所述降压模块的一端、所述第三开关、所述第四开关电连接，所述第七开关的另一端分别与所述降压模块的另一端、所述补偿模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第七开关断开；

当所述初始化模块处于第二工作状态时，所述第七开关导通。

可选地，所述第一级放大器包括电流源、第一晶体管、第二晶体管、第三晶体管、共源共栅模块以及电流镜，所述补偿模块包括第一补偿单元与第二补偿单元，所述共源共栅模块与所述电流镜相连，所述电流镜与电源相连，所述共源共栅模块接地，所述第一晶体管、所述第二晶体管以及所述第三晶体管均分别与所述电流源、所述电流镜连接，且所述第一晶体管的控制端用于接收输入信号，所述第二晶体管的控制端与所述副反馈模块相连，所述第三晶体管的控制端与所述主反馈模块相连；所述第一补偿单元分别与所述电流镜、所述初始化模块相连，所述第二补偿单元分别与所述共源共栅模块、所述初始化模块相连；其中，

当所述二级放大电路处于非工作状态时，所述第二级副放大器、所述副反馈模块以及所述第一级放大器形成负反馈；

当所述二级放大电路处于工作状态时，所述第二级主放大器、所述主反馈模块以及所述第一级放大器形成负反馈。

可选地，所述初始化模块包括第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关，所述第一开关与所述第二开关的一端均与电源电连接，所述第一开关的另一端与所述第二级副放大器、所述第三开关的一端电连接，所述第二开关的另一端与所述第二级主放大器、所述第四开关的一端电连接，所述第三开关、所述第四开关的另一端均与所述共源共栅模块、所述电流镜电连接，所述第五开关的一端分别与所述第二级副放大器、所述副反馈模块相连，所述第五开关的另一端分别与所述第一补偿单元、所述第二补偿单元以及所述第六开关的一端电连接，所述第六开关的另一端分别与所述第二级主放大器，所述主反馈模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第二开关、所述第三开关以及所述第五开关导通，所述第一开关、所述第四开关以及所述第六开关断开；

当所述初始化模块处于第二工作状态时，所述第二开关、所述第三开关以及所述第五开关断开，所述第一开关、所述第四开关以及所述第六开关导通。

可选地，所述第二级主放大器与所述第二级副放大器均包括PMOS管，所述第二级主放大器与所述第二级副放大器的源极均与电源相连，栅极均与初始化模块相连，所述第二级副放大器的漏极与所述副反馈模块相连，所述第二级主放大器的漏极与所述主反馈模块相连。

另一方面，本申请实施例还提供了一种电子设备，所述电子设备包括上述的二级放大电路。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种二级放大电路与电子设备，该二级放大电路包括第一级放大器、第二级主放大器、第二级副放大器、初始化模块、补偿模块、主反馈模块以及副反馈模块，第一级放大器分别与初始化模块、补偿模块、主反馈模块以及副反馈模块电连接，第二级主放大器分别与初始化模块、补偿模块以及主反馈模块电连接，且第二级主放大器与主反馈模块与输出端连接，第二级副放大器分别与初始化模块、补偿模块以及副反馈模块电连接，第二级主放大器与主反馈模块组成主电路，第二级副放大器与副反馈模块组成副电路；其中，当二级放大电路处于非工作状态时，初始化模块处于第一工作状态，以使副电路工作，主电路不工作，当二级放大电路处于工作状态时，初始化模块处于第二工作状态，以使主电路工作，副电路不工作。由于当二级放大电路处于非工作状态时，副电路会进行工作，使得整个电路的各结点偏置点工作在正常状态，进而在电路从不工作状态转变为工作状态时，各结点无需重新建立，缩短了电路的启动时间。同时，由于反馈输入端使用主副结构，消除了开关切换时由电荷注入、时钟馈通等引起的回踢噪声，通过抑制回踢噪声导致的参考电压重新建立问题，进一步提升了电路的建立速度。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为现有技术中提供的二级放大电路的电路示意图。

图2为本申请实施例提供的二级放大电路的模块示意图。

图3为本申请实施例提供的二级放大电路的第一种电路示意图。

图4为本申请实施例提供的二级放大电路的第二种电路示意图。

图5为本申请实施例提供的降压模块在产生不同压降下的建立速度对比图。

图6为本申请实施例提供的二级放大电路的第三种电路示意图。

图中：

100-二级放大电路；110-第一级放大器；120-第二级主放大器；130-第二级副放大器；140-初始化模块；150-补偿模块；160-主反馈模块；170-副反馈模块；180-降压模块；111-电流源；112-第一输入组件；113-第二输入组件；114-第三输入组件；115-共源共栅模块；116-电流镜；S1-第一开关；S2-第二开关；S3-第三开关；S4-第四开关；S5-第五开关；S6-第六开关；M1-第一晶体管；M2-第二晶体管；M3-第三晶体管；M7-第七晶体管；M8-第八晶体管；M9-第九晶体管；M10-第十晶体管；M11-第十一晶体管；M12-第十二晶体管。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，常见的二级放大电路包括第一级放大器、第二级放大器，第二级放大器通过反馈电路与第一级放大器形成负反馈。为了提高稳定性，通常会在一、二级放大器输出之间并联补偿电路。然后，由于补偿电路中包括电容，因此导致整个二级放大电路的启动时间较长。

为了说明该问题，以图1为例，给出一种用于LDO（low dropout regulator，低压差线性稳压器）应用的放大器电路实例。该电路采用米勒电容C0和调零电阻R0的结构作为补偿电路。其中MOS管M20-M23和电流源构成了第一级放大器。MOS管M24作为第二级放大器，电阻RF1、RF2构成了反馈电路。

其中，MOS管M24采用PMOS管，当整个放大电路不工作时，开关S0导通，将M24拉到电源电压。此时，M24截止没有电流流过，电阻R_F1、R_F2将输出点下拉到地。米勒电容C0两端电压为电源电压VDD。当放大器稳定工作时，开关S0开路，米勒电容C0两端电压的为MOS管M24栅极电压V_G和输出电压V_OUT之差。由于电容两端的电压无法突变，因此放大电路从不工作状态切换到稳定工作状态存在一个中间建立状态，换言之，当控整个二级放大电路工作时，由于补偿电路中电容的影响，需要经过一段时间才能从初态过渡到稳态。

由于LDO应用中，输入端为大于0的参考电压。放大电路在从不工作状态切换至工作状态的初期，其输出电压为0V，M21的栅极电压也随之为0V，M21截止。由于M21无电流流过，导致M22、M23也无电流流过。因此，尾电流源的电流全部流过MOS管M20对C0的正极板向外抽电荷，直至C0两端电压为稳定工作时的电压，放大电路才完成建立。

因此该电路的建立时间满足公式：

…（式1）

…（式2）

其中，

表示电路建立时间，

表示米勒电容的容值，

表示米勒电容在稳态与初态的电压差值，

表示电流源的电流值，

表示MOS管M24的栅源电压，

表示输出端的电压。并且，米勒电容在初态时，电路处于工作状态，此时米勒电容的电压为VDD；而当米勒电容在稳态时，米勒电容的电压为VDD-V_SG，M24-V_OUT，则

的值为

。

实际电路设计中，C0、V_OUT和Iss都是大于0的变量，并且随设计确定后，这几个变量也就确定。从式1可以看出，如果能够使ΔV=0，那么理论上可以令建立速度达到最小。从式2可以看出，V_SG和V_OUT往往都很大，这将严重影响放大电路的建立速度。

除此之外，通常放大电路在不工作的情况下，放大电路的环路失效，电路各结点的偏置进入异常。当从不工作状态切换到工作状态时，各结点需要重新建立，从而拖慢了建立速度。

为了解决这个问题，本申请提供了一种二级放大电路，通过增加的初始化模块，对补偿模块进行初始化，通过减小

来提高放大电路的建立速度。并且通过引入第二级主、副放大器和反馈模块的结构，解决了环路重新建立的问题。同时本申请还解决了回踢噪声导致的参考电压重新建立的问题，进一步提高了放大电路的建立速度。

下面对本申请提供的二级放大电路进行示例性说明：

作为一种可选的实现方式，请参阅图2，该二级放大电路100包括第一级放大器110、第二级主放大器120、第二级副放大器130、初始化模块140、补偿模块150、主反馈模块160以及副反馈模块170，第一级放大器110分别与初始化模块140、补偿模块150、主反馈模块160以及副反馈模块170电连接，第二级主放大器120分别与初始化模块140、补偿模块150以及主反馈模块160电连接，且第二级主放大器120与主反馈模块160与输出端连接，第二级副放大器130分别与初始化模块140、补偿模块150以及副反馈模块170电连接，第二级主放大器120与主反馈模块160组成主电路，第二级副放大器130与副反馈模块170组成副电路；其中，当二级放大电路100处于非工作状态时，初始化模块140处于第一工作状态，以使副电路工作，主电路不工作，当二级放大电路100处于工作状态时，初始化模块140处于第二工作状态，以使主电路工作，副电路不工作。

由于本申请提供的二级放大电路100中包括主电路与副电路，当二级放大电路100处于非工作状态时，副电路会进行工作，使得整个电路的各结点偏置点工作在正常状态，进而在电路从不工作状态转变为工作状态时，各结点无需重新建立，缩短了电路的启动时间。

换言之，通过设置主电路与副电路的方式，使放大电路在不工作状态时，其反馈环路仍旧正常工作，保证电路各结点偏置与正常工作时一致。当放大电路从不工作状态切换至工作状态，各结点无需重新建立，从而加快放大电路的建立速度。

由于本申请提供的二级放大电路100中增加了增设了主电路与副电路，因此其第一级放大器110也对应改进。作为一种实现方式，请参阅图3，第一级放大器110包括电流源111、第一输入组件112、第二输入组件113、第三输入组件114、共源共栅模块115以及电流镜116，第一输入组件112、第二输入组件113以第三输入组件114均分别与电流源111、的共源共栅模块115电连接，第一输入组件112还用于连接输入信号，第二输入组件113还与副反馈模块170相连，第三输入组件114还与主反馈模块相连，共源共栅模块115还分别与电流镜116、补偿模块150以及初始化模块140电连接，电流镜116还连接于电源。

其中，当二级放大电路100处于非工作状态时，第二级副放大器130、副反馈模块以及第一级放大器110形成负反馈，副电路正常工作，主电路不工作，此时主电路不会向外输出信号，但电路各结点偏置点工作在正常状态；当二级放大电路100处于工作状态时，第二级主放大器120、主反馈模块以及第一级放大器110形成负反馈，主电路正常工作，而副电路不工作，此时主电路向外输出信号。并且在从非工作状态转换为工作状态时，电路各结点偏置点无需重新建立，进而缩短了电路建立时间。

可选地，第一输入组件112、第二输入组件113以及第三输入组件114均包括输入管与开关管，输入管与开关管连接，输入管与电流源111相连，开关管与共源共栅模块115相连。其中，电流源111用于给输入管提供合适的偏置电流，开关管用于在导通时，使输入管与源共栅模块相连，并在断开时，使输入管与源共栅模块断开。其中，第一输入组件112中，输入管的控制端用于接收输入信号；第二输入组件113中，输入管的控制端与副反馈模块170相连；第三输入组件114中，输入管的控制端与主反馈模块相连。

其中，本申请所述的输入管与开关管均为PMOS管，输入管的源极与电流源111电连接，输入管的漏极与开关管的源极电连接，开关管的漏极与共源共栅模块115相连；其中，第一输入组件112中，输入管的栅极用于接收输入信号，开关管的栅极接地，第二输入组件113中，输入管的栅极与副反馈模块170相连，开关管的栅极用于接收第一控制信号，第三输入组件114中，输入管的栅极与主反馈模块160相连，开关管的栅极用于接收第二控制信号，且第一控制信号与第二控制信号为互补信号。即当第一控制信号为高电平时，第二控制信号为低电平；而当第一控制信号为低电平时，第二控制信号为高电平。其中，图示的EN与ENB即为一对互补信号。

并且，本申请提供的共源共栅模块115包括第七晶体管M7、第八晶体管M8、第九晶体管M9以及第十晶体管M10，本申请以NMOS管为例进行说明，其中，第七晶体管M7与第八晶体管M8的源极接地，第七晶体管M7与第八晶体管M8的栅极互连，第七晶体管M7的漏极与第九晶体管M9的源极相连，第八晶体管M8的漏极与第十晶体管M10的源极相连，第九晶体管M9与第十晶体管M10的栅极互连，第九晶体管M9与第十晶体管M10的漏极均与电流镜116连接。并且，第一输出组件连接于第七晶体管M7的漏极与第九晶体管M9的源极之间，第二输出组件与第三输出组件均连接于第八晶体管M8与的漏极与第十晶体管M10的源极之间。

电流镜116包括第十一晶体管M11与第十二晶体管M12，且本申请以PMOS管为例进行说明，第十一晶体管M11与第十二晶体管M12的栅极互连，且源极均连接于电源，第十一晶体管M11的漏极与栅极相连，且第十一晶体管M11的漏极还与第九晶体管M9的漏极连接，第十二晶体管M12的漏极与第十晶体管M10的漏极连接。

在此基础上，作为一种实现方式，初始化模块140包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5以及第六开关S6，第一开关S1与第二开关S2的一端均与电源电连接，第一开关S1的另一端与第二级副放大器130、第三开关S3的一端电连接，第二开关S2的另一端与第二级主放大器120、第四开关S4的一端电连接，第三开关S3、第四开关S4的另一端均与共源共栅模块115、电流镜116以及补偿模块150电连接，第五开关S5的一端分别与第二级副放大器130、副反馈模块170相连，第五开关S5的另一端分别与补偿模块150、第六开关S6的一端电连接，第六开关S6的另一端分别与第二级主放大器，主反馈模块160电连接。

其中，当初始化模块140处于第一工作状态时，第二开关S2、第三开关S3以及第五开关S5导通，第一开关S1、第四开关S4以及第六开关S6断开；当初始化模块140处于第二工作状态时，第二开关S2、第三开关S3以及第五开关S5断开，第一开关S1、第四开关S4以及第六开关S6导通。

并且，本申请提供的第二级主放大器120与第二级副放大器130均为PMOS管，第二级主放大器120与第二级副放大器130的源极均与电源相连，栅极均与初始化模块140相连，第二级副放大器130的漏极与副反馈模块170相连，第二级主放大器120的漏极与主反馈模块160相连。

下面对本实施例提供的二级放大电路100的工作原理进行说明：

当放大电路为不工作状态时，第二开关S2、第三开关S3以及第五开关S5导通，第一开关S1、第四开关S4以及第六开关S6断开。此时第二级主放大器120截止，主反馈电路将输出拉到地，主电路不工作。相反第二级副放大器130正常工作，副反馈电路输入反馈信号。此时，由于EN=0、ENB=1，开关管M5导通、M6关闭，因此第二级副放大器130、副反馈电路和第一级放大器110形成负反馈，电路各结点偏置点工作在正常状态。

而当放大器从不工作状态切换至工作状态时，第二开关S2、第三开关S3以及第五开关S5断开，第一开关S1、第四开关S4以及第六开关S6导通，此时第二级主放大器120和主反馈电路工作，而副电路不工作。此时，由于EN=1、ENB=0，开关管M5关闭、M6导通，因此第二级主放大器120、主反馈电路和第一级放大器110形成负反馈，电路各结点偏置点工作在正常状态。

由于当电路从不工作状态切换至工作状态时，电路各结点偏置点始终工作在正常状态，因此无需重新建立，缩短了电路启动时间。

其中，理想情况下，主、副电路分别形成负反馈时，若各结点的电压都一致，那么放大电路在状态切换后，各结点的偏置就无需再建立。在此基础上，若令第二级副放大器130、第二级主放大器120的宽长比之比为1：N，且M21与M20的漏极电流比也为1：N，则两种状态下的各结点偏置点都一致，从而可以实现快速切换的目的。

然而，实际应用中，第二级主放大器120的栅源有较大的寄生电容C_GS，因此从不工作状态到工作状态切换时，C_GS与补偿模块150中的补偿电容进行电荷重分配。这会导致第二级主放大器120的栅极电压在状态切换瞬间，未能达到稳定工作时的电压，第二级主放大器120的栅极电压需要继续建立，从而增加放大电路的启动时间。

有鉴于此，本申请还提供了另一种实现方式，在上述实现方式的基础上，请参阅图4，二级放大电路100还包括降压模块180，初始化模块140还包括第七开关，降压模块180连接于共源共栅模块115与电流镜116之间，第七开关的一端分别与降压模块180的一端、第三开关S3、第四开关S4电连接，第七开关的另一端分别与降压模块180的另一端、补偿模块150电连接；其中，当初始化模块140处于第一工作状态时，第七开关断开；当初始化模块140处于第二工作状态时，第七开关导通。

其中，降压电路可以采用采用电阻或者二极管形式的MOS管实现，并且，其处于非工作状态与工作状态时，控制逻辑与上述实施例的控制逻辑相同，在此不再进行赘述。

通过设置降压模块180，可以使补偿电容中的电荷产生一个偏移，通过调节降压模块180产生的压降，从而调节电荷偏移量。当放大电路从不工作切换至工作状态时，偏移电荷正好可以补偿第二级主放大器120的栅源寄生电容C_GS所需的电荷量，因此第二级主放大器120的偏置点也能在切换瞬间建立好。

图5示出了本申请提供降压模块180在产生不同压降下的建立速度对比图。由图可知，本申请提供的二级放大电路100的相比与现有技术中的放大电路的建立速度得到明显提升，并且，压降模块产生不同压降下的，其建立速度也存在略微差别，且当调节的电荷偏移量等于第二级主放大器120的栅源寄生电容C_GS所需的电荷量时，其建立速度达到最快，等效于电路可以瞬间建立。

作为一种实现方式，为了省去图3与图4中所示的开关管，本申请还提供了另一种实现方式，请参阅图6，第一级放大器110包括电流源111、第一晶体管M1、第二晶体管M2、第三晶体管M3、共源共栅模块115以及电流镜116，补偿模块150包括第一补偿单元与第二补偿单元，共源共栅模块115与电流镜116相连，电流镜116与电源相连，共源共栅模块115接地，第一晶体管M1、第二晶体管M2以及第三晶体管M3均分别与电流源111、电流镜116连接，且第一晶体管M1的控制端用于接收输入信号，第二晶体管M2的控制端与副反馈模块相连，第三晶体管M3的控制端与主反馈模块160相连；第一补偿单元分别与电流镜116、初始化模块140相连，第二补偿单元分别与共源共栅模块115、初始化模块140相连。

其中，当二级放大电路100处于非工作状态时，第二级副放大器130、副反馈模块以及第一级放大器110形成负反馈；当二级放大电路100处于工作状态时，第二级主放大器120、主反馈模块以及第一级放大器110形成负反馈。

在此基础上，对初始化模块140的连接也作出相应的调整，作为一种实现方式，初始化模块140包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5以及第六开关S6，第一开关S1与第二开关S2的一端均与电源电连接，第一开关S1的另一端与第二级副放大器130、第三开关S3的一端电连接，第二开关S2的另一端与第二级主放大器120、第四开关S4的一端电连接，第三开关S3、第四开关S4的另一端均与共源共栅模块115、电流镜116电连接，第五开关S5的一端分别与第二级副放大器130、副反馈模块170相连，第五开关S5的另一端分别与第一补偿单元、第二补偿单元以及第六开关S6的一端电连接，第六开关S6的另一端分别与第二级主放大器，主反馈模块160电连接。

其中，当初始化模块140处于第一工作状态时，第二开关S2、第三开关S3以及第五开关S5导通，第一开关S1、第四开关S4以及第六开关S6断开；当初始化模块140处于第二工作状态时，第二开关S2、第三开关S3以及第五开关S5断开，第一开关S1、第四开关S4以及第六开关S6导通。

其中，本实施例提供的第一晶体管M1、第二晶体管M2以及第三晶体管M3均采用NMOS管，当主或副电路不工作时，其对应的反馈电路会将NMOS的栅极拉到地，这样NMOS输入管就自动关闭，无需额外的开关管，进而可达到节省开关管的目的。

并且，本实施例采用了两路米勒补偿的方式，消除了右半平面零点，从而可达到增加放大电路的整体稳定性的效果。

此外，上述实施例与本实施例提供的第二晶体管M2与第三晶体管M3在电路状态切换时，其行为正好互补，通过二者栅源电容耦合到输入端的回踢电荷，正好被相互抵消。在一些输入源阻抗比较大的应用，本申请的回踢噪声也小很多。对于建立而言，小的回踢噪声，将不会产生由输入参考电压重新建立而导致建立速度变慢的问题，进一步提升了电路建立速度。

基于上述实现方式，本申请还提供了一种电子设备，该电子设备包括上述的二级放大电路。

综上所述，本申请提供了一种二级放大电路与电子设备，该二级放大电路包括第一级放大器、第二级主放大器、第二级副放大器、初始化模块、补偿模块、主反馈模块以及副反馈模块，第一级放大器分别与初始化模块、补偿模块、主反馈模块以及副反馈模块电连接，第二级主放大器分别与初始化模块、补偿模块以及主反馈模块电连接，且第二级主放大器与主反馈模块与输出端连接，第二级副放大器分别与初始化模块、补偿模块以及副反馈模块电连接，第二级主放大器与主反馈模块组成主电路，第二级副放大器与副反馈模块组成副电路；其中，当二级放大电路处于非工作状态时，初始化模块处于第一工作状态，以使副电路工作，主电路不工作，当二级放大电路处于工作状态时，初始化模块处于第二工作状态，以使主电路工作，副电路不工作。由于当二级放大电路处于非工作状态时，副电路会进行工作，使得整个电路的各结点偏置点工作在正常状态，进而在电路从不工作状态转变为工作状态时，各结点无需重新建立，缩短了电路的启动时间。同时，由于反馈输入端使用主副结构，消除了开关切换时由电荷注入、时钟馈通等引起的回踢噪声，通过抑制回踢噪声导致的参考电压重新建立问题，进一步提升了电路的建立速度。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种二级放大电路，其特征在于，所述二级放大电路包括第一级放大器、第二级主放大器、第二级副放大器、初始化模块、补偿模块、主反馈模块以及副反馈模块，所述第一级放大器分别与所述初始化模块、所述补偿模块、所述主反馈模块以及所述副反馈模块电连接，所述第二级主放大器分别与所述初始化模块、所述补偿模块以及所述主反馈模块电连接，且所述第二级主放大器与所述主反馈模块与输出端连接，所述第二级副放大器分别与所述初始化模块、所述补偿模块以及所述副反馈模块电连接，所述第二级主放大器与所述主反馈模块组成主电路，所述第二级副放大器与所述副反馈模块组成副电路；其中，

当所述二级放大电路处于非工作状态时，所述初始化模块处于第一工作状态，以使所述副电路工作，所述主电路不工作；

当所述二级放大电路处于工作状态时，所述初始化模块处于第二工作状态，以使所述主电路工作，所述副电路不工作。

2.如权利要求1所述的二级放大电路，其特征在于，所述第一级放大器包括电流源、第一输入组件、第二输入组件、第三输入组件、共源共栅模块以及电流镜，所述第一输入组件、所述第二输入组件以所述第三输入组件均分别与所述电流源、所述的共源共栅模块电连接，所述第一输入组件还用于连接输入信号，所述第二输入组件还与所述副反馈模块相连，所述第三输入组件还与所述主反馈模块相连，所述共源共栅模块还分别与所述电流镜、所述补偿模块以及所述初始化模块电连接，所述电流镜还连接于电源；其中，

当所述二级放大电路处于非工作状态时，所述第二级副放大器、所述副反馈模块以及所述第一级放大器形成负反馈；

当所述二级放大电路处于工作状态时，所述第二级主放大器、所述主反馈模块以及所述第一级放大器形成负反馈。

3.如权利要求2所述的二级放大电路，其特征在于，所述第一输入组件、所述第二输入组件以及所述第三输入组件均包括输入管与开关管，所述输入管与所述开关管连接，所述输入管与所述电流源相连，所述开关管与所述共源共栅模块相连；其中，

所述第一输入组件中，输入管的控制端用于接收输入信号；

所述第二输入组件中，输入管的控制端与所述副反馈模块相连；

所述第三输入组件中，输入管的控制端与所述主反馈模块相连。

4.如权利要求3所述的二级放大电路，其特征在于，所述输入管与所述开关管均为PMOS管，所述输入管的源极与所述电流源电连接，所述输入管的漏极与所述开关管的源极电连接，所述开关管的漏极与所述共源共栅模块相连；其中，

所述第一输入组件中，输入管的栅极用于接收输入信号，开关管的栅极接地；

所述第二输入组件中，输入管的栅极与所述副反馈模块相连，开关管的栅极用于接收第一控制信号；

所述第三输入组件中，输入管的栅极与所述主反馈模块相连，开关管的栅极用于接收第二控制信号，且所述第一控制信号与所述第二控制信号为互补信号。

5.如权利要求2所述的二级放大电路，其特征在于，所述初始化模块包括第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关，所述第一开关与所述第二开关的一端均与电源电连接，所述第一开关的另一端与所述第二级副放大器、所述第三开关的一端电连接，所述第二开关的另一端与所述第二级主放大器、所述第四开关的一端电连接，所述第三开关、所述第四开关的另一端均与所述共源共栅模块、所述电流镜以及所述补偿模块电连接，所述第五开关的一端分别与所述第二级副放大器、所述副反馈模块相连，所述第五开关的另一端分别与所述补偿模块、所述第六开关的一端电连接，所述第六开关的另一端分别与所述第二级主放大器，所述主反馈模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第二开关、所述第三开关以及所述第五开关导通，所述第一开关、所述第四开关以及所述第六开关断开；

当所述初始化模块处于第二工作状态时，所述第二开关、所述第三开关以及所述第五开关断开，所述第一开关、所述第四开关以及所述第六开关导通。

6.如权利要求5所述的二级放大电路，其特征在于，所述二级放大电路还包括降压模块，所述初始化模块还包括第七开关，所述降压模块连接于所述共源共栅模块与所述电流镜之间，所述第七开关的一端分别与所述降压模块的一端、所述第三开关、所述第四开关电连接，所述第七开关的另一端分别与所述降压模块的另一端、所述补偿模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第七开关断开；

当所述初始化模块处于第二工作状态时，所述第七开关导通。

7.如权利要求1所述的二级放大电路，其特征在于，所述第一级放大器包括电流源、第一晶体管、第二晶体管、第三晶体管、共源共栅模块以及电流镜，所述补偿模块包括第一补偿单元与第二补偿单元，所述共源共栅模块与所述电流镜相连，所述电流镜与电源相连，所述共源共栅模块接地，所述第一晶体管、所述第二晶体管以及所述第三晶体管均分别与所述电流源、所述电流镜连接，且所述第一晶体管的控制端用于接收输入信号，所述第二晶体管的控制端与所述副反馈模块相连，所述第三晶体管的控制端与所述主反馈模块相连；所述第一补偿单元分别与所述电流镜、所述初始化模块相连，所述第二补偿单元分别与所述共源共栅模块、所述初始化模块相连；其中，

当所述二级放大电路处于非工作状态时，所述第二级副放大器、所述副反馈模块以及所述第一级放大器形成负反馈；

当所述二级放大电路处于工作状态时，所述第二级主放大器、所述主反馈模块以及所述第一级放大器形成负反馈。

8.如权利要求7所述的二级放大电路，其特征在于，所述初始化模块包括第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关，所述第一开关与所述第二开关的一端均与电源电连接，所述第一开关的另一端与所述第二级副放大器、所述第三开关的一端电连接，所述第二开关的另一端与所述第二级主放大器、所述第四开关的一端电连接，所述第三开关、所述第四开关的另一端均与所述共源共栅模块、所述电流镜电连接，所述第五开关的一端分别与所述第二级副放大器、所述副反馈模块相连，所述第五开关的另一端分别与所述第一补偿单元、所述第二补偿单元以及所述第六开关的一端电连接，所述第六开关的另一端分别与所述第二级主放大器，所述主反馈模块电连接；其中，

当所述初始化模块处于第一工作状态时，所述第二开关、所述第三开关以及所述第五开关导通，所述第一开关、所述第四开关以及所述第六开关断开；

当所述初始化模块处于第二工作状态时，所述第二开关、所述第三开关以及所述第五开关断开，所述第一开关、所述第四开关以及所述第六开关导通。

9.如权利要求1所述的二级放大电路，其特征在于，所述第二级主放大器与所述第二级副放大器均包括PMOS管，所述第二级主放大器与所述第二级副放大器的源极均与电源相连，栅极均与初始化模块相连，所述第二级副放大器的漏极与所述副反馈模块相连，所述第二级主放大器的漏极与所述主反馈模块相连。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任一项所述的二级放大电路。

Images