JP4820810B2 - 全差動増幅装置 - Google Patents
全差動増幅装置 Download PDFInfo
- Publication number
- JP4820810B2 JP4820810B2 JP2007335825A JP2007335825A JP4820810B2 JP 4820810 B2 JP4820810 B2 JP 4820810B2 JP 2007335825 A JP2007335825 A JP 2007335825A JP 2007335825 A JP2007335825 A JP 2007335825A JP 4820810 B2 JP4820810 B2 JP 4820810B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- mos transistors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
H(s)=R4/R3*{s/(s+1/(C1*R3))}
(ここで、s=jωである。)
となり、通過帯域の利得R4/R3、遮断角周波数ωc=1/(C1*R3)の高域通過フィルタとなる。そのため、直流電圧は伝達されない。それ故、入力直流電圧は出力コモン電圧により与えられなければならない。
V1=VIN*R4/(R3+R4)+VO*R3/(R3+R4)
となる。したがって、反転増幅器の出力が所望のコモン電圧以外となり、この直流電圧V1がオペアンプの入力ダイナミックレンジを外れていると、動作点がずれてしまい、増幅動作をすることができなくなってしまうことがある。また、モードの切換時などに過渡的に入力直流電圧VINがグラウンドGNDや電源電圧VDDなどになり、抵抗分割された電圧V1が入力ダイナミックレンジを外れたとき、所望の動作点以外で演算増幅器の入出力電圧が固定されてしまい、正常な増幅動作を行えないという問題があった。
図1は本発明の実施の形態1の全差動増幅装置を示すブロック図である。以下図1をもとに説明する。差動増幅器3において、正極性入力信号Vinpは正極性入力端子1に入力され、負極性入力信号Vinnは負極性入力端子2に入力される。この差動増幅器3は、正極性出力端子21と負極性出力端子22より正極性出力信号Voutp1および負極性出力信号Voutn1をそれぞれ発生する。この差動増幅器3の正極性出力信号Voutp1および負極性出力信号Voutn1は、コモン電圧生成回路4に入力される。
図3に入力差動トランジスタとしてバイポーラNPNトランジスタQ1、Q2を使用した本発明の実施の形態2を示す。他の構成は図1と同じである。バイポーラNPNトランジスタはMOSトランジスタよりも同じ電流で相互コンダクタンスgmを高くすることが可能であり、またSiGeなどHBT(ヘテロジャンクショントランジスタ)を用いると高い周波数特性を得ることが可能であり、高周波回路ではしばしば使われる。
図4に実施の形態3を示す。図4ではバイポーラNPNトランジスタQ3、Q4はオペアンプの出力バッファを構成し、オペアンプの出力インピーダンスを下げる効果を有している。
2 負極性入力
3 差動増幅器
4 出力コモン電圧生成回路
5 コモン電圧
6 グラウンド(GND)
7 コモンモードフィードバック用比較器
8 コモンモードフィードバック信号
9 スタートアップ用補助電流供給回路
10 電流源回路
11 基準電流源
12 電源
13 正極性電流入力
14 負極性電流入力
21 正極性出力
22 負極性出力
31、32 コンデンサ
41 出力コモン電圧
Claims (8)
- 正極性入力信号および負極性入力信号を入力して正極性出力信号および負極性出力信号を出力する差動増幅器と、
前記差動増幅器からそれぞれ出力される正極性出力信号および負極性出力信号をそれぞれ入力し増幅して正極性増幅信号および負極性増幅信号を生成するとともに、前記正極性増幅信号および負極性増幅信号から出力コモン電圧を生成する出力コモン電圧生成回路と、
前記出力コモン電圧生成回路の出力コモン電圧と所定の基準電圧とを比較し、前記出力コモン電圧と前記所定の基準電圧との比較結果をコモンモードフィードバック信号として前記差動増幅器に帰還することにより、前記出力コモン電圧を前記基準電圧と一致させるコモンモードフィードバック用比較器と、
前記出力コモン電圧生成回路における前記正極性出力信号および前記負極性出力信号の入力部に電流を常時流す電流源とを備えた全差動増幅装置。 - 前記差動増幅器は、差動トランジスタ対と、前記差動トランジスタ対に共通に接続された差動増幅用電流源と、前記差動トランジスタ対の各差動トランジスタに個別に各負荷電流源が接続された負荷電流源対とを有し、前記差動トランジスタ対の各差動トランジスタの制御極に前記正極性入力信号および前記負極性入力信号がそれぞれ与えられ、前記差動トランジスタ対の各差動トランジスタと前記負荷電流源対の各負荷電流源との接続部から正極性出力信号および負極性出力信号がそれぞれ取り出される請求項1記載の全差動増幅装置。
- 前記出力コモン電圧生成回路は、入力部に前記差動増幅器の正極性出力信号および負極性出力信号を各々反転する出力反転増幅用トランジスタ対と、前記出力反転増幅用トランジスタ対の各トランジスタの出力端の間に接続した第1および第2の抵抗の直列回路とを有し、前記第1および第2の抵抗の中点から前記出力コモン電圧を出力する請求項1記載の全差動増幅装置。
- 前記コモンモードフィードバック用比較器は、前記出力コモン電圧生成回路から出力されるコモン電圧と所定の基準電圧とを比較する比較用トランジスタ対と、前記比較用トランジスタ対に共通に接続された比較用電流源と、前記比較用トランジスタ対の各比較用トランジスタにそれぞれ個別に電流帰還用トランジスタが接続されて、前記比較トランジスタ対による比較結果信号に基づいて前記負荷電流源対に流れる電流を変化させる電流帰還用トランジスタ対とを有する請求項2記載の全差動増幅装置。
- 前記負荷電流源対が負荷電流源トランジスタ対からなり、前記電流帰還トランジスタ対の一方の電流帰還トランジスタと前記負荷電流源トランジスタ対の各負荷電流源トランジスタとがカレントミラー回路を構成している請求項4記載の全差動増幅装置。
- 前記差動トランジスタ対がMOSトランジスタ対からなる請求項2記載の全差動増幅装置。
- 前記差動トランジスタ対がバイポーラトランジスタ対からなる請求項2記載の全差動増幅装置。
- 前記出力コモン電圧生成回路が出力反転増幅用トランジスタ対の出力端と前記第1および第2の抵抗の直列回路との間にバイポーラトランジスタからなるバッファ対を有する請求項3記載の全差動増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007335825A JP4820810B2 (ja) | 2006-12-28 | 2007-12-27 | 全差動増幅装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355861 | 2006-12-28 | ||
JP2006355861 | 2006-12-28 | ||
JP2007335825A JP4820810B2 (ja) | 2006-12-28 | 2007-12-27 | 全差動増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182693A JP2008182693A (ja) | 2008-08-07 |
JP4820810B2 true JP4820810B2 (ja) | 2011-11-24 |
Family
ID=39583027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007335825A Expired - Fee Related JP4820810B2 (ja) | 2006-12-28 | 2007-12-27 | 全差動増幅装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7528659B2 (ja) |
JP (1) | JP4820810B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7679444B2 (en) * | 2007-10-31 | 2010-03-16 | Texas Instruments Incorporated | Differential amplifier system |
US9240774B2 (en) * | 2011-11-16 | 2016-01-19 | Teradyne, Inc. | Fast single-ended to differential converter |
ITMI20112100A1 (it) * | 2011-11-18 | 2013-05-19 | St Microelectronics Grenoble 2 | Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune |
JP5779490B2 (ja) | 2011-12-09 | 2015-09-16 | 株式会社メガチップス | 線形増幅回路 |
JP6779277B2 (ja) * | 2015-07-29 | 2020-11-04 | アンペア・コンピューティング・エルエルシー | 電圧変化をモニターするためのシステム、その方法、および電力モニターシステム |
CN107765751B (zh) * | 2017-11-29 | 2023-08-01 | 成都锐成芯微科技股份有限公司 | 共模反馈电路和信号处理电路 |
JP7367966B2 (ja) * | 2019-10-04 | 2023-10-24 | ザインエレクトロニクス株式会社 | リニアアンプ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2697273B2 (ja) * | 1990-09-18 | 1998-01-14 | 日本電気株式会社 | 差動増幅回路 |
US5117199A (en) * | 1991-03-27 | 1992-05-26 | International Business Machines Corporation | Fully differential follower using operational amplifier |
JPH09205333A (ja) * | 1996-01-24 | 1997-08-05 | Sony Corp | 電力増幅回路 |
JP2000323940A (ja) | 1999-05-07 | 2000-11-24 | Matsushita Electric Ind Co Ltd | 全差動増幅器 |
US6400219B1 (en) * | 2000-08-16 | 2002-06-04 | Texas Instruments Incorporated | High-speed offset comparator |
US6774722B2 (en) * | 2002-10-16 | 2004-08-10 | Centillium Communications, Inc. | Frequency compensation of common-mode feedback loops for differential amplifiers |
JP2005286822A (ja) * | 2004-03-30 | 2005-10-13 | Toyota Industries Corp | コンダクタンスアンプ |
JP2005354172A (ja) * | 2004-06-08 | 2005-12-22 | Toyota Industries Corp | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ |
US7053712B2 (en) * | 2004-07-30 | 2006-05-30 | International Business Machines Corporation | Method and apparatus for controlling common-mode output voltage in fully differential amplifiers |
US7453319B2 (en) * | 2006-02-13 | 2008-11-18 | Texas Instruments Incorporated | Multi-path common mode feedback for high speed multi-stage amplifiers |
-
2007
- 2007-12-24 US US11/963,944 patent/US7528659B2/en active Active
- 2007-12-27 JP JP2007335825A patent/JP4820810B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080157873A1 (en) | 2008-07-03 |
JP2008182693A (ja) | 2008-08-07 |
US7528659B2 (en) | 2009-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4820810B2 (ja) | 全差動増幅装置 | |
JP4068227B2 (ja) | 低電圧cmos演算増幅器回路及びそれを具備したサンプルアンドホールド回路 | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
JP2007267016A (ja) | 演算増幅器 | |
JP4192191B2 (ja) | 差動増幅回路、サンプルホールド回路 | |
CN101277095A (zh) | 使用单端两级放大器的全差分ab类放大器和放大方法 | |
KR20100077271A (ko) | 기준전압 발생회로 | |
JP2013038603A (ja) | 全差動増幅器 | |
JP2011077717A (ja) | 差動増幅器 | |
JP2005244276A (ja) | 差動増幅回路 | |
JP2004248014A (ja) | 電流源および増幅器 | |
KR100662517B1 (ko) | 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기 | |
JP2005303664A (ja) | 差動増幅回路 | |
JP2004222015A (ja) | 増幅回路 | |
JP2013005149A (ja) | 完全差動型オペアンプ | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
JP4434759B2 (ja) | 演算増幅回路 | |
JP4549273B2 (ja) | 演算増幅器 | |
CN209930214U (zh) | 一种用于运放的新型共模电平偏移电路 | |
CN114337552A (zh) | 自适应压摆率增强的运算放大电路 | |
CN112904931A (zh) | 电压电流转换电路及集成电路芯片 | |
KR101915979B1 (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 | |
Pereira-Rial et al. | Compact CMOS Class-AB Output Stage With Robust Behavior Against PVT Variations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |