JP5779490B2 - 線形増幅回路 - Google Patents
線形増幅回路 Download PDFInfo
- Publication number
- JP5779490B2 JP5779490B2 JP2011269866A JP2011269866A JP5779490B2 JP 5779490 B2 JP5779490 B2 JP 5779490B2 JP 2011269866 A JP2011269866 A JP 2011269866A JP 2011269866 A JP2011269866 A JP 2011269866A JP 5779490 B2 JP5779490 B2 JP 5779490B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- voltage
- input terminal
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
=Vref−[R2・(Vin−Vref)/R1]となる。結果として、出力電圧Voutを入力電圧Vinおよび参照電圧Vrefにより制御することができ、レベルシフト(降圧)を行うことができる。
Av=R2/R1=1
となり、入力電圧Vinの振幅をそのまま引き継ぐ。
Vout_common=Vref+Ic・R2
となる。このようにして、図9のレベルシフト回路では、1つの参照電圧Vrefを用いて、入力信号Vinと出力信号Voutの間でレベルシフト(昇圧)を行うことができる。
請求項2にかかる発明は、請求項1記載の線形増幅回路において、前記定電流源が、前記第1のコモンモード電圧と第2のコモンモード電圧との間に接続された電流発生用抵抗と、該電流発生用抵抗に流れる電流をミラーリングすることによって前記定電流を制御するミラー回路とを含むことを特徴とする。
請求項3にかかる発明は、請求項1または2に記載の線形増幅回路において、前記第1の入力抵抗を変化させることなく前記第2の入力抵抗を変化させることにより、利得を変化させることを特徴とする。
請求項4にかかる発明は、請求項1乃至3のいずれかに記載の線形増幅回路において、前記入力端子に前記定電流を供給する補償用定電流源をさらに備えることを特徴とする。
請求項5にかかる発明は、請求項1乃至4のいずれかに記載の線形増幅回路において、前記反転入力端子と前記出力端子との間に、前記帰還抵抗と並列に帰還容量が接続されている。
請求項6にかかる発明は、第1のコモンモード電圧を有する差動入力信号が入力される正相入力端子および逆相入力端子を有する差動入力端子と、非反転入力端子および反転入力端子と、非反転出力端子および反転出力端子とを有する差動電圧増幅回路とを備え、前記非反転入力端子は、前記正相入力端子と第1の入力抵抗を介して接続され、前記反転入力端子は、前記逆相入力端子と第2の入力抵抗を介して接続され、前記第1の入力抵抗が、前記正相入力端子から前記非反転入力端子に向けて順番に直列に接続された第3の入力抵抗と第4の入力抵抗とからなり、前記第2の入力抵抗が、前記逆相入力端子から前記反転入力端子に向けて順番に直列に接続された第5の入力抵抗と第6の入力抵抗とからなり、前記非反転入力端子と前記反転出力端子との間に第1の帰還抵抗が接続され、前記反転入力端子と前記非反転出力端子との間に第2の帰還抵抗が接続され、前記第3の入力抵抗と第4の入力抵抗との間のノードと基準電圧との間に、前記差動入力信号の差動振幅が零であるときに、前記第1のコモンモード電圧と、前記非反転出力端子および反転出力端子から出力される差動出力信号の第2コモンモード電圧との差に等しい電圧降下を前記第3の入力抵抗に発生させる第1の定電流を流す定電流源が接続され、前記第5の入力抵抗と第6の入力抵抗との間のノードと前記基準電圧との間に、前記差動振幅が零であるときに、前記第1のコモンモード電圧と前記第2コモンモード電圧との差に等しい電圧降下を前記第5の入力抵抗に発生させる第2の定電流を流す前記定電流源が接続されていることを特徴とする。
請求項7にかかる発明は、請求項6に記載の線形増幅回路において、前記非反転入力端子と前記反転出力端子との間に、前記第1の帰還抵抗と並列に第1の帰還容量が接続され、前記反転入力端子と前記非反転出力端子との間に、前記第2の帰還抵抗と並列に第2の帰還容量が接続されている。
Voffset=Is・R1a
であり、AC成分に対する利得Avは
Av=R2/(R1a+R1b)
となる。さらに、これは従来手法にも適用できる構成であるが、帰還抵抗R2と並列に帰還容量C1を挿入することにより、アクティブローパスフィルタを構成できる。なお、このとき、カットオフ周波数fpは、
fp=1/(2π・R2・C1)
となる。よって、R1a,R1b,R2、C1、Isの値を任意に設定することにより、主経路に電圧増幅回路11を1段挿入するだけで、レベルシフト、線形増幅/減衰、ローパスフィルタの3つの回路を同時に実現できる。
V1=Vout_common
となるように調整する必要がある(ただし、大きく乖離していなければ、コモンモード電圧が少々ずれる程度で、動作に大きな影響は無い)。
図2に実施例1の線形増幅回路を示す。本実施例では、図1に示した電流Isを、抵抗Ra、入力コモンモード電圧Vin_common、出力コモンモード電圧Vout_commonを元に、生成するようにしている。
V2=Vin_common
となる。電圧増幅回路13の非反転入力端子の電圧V3は、同様に、
V3=Vout_common
となる。このとき、抵抗RaとトランジスタMN1に流れる電流Iaは、
Ia=(V2−V3)/Ra
=(Vin_common−Vout_common)/Ra
となる。トランジスタMN1の寸法とトランジスタMN2の寸法との比MN1:MN2を1:nとすると、トランジスタMN2を流れる電流Isは、
Is=n・(Vin_common−Vout_common)/Ra
となる。
V1=Vout_common
となれば、抵抗R2にはDC電流が流れない。このとき、電流Isが全て入力抵抗R1aにて消費されるため、入力電圧Vinは、R1a:Ra=MN1:MN2=1:nより、
Vin=Vout_common+Is・R1a
=Vout_common+(n・(Vin_common−Vout_common)/Ra)・(Ra/n)
=Vin_common
となる。
Voffset=Is・R1a
=Vin_common−Vout_common
の関係を維持し、出力信号のコモンモード電圧を正確に決定することができる。
Av=R2/(R1a+R1b)
と近似できる(ただし、電圧増幅回路11の増幅率が十分に大きく、トランジスタMN2のインピーダンスがR1a,R1b,R2に対して十分に大きいとする)。
fp=1/(2π・R2・C1)
にカットオフ周波数を持つアクティブローパスフィルタとしても機能できる。
次に具体的な構成例を示す。以下はあくまで1つの実装例であり、レベルシフト量、サイズ比、利得設定、カットオフ周波数については、任意に設定が可能である。まず、目的として、
Vin_common=1.55V
Vout_common=636mV(レベルシフト量=914mV)
電源電圧が3.3V系→1.2V系へのレベルシフト
Av=−2dB〜+3dB(1dBステップ)の利得設定
fp=40MHzのカットオフ周波数
とする。また、より現実的なアーキテクチャとして、差動増幅器を想定する。なお、各電圧増幅回路の構成については割愛するが、帯域、利得、位相余裕が十分に取れているものとして話を進める。
上述した内容については、例えば3.3V系から1.2V系へのレベルシフトのように降圧の場合について説明をしたが、同様のアプローチで昇圧も可能である。例を図4に示す。ここで、電流Isは図2における場合と同様、コモンモード電圧Vin_common、Vout_commonから生成することが望ましい。この場合、電流源22は、降圧とは逆に、電流IsをノードN1から入力抵抗R1aの方向へ流れるように供給する。
以上説明した線形増幅回路の昇降圧の際に消費される電流は、レベルシフトのために消費されるが、本線形増幅回路よりも前段の構成によっては、前段増幅回路の負荷定電流源として共用することで、消費電力および面積の削減も可能となる。例を図5に示した。図5において、31はトランジスタMP21を備えた定電流負荷ソース接地型増幅回路であり、定電流源を構成するNMOSトランジスタMN21と入力抵抗R1aを有している。レベルシフトの回路部分は入力抵抗R1aとトランジスタMN21で構成される。
21〜23:定電流源
31:定電流負荷ソース接地型増幅回路
Claims (7)
- 第1のコモンモード電圧を有する入力信号が入力される入力端子と、反転入力端子が入力抵抗を介して前記入力端子に接続され、該反転入力端子と出力端子との間に帰還抵抗が接続され、非反転入力端子に前記出力端子から出力される出力信号の第2のコモンモード電圧が入力された電圧増幅回路とからなり、
前記入力抵抗が、前記入力端子から前記電圧増幅回路の反転入力端子に向けて順番に直列に接続された第1の入力抵抗と第2の入力抵抗とからなり、該第1の入力抵抗と第2の入力抵抗との間のノードと基準電圧との間に、前記第1の入力抵抗に前記第1のコモンモード電圧と第2のコモンモード電圧との差に等しい電圧降下を発生させる定電流を流す定電流源が接続されていることを特徴とする線形増幅回路。 - 前記定電流源が、前記第1のコモンモード電圧と第2のコモンモード電圧との間に接続された電流発生用抵抗と、該電流発生用抵抗に流れる電流をミラーリングすることによって前記定電流を制御するミラー回路とを含むことを特徴とする請求項1記載の線形増幅回路。
- 前記第1の入力抵抗を変化させることなく前記第2の入力抵抗を変化させることにより、利得を変化させることを特徴とする請求項1または2に記載の線形増幅回路。
- 前記入力端子に前記定電流を供給する補償用定電流源をさらに備えることを特徴とする請求項1乃至3のいずれかに記載の線形増幅回路。
- 前記反転入力端子と前記出力端子との間に、前記帰還抵抗と並列に帰還容量が接続されている、請求項1乃至4のいずれかに記載の線形増幅回路。
- 第1のコモンモード電圧を有する差動入力信号が入力される正相入力端子および逆相入力端子を有する差動入力端子と、
非反転入力端子および反転入力端子と、非反転出力端子および反転出力端子とを有する差動電圧増幅回路と
を備え、
前記非反転入力端子は、前記正相入力端子と第1の入力抵抗を介して接続され、
前記反転入力端子は、前記逆相入力端子と第2の入力抵抗を介して接続され、
前記第1の入力抵抗が、前記正相入力端子から前記非反転入力端子に向けて順番に直列に接続された第3の入力抵抗と第4の入力抵抗とからなり、
前記第2の入力抵抗が、前記逆相入力端子から前記反転入力端子に向けて順番に直列に接続された第5の入力抵抗と第6の入力抵抗とからなり、
前記非反転入力端子と前記反転出力端子との間に第1の帰還抵抗が接続され、
前記反転入力端子と前記非反転出力端子との間に第2の帰還抵抗が接続され、
前記第3の入力抵抗と第4の入力抵抗との間のノードと基準電圧との間に、前記差動入力信号の差動振幅が零であるときに、前記第1のコモンモード電圧と、前記非反転出力端子および反転出力端子から出力される差動出力信号の第2コモンモード電圧との差に等しい電圧降下を前記第3の入力抵抗に発生させる第1の定電流を流す定電流源が接続され、
前記第5の入力抵抗と第6の入力抵抗との間のノードと前記基準電圧との間に、前記差動振幅が零であるときに、前記第1のコモンモード電圧と前記第2コモンモード電圧との差に等しい電圧降下を前記第5の入力抵抗に発生させる第2の定電流を流す前記定電流源が接続されていることを特徴とする線形増幅回路。 - 前記非反転入力端子と前記反転出力端子との間に、前記第1の帰還抵抗と並列に第1の帰還容量が接続され、
前記反転入力端子と前記非反転出力端子との間に、前記第2の帰還抵抗と並列に第2の帰還容量が接続されている、請求項6に記載の線形増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269866A JP5779490B2 (ja) | 2011-12-09 | 2011-12-09 | 線形増幅回路 |
CN201210520360.5A CN103166583B (zh) | 2011-12-09 | 2012-12-06 | 线性放大器和电平移位方法 |
US13/708,309 US8854125B2 (en) | 2011-12-09 | 2012-12-07 | Linear amplifier that perform level shift and method of level shifting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269866A JP5779490B2 (ja) | 2011-12-09 | 2011-12-09 | 線形増幅回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013123085A JP2013123085A (ja) | 2013-06-20 |
JP2013123085A5 JP2013123085A5 (ja) | 2015-01-08 |
JP5779490B2 true JP5779490B2 (ja) | 2015-09-16 |
Family
ID=48571430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011269866A Active JP5779490B2 (ja) | 2011-12-09 | 2011-12-09 | 線形増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8854125B2 (ja) |
JP (1) | JP5779490B2 (ja) |
CN (1) | CN103166583B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9362874B2 (en) * | 2013-07-10 | 2016-06-07 | Fairchild Semiconductor Corporation | Differential measurements with a large common mode input voltage |
US9246477B2 (en) * | 2014-03-27 | 2016-01-26 | Qualcomm Incorporated | Systems and methods for common mode level shifting |
US9385677B2 (en) * | 2014-08-29 | 2016-07-05 | Realtek Semiconductor Corp. | Method and apparatus for gain enhancement of differential amplifier |
CN104330414A (zh) * | 2014-11-19 | 2015-02-04 | 柳州市骏信金属制品有限责任公司 | 自动感应检知装置 |
JP2016171409A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
CN105891158B (zh) * | 2016-03-30 | 2020-03-06 | 广东美的厨房电器制造有限公司 | 检测附着物量值的电路、传感器及油烟机 |
JP6512250B2 (ja) * | 2017-09-07 | 2019-05-15 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
CN110086437A (zh) | 2018-01-26 | 2019-08-02 | 华为技术有限公司 | 运算放大器和芯片 |
US10396724B1 (en) * | 2018-05-30 | 2019-08-27 | Semiconductor Components Industries, Llc | Amplifier with common mode loop and chop |
US10797704B2 (en) * | 2018-09-04 | 2020-10-06 | Maxim Integrated Products, Inc. | Differential signal transfer systems and associated methods |
TWI671999B (zh) * | 2019-02-19 | 2019-09-11 | 晶豪科技股份有限公司 | D類功率放大器電路 |
JP7367966B2 (ja) * | 2019-10-04 | 2023-10-24 | ザインエレクトロニクス株式会社 | リニアアンプ |
CN111342786B (zh) * | 2020-04-21 | 2021-09-21 | 上海类比半导体技术有限公司 | 差分放大器共模抑制比和增益修调电路 |
US11621683B2 (en) * | 2021-01-29 | 2023-04-04 | Cirrus Logic, Inc. | Current sensing circuitry |
CN113866662A (zh) * | 2021-09-26 | 2021-12-31 | 石家庄通合电子科技股份有限公司 | 开关电源输出电流检测电路及开关电源 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371469A (en) * | 1993-02-16 | 1994-12-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Constant current loop impedance measuring system that is immune to the effects of parasitic impedances |
JP3889545B2 (ja) | 2000-03-02 | 2007-03-07 | 三洋電機株式会社 | 集積回路 |
JP2002043852A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3972601B2 (ja) | 2001-05-15 | 2007-09-05 | ヤマハ株式会社 | レベルシフト回路 |
JP2005323287A (ja) | 2004-05-11 | 2005-11-17 | Sony Corp | 差動入力差動出力型増幅回路 |
TWI252391B (en) * | 2004-11-12 | 2006-04-01 | Realtek Semiconductor Corp | Circuit device with different input/output common mode voltages |
JP4800781B2 (ja) * | 2006-01-31 | 2011-10-26 | セイコーインスツル株式会社 | 電圧レベルシフト回路、および半導体集積回路 |
US7528659B2 (en) | 2006-12-28 | 2009-05-05 | Panasonic Corporation | Fully differential amplification device |
US7750737B2 (en) | 2007-09-05 | 2010-07-06 | Texas Instruments Incorporated | Common mode stabilization in a fully differential amplifier |
JP5332316B2 (ja) * | 2008-05-30 | 2013-11-06 | 富士通株式会社 | 差動増幅回路 |
JP2011091572A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 可変利得増幅回路 |
US8054208B2 (en) * | 2010-03-30 | 2011-11-08 | Honeywell International Inc. | Re-configurable multipurpose analog interface |
-
2011
- 2011-12-09 JP JP2011269866A patent/JP5779490B2/ja active Active
-
2012
- 2012-12-06 CN CN201210520360.5A patent/CN103166583B/zh active Active
- 2012-12-07 US US13/708,309 patent/US8854125B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103166583A (zh) | 2013-06-19 |
CN103166583B (zh) | 2017-09-12 |
JP2013123085A (ja) | 2013-06-20 |
US20130147548A1 (en) | 2013-06-13 |
US8854125B2 (en) | 2014-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5779490B2 (ja) | 線形増幅回路 | |
TWI495262B (zh) | 多重電源域運算放大器及使用其之電壓產生器 | |
JP5527031B2 (ja) | 電流源回路 | |
KR20140096101A (ko) | 차동 증폭기 | |
Yadav | A review paper on design and synthesis of twostage cmos op-amp | |
TWI510878B (zh) | 驅動電路 | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
JP2010258928A (ja) | 半導体集積回路 | |
JP2011150561A (ja) | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ | |
JP2006301787A (ja) | 定電圧電源回路 | |
JP4745023B2 (ja) | リップルフィルタ回路 | |
US20050242791A1 (en) | High-speed, dual-loop push-pull voltage regulator | |
US10008931B2 (en) | Semiconductor integrated circuit | |
JP4773991B2 (ja) | ソースフォロア回路及び半導体装置 | |
US7808281B1 (en) | Differential common mode logic driver with switching control circuit | |
CN115225048A (zh) | 放大器电路、对应的设备和方法 | |
US7514877B2 (en) | Display panel driving circuit | |
US7579911B2 (en) | Semiconductor circuit | |
JP5320503B2 (ja) | 増幅回路 | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
KR101915979B1 (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 | |
WO2012120570A1 (ja) | 電流源制御回路 | |
JP2005354172A (ja) | コモンモードフィードバック回路、相互コンダクタンス増幅器及びgmCフィルタ | |
KR20180071989A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
JP2009260419A (ja) | プッシュプル増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5779490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |