CN115225048A - 放大器电路、对应的设备和方法 - Google Patents

放大器电路、对应的设备和方法 Download PDF

Info

Publication number
CN115225048A
CN115225048A CN202210398389.4A CN202210398389A CN115225048A CN 115225048 A CN115225048 A CN 115225048A CN 202210398389 A CN202210398389 A CN 202210398389A CN 115225048 A CN115225048 A CN 115225048A
Authority
CN
China
Prior art keywords
transistor
node
current
gain stage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210398389.4A
Other languages
English (en)
Inventor
A·贝托里尼
G·尼科利尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN115225048A publication Critical patent/CN115225048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

放大器电路包括具有差分输入晶体管对的第一输入级和具有被耦合到负载的输出节点的第二增益级。第一增益级中的节点被耦合到第二增益级中的输出节点。反馈线将输出节点耦合到差分输入晶体管对的第一晶体管的控制节点。电流镜电路系统被耦合到第二增益级中通过另外晶体管的电流流动路径，并且包括被配置为产生指示被供应给负载的电流的感测信号的感测节点。感测节点处的感测信号被直接反馈到差分输入晶体管对的第一晶体管的控制节点，以在环路传递函数中提供零点，该零点匹配并跟踪和抵消负载相关的极点。

Description

放大器电路、对应的设备和方法
优先权要求
本申请要求于2021年4月16日提交的意大利专利申请第102021000009653号的优先权权益，其内容在法律允许的最大范围内通过引用整体并入本文。
技术领域
说明书涉及放大器电路。
一个或多个实施例可以有利地被应用于具有精确信号放大规格的放大器。
背景技术
尽管该领域中的活动持续不断，但是对在精确信号放大(例如，准确度好于0.1％)、大输出摆幅(例如，接近电源电压)和针对大范围电容性负载(几乎任何电容性负载)的稳定行为方面展现出改善性能的放大器仍然有需求。
在本领域中需要提供符合这种需求的改进的放大器。
发明内容
一个或多个实施例可以涉及一种放大器电路。
一个或多个实施例可以涉及对应的设备。
包括例如具有从几pF到几十nF的相关电容值的静电和/或压电致动器的设备可以是这种设备的示例。
一个或多个实施例可以涉及对应的设计方法。
一个或多个实施例可以提供以下优点中的一个或多个：简单性，只要添加一个晶体管和一个电流发生器(或在AB类放大器的情况下，仅添加两个晶体管)；可忽略的额外面积和功耗；准确的闭环增益；大输出电压摆幅(接近VCC)；大范围电容性负载的稳定性；并且易于扩展到全差分放大器。
在一个实施例中，一种电路包括：具有差分输入晶体管对和偏置电流源的第一增益级，该差分输入晶体管对包括具有相应的控制节点和通过其的相应的电流流动路径的第一晶体管和第二晶体管，并且该偏置电流源被耦合到通过第一晶体管和第二晶体管的相应的电流流动路径，其中第一晶体管和第二晶体管的控制节点被配置为在其间施加输入信号，并且第二晶体管位于偏置电流源和通过第二晶体管的电流流动路径中的耦合节点之间；以及具有输出节点的第二增益级，该输出节点被配置为耦合到负载并向其施加输出电压，该输出电压是被施加在第一晶体管和第二晶体管的控制节点之间的输入信号的函数，其中第二增益级包括通过至少一个另外晶体管的另外电流流动路径。
电路还包括：第二增益级到所述第一第二增益级的耦合网络，耦合网络将第一增益级中的耦合节点耦合到第二增益级中的输出节点；以及反馈线，该反馈线将第二增益级中的输出节点耦合到第一增益级中的第一晶体管的控制节点。
该电路还包括：电流镜电路系统，电流镜电路系统被耦合到第二增益级中通过至少一个另外晶体管的所述另外电流流动路径，电流镜电路系统包括在电源线和接地之间的电流镜流动线，其中电流镜流动线中的感测节点被配置为产生感测信号，该感测信号指示在输出节点处被供应给负载的电流；以及耦合线，其将第二增益级中的电流镜流动线中的感测节点耦合到第一增益级中的第一晶体管的控制节点，其中感测节点处的感测信号被反馈到第一增益级中的第一晶体管的控制节点。
在实施例中，一种电路包括：差分输入级，该差分输入级包括输入晶体管对，该输入晶体管对具有被配置为接收第一信号和第二信号的控制端子，其中所述输入晶体管对中的第一输入晶体管生成差分信号；输出级，该输出级包括输出晶体管，该输出晶体管具有被配置为接收差分信号的控制端子和生成输出信号的漏极端子；电阻性反馈电路，该电阻性反馈电路被耦合在输出晶体管的漏极端子和所述输入晶体管对中的第二输入晶体管的控制端子之间；感测晶体管，该感测晶体管被连接到电流镜电路中的所述输出晶体管，所述感测晶体管具有被配置为接收差分信号的控制端子和生成指示由输出信号递送的电流的感测信号的漏极端子；以及反馈路径，该反馈路径被配置为将感测信号施加到所述输入晶体管对中的所述第二输入晶体管。
附图说明
现在将参考附图仅通过示例描述一个或多个实施例，其中：
图1是放大电路图；
图2图示了如图1中所图示的放大器电路的可能的两级实现的细节；
图3和图4A、图4B是针对放大器电路的增益与频率图，示出了可能的稳定/不稳定行为；
图5是图示了根据本说明书的实施例的A类放大器电路在反相配置中的可能实现的电路图；
图6是图示了根据本说明书的实施例的A类放大器电路在非反相配置中的可能实现的电路图；
图7是图示了根据本说明书的实施例的AB类放大器电路在反相配置中的可能实现的电路图；和
图8是图示了根据本说明书的实施例的AB类放大器电路在非反相配置中的可能实现的电路图。
具体实施方式
在随后的描述中，说明了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下获得实施例，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细说明或描述已知的结构、材料或操作，以使得实施例的某些方面不会被模糊。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示与该实施例相关描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能出现在本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”之类的短语不一定是指一个且相同的实施例。
此外，特定的构造、结构或特性可以在一个或多个实施例中以任何适当的方式进行组合。
在本文中所使用的标题/参考仅是为了方便而提供的，因此不定义保护范围或实施例的范围。
为了简单和易于解释，在整个描述中：可以使用相同的标记来指明线路或节点以及可能出现在该节点处的信号(例如，VIN、VOUT)；可以使用相同的标记来指明某个组件(例如电阻器或电容器)和关联的电气参数(例如电阻或电容)；各图中相同的零件或元件用相同的附图标记来指示，并且对应的描述对每幅附图不再赘述。
图1是放大器电路10的基本电路图，其可以被考虑用于需要(非常)精确的信号放大(例如，好于0.1％精度)、大输出摆幅(例如，接近电源电压)和在任何电容性负载下行为稳定的应用。
图1的电路围绕差分增益级AV而被构建，假设具有(非常)高增益(AV>>1)。
如图1中所图示，增益级AV具有非反相输入(+)，其在参考(例如，共模)电压VCM处耦合到节点并被配置为接收经由第一电阻器R1而被施加到反相输入(-)的(电压)输入信号VIN。
响应于(电压)输入信号VIN被施加到第一电阻器R1，放大器电路10被配置为在其输出处产生(电压)输出信号VOUT，以被施加到电容性负载CL，
如图1中所图示，增益级AV具有耦合在输出节点和反相输入(-)之间的第二电阻器R2，以提供(负)反馈线，从而设置比率VOUT/VIN(假设增益级AV具有非常高增益)。
图1的一般表示也适用于电压VCM与VIN交换的“非反相”配置：下面将结合图6和图8讨论对应的配置。
特别是当电容性负载具有非常大的值时，如图1中所图示的布置在闭环带宽方面不会受到严格规范。
这有助于在(大)负载电容和放大器带宽之间实现合理的折衷。
原则上，单个放大器级将能够驱动几乎任何电容性负载而不会引起稳定性问题。
然而，单级(即使是伸缩式或折叠级联型)在负载有电阻性反馈时可能没有足够的DC开环增益。此外，单级可能无法使输出摆幅接近电源电压。
为了解决这些问题，可以使用两级放大器电路。
众所周知的两级运算跨导放大器(OTA)是所谓的米勒放大器，如图2中所图示。
如图2中所图示，这种放大器包括具有电流发生器IB1的第一差分级A1，电流发生器IB1耦合到电压为VCC的电源线并被配置为在节点B处朝向在节点B和接地GND之间的第一电流流动线和第二电流流动线的并联连接供应偏置电流。
第一电流流动线包括通过第一晶体管对——即晶体管M1A和(二极管连接的)晶体管M2A的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)。
第二电流流动线包括通过第二晶体管对——即晶体管M1B和晶体管M2B的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)。
差分输入电压(IN+和IN-)被施加在晶体管M1B(其被布置在节点B和晶体管M2B之间)和晶体管M1A(其被布置在节点B和晶体管M2A之间)的控制端子(栅极，在本文考虑的MOSFET晶体管的示例性情况下)上。
晶体管M2A和M2B具有它们的以电流镜配置相互耦合的控制端子(栅极，在本文考虑的MOSFET晶体管的示例性情况下)。
如图2中所图示，第二级A2包括电流发生器IB，该电流发生器IB再次耦合到电压VCC的电源线。这样的电流发生器在节点C处(其还提供输出节点OUT，其示出具有耦合到其的电容性负载CL)通过被布置在节点C/OUT和接地GND中间的晶体管M3供应偏置电流到电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)。
如图2中所图示，晶体管M3的控制端子(栅极，在本文考虑的MOSFET晶体管的示例性情况下)在晶体管M1B和M2B中间的节点D处耦合到第一级A1中的第二电流流动线。
第一级A1和第二级A2还经由电容器CC和电阻器RZ的串联连接而耦合在节点C/OUT和节点D之间。
可以看出，图2中所例示的电路的传递函数具有由以下公式给出的极点pd、p1和p2以及零点Z1：
Figure BDA0003598429290000061
Figure BDA0003598429290000062
Figure BDA0003598429290000063
Figure BDA0003598429290000064
其中：CC、CL、RZ为图2中所图示的同名组件的电容值和电阻值；rout是输出节点处的总电阻，即，与(外部)电阻性反馈并联的晶体管M3的输出电阻；r01是第一级A1的输出电阻，也就是说，与晶体管M1B的输出电阻并联的晶体管M2B的输出电阻；gm3是晶体管M3的跨导；而CGS3是MOSFET晶体管M3的(寄生)栅源电容。
由于对于RZ的常规电阻值，p2处于高频，因此通常选择RZ以将右手平面(RHP)零点Z1移动到无限大。
但是，在已知CL的那些情况下，设计人员可以选择将零点从右手平面(RHP)移动到左手平面(LHP)，方法是：
Figure BDA0003598429290000071
以便消除左手平面(LHP)零点的第一个非主极点p1。
结果如图3中所示，其中相对于频率f(横坐标)绘制了包括图2的两级米勒放大器的放大器电路的环路增益Gloop(纵坐标，任意值)。
对应的单位增益带宽(UGB)为：
Figure BDA0003598429290000072
其中gm1标示晶体管M1A和M1B的跨导。
在UGB附近，Gloop图的斜率是例如20dB/十倍频程(decade)，根据众所周知的控制理论，放大器是稳定的。
然而，值得注意的是，这种方法遭受两个内在缺陷。
首先，如果CL非常高，则RZ或CC会变得同样高，并且对应的组件(电阻器/电容器)变得过大，并且实际上与集成电路芯片中的集成不兼容。
作为第一示例：如果CL＝1μF→假设gm3＝100μA/V且CC＝10pF，那么RZ＝1GOhm。
作为第二示例：如果CL＝1μF→假设gm3＝100μA/V且RZ＝10kOhm，那么CC＝1μF
此外，gm、CC、RZ和CL在大规模生产中的扩展会在要被消除的极点和消除零点之间生成大型随机失配。
也就是说，可能会产生不受控的极点/零点双峰，这会导致放大器处于不稳定状态，如图4A和图4B中所示。
在图4A和图4B中，相对于频率f(横坐标)绘制环路增益Gloop(纵坐标，任意值)。
具体来说，图4A示出了扩展可能以低于零点的频率移动极点，而图4B描述了相反的情况，即零点移动到低于极点的频率。
在这两种情况下，根据众所周知的控制理论，在UGB周围，Gloop的斜率可能是例如40dB/十倍频程，并且放大器是不稳定的。
因此，结合图2讨论的解决方案不能令人满意地在负载电容CL的值可能会导致电路不稳定的上下文中使用。
在这方面，值得注意的是——尽管为了解释和理解的缘故而在本文中进行了说明和讨论——负载本身可能表示与放大器电路不同的元件。
例如，放大器电路和负载可以由不同的供应商提供给设备制造商，其中负载最终耦合到放大器电路。
一个或多个实施例涉及在Gloop的传递函数中创建零点，目的是以一种理论上完美的方式跟踪输出极点，而与工艺、温度和电源电压因素无关。
在一个或多个实施例中，这可以通过感测(“读取”)供应给负载CL的“电容”输出电流并将其反馈到回路中的节点以便在Gloop中创建取决于负载的电容CL的零点来实现。
再次要注意的是——尽管为了解释和理解的缘故而在本文中进行了说明和讨论——负载本身可能表示与放大器电路不同的元件。
第一种可能的实现如图5中所图示。
在图5中(以及在图6、图7和图8中)，零件、元件或实体与已经结合前面的附图所讨论的零件、元件或实体用相同的附图标号/标记来指示：为了简洁起见，对这些图中的每一个将不再重复对应的描述。
此外，为了避免使当前描述过于繁琐，将不重复结合图2所提供的两级放大器的一般描述。因此，除非上下文和相关的附加公开另有指示，否则结合图2所提供的两级放大器的一般描述比照适用于图5至图8。
事实上，图5至图8的电路图可以被视为电路的示例，该电路(类似于图2的电路)包括第一增益级A1，包括：差分输入晶体管对，包括具有相应的控制节点和通过其的电流流动路径的第一晶体管M1A和第二晶体管M1B；(在节点B处)耦合到通过第一晶体管M1A和第二晶体管M1B的电流流动路径的偏置电流源IB1，以及被配置为在其间施加输入信号的第一晶体管M1A和第二晶体管M1B的控制节点。
如下文所讨论的，图5至图8中所图示的所有电路图都包括(第一)反馈线，该反馈线包括分压器配置中的电阻器对R1、R2。
这些电阻器中的一个(即R2)将放大器的输出节点VOUT(以下也被称为节点C)与第一晶体管M1A的控制节点(栅极，在本文考虑的MOSFET晶体管的示例性情况下)耦合。
该对中的另一个电阻器(即R1)耦合到第一晶体管M1A的控制节点，并被配置为向第一晶体管M1A的控制节点施加：在如图5和图7中所图示的反相配置中——输入信号VIN，其中第二晶体管M1B的控制节点已向其施加参考信号VCM；或者在如图6和图8中所图示的非反相配置中——参考信号VCM，其中第二晶体管M1B的控制节点已向其施加输入信号VIN。
无论采用何种布置，第一晶体管M1A和第二晶体管M1B的控制节点因此被配置为在其间施加输入信号，如图5至图8中所图示，该输入信号可以经由电阻器R1。
如所图示，第二晶体管M1B位于通过第二晶体管M1B的电流流动路径中的偏置电流源IB1(节点B)和耦合节点D之间。
同样，图5至图8的电路图包括具有输出节点C(或VOUT)的第二增益级A2，该输出节点C(或VOUT)被配置为耦合到负载CL并向该负载施加输出电压VOUT，输出电压VOUT是施加在第一晶体管M1A和第二晶体管M1B的控制节点之间的输入信号的函数。
在图5的示例性实现中，第二级A2包括电流镜电路，该电流镜电路包括晶体管M3R，其控制端子(栅极，在本文考虑的MOSFET晶体管的示例性情况下)耦合到晶体管M3的栅极加上关联的偏置电流发生器IBR。
这样的电流镜电路因此提供从电源线VCC到接地GND的电流流动线，该电流流动线将包括晶体管M3和关联的偏置电流发生器IB的输出电流流动线进行镜像。
以那种方式，晶体管M3R能够“读取”流入到CL中的电流(在经由晶体管M3R进行镜像的晶体管M3的控制下)并将对应的信号发送回到电阻性反馈网络中的电阻器R1和R2之间的公共节点X，节点X表示虚拟接地节点。
因此，图5的实现是包括第二增益级A2到第一增益级A1的耦合网络的电路的示例。
如所图示，耦合网络包括电容器CC，其将第一增益级A1中的耦合节点D耦合到第二增益级A2中的输出节点C或VOUT。与图2对照而言，，在图5的示例性实现中，级A1和A2之间的耦合网络中的归零电阻器RZ可以省去，只要本文讨论的一个或多个实施例设想了引入左手平面(LHP)零点。
如前面所讨论的，提供包括电阻器R1、R2的反馈线，其经由电阻器R2将第二增益级A2中的输出节点C(或VOUT)耦合到第一增益级A1中的第一晶体管M1A的控制节点。
在图5的示例性实现中，电路10包括电流镜电路系统IBR、M3R，其耦合到通过第二增益级A2中的晶体管M3的电流流动路径。如所图示，电流镜电路系统IBR、M3R包括在电源线VC)和接地GND之间的电流镜流动线，在这种电流镜流动线中具有感测节点E，其被配置为产生指示在输出节点VOUT处供应给负载CL的电流的感测信号。
在图5的示例性实现中，提供耦合线100，其将电流镜流动线中的感测节点E耦合到第一增益级A1中的第一晶体管M1A的控制节点。因此，感测节点E处的感测信号被反馈到第一增益级A1中的第一晶体管M1A的控制节点。
可以看出，在图5的示例性实现中，Gloop的传递函数中的极点和零点由以下公式给出：
Figure BDA0003598429290000101
Figure BDA0003598429290000111
Figure BDA0003598429290000112
其中所指示的各种实体具有与前面介绍的相同含义。
可以合理地保持近似gm3R<<gm3以应用，前提是输出级被偏置得比通过晶体管M3R的镜像电流流动线高得多的电流。
有利地，调整晶体管M3R和偏置发生器IBR的大小以使得gm3RR2＝1导致以下关系：
Figure BDA0003598429290000113
Figure BDA0003598429290000114
这对应于输出极点和零点几乎完美的相互抵消。
通过在所有工艺、电压和温度(PVT)条件下满足条件gm3RR2＝1，可以促进这种零点-极点消除。
这可以通过如下方式来实现：将晶体管M3和M3R(以本身已知的方式)配置为在弱反型(低于阈值电压的栅源电压)中操作并选择与R2相同类型的电阻器Rbias＝αR2成反比的PTAT的偏置电流IB和IBR(与绝对温度成比例)类型(简而言之，偏置电流源IB和IBR被配置为提供与反馈电阻器R2的电阻成反比的电流)。
以这种方式：
Figure BDA0003598429290000115
其中VT是热电压，η为弱反型晶体管的参数，并且N是整数。
因此，通过充分选择N和α，(总是)有可能满足关系gm3RR2＝1，与PVT条件无关。
由于这种零点-极点消除，发现如图5中所例示的放大器电路在稳定性方面展现出与单极点OTA的行为完全相似的行为，具有本质上稳定的能力，而与电容性负载CL的值无关，甚至在存在(非常)小的补偿电容器CC(例如1pF)的情况下。
例如，这可能适用于范围从0dB到+20dB的闭环增益，其中CL从0.1pF变化到10nF，CC＝1pF。在所有考虑的情况下，发现相位裕度总是(远)高于60度，显示出完全足够的稳定性。
关于闭环行为，由于在反馈路径(而不是在正向路径中)引入了零点，因此闭环带宽等于Gloop的原始单位增益带宽(UGB)和零点频率z1之间的较低值，而带内增益——增益(Gain)可以被表达为：
Figure BDA0003598429290000121
对于增益为0dB和20dB，在CL分别等于10pF、100pF、1nF和10nF、正弦波输入为100kHz、10kHz、1kHz和100Hz的输入和输出电压下试验了完全足够的性能。
前面的讨论逐步应用于图6中所图示的放大器电路10的非反相配置，其中电压VCM(参见图1)被交换为VIN。
在图6的情况下，Gloop的传递函数中的极点和零点以及闭环极点与图5的反相配置中的相同。
只有带内增益——增益(Gain)不同，因为它是同相的并且等于：
Figure BDA0003598429290000122
该电路具有以下特征：电流镜电路系统IBR、M3R，被耦合到通过第二增益级A2中的至少一个另外晶体管M3的另外电流流动路径，电流镜电路系统包括在电源线VCC和接地GND之间的电流镜流动线IBR、M3R，其中电流镜流动线IBR、M3R中的感测节点E被配置为产生感测信号，该感测信号指示在输出节点VOUT处被供应给负载CL的电流；以及耦合线100，将电流镜流动线中的感测节点E耦合到第一增益级A1中的第一晶体管M1A的控制节点，其中感测节点E处的感测信号被反馈到第一增益级A1中的第一晶体管M1A的控制节点。
图6的示例性(非反相)实现可以与图5的示例性(反相)实现共享其他有利特征。例如，在图5和图6的两种实现中，第二增益级A2包括在电源线VCC和接地GND之间的输出电流流动线，该输出电流流动线包括被耦合到通过另外晶体管M3的另外电流流动路径的相应的偏置电流源IB，其中输出节点VOUT(或C)被布置在该相应的偏置电流源IB和另外晶体管M3中间。
此外，在图5和图6的两种实现中，电流镜电路系统IBR、M3R包括在电源线VCC和接地GND之间的电流镜流动线，该电流镜流动线包括被耦合到诸如M3R之类的电流镜晶体管的镜像偏置电流源IBR，其中感测节点E被布置在镜像偏置电流源IBR和电流镜像晶体管M3R中间。
例如，在图5和图6的两种实现中，第二增益级A2到第一增益级A1的耦合网络(仅)包括电容器CC，电容器CC将第一增益级A1中的耦合节点D耦合到第二增益级A2中的输出节点C(或VOUT)。
在图5和图6的两种实现中，另外晶体管M3和电流镜晶体管M3R可以在弱反型中被偏置。
例如，在图5和图6的两种实现中，相应的偏置电流源IB和镜像偏置电流源IBR可以被配置为提供与绝对温度(PTAT)成比例的电流。
前面关于A类两级放大器的讨论可以被扩展到AB类两级放大器，如图7(反相配置)和图8(非反相配置)中所图示。
正如本领域技术人员所熟知的，AB类放大器操作涉及A类操作(用于小功率输出)和B类操作(用于较大电流输出)的组合，通常通过对放大器输出级中的两个晶体管进行预偏置来实现。
在本文讨论的上下文中采取AB类放大器架构主要涉及：(以本身已知的方式)设计两级A1、A2之间的耦合网络的不同拓扑；以及将感测节点E包括在电流镜流动线中，其被配置为产生指示在AB类放大器的输出节点VOUT处供应给负载CL的电流感测信号，以使得感测节点处的感测信号可以被反馈到第一增益级A1以产生零点-极点双峰，如前面结合图5和图6的实现已经讨论的。
如图7和图8中通过示例所图示的AB类放大器再次包括第一差分级A1，其具有尾偏置电流发生器2IB，其耦合到接地GND并在节点B和电源电压VCC之间的点B处从第一电流流动线和第二电流流动线的并联连接中吸收电流。
第一电流流动线包括通过第一晶体管对——即晶体管M1A和(二极管连接的)晶体管M2A——的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)。
第二电流流动线包括通过第二晶体管对——即晶体管M1B和晶体管M2B——的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)。
差分输入电压被施加在晶体管M1A(其被布置在晶体管M2A和节点B之间)以及晶体管M1B(其被布置在晶体管M2B和节点B之间)的控制端子(栅极，在本文中考虑的MOSFET晶体管的示例性情况下)上(可能在电阻器R1的介入下)。
尽管相对于偏置源2IB可能有不同的相对布置，但是在图7和图8中，对应于图5和图6的那些标记已被保留用于晶体管M1A和M1B，它们在其控制端子(栅极，在示例性情况下这里考虑的MOSFET晶体管)处接收差分输入信号。
同样地，在图7和图8中，与图5和图6中的那些相对应的标记被保留用于晶体管M2A和M2B，其具有相互耦合的控制端子(栅极，在本文考虑的MOSFET晶体管的示例性情况下)。
在图7和图8的电路图中从左到右移动，图7和图8中所图示的AB类放大器电路包括电源线VCC和接地GND之间的电流流动线对。
在这些电流流动线对中：第一个包括偏置电流发生器IB，其耦合到电源线VCC，并在节点D1处将电流注入到通过二极管连接的晶体管对M6和M4的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例情况下)中，其中晶体管M6位于电流发生器和晶体管M4中间；第二个包括偏置电流发生器IB，其耦合到接地GND并在节点D2处从通过二极管连接的晶体管对M7和M5的级联电流流动路径(源极-漏极，在本文考虑的MOSFET晶体管的示例性情况下)中吸收电流，其中晶体管M7位于电流发生器和晶体管M5中间。
同样，在图7和图8的电路图中从左到右移动，在图7和图8中所图示的AB类放大器电路中，在电源线VCC和接地GND之间提供了另一个电流流动线，包括：偏置电流发生器IB，其作用在电源线VCC和位于第一级A1中的晶体管M1B和M2B之间的(耦合)节点D(以下也被称为节点C2)中间；通过晶体管M8从节点C2到节点C1的流动路径(源极-漏极，在MOSFET晶体管的示例情况下)，其中晶体管M8的控制端子(栅极，在MOSFET晶体管的示例情况下)耦合到晶体管M6的控制端子(栅极，在MOSFET晶体管的示例情况下)；另一个偏置电流发生器IB，其作用在晶体管M8(节点C1)和接地GND中间，以使得晶体管M8被布置在节点C1和C2中间(即在两个偏置电流发生器IB中间，耦合到节点C1和C2)；以及晶体管M9，被布置有与通过晶体管M8的流动路径并联的通过其的被耦合到节点C1和C2的流动路径(源极-漏极，在MOSFET晶体管的示例情况下)，并且晶体管M9的控制端子(栅极，在MOSFET晶体管的示例性情况)耦合到二极管连接的晶体管M7的控制端子(栅极，在MOSFET晶体管的示例性情况下)。
在如图7和图8中所图示的AB类放大器中，第二级A2包括输出晶体管对M2和M3，其被布置有：级联在来自接地GND和电压VCC处的电源线(晶体管M3耦合到电压VCC处的电源线，晶体管M2耦合到接地GND)的电流流动线中的通过其的电流路径(源极-漏极，在MOSFET晶体管的示例情况下)；以及它们的控制端子(栅极，在MOSFET晶体管的示例情况下)，控制端子耦合到晶体管M8和M9的并联连接的相对端的节点C1和C2，因此晶体管M3的栅极经由节点C2耦合到第一级A1中的耦合节点D。
在如图7和图8中所图示的AB类放大器中，第二级A2中的节点C将输出电压VOUT提供给电容性负载CL，该节点C被布置在通过晶体管M2和M3的级联电流流动路径中间，并经由具有电容值CC/2的电容器而耦合到节点C1、C2，即耦合到晶体管M2和M3的控制端子(栅极，在MOSFET晶体管的示例性情况下)。
将假设以下关系适用于图7和图8中所图示的AB类放大器：
M8＝M6/2
M9＝M7/2
M2＝k.M4
M3＝k.M5。
这些关系的含义(本质上是所涉及的晶体管的有源区域的比率)在本领域中是常规的。
此外，在如图7和图8中所图示的AB类放大器的情况下，实施例的基本概念涉及在Gloop的传递函数中创建零点，旨在以高准确度跟踪输出极点，与工艺、温度和电源电压无关。
再次在这里，这种方法可以通过感测(“读取”)CL中的电容输出电流并将其反馈到控制回路中的节点以供Gloop创建取决于负载电容CL的零点来实现。
图7和图8中所图示的可能实现包括两个晶体管(例如MOSFET)M2R和M3R，它们被配置为读取CL中的电流，并将在这里再次被指明为E的节点处的对应的感测信号反馈到R1和R2之间的反馈网络的公共节点，即虚拟接地节点X。
如图7和图8中所图示，晶体管M2R和M3R布置有：级联在来自接地GND和电压VCC处的电源线的电流流动线中的通过其的电流流动路径(源极-漏极，在MOSFET晶体管的示例情况下)，以及发送回到R1和R2之间的反馈网络的公共节点E的信号在通过晶体管M2R和M3R的级联的电流流动路径中间抽头；以及它们的控制端子(栅极，在MOSFET晶体管的示例情况下)，其耦合到晶体管M3(对于晶体管M3R)和晶体管M2(对于晶体管M2R)的控制端子(在这里是栅极)。
除了还与图5和图6的实现共享的基本特征之外，图7和图8的实现因此在它们之间共享以下特征，诸如：电流镜电路系统M2R、M3R，其耦合到通过第二增益级A2中的另外晶体管M2、M3的电流流动路径，该电流镜电路系统M2R、M3R包括在电源线VCC和接地GND之间的电流镜流动线M2R、M3R，其中电流镜流动线M2R、M3R中的感测节点E被配置为产生指示在输出节点VOUT处供应给负载CL的电流的感测信号；以及耦合线100，其将电流镜流动线中的感测节点E耦合到第一增益级A1中的第一晶体管M1A的控制节点。
与图5和图6的实现的情况一样，在图7和图8的实现中，感测节点E处的感测信号被反馈到第一增益级A1中的第一晶体管M1A的控制节点。
可以看出，Gloop的传递函数的极点pd、p1和零点z1由以下公式给出：
Figure BDA0003598429290000171
Figure BDA0003598429290000172
Figure BDA0003598429290000173
其中gm2和gm3是晶体管M2和M3的跨导。
在这里再次，只要输出级M2、M3被偏置得比关联的电流镜级M2R、M3R高(很多)的电流，则可以保持近似gm3R<<gm3以应用。
有利地，调整M3R和IBR的大小以使得gm3RR2＝1导致以下关系：
Figure BDA0003598429290000174
Figure BDA0003598429290000175
这再次表示输出极点和零点之间几乎完美的抵消。
在这里再次，在条件(gm3R*gm2R)R2＝1(始终)有效的情况下，无论工艺、电压和温度(PVT)条件如何，都促进实现所期望的零点-极点抵消。
这个结果可以通过如下方式来实现：(以本身已知的方式)设计弱反型(栅极到源极的电压低于阈值电压)中的晶体管M3、M2、M3R和M2R，并选择与R2相同类型的电阻器Rbias＝αR2成反比的PTAT的偏置电流IB(与绝对温度成比例)类型，如图5和图6的情况中所报告的。
有利地，在图7和图8的两种实现中，第二增益级A2包括在电源线VCC和接地GND之间的输出电流流动线，其中这种输出电流流动线包括通过第一另外晶体管M2和第二另外晶体管M3的级联电流流动路径，其中输出节点C(或VOUT)被布置在第一另外晶体管M2和第二另外晶体管M3中间的输出电流流动线处。
在图7和图8的两种实现中，提供了电流镜电路系统，其包括在电源线VCC和接地GND之间的电流镜流动线。如所图示，这种电流镜流动线包括通过第一电流镜晶体管M2R和第二电流镜晶体管M3R的级联电流流动路径，其中感测节点E被布置在第一电流镜晶体管M2R和第二电流镜晶体管M3R中间的这种电流镜流动线处。
在图7和图8中所图示的实现中，AB类操作由第二增益级A2到第一增益级A1的耦合网络来促进，其包括电容器对CC/2，其将第二增益级A2中的输出节点C(或VOUT)耦合到第一节点C1和第二节点C2，该第一节点C1和第二节点C2位于通过第一耦合晶体管M8和第二耦合晶体管M9的电流流动路径(源极-漏极，在本文考虑的MOSFET的示例性情况下)的并联连接的相对端处。
在图7和图8中所图示的实现中，通过第一耦合晶体管M8和第二耦合晶体管M9的电流流动路径的并联连接被插入在电源线VCC和接地GND之间的电流流动线中的偏置电流发生器对之间。
在这样的电流流动线中，第二增益级A2中的输出电流流动线中的第一另外晶体管M2和第二另外晶体管M3具有分别耦合到节点C1和节点C2的控制节点。
此外，节点C2耦合到第一增益级A1中的耦合节点D，并且第一耦合晶体管M8具有控制节点(栅极，在本文考虑的MOSFET的示例性情况下)，该控制节点耦合到在电源线VCC和接地GND之间的第一驱动电流线(即IB、M4、M6)中的第一驱动节点(即，被指明为D1的节点)。
这样的第一驱动电流线包括(如由例如二极管连接的晶体管M4、M6提供的)二极管结的(第一)串联连接和第一驱动电流偏置发生器IB的级联布置，该驱动电流偏置发生器IB被布置在电源线VCC和第一驱动节点D1之间。
如图7和图8中所图示，第二耦合晶体管M9具有控制节点(栅极，在本文考虑的MOSFET的示例性情况下)，该控制节点耦合到电源线VCC和接地GND之间的第二驱动电流线中的第二驱动节点(即，节点D2)。
如图7和图8中所图示，这样的第二驱动电流线包括(由二极管连接的晶体管M5、M7提供的)二极管结的(第二)串联连接和第二驱动电流偏置发生器IB的级联布置，其中这样的驱动电流偏置发生器被布置在接地GND和第二驱动节点D2之间。
由于前面讨论的零点-极点双峰，发现如图7和图8中所例示的AB类放大器电路在稳定性方面展现出与单极OTA的行为完全相似的行为，具有本质上稳定的能力，而与电容性负载CL的值无关，甚至在存在(非常)小的补偿电容器CC(例如3pF)的情况下。
例如，这可能适用于范围从0dB到20dB的闭环增益，其中CL从0.1pF变化到10nF，CC＝3pF。在所有考虑的情况下，发现相位裕度始终高于60度，显示出完全足够的稳定性。
关于闭环行为，由于在反馈路径(而不是在正向路径中)引入了零点，因此闭环带宽等于Gloop的原始单位增益带宽(UGB)和零点频率z1之间的较低值，而带内增益——增益(Gain)，在图7的反相配置的情况下可以被表达为：
Figure BDA0003598429290000191
或者在图8的非反相配置的情况下可以被表达为：
Figure BDA0003598429290000201
对于增益为0dB和20dB和CC＝3pF，在CL分别等于10pF、100pF、1nF和10nF、正弦波输入为100kHz、10kHz、1kHz和100Hz的输入和输出电压下试验了完全足够的性能。
就像图5和图6的实现一样，图7和图8的实现可以通过以下方式促进电路10的设计：设计第一增益级A1、第二增益级A2以及第二增益级A2到第一增益级A1的耦合网络，以及反馈线R1、R2，其将第二增益级A2的输出节点C耦合到第一增益级A1中的第一晶体管M1A的控制节点，以获得具有(至少)一个输出极点即p1的环路传递函数Gloop；并且设计具有耦合线100的电流镜电路系统(即：图5和图6的实现中的IBR、M3R和图7和图8的实现中的M2R、M3R)以获得具有输出零点z1的环路传递函数Gloop，该输出零点z1由于感测节点E处的感测信号被反馈到第一增益级A1中的第一晶体管M1A的控制节点(例如栅极)而抵消了输出极点p1。
在图5、图6、图7和图8的所有实现中，提供了反馈线，其包括被耦合第二增益级A2中的输出节点C(或VOUT)和第一增益级A1中的第一晶体管M1A的控制节点(栅极，在本文考虑的MOSFET的示例性情况下)的第一电阻器(即R2)。
反馈线还包括第二电阻器(即R1)，其耦合到第一增益级(A1)中的第一晶体管M1A的控制节点，其中第二电阻器R1被配置为向第一晶体管M1A的控制节点施加：在图5和图7的“反相”配置的情况下——输入信号VIN，其中第二晶体管M1B的控制节点(例如，栅极)已向其施加参考信号VCM；或者在图6和图8的“非反相”配置的情况下——参考信号VCM，其中第二晶体管M1B的控制节点已向其施加输入信号VIN。
如本文所讨论的电路本身适合于被包括在包括耦合到第二增益级A2中的输出节点C(或VOUT)的电容性负载CL的设备中。
包括例如具有从几pF到几十nF相关电容值的静电和/或压电致动器的设备可以是这种设备的示例。
在不损害基本原理的情况下，细节和实施例可以相关于仅以示例方式描述的内容而变化，甚至是显著变化，而不背离保护范围。
权利要求是本文提供的实施例的技术教导的组成部分。
保护范围由所附权利要求来确定。

Claims (19)

1.一种电路，包括：
第一增益级，具有差分输入晶体管对并且具有偏置电流源，所述差分输入晶体管对包括具有控制节点和电流流动路径的第一晶体管、以及具有控制节点和电流流动路径的第二晶体管，所述偏置电流源被耦合到所述第一晶体管的所述电流流动路径和所述第二晶体管的所述电流流动路径，其中所述第一晶体管的所述控制节点和所述第二晶体管的所述控制节点被配置为在所述第一晶体管与所述第二晶体管之间施加输入信号，并且其中所述第二晶体管位于所述偏置电流源与通过所述第二晶体管的所述电流流动路径中的耦合节点之间；
第二增益级，具有输出节点，所述输出节点被配置为耦合到负载并向所述负载施加输出电压，所述输出电压是被施加在所述第一晶体管的所述控制节点与所述第二晶体管的所述控制节点之间的所述输入信号的函数，其中所述第二增益级包括通过至少一个另外晶体管的另外电流流动路径；
耦合网络，被配置为：将所述第一增益级中的所述耦合节点耦合到所述第二增益级中的所述输出节点；
反馈线，将所述第二增益级中的所述输出节点耦合到所述第一增益级中的所述第一晶体管的所述控制节点；
电流镜电路系统，被耦合到所述第二增益级中通过所述至少一个另外晶体管的所述另外电流流动路径，所述电流镜电路系统包括在电源线与接地之间的电流镜流动线，其中所述电流镜流动线中的感测节点被配置为产生感测信号，所述感测信号指示在所述输出节点处被供应给所述负载的所述电流；以及
耦合线，直接连接在所述第二增益级中的所述电流镜流动线中的所述感测节点处产生的所述感测信号，所述感测信号反馈到所述第一增益级中的所述第一晶体管的所述控制节点。
2.根据权利要求1所述的电路，
其中所述第二增益级包括在所述电源线与接地之间的输出电流流动线，所述输出电流流动线包括相应的偏置电流源，所述相应的偏置电流源被耦合到通过所述至少一个另外晶体管的所述另外电流流动路径，其中所述输出节点被布置在所述相应的偏置电流源与所述至少一个另外晶体管中间；以及
其中所述电流镜电路系统包括在所述电源线和接地之间的电流镜流动线，所述电流镜流动线包括被耦合到电流镜晶体管的镜像偏置电流源，其中所述感测节点位于所述镜像偏置电流源和所述电流镜晶体管中间。
3.根据权利要求2所述的电路，其中所述耦合网络包括将所述第一增益级中的所述耦合节点耦合到所述第二增益级中的所述输出节点的电容器。
4.根据权利要求2所述的电路，其中所述另外晶体管和所述电流镜晶体管在弱反型中被偏置。
5.根据权利要求2所述的电路，其中所述相应的偏置电流源和所述镜像偏置电流源被配置为提供与绝对温度(PTAT)成比例的电流。
6.根据权利要求2所述的电路，
其中所述反馈线包括反馈电阻器，所述反馈电阻器将所述第二增益级中的所述输出节点耦合到所述第一增益级中的所述第一晶体管的所述控制节点；以及
其中所述相应的偏置电流源和所述镜像偏置电流源被配置为提供与所述反馈电阻器的电阻成反比的电流。
7.根据权利要求1所述的电路，
其中所述至少一个另外晶体管包括第一另外晶体管和第二另外晶体管；
其中所述第二增益级包括在所述电源线与接地之间的输出电流流动线，所述输出电流流动线包括通过所述第一另外晶体管和所述第二另外晶体管的级联电流流动路径，其中所述输出节点被布置在位于所述第一另外晶体管和所述第二另外晶体管中间的所述输出电流流动线处；以及
其中所述电流镜电路系统包括在所述电源线与接地之间的电流镜流动线，所述电流镜流动线包括通过第一电流镜晶体管和第二电流镜晶体管的所述级联电流流动路径，其中所述感测节点被布置在位于所述第一电流镜晶体管和所述第二电流镜晶体管中间的所述电流镜流动线处。
8.根据权利要求7所述的电路，其中所述耦合网络包括电容器对，所述电容器对将所述第二增益级中的所述输出节点耦合到通过第一耦合晶体管和第二耦合晶体管的所述电流流动路径的并联连接的相对端处的第一节点和第二节点，通过第一耦合晶体管和第二耦合晶体管的所述电流流动路径的所述并联连接被插入在所述电源线与接地之间的电流流动线中的偏置电流发生器对之间。
9.根据权利要求8所述的电路，
其中所述第二增益级中的所述输出电流流动线中的所述第一另外晶体管和所述第二另外晶体管具有分别被耦合到所述第一节点和所述第二节点的控制节点；
其中所述第二节点被耦合到所述第一增益级中的所述耦合节点；
其中所述第一耦合晶体管具有控制节点，所述第一耦合晶体管的所述控制节点被耦合到在所述电源线与接地之间的第一驱动电流线中的第一驱动节点，所述第一驱动电流线包括二极管结的第一串联连接和第一驱动电流偏置发生器的级联布置，所述驱动电流偏置发生器被布置在所述电源线与所述第一驱动节点之间；以及
其中所述第二耦合晶体管具有控制节点，该控制节点被耦合到在所述电源线和接地之间的第二驱动电流线中的第二驱动节点，所述第二驱动电流线包括二极管结的第二串联连接和第二驱动电流偏置发生器的级联布置，所述驱动电流偏置发生器被布置在接地与所述第二驱动节点之间。
10.根据权利要求9所述的电路，其中所述偏置电流发生器被配置为提供与绝对温度(PTAT)成比例的电流。
11.根据权利要求9所述的电路，
其中所述反馈线包括反馈电阻器，所述反馈电阻器将所述第二增益级中的所述输出节点耦合到所述第一增益级中的所述第一晶体管的所述控制节点；以及
其中所述偏置电流发生器被配置为提供与所述反馈电阻器的电阻成反比的电流。
12.根据权利要求7所述的电路，其中所述第一另外晶体管、所述第二另外晶体管、所述第一电流镜晶体管和所述第二电流镜晶体管在弱反型中被偏置。
13.根据权利要求1所述的电路，其中所述反馈线包括：
第一电阻器，所述第一电阻器耦合所述第二增益级中的所述输出节点和所述第一增益级中的所述第一晶体管的所述控制节点；以及
第二电阻器，所述第二电阻器被耦合到所述第一增益级中的所述第一晶体管的所述控制节点，其中所述第二电阻器被配置为向所述第一晶体管的所述控制节点施加以下中的一者：
输入信号，其中所述第二晶体管的所述控制节点已向所述第二晶体管施加参考信号；或
参考信号，其中所述第二晶体管的所述控制节点已向所述第二晶体管施加输入信号。
14.一种系统，包括：
根据权利要求1所述的电路；以及
电容性负载，被耦合到所述电路的所述第二增益级中的所述输出节点。
15.一种设计根据权利要求1所述的电路的方法，包括：
设计所述第一增益级、所述第二增益级、所述第二增益级到所述第一第二增益级的所述耦合网络，其中所述反馈线将所述第二增益级中的所述输出节点耦合到所述第一增益级中的所述第一晶体管的所述控制节点，以获得具有输出极点的环路传递函数；以及
设计所述电流镜电路系统，其中所述耦合线将所述第二增益级中的所述电流镜流动线中的所述感测节点耦合到所述第一增益级中的所述第一晶体管的所述控制节点，以响应于所述感测节点处的所述感测信号被反馈到所述第一增益级中的所述第一晶体管的所述控制节点而获得具有抵消掉所述输出极点的输出零点的环路传递函数。
16.一种电路，包括：
差分输入级，包括输入晶体管对，所述输入晶体管对具有被配置为接收第一信号和第二信号的控制端子，其中所述输入晶体管对的第一输入晶体管生成差分信号；
输出级，包括输出晶体管，所述输出晶体管具有控制端子和漏极端子，该控制端子被配置为接收所述差分信号，该漏极端子生成输出信号；
电阻性反馈电路，被耦合在所述输出晶体管的所述漏极端子与所述输入晶体管对中的第二输入晶体管的所述控制端子之间；
感测晶体管，被连接到电流镜电路中的所述输出晶体管，所述感测晶体管具有控制端子和漏极端子，该控制端子被配置为接收所述差分信号，该漏极端子生成指示由所述输出信号递送的电流的感测信号；以及
反馈路径，所述反馈路径被配置为：将所述感测信号施加到所述输入晶体管对中的所述第二输入晶体管。
17.根据权利要求16所述的电路，还包括米勒补偿电容器，所述米勒补偿电容器被耦合在所述输出晶体管的所述漏极端子与所述控制端子之间。
18.根据权利要求16所述的电路，其中所述感测晶体管和所述输出晶体管在弱反型中被偏置。
19.根据权利要求16所述的电路，还包括输出电流源和镜像电流源，所述输出电流源被耦合到所述输出晶体管，所述镜像电流源被耦合到所述感测晶体管，其中由所述输出电流源和所述镜像电流源所供应的电流与绝对温度(PTAT)电流成比例。
CN202210398389.4A 2021-04-16 2022-04-15 放大器电路、对应的设备和方法 Pending CN115225048A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000009653 2021-04-16
IT202100009653 2021-04-16
US17/720,502 2022-04-14
US17/720,502 US20220337198A1 (en) 2021-04-16 2022-04-14 Amplifier circuit, corresponding device and method

Publications (1)

Publication Number Publication Date
CN115225048A true CN115225048A (zh) 2022-10-21

Family

ID=76708333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210398389.4A Pending CN115225048A (zh) 2021-04-16 2022-04-15 放大器电路、对应的设备和方法

Country Status (2)

Country Link
US (1) US20220337198A1 (zh)
CN (1) CN115225048A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116795165A (zh) * 2023-07-25 2023-09-22 南京米乐为微电子科技有限公司 一种ptat的输出调节电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116795165A (zh) * 2023-07-25 2023-09-22 南京米乐为微电子科技有限公司 一种ptat的输出调节电路
CN116795165B (zh) * 2023-07-25 2024-04-05 南京米乐为微电子科技股份有限公司 一种ptat电流源的输出调节电路

Also Published As

Publication number Publication date
US20220337198A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US7492137B2 (en) Series regulator and differential amplifier circuit thereof
JP3177743B2 (ja) 高差動インピーダンスと低共通モード・インピーダンスを有する差動チャージ・ポンプ回路
JP5012412B2 (ja) 増幅装置及びバイアス回路
US7187235B2 (en) Class AB rail-to-rail operational amplifier
US9190969B2 (en) Regulator with low dropout voltage and improved stability
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US20160308497A1 (en) Low drop out voltage regulator and method therefor
JPH02239706A (ja) Ｃｍｏｓ電圧基準／バッファ回路
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
JP5955950B2 (ja) 同相フィードバックを備えた広帯域幅ｃ級増幅器
JPH0360209A (ja) 増幅器回路とこの回路を含む半導体集積回路
GB2539457A (en) Voltage regulators
TW201821925A (zh) 穩壓器
JPH01311608A (ja) 電圧電流変換回路
CN115079760B (zh) 一种低压差线性稳压器和芯片
US9571052B1 (en) Transconductance (gm) boosting transistor arrangement
JP2004194124A (ja) ヒステリシスコンパレータ回路
CN115225048A (zh) 放大器电路、对应的设备和方法
US6727757B1 (en) Biasing circuit for transconductors
US6538513B2 (en) Common mode output current control circuit and method
EP1978636A1 (en) Amplifier having an output protection, in particular operational amplifier for audio application
US7570113B2 (en) Overload recovery circuit for folded cascode amplifiers
JP6132881B2 (ja) 電圧可変利得増幅回路及び差動入力電圧の増幅方法
US6831501B1 (en) Common-mode controlled differential gain boosting
JP5788739B2 (ja) 電圧可変利得増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination