JPH02239706A - Ｃｍｏｓ電圧基準／バッファ回路 - Google Patents

Ｃｍｏｓ電圧基準／バッファ回路

Info

Publication number
JPH02239706A
JPH02239706A JP1303033A JP30303389A JPH02239706A JP H02239706 A JPH02239706 A JP H02239706A JP 1303033 A JP1303033 A JP 1303033A JP 30303389 A JP30303389 A JP 30303389A JP H02239706 A JPH02239706 A JP H02239706A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
fet
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1303033A
Other languages
English (en)
Other versions
JPH0588006B2 (ja
Inventor
Timothy V Kalthoff
ティモシー・ブイ・カルソフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of JPH02239706A publication Critical patent/JPH02239706A/ja
Publication of JPH0588006B2 publication Critical patent/JPH0588006B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電源ノイズの影響を受けずまた出力導体の過
渡信号に対して不感性を有する，低ノイズの安定した基
準電圧を提供するＣＭＯＳバンド・ギャップ回路並びに
バッファ増幅回路に関するものである． （従来の技術） バンド・ギャップ回路は、典型的な一例としては、絶対
温度に無関係な安定した基準電圧を発生するために集精
回路に使用されている．パンド●ギャップ回路は、温度
に比例する電圧であって、しかも互いに異なった電流密
度で動作している２つのトランジスタの夫々のＶＢＥ電
圧の差分の関数であるところの、電圧Ｖ　ＴＨＥＲＭＡ
Ｌを発生するようになっている．この電圧ＶＴＨＥＲＭ
ＡＩは、抵抗形マルチプライヤ回路によって、＋２ミリ
ボルト／℃の温度係数を有する電圧へと「ゲイン・アッ
プ」され、そしてこの電圧が，−２ミリボルト／℃の温
度係数を有するＮＰＮ｝ランジスタのＶＢＥ電圧に加え
合わされるようになっている．従ってこの加算により、
温度に無関係なバンド・ギャップ電圧が発生されること
になる．バンド・ギャップ回路はバイボーラ集積回路に
おいては広く使用されている，ＣＭＯＳ集積回路におい
ても、安定した電圧基準回路は望まれている．バンド・
ギャップ回路のうちのあるものは、これまでにも、ＮＰ
Ｎトランジスタを含んでいるＣＭＯＳ集積回路内に構成
されていた． （発明が解決しようとする課題） ＣＭＯＳ回路は、電源電圧の高周波増分変動の影響を、
即ち電源ノイズの影響を極めて受け易いものであること
が知られている．電源ノイズの影響を回避するための回
路技術の１つに、電源電圧バスと、電源ノイズの影響か
ら絶縁すべきＦＥＴのドレインとの間に、複数の電界効
果トランジスタ（ＦＥＴ）を直列に「カスコード」接続
して用いるというものがある．このカスコード舎トラン
ジスタのゲートは、電源電圧程には大きな変動を生ずる
ことのない，適当な基準電圧に接続される．特に重要な
ことは，ＣＭＯＳ回路内で発生されるこの内部基準電圧
に対する電源ノイズの影響を、実質的に除去できるよう
にすることである． 「過渡負荷」が内部基準電圧源へ伝達されてしまう構成
のＣＭＯＳ集積回路において、その基準電圧源に必要と
される基本的要件は、その基準電圧源の出力インピーダ
ンスが低いということであり、それによって、この基準
電圧源へ結合される可能性のあるノイズに対して、発生
される基準電圧が比較的「免疫をもっている」ようにす
ることである． 本発明の目的は、低い出力インピーダンスを持ち、その
出力箇点に加わる過渡負荷に対して極めて迅速に反応す
る、バッファ回路を提供することにある． 本発明の別の目的は、安定した、低ノイズ、低出力イン
ピーダンスの、ＣＭＯＳ集積回路における基準電圧を提
供することにある． （課題を解決するための手段及び作用）要約して、且つ
その一実施例に即して述べるならば、本発明は，安定な
、低ノイズ、低出力インピーダンスのＣＭＯＳ電圧基準
回路であって、バンド・ギャップ回路と、このバンド・
ギャップ回路の出力端子に接続された電源ノイズ・リジ
ェクション回路と、ユニティ●ゲインφバッファとを含
んでいるＣＭＯＳ電圧基準回路を提供するものである．
前記ユニティ・ゲイン・バッファは第１のＣＭＯＳ差動
増幅器を含んでおり、この第１ＣＭＯＳ差動増幅塁は、
その第１の入力がバンド・ギャップ電圧の出力に接続さ
れ、出力がＣＭＯＳ演算相互コンダクタンス増幅器の入
力に接続されている．このＣＭＯＳ演算相互コンダクタ
ンス増幅器の出力は、第１ＣＭＯＳ差動増幅器の第２入
力と、該ＣＭＯＳ演算相互コンダクタンス増幅器の第２
入力とへフィードバックされるようになっている．この
演算相互コンダクタンス増幅器の出力には、高周波「グ
リッチ」を吸収するために、大容量のコンデンサが接続
されている．（このバッファは、グリッチの残留分に対
して高速で応答するものでなければならず、また、この
コンデンサを、そのグリッチ以前のこのコンデンサの初
期の値へと最充電するものでなければならない）．ここ
で説明する本発明の実施例においては、バンドーギャッ
プ回路は、その電流密度が互いに異なるように動作させ
られる、第ｌＮＰＮトランジスタと第２ＮＰＮ　｝ラン
ジスタとを含んでいる．それらの第１及び第２のＮ　Ｐ
　Ｎ−トランジスタの夫々のエミッタに夫々の入力端子
が接続された第２のＣＭＯＳ差動増幅器が、それらの第
１及び第２のＮＰＮ　｝ランジスタのＶＩＦ電圧の差に
等しいＶ　Ｔ｝ＩＥＲＭ＾Ｌ電圧を、それらの第１及び
第２のＮＰＮ　｝ランジスタの夫々のベースの間に、該
第２ＣＭＯＳ差動増幅器の出力からのフィードバックに
応答して、維持するようになっている．この第２ＣＭＯ
Ｓ差動増幅器の出力により駆動されるソース・フォロワ
ＭＯＳＦＥＴが、電源ノイズ・リジェクション回路に接
続されている．この電源ノイズ・リジェクション回路は
、カスコード接続されたＭＯＳＦＥＴを含んでおり、こ
のカスコードＭＯＳＦＥＴは，正電源電圧導体とソース
・フォロワＭＯＳＦＥＴのドレインとの間にｍ＆ｔされ
ている．このカスコードＭＯＳＦＥＴのゲートは、Ｐチ
ャネル形カレント●ミラー制御ＭＯＳＦＥＴのドレイン
に接続されており、このＰチャネル形カレント●ミラー
制１１ＭＯｓＦＥＴは、上記ソース・フォロワＭＯＳＦ
ＥＴの電流を、Ｐチャネル形カレント●ミラー出力ＭＯ
ＳＦＥＴを介して「鏡映」するものである．電源電圧の
増分変動は、そのソースが上記ソース・フォロワＭＯＳ
ＦＥＴのソースに接続され、またそのドレインが上記Ｐ
チャネル形カレント●ミラー出力ＭＯＳＦＥＴのドレイ
ンと上記Ｐチャネル形カレント自ミラーＭＯＳＦＥＴの
ｇｄｓとに接続された、ダイオード接続されたＮチャネ
ル形ＭＯＳＦＥＴのｇ■の比をもって、大幅に減衰され
るようになっている． （実施例） 先ず第１図について説明すると、バンド拳ギャップ回路
２３は、差動増幅器１６３のＮチャネル形入力ＭＯＳＦ
ＥＴ１４９のゲートを駆動するようにした，ダーリント
ン接続された２つのＮＰＮトランジスタ１５０及び１５
１を含んでいる．ダーリントン接続された２つのトラン
ジスタ１５３及び１５４は、差動増幅器１６３のＮチャ
ネル形入力ＭＯＳＦＥＴ１５２のゲートを駆動するよう
になっており、またそれらのトランジスタ１５３及び１
５４のエミッタ面積はトランジスタ１５０及び１５１の
エミッタ面積の８分の１の面積とされている． 図示された，ソース電極がーＶｃｃに接続されているそ
れらのＮチャネル形バイアス電流トランジスタは、トラ
ンジスタ１５０，１５１，１５３、並びに１５４に，互
いに等しい大きさの電流が供給されるようにしており、
従って、トランジスタ１５３及び１５４における電流密
度は、トランジスタ１５０及び１５１における電流密度
より大幅に高くなっている． 差動増幅器１６３は、ＭＯＳＦＥＴ１４９及び１５２と
抵抗器１５７及び１５８とを含んでおり，第２差動増幅
器１７９のＮチャネル形入力ＭＯＳＦＥＴ１６１及び１
６２を駆動するようになっている．導体１８８上に送出
されるこの差動増幅器１７９の出力が、Ｎチャネル形ソ
ース・フォロワ●トランジスタ１８１を駆動し，このト
ランジスタ１８１が、約２．７５ボルトの出力基準電圧
Ｖ　ＲＥＦを発生するようになっている．導体１７１上
のこの電圧Ｖ　ＩＩＥＦは、カスコード接続されたＮチ
ャネル形ＭＯＳＦＥＴ１６４のゲートへフィードバック
されて、差動増幅器１６３の電源リジェクション●レシ
オを改善するようになっていると共に、Ｐチャネル形Ｍ
ＯＳＦＥＴ１６５にもフィードバックされるようになっ
ており、このＦＥＴ１６５は回路の始動が確実になされ
るように機能するものである． ダイオード接続された２つのＰチャネル形ＭＯＳＦＥＴ
１６６が更に回路の始動を助けている．導体１７１上の
Ｖ　ＲＥＦ電圧は更に、抵抗器１６７、ダイオード接続
されたＮチャネル形ＭＯＳＦＥＴｌ６８、Ｐチャネル形
ＭＯＳＦＥＴ１６９、及びＮチャネル形のダイオード接
続されカレント●ミラー制御ＭＯＳＦＥＴ１４８を通っ
て流れる電流を確立させており、このＭＯＳＦＥＴ１４
８は，ソースが−Ｖｃｃに接続されているその他全ての
カレント●ミラーＮチャネル形ＭＯＳＦＥＴの、ゲート
ーンース電圧を設定している． 導体１７１上の電圧Ｖ　ＲＥＦによって、抵抗器１９０
及び１９１を流れる電流が発生されるようになっており
、これにより、ＮＰＮ　｝ランジスタ１９４のベースに
印加されるバンド・ギャップ電圧が（フィードバックに
よって）一定に維持されるようになっている．このバン
ド・ギャップ電圧ＶｅＧは、トランジスタ１９４のＶＢ
Ｅ電圧と「ゲインψアップ」されたＶ　ＴＨＥＲＭ＾Ｌ
電圧との和である＊ＶＴＨＥＲＭ＾［電圧は、トランジ
スタ１５０と１５１のＶＢＥ電圧の和と、トランジスタ
１５３と１５４のＶＢＥ電圧の和との間の電圧の差分に
起因するものであり、抵抗器１９６の両端間に現れる電
圧である，ＮＰＮ｝ランジスタ１９４、抵抗器１９５、
そして導体１５９を介してＶ　ＲＥＦがフィードバック
されることによって、直列に接続された差動増幅器１６
３及び１７９が，Ｎチャネル形ＭＯＳＦＥＴ１４９及び
１５２のゲートーソース電圧を互いに等しくさせ、それ
によって、抵抗器１９６の両端間に、Ｖ　’ＩＨＥＲＮ
八し電圧が確実に発生するようになっている． Ｎチャネル形ソース・フォロワＭＯＳＦＥＴ１８ｌは、
そのチャネル幅対チャネル長さ比が、Ｎチャネル形ＭＯ
ＳＦＥＴ１８４におけるその比の、約１０倍となってい
る．そのために、ソース・フォロワＭＯＳＦＥ７１８１
を介して供給される出力電流の約１０分の１の大きさの
電流が，ＭＯＳＦＥＴ１ｇ４とＮチャネル形カスコード
ＭＯＳＦＥＴ１８３とを流れ，そして、Ｐチャネル形カ
レント●ミラー制御ＭＯＳＦＥＴ１８２とＰチャネル形
カレントφミラー出力ＭＯＳＦＥＴ１８５とにより鏡映
されて、ダイオード接続されたＮチャネル形ＭＯＳＦＥ
Ｔ１８６へ流れ込むようになっている．このＭＯＳＦＥ
Ｔ１８６のｖｔｉｓ電圧は，導体１７１と導体１８７と
の間に発生する． トランジスタ１８６のｖｅｓとＮチャネル形ＭＯＳＦＥ
Ｔ１８０のｖｅｓとの間の電圧差は、ソース・フォロワ
●トランジスタ１８１のＶＤＳ電圧である．この電圧は
約２００ミリボルトであり、この電圧がこのソース・フ
ォロワＭＯＳＦＥＴＩ　８　１を、その動作特性の電流
飽和領域の中に維持し，それによって、導体１７１上の
出力インピーダンスを確実に低いものとしている．カス
コードＭＯＳＦＥＴ１８０は、ソース・フォロワ●トラ
ンジスタ１８１のＶＯＳ電圧を，＋Ｖｃｃ上のノイズ変
動から絶縁している．ＭＯＳＦＥＴ１８６のｇ厘はＭＯ
ＳＦＥＴ１８５のｇｄｓの約７５倍であり、従ってこの
ＭＯＳＦＥＴ１　８　６のｇ腸のために、十Ｖｃｃノイ
ズのおおむね１パーセント程度のノイズしか、導体１８
７上には発生しないようになっている．以上のようにし
て、電源リジェ・クション回路１７５が、そのような＋
ＶｃｃノイズからＶ　ＲＥＦを効果的に絶縁しているの
である．コンデンサ１７８は、約２０ピコファラドの容
量を持ち、この容量は外部コンデンサを並列に接続する
ことによって約０．１マイクロファラドまで増大させる
ことができるようになっている．このコンデンサ１７８
を用いて、差動増幅器１６３及び１７９によって増幅さ
れたノイズを、Ｖ　ＲＥＦからフィルタリング除去する
ことができるようになっている．しかしながら、このコ
ンデンサ１７８の容量を、そのような望ましからざるノ
イズをＶ　ＲＥＦからフィルタリング除去するのに充分
な容量にまで増大させた場合には、以上に説明した電源
リジェクション回路を使用しない限り、高周波域におけ
るＶ　ＩＩＥＦの電源リジェクションーレシオが悪化し
てしまう．その理由は、ＭＯＳＦＥＴ１８１のドレイン
に増分電荷＋Ｖｃｃが結合された場合に、このコンデン
サ１７８の容量が大きかったならば、それによって導体
１８８がその増分電荷に反応することが妨げられ、その
ためにＶ　ＲＥＦが、その＋Ｖｃｃの変動に反応して変
動してしまうからである． 次に第２図について説明すると、第１図の回路により発
生されたＶＲＥＦ電圧が、差動増幅器１４０のＮチャネ
ル形入力ＭＯＳＦＥＴＩＯＯのゲートへ供給されるよう
になっている．このＭＯＳＦＥＴＩＯＯのソースは、も
う１つのＮチャネル形入力ＭＯＳＦＥＴ１０４のソース
に接続されている．これらのＭＯＳＦＥＴＩＯＯ及び１
０４の双方のソースは定電流源１４５に接続されており
、この定電流源１４５は一般的なＮチャネル形バイアス
ＭＯＳＦＥＴを用いて構成することができる，ＭＯＳＦ
ＥＴＩＯＯ及び１０４の夫々のドレインは、カスコード
接続されたＮチャネル形ＭＯＳＦＥＴＩＯＩ及び１０５
の夫々のソースに接続されている，ＭＯＳＦＥＴＩＯＩ
及び１０５の双方のゲートは、バイアス電圧に接続され
ており、それによってＭＯＳＦＥＴＩＯＯ及び１０４が
それらの「三極管」領域に入ることを防止している．カ
スコードＭＯＳＦＥＴＩ　Ｏ　１のドレインは、ダイオ
ード接続されたＰチャネル形ＭＯＳＦＥＴ１０２のドレ
イン及びゲートに接続されており、このＭＯＳＦＥＴｌ
０２のソースはＰチャネル形カレント●ミラー制御ＭＯ
ＳＦＥ７１３８のドレイン及びゲートに接続されており
，このＭＯＳＦＥＴ１３８のソースは＋Ｖｃｃに接続さ
れている．カスコードＭＯＳＦＥＴ１０５のドレインは
導体１２０を介して、Ｐチャネル形カスコードＭＯＳＦ
ＥＴ１０３のドレインと、ＣＭＯＳ演算相互コンダクタ
ンス増幅器１４１のＮチャネル形ソース・●フォロワＭ
ＯＳＦＥＴ１０Ｂ及び１１−０の双方のゲートとに接続
されている，ＭＯＳＦＥＴ１０３のソースはＰチャネル
形カレント●ミラー出力ＭＯＳＦＥＴ１３９のドレイン
に接続されており、このＭＯＳＦＥＴ１３９は、そのソ
ースが＋Ｖｃｃニ接続され、ゲートがＭＯＳＦＥＴ１３
８のゲートに接続されている，ＭＯＳＦＥＴ１０６のド
レインは＋Ｖｃｃに接続されている．ＭＯ−ＳＦＥＴ１
０６のソースは、ダイオード接続されたＰチャネル形Ｍ
ＯＳＦＥＴ１０７のソースに接続されており、このＭＯ
ＳＦＥＴｌ０７のゲートとドレインとは定電流源１４６
に接続されている．この定電流源１４６は、Ｎチャネル
形バイアスＭＯＳＦＥＴとすることができる，ＭＯＳＦ
ＥＴ１０７のゲートとドレインとは更に、Ｐチャネル形
ＭＯＳＦＥＴ１１２のゲートにも接続されており、この
ＭＯＳＦＥＴ１１２のソースは、導体１２１を介してＮ
チャネル形ＭＯＳＦＥＴ１１０のソースに接続されてい
る． ＭＯＳＦＥＴＩＩＯのドレインは，Ｐチャネル形カレン
ト●ミラー制御トランジスタ１０８のドレイン及びゲー
トに接続されており、このトランジスタ１０８のソース
は＋Ｖｃｃに接続されている，ＭＯＳＦＥ７１０８のド
レイン及びゲートは更に、Ｐチャネル形カレント●ミラ
ー出力トランジスタ１０９のゲートにも接続されており
、このトランジスタ１０９のソースは＋Ｖｃｃに接続さ
れている．ＭＯＳＦＥＴ１０９のドレインは％Ｎチャネ
ル形ＭＯＳＦＥＴＩ　１　７のゲート及びドレインに接
続されており、このＭＯＳＦＥＴ１１７のソースは導体
１２２に接続されている．ＭＯＳＦＥＴ１１７のゲート
及びドレインは更に、Ｎチャネル形ＭＯＳＦＥＴＩ　１
　１のゲートにも接続されており、このＭＯＳＦＥＴＩ
　１　１のドレインは＋Ｖｃｃに接続されている．この
Ｎチャネル形ＭＯＳＦＥＴＩ　ｌ　ｌのソースは導体１
２１に接続されている． ＭＯＳＦＥＴ１１２のドレインは、ＭＯＳＦＥＴ１１４
のゲート及びドレインと、Ｎチャネル形ＭＯＳＦＥＴ１
１５のゲートとに接続されている，ＭＯＳＦＥＴ１１４
及び１１５の双方のソースは−Ｖｃｃに接続されている
，ＭＯＳＦＥＴ１１５のドレインは、Ｐチャネル形ＭＯ
ＳＦＥＴ１１６のゲート及びドレインと、Ｐチャネル形
ＭＯＳＦＥＴＩ　１　３のゲートとに接続されている．
ＭＯＳＦＥＴ１１６のソースは導体１２２に接続されて
いる．Ｐチャネル形ＭＯＳＦＥＴ１１３のソースは導体
１２１に接続されており、またそのドレインは−Ｖｃｃ
に接続されている．導体１２１とＶ　ＲＥＦＯとの間に
は抵抗値の小さな抵抗器Ｒが接続されている．出力基準
電圧Ｖ　ＲＥＦＯは、差動増幅器１４０の入力ＭＯＳＦ
ＥＴ１０４のゲートに接続されている．過渡現象抑制コ
ンデンサ２１０をＶ　ＲＥＦＯとアースとの間に接続す
るようにしても良い． 第２Ａ図は，第２図のバッファ回路２５Ａのブロック回
路図である．このバッファ回路は差動増幅器１４０を含
んでおり、この差動増幅器１４０は、ゲインがＡＩであ
り，第１図のバンド・ギャップ回路により発生される電
圧Ｖ　ＲＥＦをその非反転入力で受取るようになってい
る．増幅器１４０の出力は，演算相互コンダクタンス増
幅器１４１の非反転入力に接続されている．この演算相
互コンダクタンス増幅器１４１の出力はそれ自身の反転
入力に接続されている．必要とあらば、高周波グリッチ
を減少させるために、過渡現象抑制コンデンサ２１０を
Ｖ　ＲＥＦＯ出力に接続するようにしても良い．このバ
ッファ回路２５Ａは、コンデンサ２１０が抵抗器Ｒと協
働して高周波域における安定性を提供するように設計す
ることができる．過渡現象抑制コンデンサ２１０は約１
０マイクロファラドのものとすることができ、このコン
デンサは、このバッファ回路がＶ　ＲＥＦＯのグリッチ
に高速で応答できるようにする、電荷蓄積器として働く
ものである，　ＶＲＥＦＯは増幅器１４０の反転入力へ
フィードバックされるようになっている．増幅段１４０
及び１４１は、第２図に示されている一点鎖線の夫々の
ブロック内に包含されているものである．カスコードＭ
ＯＳＦＥＴ１０１と１０５とは、ＭＯＳＦＥＴＩＯＯの
ＶＤＳとＭＯＳＦＥＴ１０４のＶＤＳとを一定の電圧゜
に維持することによってＤＣ精度を向上させている．差
動増幅器１４０の出力は、Ｎチャネル形ＭＯＳＦＥＴ１
０６及び１１０の双方のゲートへ供給されるようになっ
ている．導体１２０は、実質的に、相互フンダクタンス
増幅器１４１の非反転入力であり、この相互コンダクタ
ンス増幅器１４１は、当業者には周知の一般的なダイヤ
モンド●フォロワ回路に幾分類似した構造を有するもの
となっている．導体１２１は第２図の相互コンダクタン
ス増幅器１４１の反転入力である．Ｎチャネル形ＭＯＳ
ＦＥＴ１０６のチャネル幅対チャネル長さ比の、Ｎチャ
ネル形ＭＯＳＦＥＴＩ　１　０のチャネル幅対チャネル
長さ比に対する比は、Ｐチャネル形ＭＯＳＦＥＴ１０７
のチャネル幅対チャネル長さ比の、Ｐチャネル形ＭＯＳ
ＦＥＴＩ　１　２のチャネル幅対チャネル長さ比に対す
る比と等しく、これによって、ＭＯＳＦＥＴＩＩＯ及び
１１２に、適切なバイアスが与えられるようになってい
る． 導体１２１から導体１２２へのオーブン●ルーブ信号ゲ
インは高いものであることが分る．図示のフィードバッ
ク構成における増幅器１４１の出力インピーダンスは、
効果的に、Ｎチャネル形ＭＯＳＦＥＴＩ　１　１とＰチ
ャネル形ＭＯＳＦＥＴ１１３との夫々の出力インピーダ
ンスを並列に組合わせたものをオープン●ループ信号ゲ
インで割った抵抗値と等しくされている．このように高
い信号ゲインが存在しているということを理解するため
には、導体１２０上の電圧を一定に保ったまま節点１２
１に外乱を加えたならばＭＯＳＦＥＴ１１０及び１１２
の夫々のソースから信号電流が流れ出るということを考
えれば良い．それらの信号電流は更に、それらのＭＯＳ
ＦＥＴＩ　１　０及び１１２の夫々のドレインを通って
流れ、それによって鏡映されて、導体１２２上のＭＯＳ
ＦＥＴ１１５の出力インピーダンスとＭＯＳＦＥＴ１０
９の出力インピーダンスとを並列に組合わせた高いイン
ピーダンスをもって反応することになる． 抵抗器Ｒと過渡現象抑制コンデサ２１０とは、増幅段１
４１の周波数応答が増幅段１４０の周波数応答より先に
ロール参オフするようにし、それによって安定性を維持
できるように、選択することができる． 演算相互コンダクタンス増幅器１４１は、差動増幅器１
４０のフィードバック●ループ内に置かれている．従っ
て、この演算相互コンダクタンス増幅器１４１の低い出
力インピーダンスは、演算増幅器１４０のオープン●ル
′−プ電圧ゲインの比をもって更Ｋ低減され、それによ
って、バッファ回路２５Ａの全体が極めて低い出力イン
ピーダンスとなっていると共に、このＣＭＯＳバッファ
回路２５Ａの出力に印加される過渡電圧に対抗するよう
に作用するこのバッファ回路の応答が、高速応答になっ
ている． （発明の効果） 以上に説明した基準電圧回路は、低ノイズと、良好な出
力「グリッチ抵抗性」と、バッファ回路２５Ａの出力に
印加される「グリッチ」に対する高速のセトリング応答
とを提供するものである．以上に説明したバッファ回路
は，バンド・●ギャップ回路の出力電圧を出力過渡現象
から効果的に絶縁するものである．同じ１つのバンド・
ギャップ回路に２つ以上のバッファ回路を接続すること
も可能であり、それによって、それら２つのバッファ回
路の出力において、２つの基準電圧に対する良好な追随
性を得ると共に、それらのバッファ回路の出力の間の「
グロストーク」が生じないようにする、高度の分離状態
を得ることができる．更には、以上に説明したバックァ
回路２５Ａは、チャネルの幅対長さ比として大きな比を
採用している（約３００）ため、低ノイズ動作が可能と
なっており、また更には、非常に良好な出力グリッチ抵
抗性と、グリッチに対する高速のセトリング応答とを提
供しており、従って、他の多くの用途に用い得るものと
なっている．
【図面の簡単な説明】
第１図は、本発明に従って用いられている，電源リジェ
クション回路を含むバンド・ギャップ回路の回路図であ
る． ５８１２図は、第１図のバンド・ギャップ回路により発
生される基準電圧をバッファリングして、安定な、低ノ
イズの、低インピーダンスのＣＭＯＳ回路内基準電圧を
発生するための、高速で低出力インピーダンスのユニテ
ィΦゲインーバッファ回路の回路図である． 第２Ａ図は、第２図のバッファ回路のブロック回路図で
ある． 尚、図中、 ２３・・・バンドＯギャップ回路、 ２５Ａ・・・ユニティ・ゲイン・バッファ回路，１４０
・・・第２ＦＥＴ差動増幅回路 （第２ＣＭＯＳ差動増幅器）、 １４１・・・演算相互コンダクタンス増幅器（ｃＭＯＳ
演算相互コンダクタンス増 幅器）、 １５０、１５１・・・ＮＰＮ｝ランジスタ（第１バイポ
ーラ・トランジスタ）、 １５３、１５４・・・ＮＰＮ　｝ランジスタ（第２バイ
ポーラ・トランジスタ）、 １６３・・・差動増幅器 （第１ＦＥＴ差動増幅回路）、 １７１・・・第１出力導体、 １７５・・・電源ノイズ●リジェクシオン回路、１７９
・・・差動増幅器 （フィードバック回路）、 １８０・・・カスコードＦＥＴ、 １８１・・・ソース・フォロワ出力ＦＥＴ（第１ＦＥＴ
）、 １　９　６　＝−　Ｖ　ＴＨＥＲＭＡＬ発生抵抗器．（
外４名） 一４１

Claims (1)

  1. 【特許請求の範囲】 １、電源ノイズに対する抵抗性を有する電圧基準回路で
    あって、 （ａ）互いに異なった電流密度を有する第１及び第２の
    トランジスタを含んでいるバンド・ギャップ回路であっ
    て、前記第１トランジスタのベースと前記第２トランジ
    スタのベースとの間に接続された抵抗器と、第１入力端
    子と第２入力端子とが前記第１トランジスタのエミッタ
    と前記第２トランジスタのエミッタとに夫々接続された
    第１ＦＥＴ差動増幅回路とを有している、バンド・ギャ
    ップ回路と、 （ｂ）ゲートが前記第１ＦＥＴ差動増幅回路の出力に接
    続されており、ソースが第１出力導体に接続されており
    、該第１導体上に第１基準電圧を送出する、第１ＦＥＴ
    と、 （ｃ）前記第１ＦＥＴ差動増幅回路の出力に接続され、
    前記第１基準電圧の一部を供給することにより、前記抵
    抗器の両端間のＶ＿Ｔ＿Ｈ＿Ｅ＿Ｒ＿Ｍ＿Ａ＿Ｌ電圧を
    前記第１トランジスタのＶ＿Ｂ＿Ｅ電圧と前記第２トラ
    ンジスタのＶ＿Ｂ＿Ｅ電圧との差に等しい電圧に維持し
    、それによって、前記第１入力端子上の電圧と前記第２
    入力端子上の電圧とを等しい電圧に維持する、フィード
    バック手段と、 （ｄ）電源ノイズ・リジェクション回路であって、 ｉ、前記第１ＦＥＴのドレインを第１電源電圧導体に接
    続しているカスコードＦＥＴと、ｉｉ、前記第１電源電
    圧導体と前記カスコードＦＥＴのゲートとに接続され、
    該カスコードＦＥＴの該ゲートへバイアス電圧を供給す
    るバイアス回路であって、前記第１電源電圧導体上のノ
    イズを前記カスコードＦＥＴの前記ゲートへ到達する以
    前に減衰させるための減衰手段を含んでいるバイアス回
    路と、 を含んでいる電源ノイズ・リジェクション回路と、 を含んでいることを特徴とする電圧基準回路。 ２、前記減衰手段が、前記第１電源電圧導体と前記第１
    出力導体との間に接続された電圧分割回路を含んでおり
    、該電圧分割回路は、その出力が前記カスコードＦＥＴ
    の前記ゲートに接続されていることを特徴とする請求項
    １記載の電圧基準回路。 ３、ユニティ・ゲイン・バッファ回路を含んでおり、該
    ユニティ・ゲイン・バッファ回路が、ｉ、非反転入力が
    前記第１出力導体に接続され、シングル・エンデッド出
    力導体を有する、第２ＦＥＴ差動増幅回路と、 ｉｉ、非反転入力が前記シングル・エンデッド出力導体
    に接続されているＦＥＴ演算相互コンダクタンス増幅器
    であつて、その出力が前記第２ＦＥＴ差動増幅回路の反
    転入力と該ＦＥＴ相互コンダクタンス増幅器の反転入力
    とに接続されている、ＦＥＴ演算相互コンダクタンス増
    幅器と、 を含んでいるユニティ・ゲイン・バッファ回路であるこ
    とを特徴とする請求項２記載の電圧基準回路。 ４、低インピーダンス源から安定した低ノイズの基準電
    圧を発生する、基準電圧発生方法であって、 （ａ）第１のＣＭＯＳ差動増幅器とソース・フォロワ出
    力ＦＥＴとを用いて、第１及び第２のバイポーラ・トラ
    ンジスタ内の夫々の電流密度を互いに異なった密度に維
    持すると共に、前記第１バイポーラ・トランジスタのベ
    ースと前記第２バイポーラ・トランジスタのベースとの
    間にＶ＿Ｔ＿Ｈ＿Ｅ＿Ｒ＿Ｍ＿Ａ＿Ｌ電圧を維持するス
    テップと、 （ｂ）前記ソース・フォロワ出力ＦＥＴのソースに第１
    基準電圧を発生させるステップと、 （ｃ）前記第１基準電圧の一部を、前記第１バイポーラ
    ・トランジスタのベースと前記第２バイポーラ・トラン
    ジスタのベースとの間に接続された抵抗器の両端に供給
    するステップであって、前記第１バイポーラ・トランジ
    スタのエミッタと前記第２バイポーラ・トランジスタの
    エミッタとが、前記第１ＣＭＯＳ差動増幅器の夫々の入
    力に接続されている、ステップと、 （ｄ）前記第１基準電圧から電源変動を排除する電源変
    動排除ステップであつて、 ｉ、前記ソース・フォロワ出力ＦＥＴのドレインを、カ
    スコードＦＥＴを用いて第１電源電圧導体に接続するス
    テップと、 ｉｉ、前記第１電源電圧導体と前記第１基準電圧導体と
    の間の電圧の差分を分割することによって前記カスコー
    ドＦＥＴのゲート電圧を発生し、それによって、前記電
    源電圧導体上の電源電圧の変動の僅かな部分しか、前記
    カスコードＦＥＴの前記ゲートへ供給されないようにす
    るステップと、 を含んでいる電源変動排除ステップと、 を含んでいることを特徴とする基準電圧発生方法。 ５、前記電源変動排除ステップ（ｄ）の第ｉｉ項のステ
    ップが、前記カスコードＦＥＴの前記ゲートにドレイン
    が接続されたカレント・ミラー出力ＦＥＴを含んでいる
    電圧分割回路を介して、前記ソース・フォロワ出力ＦＥ
    Ｔのドレイン電流を鏡映するステップを含んでいること
    を特徴とする請求項４記載の方法。 ６、ｉ、前記第１基準電圧を第２ＣＭＯＳ差動増幅器へ
    供給することによって該第１基準電圧をバッファリング
    するステップと、 ｉｉ、前記第２ＣＭＯＳ差動増幅器の出力をＣＭＯＳ演
    算相互コンダクタンス増幅器の入力へ供給するステップ
    と、 ｉｉｉ、前記ＣＭＯＳ演算相互コンダクタンス増幅器の
    出力導体上の出力を前記第２ＣＭＯＳ差動増幅器のもう
    １つの入力へ供給するステップと、ｉｖ、前記ＣＭＯＳ
    演算相互コンダクタンス増幅器の出力電圧に応答して、
    前記出力導体に夫々のソースが接続されているＮチャネ
    ル・プルアップＦＥＴ及びＰチャネル・プルダウンＦＥ
    Ｔの夫々のゲートを制御する、カレント・ミラー回路を
    設け、それにより、前記出力導体における出力インピー
    ダンスを低インピーダンスとすると共に、該出力導体上
    に印加される電圧に対抗して作用する応答を高速応答と
    するステップと、 を含んでいることを特徴とする請求項５記載の方法。
JP1303033A 1989-02-08 1989-11-21 Ｃｍｏｓ電圧基準／バッファ回路 Granted JPH02239706A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/308,109 US4954769A (en) 1989-02-08 1989-02-08 CMOS voltage reference and buffer circuit
US308109 1989-02-08

Publications (2)

Publication Number Publication Date
JPH02239706A true JPH02239706A (ja) 1990-09-21
JPH0588006B2 JPH0588006B2 (ja) 1993-12-20

Family

ID=23192586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303033A Granted JPH02239706A (ja) 1989-02-08 1989-11-21 Ｃｍｏｓ電圧基準／バッファ回路

Country Status (6)

Country Link
US (1) US4954769A (ja)
JP (1) JPH02239706A (ja)
KR (1) KR940000925B1 (ja)
DE (1) DE4002676C2 (ja)
FR (1) FR2642916B1 (ja)
GB (1) GB2228110B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH681928A5 (ja) * 1989-04-26 1993-06-15 Seiko Epson Corp
JP2533213B2 (ja) * 1990-02-13 1996-09-11 株式会社東芝 半導体集積回路
US5170134A (en) * 1991-06-12 1992-12-08 Sgs-Thomson Microelectronics, Inc. Fast buffer
US5142242A (en) * 1991-08-07 1992-08-25 Maxim Integrated Products Precision transconductance amplifier
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up
US5227670A (en) * 1991-10-31 1993-07-13 Analog Devices, Inc. Electronic switch with very low dynamic "on" resistance utilizing an OP-AMP
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
US5302888A (en) * 1992-04-01 1994-04-12 Texas Instruments Incorporated CMOS integrated mid-supply voltage generator
US5422563A (en) * 1993-07-22 1995-06-06 Massachusetts Institute Of Technology Bootstrapped current and voltage reference circuits utilizing an N-type negative resistance device
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US5287054A (en) * 1993-03-05 1994-02-15 National Semiconductor Corporation Attenuating voltage follower circuit
US5422610A (en) * 1993-09-29 1995-06-06 Motorola, Inc. Multi-filter device and method of making same
US5399960A (en) * 1993-11-12 1995-03-21 Cypress Semiconductor Corporation Reference voltage generation method and apparatus
US5545978A (en) * 1994-06-27 1996-08-13 International Business Machines Corporation Bandgap reference generator having regulation and kick-start circuits
US5475336A (en) * 1994-12-19 1995-12-12 Institute Of Microelectronics, National University Of Singapore Programmable current source correction circuit
US5654671A (en) * 1995-09-25 1997-08-05 Burr-Brown Corporation Compensation circuit for input stage of high speed operational amplifier
US5614678A (en) * 1996-02-05 1997-03-25 Kulite Semiconductor Products, Inc. High pressure piezoresistive transducer
KR19980064252A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기
US5917335A (en) * 1997-04-22 1999-06-29 Cypress Semiconductor Corp. Output voltage controlled impedance output buffer
US6054886A (en) 1997-09-18 2000-04-25 National Semiconductor Corporation Reference buffer technique for high speed switched capacitor circuits
IT1296030B1 (it) * 1997-10-14 1999-06-04 Sgs Thomson Microelectronics Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione
DE69736327D1 (de) * 1997-11-10 2006-08-24 St Microelectronics Srl Nichtlinearer Multiplizierer für einen Schaltregler
US6188211B1 (en) * 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6002244A (en) * 1998-11-17 1999-12-14 Impala Linear Corporation Temperature monitoring circuit with thermal hysteresis
US6160450A (en) * 1999-04-09 2000-12-12 National Semiconductor Corporation Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone
US6198350B1 (en) * 1999-04-13 2001-03-06 Delphi Technologies, Inc. Signal amplifier with fast recovery time response, efficient output driver and DC offset cancellation capability
US6144195A (en) * 1999-08-20 2000-11-07 Intel Corporation Compact voltage regulator with high supply noise rejection
JP2003152815A (ja) * 2001-11-14 2003-05-23 Hitachi Ltd 通信用半導体集積回路
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
IT1397432B1 (it) * 2009-12-11 2013-01-10 St Microelectronics Rousset Circuito generatore di una grandezza elettrica di riferimento.
US9659602B2 (en) * 2013-04-18 2017-05-23 Micron Technology, Inc. Voltage control integrated circuit devices
US9921592B2 (en) * 2013-09-09 2018-03-20 Intel Corporation Bandgap reference circuit with low output impedance stage and power-on detector
US9401707B1 (en) * 2015-04-01 2016-07-26 Qualcomm Incorporated Push-pull voltage driver with low static current variation
CN111344949B (zh) * 2017-11-13 2023-04-18 三菱电机株式会社 Ab级放大器以及运算放大器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969682A (en) * 1974-10-21 1976-07-13 Oberheim Electronics Inc. Circuit for dynamic control of phase shift
US4287439A (en) * 1979-04-30 1981-09-01 Motorola, Inc. MOS Bandgap reference
US4461991A (en) * 1983-02-28 1984-07-24 Motorola, Inc. Current source circuit having reduced error
NL8301138A (nl) * 1983-03-31 1984-10-16 Philips Nv Stroombronschakeling.
US4577119A (en) * 1983-11-17 1986-03-18 At&T Bell Laboratories Trimless bandgap reference voltage generator
US4553083A (en) * 1983-12-01 1985-11-12 Advanced Micro Devices, Inc. Bandgap reference voltage generator with VCC compensation
US4593208A (en) * 1984-03-28 1986-06-03 National Semiconductor Corporation CMOS voltage and current reference circuit
DE3565731D1 (en) * 1984-04-19 1988-11-24 Siemens Ag Circuit generating a reference voltage independent of temperature or supply voltage
US4633165A (en) * 1984-08-15 1986-12-30 Precision Monolithics, Inc. Temperature compensated voltage reference
US4590419A (en) * 1984-11-05 1986-05-20 General Motors Corporation Circuit for generating a temperature-stabilized reference voltage
JPS61244058A (ja) * 1985-04-22 1986-10-30 プレシジヨン・モノリシツクス・インコ−ポレ−テツド バンドギヤツプ電圧基準回路
US4644249A (en) * 1985-07-25 1987-02-17 Quadic Systems, Inc. Compensated bias generator voltage source for ECL circuits
US4683416A (en) * 1986-10-06 1987-07-28 Motorola, Inc. Voltage regulator
GB8630980D0 (en) * 1986-12-29 1987-02-04 Motorola Inc Bandgap reference circuit
US4786856A (en) * 1987-03-12 1988-11-22 Tektronix, Inc. Temperature compensated current source
US4795961A (en) * 1987-06-10 1989-01-03 Unitrode Corporation Low-noise voltage reference
US4808908A (en) * 1988-02-16 1989-02-28 Analog Devices, Inc. Curvature correction of bipolar bandgap references

Also Published As

Publication number Publication date
KR940000925B1 (ko) 1994-02-04
FR2642916A1 (fr) 1990-08-10
US4954769A (en) 1990-09-04
FR2642916B1 (fr) 1993-04-30
GB2228110B (en) 1993-01-06
GB8921588D0 (en) 1989-11-08
DE4002676A1 (de) 1990-08-09
DE4002676C2 (de) 2001-12-06
GB2228110A (en) 1990-08-15
JPH0588006B2 (ja) 1993-12-20
KR900013656A (ko) 1990-09-06

Similar Documents

Publication Publication Date Title
JPH02239706A (ja) Ｃｍｏｓ電圧基準／バッファ回路
US4766394A (en) Operational amplifier circuit having wide operating range
US5933056A (en) Single pole current mode common-mode feedback circuit
US4730168A (en) CMOS output stage with large voltage swing and with stabilization of the quiescent current
US6437645B1 (en) Slew rate boost circuitry and method
US6518737B1 (en) Low dropout voltage regulator with non-miller frequency compensation
US5631598A (en) Frequency compensation for a low drop-out regulator
US4583037A (en) High swing CMOS cascode current mirror
JP2543872B2 (ja) 増幅回路
KR890004647B1 (ko) 정전류원회로 및 이 회로를 사용한 차동증폭기
US5587687A (en) Multiplier based transconductance amplifiers and transconductance control circuits
US5448158A (en) PTAT current source
KR100324452B1 (ko) 조절된캐스코드이득증대를위한궤환증폭기
JP2008543178A (ja) 高速整定、低ノイズ、低オフセットの演算増幅器および方法
JPH0831752B2 (ja) 差動演算増幅器装置
US5847556A (en) Precision current source
US5021730A (en) Voltage to current converter with extended dynamic range
US5157322A (en) PNP transistor base drive compensation circuit
JPH01311608A (ja) 電圧電流変換回路
US4628280A (en) Amplifier arrangement
US4912427A (en) Power supply noise rejection technique for amplifiers
US6788143B1 (en) Cascode stage for an operational amplifier
US5485074A (en) High ratio current mirror with enhanced power supply rejection ratio
JPH0714135B2 (ja) フィルタ回路
US4801893A (en) Forward transimpedance amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees