JP5955950B2

JP5955950B2 - 同相フィードバックを備えた広帯域幅ｃ級増幅器

Info

Publication number: JP5955950B2
Application number: JP2014513690A
Authority: JP
Inventors: ピーギンスバーグブライアン; ビーレンタラヴィジェイ; ラマスワミスリナス; ハルーンバヘル; ソクウニョン
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2011-05-31
Filing date: 2012-05-31
Publication date: 2016-07-20
Anticipated expiration: 2032-05-31
Also published as: WO2012166897A2; JP2014515588A; EP2754242A2; US20120306574A1; EP2754242B1; CN103748786A; CN103748786B; US8310308B1; EP2754242A4; WO2012166897A3

Description

本願は、概して増幅器に関し、更に特定して言えば、同相フィードバックを備えたＣ級増幅器に関連する。

擬似差動Ｃ級増幅器は、入力スイングに応じて変化する同相電流引き込みを有し、入力スイングは制御不能であり得る。従って、変化するＣ級電流のもとで出力同相を安定化させるため、抵抗性負荷広帯域幅増幅器においても同相フィードバックループが通常用いられる。この同相フィードバックは、差動帯域幅の劣化を低減し、速いデューティサイクルに対し第１のセトリング時間を維持すべきである。しかし、このようなフィードバック回路は開発されていない。そのため、同相フィードバックを備えた改善されたＣ級増幅器が求められている。

従来の回路の幾つかの例は下記文献に記載されている。
米国特許番号第５，７２１，５００号米国特許公開番号２００６／００８２４１６

一実施例は或る装置を提供する。この装置は、差動出力端子の第１の対を有し、且つ、同相電流を提供する入力回路と、出力回路とを含む。出力回路は、出力端子の第２の対と、出力端子の第１及び第２の対に結合され、且つ、レジスタネットワークを含む第１の増幅器と、感知された同相電流と参照電圧とから制御電圧を生成するようにレジスタネットワークに結合される第２の増幅器と、制御電圧を受け取るように第２の増幅器に結合され、且つ、同相電流が所定の閾値より小さいとき第１のフィードバック電流をレジスタネットワークに提供するように結合される第１の同相フィードバック回路と、制御電圧を受け取るように第２の増幅器に結合され、且つ、同相電流が所定の閾値より大きいとき第２の電流を出力端子の第１の対に提供するように結合される第２の同相フィードバック回路とを有する。

一実施例に従って、この装置は供給レールを更に含み、第１の同相フィードバック回路が、第１の受動電極と第２の受動電極と制御電極とを有するトランジスタと、トランジスタの制御電極と第２の受動電極との間に結合されるキャパシタを更に含む。トランジスタの第１の受動電極は供給レールに結合され、トランジスタの第２の受動電極はレジスタネットワークに結合され、トランジスタの制御電極は第２の増幅器に結合される。

一実施例に従って、トランジスタは第１のトランジスタを更に含み、第２の同相フィードバック回路は、第１の受動電極と第２の受動電極と制御電極とを有する第２のトランジスタと、第１の受動電極と第２の受動電極と制御電極とを有する第３のトランジスタとを更に含む。第２のトランジスタの第１の受動電極は供給レールに結合され、第２のトランジスタの制御電極は第２の増幅器に結合され、第２のトランジスタの第２の受動電極は、差動出力端子の第１の対からの第１の出力端子に結合される。第３のトランジスタの第１の受動電極は供給レールに結合され、第３のトランジスタの制御電極は第２の増幅器に結合され、第３のトランジスタの第２の受動電極は、差動出力端子の第１の対からの第２の出力端子に結合される。

一実施例に従って、第１の増幅器は、第１の受動電極と第２の受動電極と制御電極とを有する第４のトランジスタと、第１の受動電極と第２の受動電極と制御電極とを有する第５のトランジスタと、第４のトランジスタの第２の受動電極に結合される第１の電流ミラーと、第５のトランジスタの第２の受動電極に結合される第２の電流ミラーとを更に含む。第４のトランジスタの第１の受動電極はレジスタネットワークに結合され、第４のトランジスタの第２の受動電極は、差動出力端子の第１の対からの第１の出力端子に結合される。第５のトランジスタの第１の受動電極はレジスタネットワークに結合され、第５のトランジスタの第２の受動電極は、差動出力端子の第１の対からの第２の出力端子に結合され、第５のトランジスタの制御電極は、第４のトランジスタの制御電極に結合される。

一実施例に従って、この装置は所定の閾値を設定するように第１のトランジスタの制御電極と第２の増幅器との間に結合される調節回路を更に含む。

一実施例に従って、第１、第２、第３、第４、及び第５のトランジスタがバイポーラトランジスタを含む。

一実施例に従って、第１、第２、及び第３のトランジスタがＰＮＰトランジスタを含み、第４及び第５のトランジスタがＮＰＮトランジスタを含む。

一実施例に従って或る装置が提供される。この装置は、差動出力端子の第１の対を有し、且つ、同相電流を提供する入力回路と、出力回路とを含む。出力回路は、出力端子の第２の対と、出力端子の第１及び第２の対に結合され、且つ、レジスタネットワークを含むコモンゲート増幅器と、感知された同相と参照電圧から制御電圧を生成するようにレジスタネットワークに結合されるフィードバック増幅器と、制御電圧を受け取るようにフィードバック増幅器に結合され、且つ、同相電流が所定の閾値より小さいとき第１のフィードバック電流をレジスタネットワークに提供するように結合される第１の同相フィードバック回路と、制御電圧を受け取るようにフィードバック増幅器に結合され、且つ、同相電流が所定の閾値より大きいとき第２の電流を入力端子の第１の対に提供するように結合される第２の同相フィードバック回路とを有する。

一実施例に従って、この装置は供給レールを更に含み、第１の同相フィードバック回路は、ＭＯＳトランジスタであって、そのソースで供給レールに、そのドレインでレジスタネットワークに、及びそのゲートでフィードバック増幅器に結合されるＭＯＳトランジスタと、ＭＯＳトランジスタのゲートとドレインとの間に結合されるキャパシタとを更に含む。

一実施例に従って、ＭＯＳトランジスタは第１のＭＯＳトランジスタを更に含み、第２の同相フィードバック回路は、第２のＭＯＳトランジスタであって、そのソースで供給レールに、そのゲートでフィードバック増幅器に、及びそのドレインで差動出力端子の第１の対からの第１の出力端子に結合される第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタであって、そのソースで供給レールに、そのゲートでフィードバック増幅器に、及びそのドレインで差動出力端子の第１の対からの第２の出力端子に結合される第３のＭＯＳトランジスタとを更に含む。

一実施例に従って、コモンゲート増幅器は、第４のＭＯＳトランジスタであって、そのドレインでレジスタネットワークに、及びそのソースで差動出力端子の第１の対からの第１の出力端子に結合される第４のＭＯＳトランジスタと、第５のＭＯＳトランジスタであって、そのドレインでレジスタネットワークに、そのソースで差動出力端子の第１の対からの第２の出力端子に、及びそのゲートで第４のＭＯＳトランジスタのゲートに結合される第５のＭＯＳトランジスタと、第４のＭＯＳトランジスタのソースに結合される第１の電流ミラーと、第５のＭＯＳトランジスタのソースに結合される第２の電流ミラーとを更に含む。

一実施例に従って、第１、第２、及び第３のトランジスタがＰＭＯＳトランジスタを更に含み、第４及び第５のトランジスタがＮＭＯＳトランジスタを更に含む。

一実施例に従って、レジスタネットワークは、第４及び第５のＭＯＳトランジスタのドレイン間に結合され、且つ、第１のＭＯＳトランジスタのドレインに結合される第１のディバイダと、第４及び第５のＭＯＳトランジスタのドレイン間に結合される第２のディバイダと、第４及び第５のＭＯＳトランジスタのドレイン間に結合され、且つ、フィードバック増幅器に結合される第３のディバイダとを更に含む。

一実施例に従って、第１のディバイダは、互いに直列に結合され、且つ、第１のＭＯＳトランジスタのドレインに結合されるレジスタの第１の対を更に含み、第２のディバイダは、互いに直列に結合され、且つ、供給レールに結合される第２の対のレジスタを更に含み、第３のディバイダは、互いに直列に結合され、且つ、フィードバック増幅器に結合される第３の対のレジスタを更に含む。

一実施例に従って、第１、第２、及び第３のＭＯＳトランジスタは、所定の閾値を設定するように互いに対してスケーリングされる。

一実施例に従って、この装置は、所定の閾値を設定するように第１のトランジスタのゲートとフィードバック増幅器との間に結合される調節回路を更に含む。

一実施例に従って、第１、第２、及び第３のＭＯＳトランジスタは、所定の閾値を設定するように互いに対して異なる閾値電圧を有する。

一実施例に従って或る方法が提供される。この方法は、同相電流をコモンゲート増幅器に印加すること、同相電流を感知すること、感知された同相電流に応答して制御電圧を生成すること、同相電流が所定の閾値より小さい場合、第１のフィードバック電流をコモンゲート増幅器の差動接地に印加することであって、第１のフィードバック電流が制御電圧に応答して生成されること、及び同相電流が所定の閾値より大きい場合、第２のフィードバック電流をコモンゲート増幅器の入力端子に印加することであって、第２のフィードバック電流が制御電圧に応答して生成されることを含む。

一実施例に従って、この方法は、概してスタティック電流をコモンゲート増幅器に印加することを更に含む。

一実施例に従って、この方法は、第１のフィードバック電流を印加するステップの前に制御電圧をシフトすることを更に含み、制御電圧におけるシフトが所定の閾値を設定する。

例示の実施例を添付の図面を参照して説明する。

図１は、一実施例に従った増幅器の一例の図である。

図２は、図１の増幅器のオペレーションを示す図である。図３は、図１の増幅器のオペレーションを示す図である。

図１は、一実施例に従ったＣ級増幅器１００の一例を示す。オペレーションにおいて、出力回路１０４が、同相フィードバックを「分割」し、差動接地に、又は一層高い周波数差動ポールを備えたノードに分配することができる。概して、入力回路１０２（これは例えばダウンコンバージョンミキサとし得る）は、その入力スイングに依存する同相電流を引き込む（又は提供する）。この同相電流は端子ＩＮを介して引き込まれ（又は提供され）、端子ＩＮは、コモンゲート（又はコモンベース）増幅器１１０の入力に結合される。即ち、これらの端子ＩＮは、トランジスタＱ４及びＱ５（これらは、例えばＮＭＯＳ又はＮＰＮトランジスタとし得る）のソース（又はエミッタ）に結合される。これらのトランジスタＱ４及びＱ５の各々が、増幅器１１０のための差動負荷レジスタ（これは、例えば約１００Ωとし得る）として動作するレジスタネットワーク（即ち、レジスタＲ１〜Ｒ６）に結合される。このレジスタネットワークは、トランジスタＱ４及びＱ５のドレイン（又はコレクタ）間に結合されるディバイダ（即ち、レジスタＲ１／Ｒ２、Ｒ３／Ｒ４、及びＲ５／Ｒ６）に分けられ得る。レジスタＲ３及びＲ４を含むディバイダは、二次同相ポールを動かすことにより同相安定性を改善することができる同相負荷抵抗（ここで、各レジスタＲ３及びＲ４は、例えば、約５４０Ωの抵抗値を有し得る）として動作し得、レジスタＲ５及びＲ６（これらは例えば約１１００Ωの抵抗値を有し得る）を含むディバイダは、同相電流を感知し得る。フィードバック増幅器１０６（これは、典型的に差動増幅器である）は、感知された同相電圧（即ち、レジスタＲ５／Ｒ６を含むディバイダからの）と基準電圧（即ち、約１Ｖ）とを用いることにより制御電圧を（ノードＮ１で）生成することができる。増幅器１０６からのこの制御電圧はその後、フィードバック電流ＦＢ１及びＦＢ２を生成するために同相フィードバック回路１１２及び１１４により用いられ得る。

フィードバック回路１１４は、低い又は小さい同相電流（即ち、所定の閾値を下回る）に対しフィードバック電流ＦＢ１を提供することができる。フィードバック回路１１４は概して、フィードバック電流ＦＢ１（これは、典型的に、供給レールＶＤＤ上の電圧と、レジスタＲ１及びＲ２を含むディバイダの抵抗により分けられる端子ＯＵＴ上の電圧との間の差に制限される）をレジスタＲ１及びＲ２間のノードに供給し、これは概してトランジスタＱ３（これは、例えば、ＰＭＯＳ又はＰＮＰトランジスタとし得る）及びキャパシタＣの利用により達成される。レジスタＲ１及びＲ２間のノードは、コモンゲート（又はコモンベース）増幅器１１０のための差動接地として動作し、このフィードバック電流ＦＢ１を所定の閾値を下回るこのノードに印加することにより、コモンゲート（又はコモンベース）増幅器１１０のカスコードノードのソースにおける帯域幅は最大化され得、これは、概して二次ポールが周波数で低下しないようにし得る。二次ポールが周波数で低下する場合、同相安定性及び差動帯域幅は低減され得る。

フィードバック回路１１２は、同相電流が所定の閾値を上回るときフィードバック電流ＦＢ１を提供することができる。概して、フィードバック回路１１２は、トランジスタＱ１及びＱ２（これらは、例えばＰＭＯＳ又はＰＮＰトランジスタとし得る）で構成される。これらのトランジスタＱ１及びＱ２は（トランジスタＱ３と同様に）、増幅器１０６から制御電圧を受け取るが、１つの違いは、トランジスタＱ１及びＱ２が制限されない範囲を提供し得ることである。しかし、低い同相電流（所定の閾値を下回る）の場合、フィードバック電流１１２は、電流ミラーＱ６／Ｑ７及びＱ８／Ｑ９から電流を「盗む」。これらの電流ミラーＱ６／Ｑ７及びＱ８／Ｑ９（これらは、例えばＮＭＯＳ又はＮＰＮトランジスタとし得る）は、トランジスタＱ４及びＱ５とカスコード接続され、概してスタティック電流をトランジスタＱ４及びＱ５に提供する。これらのスタティック電流は、トランジスタＱ４及びＱ５を概して「シャットオフ」しないようにする「キープアライブ」電流として概して機能し得る。通常、トランジスタＱ７及びＱ８は、電流Ｉ１及び１２（これらは、概してオフセット電流に概してスタティック同相電流を加えたものである）を受け取り、これは、トランジスタＱ６及びＱ９（これらは、例えば、トランジスタＱ７及びＱ８より約５倍大きくし得る）を介してミラーされる。そのため、フィードバック回路１１４なしでフィードバック回路１１２が用いられる場合、フィードバック回路１１２はトランジスタＱ４及びＱ５を「シャットオフ」し得、そのため、フィードバック回路１１４（フィードバック回路１１４が範囲外であるとき）に関連する代わりに、フィードバック回路１１２を用いることにより、帯域幅の低い劣化での一層大きい最大電流搬送が達成でき、また、主要なポールノードに対する負荷を概して避ける。

所定の閾値を調節し得るように調節するため、幾つかの異なるアプローチを用いることができる。トランジスタＱ３のための閾値電圧は、トランジスタＱ１及びＱ２のものとは異なるレベルに設定され得、又は、代替として、トランジスタＱ３のサイズは、トランジスタＱ１及びＱ２のものとは異なるサイズに設定され得る。別の代替例として、トランジスタＱ３のゲート又はベースへの電圧シフトが調節回路１０８を用いて実行され得る。

図２及び図３は、増幅器１００のオペレーションの例を示す。図２及び図３の各々において、端子ＯＵＴ及びノードＮ１上の信号を見ることができ、（図２に見られるような）低い同相電流及び（図３に見られるような）高い同相電流のそれぞれの場合に対し、出力回路１０４は性能を著しく改善する。

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims

差動出力端子の第１の対を有し、且つ、同相電流を提供する、入力回路と、
出力回路と、
を含む装置であって、
前記出力回路が、
出力端子の第２の対と、
前記差動出力端子の前記第１の対と前記出力端子の第２の対とに結合され、且つ、レジスタネットワークを含む、第１の増幅器と、
感知された同相電流と参照電圧とから制御電圧を生成するように前記レジスタネットワークに結合される第２の増幅器と、
前記制御電圧を受け取るように前記第２の増幅器に結合され、且つ、前記同相電流が所定の閾値より小さいときに第１のフィードバック電流を前記レジスタネットワークに提供するように結合される、第１の同相フィードバック回路と、
前記制御電圧を受け取るように前記第２の増幅器に結合され、且つ、前記同相電流が所定の閾値より大きいときに第２の電流を前記差動出力端子の第１の対に提供するように結合される、第２の同相フィードバック回路と、
を有する、装置。
請求項１に記載の装置であって、
前記装置が供給レールを更に含み、
前記第１の同相フィードバック回路が、
第１の受動電極と第２の受動電極と制御電極とを有するトランジスタであって、前記トランジスタの前記第１の受動電極が前記供給レールに結合され、前記トランジスタの前記第２の受動電極が前記レジスタネットワークに結合され、前記トランジスタの前記制御電極が前記第２の増幅器に結合される、前記トランジスタと、
前記トランジスタの前記制御電極と前記第２の受動電極との間に結合されるキャパシタと、
を更に含む、装置。
請求項２に記載の装置であって、
前記トランジスタが第１のトランジスタを更に含み、
前記第２の同相フィードバック回路が、
第１の受動電極と第２の受動電極と制御電極とを有する第２のトランジスタであって、前記第２のトランジスタの前記第１の受動電極が前記供給レールに結合され、前記第２のトランジスタの前記制御電極が前記第２の増幅器に結合され、前記第２のトランジスタの前記第２の受動電極が、前記差動出力端子の第１の対からの第１の出力端子に結合される、前記第２のトランジスタと、
第１の受動電極と第２の受動電極と制御電極とを有する第３のトランジスタであって、前記第３のトランジスタの前記第１の受動電極が前記供給レールに結合され、前記第３のトランジスタの前記制御電極が前記第２の増幅器に結合され、前記第３のトランジスタの前記第２の受動電極が、前記差動出力端子の第１の対からの第２の出力端子に結合される、前記第３のトランジスタと、
を更に含む、装置。
請求項３に記載の装置であって、
前記第１の増幅器が、
第１の受動電極と第２の受動電極と制御電極とを有する第４のトランジスタであって、前記第４のトランジスタの前記第１の受動電極が前記レジスタネットワークに結合され、前記第４のトランジスタの前記第２の受動電極が、前記差動出力端子の第１の対からの前記第１の出力端子に結合される、前記第４のトランジスタと、
第１の受動電極と第２の受動電極と制御電極とを有する第５のトランジスタであって、前記第５のトランジスタの前記第１の受動電極が前記レジスタネットワークに結合され、前記第５のトランジスタの前記第２の受動電極が、前記差動出力端子の第１の対からの前記第２の出力端子に結合され、前記第５のトランジスタの前記制御電極が、前記第４のトランジスタの前記制御電極に結合される、前記第５のトランジスタと、
前記第４のトランジスタの前記第２の受動電極に結合される第１の電流ミラーと、
前記第５のトランジスタの前記第２の受動電極に結合される第２の電流ミラーと、
を更に含む、装置。
請求項４に記載の装置であって、
前記装置が、前記所定の閾値を設定するように前記第１のトランジスタの前記制御電極と前記第２の増幅器との間に結合される調節回路を更に含む、装置。
請求項４に記載の装置であって、
前記第１、第２、第３、第４及び第５のトランジスタがバイポーラトランジスタを含む、装置。
請求項６に記載の装置であって、
前記第１、第２及び第３のトランジスタがＰＮＰトランジスタを含み、前記第４及び第５のトランジスタがＮＰＮトランジスタを含む、装置。
差動出力端子の第１の対を有し、且つ、同相電流を提供する、入力回路と、
出力回路と、
を含む装置であって、
前記出力回路が、
出力端子の第２の対と、
前記差動出力端子の第１の対と前記出力端子の第２の対とに結合され、且つ、レジスタネットワークを含む、コモンゲート増幅器と、
感知された同相電流と参照電圧とから制御電圧を生成するように前記レジスタネットワークに結合されるフィードバック増幅器と、
前記制御電圧を受け取るように前記フィードバック増幅器に結合され、且つ、前記同相電流が所定の閾値より小さいときに第１のフィードバック電流を前記レジスタネットワークに提供するように結合される、第１の同相フィードバック回路と、
前記制御電圧を受け取るように前記フィードバック増幅器に結合され、且つ、前記同相電流が所定の閾値より大きいときに第２の電流を前記差動出力端子の第１の対に提供するように結合される、第２の同相フィードバック回路と、
を有する、装置。
請求項８に記載の装置であって、
前記装置が供給レールを更に含み、
前記第１の同相フィードバック回路が、
ＭＯＳトランジスタであって、そのソースで前記供給レールに、そのドレインで前記レジスタネットワークに、そのゲートで前記フィードバック増幅器に結合される、ＭＯＳトランジスタと、
前記ＭＯＳトランジスタの前記ゲートとドレインとの間に結合されるキャパシタと、
を更に含む、装置。
請求項９に記載の装置であって、
前記ＭＯＳトランジスタが第１のＭＯＳトランジスタを更に含み、
前記第２の同相フィードバック回路が、
第２のＭＯＳトランジスタであって、そのソースで前記供給レールに、そのゲートで前記フィードバック増幅器に、そのドレインで前記差動出力端子の第１の対からの第１の出力端子に結合される、第２のＭＯＳトランジスタと、
第３のＭＯＳトランジスタであって、そのソースで前記供給レールに、そのゲートで前記フィードバック増幅器に、そのドレインで前記差動出力端子の第１の対からの第２の出力端子に結合される、第３のＭＯＳトランジスタと、
を更に含む、装置。
請求項１０に記載の装置であって、
前記コモンゲート増幅器が、
第４のＭＯＳトランジスタであって、そのドレインで前記レジスタネットワークに、そのソースで前記差動出力端子の第１の対からの前記第１の出力端子に結合される、第４のＭＯＳトランジスタと、
第５のＭＯＳトランジスタであって、そのドレインで前記レジスタネットワークに、そのソースで前記差動出力端子の第１の対からの前記第２の出力端子に、そのゲートで前記第４のＭＯＳトランジスタのゲートに結合される、第５のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタの前記ソースに結合される第１の電流ミラーと、
前記第５のＭＯＳトランジスタの前記ソースに結合される第２の電流ミラーと、
を更に含む、装置。
請求項１１に記載の装置であって、
前記第１、第２及び第３のトランジスタがＰＭＯＳトランジスタを更に含み、前記第４及び第５のトランジスタがＮＭＯＳトランジスタを更に含む、装置。
請求項１１に記載の装置であって、
前記レジスタネットワークが、
前記第４及び第５のＭＯＳトランジスタの前記ドレイン間に結合され、且つ、前記第１のＭＯＳトランジスタの前記ドレインに結合される、第１のディバイダと、
前記第４及び第５のＭＯＳトランジスタの前記ドレイン間に結合される第２のディバイダと、
前記第４及び第５のＭＯＳトランジスタの前記ドレイン間に結合され、且つ、前記フィードバック増幅器に結合される、第３のディバイダと、
を更に含む、装置。
請求項１３に記載の装置であって、
前記第１のディバイダが、互いに直列に結合され、且つ、前記第１のＭＯＳトランジスタの前記ドレインに結合される、レジスタの第１の対を更に含み、
前記第２のディバイダが、互いに直列に結合され、且つ、前記供給レールに結合される、第２の対のレジスタを更に含み、
前記第３のディバイダが、互いに直列に結合され、且つ、前記フィードバック増幅器に結合される、第３の対のレジスタを更に含む、装置。
請求項１４に記載の装置であって、
前記装置が、前記所定の閾値を設定するように前記第１のトランジスタのゲートと前記フィードバック増幅器との間に結合される調節回路を更に含む、装置。
請求項１４に記載の装置であって、
前記第１、第２及び第３のＭＯＳトランジスタが、前記所定の閾値を設定するように互いに対してスケーリングされる、装置。
請求項１４に記載の装置であって、
前記第１、第２及び第３のＭＯＳトランジスタが、前記所定の閾値を設定するように互いに対して異なる閾値電圧を有する、装置。
同相電流をコモンゲート増幅器に印加することと、
前記同相電流を感知することと、
前記感知された同相電流に応答して制御電圧を生成することと、
前記同相電流が所定の閾値より小さい場合に第１のフィードバック電流を前記コモンゲート増幅器の差動接地に印加することであって、前記第１のフィードバック電流が前記制御電圧に応答して生成される、前記第１のフィードバック電流を印加することと、
前記同相電流が前記所定の閾値より大きい場合に第２のフィードバック電流を前記コモンゲート増幅器の入力端子に印加することであって、前記第２のフィードバック電流が前記制御電圧に応答して生成される、前記第２のフィードバック電流を印加することと、
を含む、方法。
請求項１８に記載の方法であって、
前記方法が、概してスタティック電流を前記コモンゲート増幅器に印加することを更に含む、方法。
請求項１９に記載の方法であって、
前記方法が、前記第１のフィードバック電流を印加する前記ステップの前に前記制御電圧をシフトすることを更に含み、前記制御電圧における前記シフトが前記所定の閾値を設定する、方法。