CN113741610B - 一种基准电压电路及芯片 - Google Patents

一种基准电压电路及芯片 Download PDF

Info

Publication number
CN113741610B
CN113741610B CN202111152622.2A CN202111152622A CN113741610B CN 113741610 B CN113741610 B CN 113741610B CN 202111152622 A CN202111152622 A CN 202111152622A CN 113741610 B CN113741610 B CN 113741610B
Authority
CN
China
Prior art keywords
loop
current
tube
reference voltage
transfer function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111152622.2A
Other languages
English (en)
Other versions
CN113741610A (zh
Inventor
陈文韬
芦文
李健勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke Lanxun Technology Co ltd
Original Assignee
Shenzhen Zhongke Lanxun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongke Lanxun Technology Co ltd filed Critical Shenzhen Zhongke Lanxun Technology Co ltd
Priority to CN202111152622.2A priority Critical patent/CN113741610B/zh
Publication of CN113741610A publication Critical patent/CN113741610A/zh
Application granted granted Critical
Publication of CN113741610B publication Critical patent/CN113741610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及模拟集成电路技术领域，公开了一种基准电压电路及芯片,其中基准电压电路包括运算放大器、电流型跟随电路和源极跟随电路。电流型跟随电路包括第一电流型跟随支路及第二电流型跟随支路，第一电流型跟随支路与运算放大器可对应第一环路传递函数，第一电流型跟随支路、第二电流型跟随支路及运算放大器可对应第二环路传递函数，第二电流型跟随支路与运算放大电路可对应第三环路传递函数，三个环路传递函数组成的总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，源极跟随电路与第二电流型跟随支路电连接，可输出基准电压。本实施例可确保电路工作稳定性，实现Capless结构和外部电容结构的兼容。

Description

一种基准电压电路及芯片
技术领域
本发明涉及模拟集成电路技术领域，特别是涉及一种基准电压电路及芯片。
背景技术
基准电压电路可以为一些电路模块提供偏置电压或电源电压，以使这些电路模块能够正常、稳定地工作。一般，按照环路主极点的位置不同可以将基准电压电路分为Capless结构和外部电容结构。采用Capless结构的基准电压电路的环路主极点设置在芯片内部，输出节点的频率设计得比较高。采用外部电容结构的基准电压电路的环路主极点设置在基准电压电路的输出端，环路内部节点的频率设计得比较高。由于这两种基准电压电路具有不同的工作特点，使得这两种基准电压电路无法实现兼容。如果要做到兼容，一般只能在电路结构上作出较大调整，这无疑会降低用户使用的灵活性和便捷性。
因此，相关技术存在Capless结构的基准电压电路和外部电容结构的基准电压电路无法兼容或兼容性差的问题。
发明内容
本发明实施例提供了一种基准电压电路芯片，能够改善相关技术中的Capless结构的基准电压电路和外部电容结构的基准电压电路无法兼容或兼容性差的技术问题。
本发明实施例为改善上述技术问题提供了如下技术方案：
在第一方面，本发明实施例提供了一种基准电压电路，包括：
运算放大器，包括第一差分反馈端、第二差分反馈端及运放输出端；
电流型跟随电路，包括第一电流型跟随支路与第二电流型跟随支路，所述第一电流型跟随支路及所述第二电流型跟随支路均连接至所述运放输出端，所述第一电流型跟随支路的第一环路节点电连接至所述第二差分反馈端，所述第二电流型跟随支路的第二环路节点电连接至所述第一差分反馈端，其中，所述第一电流型跟随支路与所述运算放大器可形成第一反馈环路，所述第一反馈环路对应第一环路传递函数，所述第一电流型跟随支路、所述第二电流型跟随支路及所述运算放大器可形成第二反馈环路，所述第二反馈环路对应第二环路传递函数，所述第二电流型跟随支路与所述运算放大器可形成第三反馈环路，所述第三反馈环路对应第三环路传递函数，其中，所述第一环路传递函数、第二环路传递函数及第三环路传递函数可组成总环路传递函数，所述总环路传递函数的零点在复频面上的位置逼近或等于第一极点在所述复频面上的位置；
源极跟随电路，包括电压输出端，所述电压输出端电连接至所述第二环路节点，用于输出基准电压。
可选地，所述总环路传递函数中的全部极点都处于所述复频面的左半平面。
可选地，所述总环路传递函数中的第二极点对应的频率处于高频段内。
可选地，所述源极跟随电路与所述第二电流型跟随支路可形成第四反馈环路，所述第四反馈环路对应第四环路传递函数，所述第四环路传递函数中的全部极点都处于所述复频面的左半平面。
可选地，当所述第四反馈环路的频率趋向无穷远处变化时，所述第四反馈环路的相位裕度逼近0。
可选地，所述第一环路节点的电压与所述第二环路节点的电压相等。
可选地，所述运算放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第一电流源；
所述第一PMOS管的源极及所述第二PMOS管的源极均用于与给定电源连接，所述第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极及第一NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极的连接节点为所述运放输出端，所述第一NMOS管的栅极用于接收外部基准电压，所述第一NMOS管的源极、第二NMOS管的源极及第三NMOS管的源极均与所述第一电流源电连接，所述第二NMOS管的栅极电连接至所述第二环路节点，所述第三NMOS管的栅极电连接至所述第一环路节点。
可选地，所述第三NMOS管的跨导与所述第二NMOS管的跨导的比值大于或等于5倍。
可选地，所述第一电流型跟随支路包括第四NMOS管、第三PMOS管及第二电流源，所述第二电流型跟随支路包括第五NMOS管、第四PMOS管及第三电流源，所述电流型跟随电路还包括第一电容；
所述第四NMOS管的漏极及第五NMOS管的漏极均用于与给定电源连接，所述第四NMOS管的栅极及第五NMOS管的栅极均电连接至所述运放输出端，所述第四NMOS管的源极与所述第三PMOS管的源极电连接，所述第四NMOS管的源极与所述第三PMOS管的源极的连接节点为所述第一环路节点，所述第三PMOS管的栅极、第四PMOS管的栅极、第三PMOS管的漏极、第一电容的一端及第二电流源共同连接，所述第一电容的另一端接地，所述第四PMOS管的源极与所述第五NMOS管的源极电连接，所述第四PMOS管的源极与所述第五NMOS管的源极的连接节点为所述第二环路节点，所述第四PMOS管的漏极分别与所述第三电流源及所述源极跟随电路电连接。
可选地，所述第五NMOS管的跨导与所述第四PMOS管的跨导的比值大于或等于5倍。
可选地，所述源极跟随电路包括第五PMOS管及负载电容；
所述第五PMOS管的源极用于与给定电源连接，所述第五PMOS管的栅极与所述第四PMOS管的漏极电连接，所述第五PMOS管的漏极分别与所述负载电容的一端及所述第二反馈节点电连接，所述第五PMOS管的漏极用于输出所述基准电压。
在第二方面，本发明实施例提供了一种芯片，包括如上所述的基准电压电路。
本发明实施例的有益效果包括：提供一种基准电压电路。基准电压电路包括运算放大器、电流型跟随电路和源极跟随电路。电流型跟随电路包括第一电流型跟随支路及第二电流型跟随支路，第一电流型跟随支路与运算放大器可对应第一环路传递函数，第一电流型跟随支路、第二电流型跟随支路及运算放大器可对应第二环路传递函数，第二电流型跟随支路与运算放大电路可对应第三环路传递函数，三个环路传递函数组成的总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，源极跟随电路与第二电流型跟随支路电连接，可输出基准电压。本实施例通过使得总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，相当于抵消了第一极点对环路稳定性的影响，因此，可确保电路工作稳定性，实现Capless结构和外部电容结构的兼容。
附图说明
一个或多个实施例通过与之对应的附图中的图片仅作为示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供的一种基准电压电路的结构示意图；
图2是本发明实施例提供的一种基准电压电路的电路结构示意图。
具体实施方式
为了便于理解本申请，下面结合附图和具体实施方式，对本申请进行更详细的说明。需要说明的是，当一个元件被表述“连接”另一个元件，它可以是直接连接到另一个元件、或者其间可以存在一个或多个居中的元件。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
此外，下面所描述的本申请不同实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种基准电压电路。请参阅图1，基准电压电路100包括运算放大器10、电流型跟随电路20及源极跟随电路30。
运算放大器10包括第一差分反馈端A、第二差分反馈端B及运放输出端C，电流型跟随电路20包括第一电流型跟随支路21及第二电流型跟随支路22，第一电流型跟随支路21包括第一环路节点D，第二电流型跟随支路22包括第二环路节点E。
第一电流型跟随支路21的第一环路节点D电连接至第二差分反馈端B，第二电流型跟随支路22的第二环路节点E电连接至第一差分反馈端A，运算放大器10的运放输出端C分别与第一电流型跟随支路21及第二电流型跟随支路22电连接。
第一电流型跟随支路21与运算放大器10可形成第一反馈环路，第一反馈环路对应第一环路传递函数fun1。
第一电流型跟随支路21、第二电流型跟随支路22及运算放大器10可形成第二反馈环路，第二反馈环路对应第二环路传递函数fun2。
第二电流型跟随支路22与运算放大器10可形成第三反馈环路，第三反馈环路对应第三环路传递函数fun3。
第一环路传递函数fun1、第二环路传递函数fun2及第三环路传递函数fun3可组成总环路传递函数fun，即fun＝fun1+fun2+fun3。总环路传递函数fun的零点在复频面上的位置逼近或等于第一极点在复频面上的位置。
源极跟随电路30的电压输出端F电连接至第二环路节点E，源极跟随电路30的电压输出端F可输出基准电压Vout。
在本实施例中，通过运算放大器10、第一电流型跟随支路21及第二电流型跟随支路22构建三条反馈环路，根据该三条反馈环路计算总环路传递函数，以分析环路的稳定性，并且通过使得总环路传递函数的零点在复频面上的位置逼近或等于第一极点在复频面上的位置，相当于抵消了第一极点对环路稳定性的影响。因此，通过此种方式，可确保电路工作稳定性，为兼容Capless结构和外部电容结构提供了可能。
并且，由于源极跟随电路30的电压输出端F是通过第二电流型跟随支路22的第二环路节点E与运算放大器10的第一差分反馈端A电连接的，相当于构建了一条输出端与输入端之间的反馈环路，于是，通过反馈环路的反馈调节，可以使得输出电压Vout出现瞬间波动时，快速地将输出电压Vout调节回正常水平，从而使得输出电压Vout保持稳定。
在一些实施例中，总环路传递函数中的全部极点都处于复频面的左半平面。因此，本实施例通过使得总环路传递函数中的全部极点都处于复频面的左半平面，可提高反馈系统的稳定性，从而可进一步确保电路工作稳定性。
在一些实施例中，总环路传递函数中的第二极点对应的频率处于高频段内。本领域技术人员能够理解，极点对应的频率越高频，对系统造成的稳定性就越小。因此，本实施例通过使得第二极点对应的频率处于高频段内，可进一步确保电路工作稳定性。
在一些实施例中，源极跟随电路30与第二电流型跟随支路22可形成第四反馈环路，第四反馈环路对应第四环路传递函数fun4，第四环路传递函数fun4的全部极点都处于复频面的左半平面。因此，本实施例通过使得第四反馈环路中的全部极点都处于复频面的左半平面，可提高第四反馈环路的稳定性，从而可进一步确保电路工作稳定性。
在一些实施例中，当第四反馈环路的频率趋向无穷远处变化时，第四反馈环路的相位裕度逼近0。此处，第四反馈环路的频率只有在无穷远处，第四反馈环路的相位裕度才会趋近于0，亦即，第四反馈环路的频率未处于无穷远处时，第四反馈环路的相位裕度是足够大的，此时第四反馈环路是稳定的。
从图1中可以看出，电压基准电路100包括两大环路，一个大环路是由运算放大器10、第一电流型跟随支路21和第二电流型跟随支路22构成的低速高增益环路(包括第一反馈环路、第二反馈环路和第三反馈环路)，另一个是由源极跟随电路30与第二电流型跟随支路22构成的快速环路。由于本发明实施例使得低速高增益环路和快速环路这两大环路都是稳定的，因此，电压基准电路100是稳定的。
在一些实施例中，第一环路节点D的电压与第二环路节点E的电压相等。此处，第二环路节点E的电压跟随第一环路节点D的电压，第二环路节点E是与源极跟随电路30的电压输出端F电连接的，于是，第一环路节点D的电压可以通过负反馈环路而保持稳定，从而使得电压输出端F的输出电压Vout也保持稳定。
在一些实施例中，请参阅图2，运算放大器10包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3及第一电流源I1。
第一PMOS管PM1的源极及第二PMOS管PM2的源极均用于与给定电源VDDH连接，第一PMOS管PM1的栅极、第二PMOS管PM2的栅极、第一PMOS管PM1的漏极及第一NMOS管NM1的漏极共同连接，第二PMOS管PM2的漏极、第二NMOS管NM2的漏极及第三NMOS管NM3的漏极共同连接，第二PMOS管PM2的漏极、第二NMOS管NM2的漏极及第三NMOS管NM3的漏极的连接节点为运放输出端C，第一NMOS管NM1的栅极用于接收外部基准电压VREF，第一NMOS管NM1的源极、第二NMOS管NM2的源极及第三NMOS管NM3的源极均与第一电流源I1电连接，第二NMOS管NM2的栅极电连接至第二环路节点E，第三NMOS管NM3的栅极电连接至第一环路节点D。
在一些实施例中，第一NMOS管NM1的宽长比为第二NMOS管NM2和第三NMOS管NM3的宽长比总和。
假设第二NMOS管NM2的宽长比与第三NMOS管NM3的宽长比的比值为1：N，则第一NMOS管NM1的宽长比为1+N。
在一些实施例中，第三NMOS管NM3的跨导gmNM3与第二NMOS管NM2的跨导gmNM2的比值大于或等于5倍。
在一些实施例中，如图2所示，第一电流型跟随支路21包括第四NMOS管NM4、第三PMOS管PM3及第二电流源I2，第二电流型跟随支路22包括第五NMOS管NM5、第四PMOS管PM4及第三电流源I3，电流型跟随电路20还包括电容C1。
第四NMOS管NM4的漏极及第五NMOS管NM5的漏极均用于与给定电源VDDH连接，第四NMOS管NM4的栅极及第五NMOS管NM5的栅极均电连接至运放输出端C，第四NMOS管NM4的源极与第三PMOS管PM3的源极电连接，第四NMOS管NM4的源极与第三PMOS管PM3的源极的连接节点为第一环路节点D，第三PMOS管PM3的栅极、第四PMOS管PM4的栅极、第三PMOS管PM3的漏极、电容C1的一端及第二电流源I2共同连接，电容C1的另一端接地，第四PMOS管PM4的源极与第五NMOS管NM5的源极电连接，第四PMOS管PM4的源极与第五NMOS管NM5的源极的连接节点为第二环路节点E，第四PMOS管PM4的漏极分别与第三电流源I3及源极跟随电路30电连接。
在一些实施例中，第五NMOS管NM5的跨导gmNM5与第四PMOS管PM4的跨导gmPM4的比值大于或等于5倍。
下面结合图2分析低速高增益环路的稳定性。
第一反馈环路由第四NMOS管NM4、第三NMOS管NM3、第二PMOS管PM2及第四NMOS管NM4构成，第一反馈环路对应的第一环路传递函数fun1计算如下：
Figure GDA0003711146660000111
其中，
w1＝Ro1·C2
Figure GDA0003711146660000112
其中，RO为运算放大器10的运放输出端C的输出阻抗，C2为运算放大器10的输出电容，C4为从第四NMOS管NM4的源极看到的总电容。
第二反馈环路由第四NMOS管NM4、第三PMOS管PM3、第四PMOS管PM4、第二NMOS管NM2、第二PMOS管PM2及第四NMOS管NM4构成，第二反馈环路对应的第二环路传递函数fun2计算如下：
Figure GDA0003711146660000113
其中，
Figure GDA0003711146660000114
Figure GDA0003711146660000121
其中，C1为第一电容C1的电容，C5为从第五NMOS管NM5的源极看到的电容。
第三反馈环路由第五NMOS管NM5、第二NMOS管NM2、第二PMOS管PM2及第五NMOS管NM5构成，第三反馈环路对应的第三环路传递函数计算如下：
Figure GDA0003711146660000122
其中，
w5＝w4
由于第一反馈环路、第二反馈环路和第三反馈环路对于低速高增益环路的稳定性是同时起作用的，所以需要将三个反馈环路分别对应的环路传递函数进行相加，根据相加后得到的总环路传递函数fun来分析低速高增益环路的稳定性。总环路传递函数fun计算如下：
fun＝fun1+fun2+fun3
其中，
Figure GDA0003711146660000123
由于第四NMOS管NM4与第五NMOS管NM5构成镜像关系，第三PMOS管PM3与第四PMOS管PM4构成镜像关系，因此可得到以下关系式：
Figure GDA0003711146660000131
由于MOS管的跨导正比于MOS管的宽长比，于是，通过设置第四NMOS管NM4和第五NMOS管NM5的尺寸，可以使得第四NMOS管NM4的跨导与第三PMOS管PM3的跨导的比值大于或等于5倍(第五NMOS管NM5的跨导与第四PMOS管PM4的跨导的比值大于或等于5倍)，此时，可以认为第四NMOS管NM4的跨导远大于第三PMOS管PM3的跨导，亦即，可以认为第五NMOS管NM5的跨导远大于第四PMOS管PM4的跨导，因此，可以得到：
Figure GDA0003711146660000132
于是，fun2+fun3可进一步化简得到：
Figure GDA0003711146660000133
于是可得：
Figure GDA0003711146660000134
Figure GDA0003711146660000141
由此，可以看出，低速高增益环路的零点为：
Figure GDA0003711146660000142
低速高增益环路的极点为：
Figure GDA0003711146660000143
其中，wp1、wp2和wp3是低速高增益环路的三个极点，也是总环路传递函数中的全部三个极点，wp1是总环路传递函数中的第一极点，wp2是总环路传递函数中的第二极点。
由于MOS管的跨导正比于MOS管的宽长比，于是，通过设置第二NMOS管NM2和第三NMOS管NM3的尺寸，可以使得第三NMOS管NM3的跨导与第二NMOS管NM2的跨导的比值大于或等于5倍，此时，可以认为第三NMOS管NM3的跨导远大于第二NMOS管NM2的跨导，即gmNM3>>gmNM2。并且，由于第五NMOS管NM5的源极是输出端，所以从第五NMOS管NM5的源极看到的电容会远大于从第四NMOS管NM4的源极看到的电容，即w2>>w4，于是，可以得到gmNM3·w2>>gmNM2·w4。因此，可以将低速高增益环路的零点简化如下：
Figure GDA0003711146660000151
因此，通过设置第二NMOS管NM2和第三NMOS管NM3的宽长比，使得第三NMOS管NM3的跨导远大于第二NMOS管NM2的跨导，可以将低速高增益环路的零点在复频面上的位置逼近或等于第一极点wp1在复频面上的位置，从而抵消第一极点wp1对环路稳定性的影响。
并且，由于总环路传递函数中的全部三个极点wp1、wp2和wp3都处于复频面的左半平面，因此，可进一步确保环路的稳定性。
同时，由于第二极点wp2是低阻节点处的节点，所以第二极点wp2在复频面上的位置会处于较高频段，对环路的稳定性造成的影响是极小的，因此，可再一步确保环路的稳定性。
下面结合图2分析快速环路的稳定性。
快速环路(第四反馈环路)由第五PMOS管PM5、负载电容CL、第四PMOS管PM4、第五NMOS管NM5及第三电流源I3构成，第四反馈环路对应的第四环路传递函数fun4计算如下：
Figure GDA0003711146660000152
其中，
w6＝Ro·CL
w7＝R3·C3
其中，R0为源极跟随电路30的电压输出端F看到的阻抗，R3为从第五PMOS管PM5的栅极看到的阻抗，C3为从第五PMOS管PM5的栅极看到的电容。
由此，可以看出，快速环路的极点为：
Figure GDA0003711146660000161
由于第四环路传递函数中的全部极点(wp4和wp5)都处于复频面的左半平面，因此，第四反馈环路是比较稳定的。
并且，由于第四环路传递函数只有两个极点，因此，第四反馈环路的相位裕度只有在第四反馈环路的频率趋向无穷远处变化时才会逼近于0，因此，无论电压输出端F是否接电容，第四反馈环路都是稳定的。
另外，如图2所示，第四NMOS管NM4、第五NMOS管NM5、第三PMOS管PM3和第四PMOS管PM4构成电流镜像关系，而第二电流源I2的电流和第三电流源I3的电流已知，第三PMOS管PM3的栅极电压和第四PMOS管PM4的栅极电压一致，于是，通过合理设置第三PMOS管PM3的宽长比和第四PMOS管PM4的宽长比，可以使得第三PMOS管PM3的源极电压和第四PMOS管PM4的源极电压一致，亦即，可以使得第四PMOS管PM4的源极电压跟随第三PMOS管PM3的源极电压。
由第四NMOS管NM4、第三NMOS管NM3、第二PMOS管PM2及第四NMOS管NM4构成的第一反馈环路为强反馈环路，由第四NMOS管NM4、第三PMOS管PM3、第四PMOS管PM4、第二NMOS管NM2、第二PMOS管PM2及第四NMOS管NM4构成的第二反馈环路为弱反馈环路，由第五NMOS管NM5、第二NMOS管NM2、第二PMOS管PM2及第五NMOS管NM5构成的第三反馈环路为弱反馈环路。通过三条反馈环路的调节，可以使得第三PMOS管PM3的源极电压和第四PMOS管PM4的源极电压一致且稳定，亦即，可以确保电压输出端F处的输出电压Vout稳定。
并且，当输出电压Vout瞬间变高时，第四PMOS管PM4的源极也变高，从而使得第四PMOS管PM4的漏极电压变高，第四PMOS管PM4的漏极电压变高时，第五PMOS管PM5的栅极电压也变高，从而使得从第五PMOS管PM5流经电压输出端F的电流减小，进而使得输出电压Vout变低；当输出电压Vout瞬间变高时，第四PMOS管PM4的源极也变高，从而使得第四PMOS管PM4的漏极电压变高，第四PMOS管PM4的漏极电压变高时，第五PMOS管PM5的栅极电压也变高，从而使得从第五PMOS管PM5流经电压输出端F的电流减小，进而使得输出电压Vout变低。通过此种调节方式，可提高基准电压电路的瞬态响应，并且可进一步确保电压输出端F处的输出电压Vout的稳定性。
作为本发明实施例的另一方面，本发明实施例还提供一种芯片，该芯片包括如上所述的基准电压电路100。
最后要说明的是，本发明可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本发明内容的额外限制，提供这些实施方式的目的是使对本发明的公开内容的理解更加透彻全面。并且在本发明的思路下，上述各技术特征继续相互组合，并存在如上所述的本发明不同方面的许多其它变化，均视为本发明说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (12)

1.一种基准电压电路，其特征在于，包括：
运算放大器，包括第一差分反馈端、第二差分反馈端及运放输出端；
电流型跟随电路，包括第一电流型跟随支路与第二电流型跟随支路，所述第一电流型跟随支路及所述第二电流型跟随支路均连接至所述运放输出端，所述第一电流型跟随支路的第一环路节点电连接至所述第二差分反馈端，所述第二电流型跟随支路的第二环路节点电连接至所述第一差分反馈端，其中，所述第一电流型跟随支路与所述运算放大器可形成第一反馈环路，所述第一反馈环路对应第一环路传递函数，所述第一电流型跟随支路、所述第二电流型跟随支路及所述运算放大器可形成第二反馈环路，所述第二反馈环路对应第二环路传递函数，所述第二电流型跟随支路与所述运算放大器可形成第三反馈环路，所述第三反馈环路对应第三环路传递函数，其中，所述第一环路传递函数、第二环路传递函数及第三环路传递函数可组成总环路传递函数，所述总环路传递函数的零点在复频面上的位置逼近或等于第一极点在所述复频面上的位置；
源极跟随电路，包括电压输出端，所述电压输出端电连接至所述第二环路节点，用于输出基准电压。
2.根据权利要求1所述的基准电压电路，其特征在于，所述总环路传递函数中的全部极点都处于所述复频面的左半平面。
3.根据权利要求2所述的基准电压电路，其特征在于，所述总环路传递函数中的第二极点对应的频率处于高频段内。
4.根据权利要求1所述的基准电压电路，其特征在于，所述源极跟随电路与所述第二电流型跟随支路可形成第四反馈环路，所述第四反馈环路对应第四环路传递函数，所述第四环路传递函数中的全部极点都处于所述复频面的左半平面。
5.根据权利要求4所述的基准电压电路，其特征在于，当所述第四反馈环路的频率趋向无穷远处变化时，所述第四反馈环路的相位裕度逼近0。
6.根据权利要求1所述的基准电压电路，其特征在于，所述第一环路节点的电压与所述第二环路节点的电压相等。
7.根据权利要求1至6任一项所述的基准电压电路，其特征在于，所述运算放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第一电流源；
所述第一PMOS管的源极及所述第二PMOS管的源极均用于与给定电源连接，所述第一PMOS管的栅极、第二PMOS管的栅极、第一PMOS管的漏极及第一NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极共同连接，所述第二PMOS管的漏极、第二NMOS管的漏极及第三NMOS管的漏极的连接节点为所述运放输出端，所述第一NMOS管的栅极用于接收外部基准电压，所述第一NMOS管的源极、第二NMOS管的源极及第三NMOS管的源极均与所述第一电流源电连接，所述第二NMOS管的栅极电连接至所述第二环路节点，所述第三NMOS管的栅极电连接至所述第一环路节点。
8.根据权利要求7所述的基准电压电路，其特征在于，所述第三NMOS管的跨导与所述第二NMOS管的跨导的比值大于或等于5倍。
9.根据权利要求7所述的基准电压电路，其特征在于，所述第一电流型跟随支路包括第四NMOS管、第三PMOS管及第二电流源，所述第二电流型跟随支路包括第五NMOS管、第四PMOS管及第三电流源，所述电流型跟随电路还包括电容；
所述第四NMOS管的漏极及所述第五NMOS管的漏极均用于与给定电源连接，所述第四NMOS管的栅极及所述第五NMOS管的栅极均电连接至所述运放输出端，所述第四NMOS管的源极与所述第三PMOS管的源极电连接，所述第四NMOS管的源极与所述第三PMOS管的源极的连接节点为所述第一环路节点，所述第三PMOS管的栅极、第四PMOS管的栅极、第三PMOS管的漏极、电容的一端及第二电流源共同连接，所述电容的另一端接地，所述第四PMOS管的源极与所述第五NMOS管的源极电连接，所述第四PMOS管的源极与所述第五NMOS管的源极的连接节点为所述第二环路节点，所述第四PMOS管的漏极分别与所述第三电流源及所述源极跟随电路电连接。
10.根据权利要求9所述的基准电压电路，其特征在于，所述第五NMO S管的跨导与所述第四PMOS管的跨导的比值大于或等于5倍。
11.根据权利要求9所述的基准电压电路，其特征在于，所述源极跟随电路包括第五PMOS管及负载电容；
所述第五PMOS管的源极用于与给定电源连接，所述第五PMOS 管的栅极与所述第四PMOS管的漏极电连接，所述第五PMOS管的漏极分别与所述负载电容的一端及所述第二环路节点电连接，所述第五PMOS管的漏极用于输出所述基准电压。
12.一种芯片，其特征在于，包括如权利要求1至11任一项所述的基准电压电路。
CN202111152622.2A 2021-09-29 2021-09-29 一种基准电压电路及芯片 Active CN113741610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111152622.2A CN113741610B (zh) 2021-09-29 2021-09-29 一种基准电压电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111152622.2A CN113741610B (zh) 2021-09-29 2021-09-29 一种基准电压电路及芯片

Publications (2)

Publication Number Publication Date
CN113741610A CN113741610A (zh) 2021-12-03
CN113741610B true CN113741610B (zh) 2022-08-30

Family

ID=78741806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111152622.2A Active CN113741610B (zh) 2021-09-29 2021-09-29 一种基准电压电路及芯片

Country Status (1)

Country Link
CN (1) CN113741610B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114489209B (zh) * 2022-01-12 2024-01-19 普冉半导体(上海)股份有限公司 一种低电源电压精确电压跟随电路及电压跟随方法
CN115333203B (zh) * 2022-08-30 2023-04-21 芯洲科技(北京)股份有限公司 用于供电的装置和电池组的充电控制装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063145A (zh) * 2010-12-30 2011-05-18 东南大学 一种自适应频率补偿低压差线性稳压器
CN103838287A (zh) * 2013-12-10 2014-06-04 珠海全志科技股份有限公司 一种补偿零点动态调整的线性稳压器
CN107193318A (zh) * 2017-06-14 2017-09-22 成都锐成芯微科技股份有限公司 高输入输出电流的电压调整电路
CN108874006A (zh) * 2017-05-10 2018-11-23 深圳清华大学研究院 参考电压驱动电路
JP2019022179A (ja) * 2017-07-21 2019-02-07 新日本無線株式会社 演算増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294441B2 (en) * 2006-11-13 2012-10-23 Decicon, Inc. Fast low dropout voltage regulator circuit
KR102204678B1 (ko) * 2014-12-11 2021-01-20 삼성전자주식회사 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063145A (zh) * 2010-12-30 2011-05-18 东南大学 一种自适应频率补偿低压差线性稳压器
CN103838287A (zh) * 2013-12-10 2014-06-04 珠海全志科技股份有限公司 一种补偿零点动态调整的线性稳压器
CN108874006A (zh) * 2017-05-10 2018-11-23 深圳清华大学研究院 参考电压驱动电路
CN107193318A (zh) * 2017-06-14 2017-09-22 成都锐成芯微科技股份有限公司 高输入输出电流的电压调整电路
JP2019022179A (ja) * 2017-07-21 2019-02-07 新日本無線株式会社 演算増幅器

Also Published As

Publication number Publication date
CN113741610A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US7746047B2 (en) Low dropout voltage regulator with improved voltage controlled current source
JP4422408B2 (ja) 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路
CN113741610B (zh) 一种基准电压电路及芯片
US9553548B2 (en) Low drop out voltage regulator and method therefor
CN113064464B (zh) 一种高精度快速瞬态响应的低压差线性稳压器
US20080284395A1 (en) Low Dropout Voltage regulator
US20010026192A1 (en) Differential amplifier and filter circuit using the same
US20080048778A1 (en) Amplifier with common-mode feedback circuit
CN105992981B (zh) 低压差电压调节器电路
US7276961B2 (en) Constant voltage outputting circuit
JP5955950B2 (ja) 同相フィードバックを備えた広帯域幅ｃ級増幅器
CN109546981B (zh) 差分输入电路及放大电路、显示装置
WO2002082649A1 (en) A cmos circuit with constant output swing and variable time delay for a voltage controlled oscillator
JP6097582B2 (ja) 定電圧源
CN105630058B (zh) 一种改进型片上线性稳压器
CN109120258B (zh) 一种温度自补偿环形振荡器和一种时钟产生电路
CN108880228B (zh) 一种基于零极点追踪机制的环路补偿系统
CN100435060C (zh) 带隙参考电路
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
JPH08274550A (ja) 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー
US20210250006A1 (en) Output pole-compensated operational amplifier
CN112904931B (zh) 电压电流转换电路及集成电路芯片
CN109314489A (zh) 振荡电路及用户设备
CN205405319U (zh) 一种改进型片上线性稳压器
CN217846967U (zh) Ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant